JP2002035384A - 最終遊技機制御用マイクロコンピュータチップの製造方法 - Google Patents

最終遊技機制御用マイクロコンピュータチップの製造方法

Info

Publication number
JP2002035384A
JP2002035384A JP2001144105A JP2001144105A JP2002035384A JP 2002035384 A JP2002035384 A JP 2002035384A JP 2001144105 A JP2001144105 A JP 2001144105A JP 2001144105 A JP2001144105 A JP 2001144105A JP 2002035384 A JP2002035384 A JP 2002035384A
Authority
JP
Japan
Prior art keywords
rom
built
chip
code
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001144105A
Other languages
English (en)
Inventor
Takashi Kawase
隆 川瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LE TEKKU KK
LETech Co Ltd
Original Assignee
LE TEKKU KK
LETech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LE TEKKU KK, LETech Co Ltd filed Critical LE TEKKU KK
Priority to JP2001144105A priority Critical patent/JP2002035384A/ja
Publication of JP2002035384A publication Critical patent/JP2002035384A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 (修正有) 【課題】遊技機制御用のマイクロコンピュータチップを
効率良くかつ不正が行えない環境で製造するための方法
に関する。 【解決手段】アプリケーションプログラム、遊技機の機
種毎の識別コード及び暗号化識別コード並びにアプリケ
ーションプログラム、識別コード、暗号化識別コードに
基づき算出されたチェックコードが記憶された内蔵RO
Mと、ユーザープログラム用のデータが書き込まれたデ
ータ書き換えを禁止させた内蔵RAMと、送信された認
識コードに基づきそれが正しいか否をチェックし、認識
コードが一致した場合に内蔵ROMに書かれたプログラ
ムが認定を受けたものか否かについて内蔵ROMを走査
してチェックコードの算出と内蔵ROMに記憶されたチ
ェックコードとの比較を行なう識別手段と、アプリケー
ションプログラム及びデータに基づき遊技プログラムを
実行するための中央処理装置とからなる遊技機制御用マ
イクロコンピュータチップの製造方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、遊技機械のパチンコ遊
技機、回胴式遊技機、アレンジボール、ジャン球遊技機
等に搭載されその遊技機制御に使用されるアプリケーシ
ョンプログラム(機器制御プログラムやデータ)を起動
するための半導体チップに関するもので、開発が容易で
あると共に開発後のプログラムの改変・改竄行為を防ぐ
ことが可能なチップの製造方法に関するものである。
【0002】パチンコ機械等の遊技機は、風俗営業法の
規則に基づく国家公安委員会の規則に従い遊技機の認定
及び型式の検定を受け合格しなければ販売することがで
きない製品であり、マイクロプロセッサーを使用したも
のも第三者検査機関が行う型式試験に合格しなければな
らず、この型式合格を受けたものについて第三者監督機
関に対して検定申請をし、検定合格した遊技機を市場に
流通させることができ、またパチンコホール等で営業に
供することができる仕組みとなっている。
【0003】そのため型式合格を受けた後に第三者が遊
技機の基板を取り替えたり、チップを取り替えたり、マ
イクロプロセッサーを改造したり、マイクロプロセッサ
ーのROMを書き換えたりする等の改造を行い、不正遊
技機として使用されるケースが考えられ、型式合格後の
改造を防止することが今日の課題となっている。
【0004】
【従来技術】従来のこの種の遊技機は、マイクロプロセ
ッサーと一体となった回路を組み、電動役物を連続して
作動させる装置や、電動役物等を電気的にコントロール
するものや、回胴式遊技機において回転する回胴の回転
制御するものなどが知られており、これらの回路では第
三者検査機関の型式試験に合格したものは所定の確率
で、利用者に勝利球を放出するように構成されている。
また遊技機の場合アプリケーションプログラム及びデー
タは所定のアドレス領域内に格納することが義務付けら
れている。
【0005】
【発明が解決しようとする課題】しかしながら、かかる
従来のマイクロプロセッサーの場合は、型式試験に合格
した後に第三者が回路内の制御プログラムやデータを改
変しても型式試験合格製品と外見だけでは区別がつきに
くく型式試験合格製品として取り扱われる可能性が高
い。そのためかかる第三者による遊技機への不正行為を
充分に阻止出来ないといった不都合がある。かかる不正
を野放しにすれば、遊技者が不利益を被ると共に、型式
合格製品を検査している公的第三者検査機関の信用も毀
損されることになり、ひいては型式試験を行う意義が薄
れてくるおそれがある。そこで本発明はかかる従来技術
の欠点に鑑みなされたもので、遊技機に内蔵されるマイ
クロプロセッサーの不正改造を不可能にするための構成
を設けると共に、遊技機内のマイクロプロセッサー内の
内蔵ROMや制御回路にプログラムやデータの改竄等を
防止するための機能を持ったマイクロプロセッサーを効
率良く製造することができる方法を提供することを目的
とする。
【0006】従来のプログラムのチェックは、型式試験
申請された時点で第三者検査機関が様々な角度からその
内容の検討が慎重に行われるが、試験合格後は検査機関
による管理を離れ、型式試験合格を受けたプログラムを
搭載された遊技機は遊技機メーカーが第三者監督機関に
対して検定申請し、この検定に合格した製品が遊技場へ
出荷されている。従って、遊技機制御プログラムチェッ
クは定期的に行われていないために、いつどの段階にて
誰がチップの取り替え、プログラム改変等の不正が行っ
ているかわからなかった。
【0007】
【課題を解決するための手段】すなわち、遊技機開発メ
ーカーにしてみれば正規のプログラムが書き込まれたチ
ップを組み込んで出荷しても、途中第三者が介在してプ
ログラムを書き換えたり、ROMを改変されたりするた
め責任を負いかねる等の問題もある。これは一重に、R
OMの改変が簡単に行われるからであり、第一に合格プ
ログラムのROMの改変を防止することが不正を防止す
る上で重要と考えた。
【0008】第二に合格後のチップへのプログラムの書
き込みに際してその作業を各開発メーカー側が別々に行
うよりまとめて一つの公正な機関において行わせると共
にその後のチップへの書き込みを禁止するような処理を
施せばコスト面において安くなると共にチップの信頼性
も高くなる。尚、公正な機関で書き込ませるのではな
く、開発メーカーサイドで書き込むように構成しても良
い。第三にチップの開発に際して開発当初から書き込み
禁止ROM内蔵のチップで作成する場合には、プログラ
ムにバグがあった場合には新たなチップにプログラムを
書き込んで検査しなければならず、プログラムの開発を
行う上で不都合がある。また開発用のチップの機能が量
産用のチップと異なるもので開発された場合には、信号
の動き自体が異なるものとなるため、機能的には同一の
もので構成するものが好ましい。
【0009】すなわち請求項1の発明は所定の領域にア
プリケーションプログラム、遊技機の機種毎の識別コー
ド及び暗号化識別コード並びにアプリケーションプログ
ラム、識別コード、暗号化識別コードに基づき算出され
たチェックコードが記憶された内蔵ROMと、ユーザー
プログラム用のデータが書き込まれた外部からのデータ
書き換えを禁止させた内蔵RAMと、外部から送信され
た認識コードに基づきそれが正しいか否をチェックする
と共に認識コードが一致した場合に内蔵ROMに書かれ
たプログラムが認定を受けたものか否かについて内蔵R
OMを走査してチェックコードの算出と内蔵ROMに記
憶されたチェックコードとの比較を行なう識別手段と、
内蔵ROMに書かれたアプリケーションプログラム及び
ユーザーデータに基づき遊技プログラムを実行するため
の中央処理装置とからなり、前記内蔵ROMが書き込み
可能な内蔵ROMからなる開発用チップ及び書き込み不
可能な内蔵ROMからなる量産用の遊技機制御用マイク
ロコンピュータチップにおいて、以下の(a)〜(f)
の工程、
【0010】(a)書き込み可能なROM内蔵の開発用
チップを遊技機開発メーカーに納品する工程(b)遊技
機開発メーカーは前記開発用チップにアプリケーション
プログラムをインストールした後メーカー内で実装試験
を行い法律に適合したプログラムを完成する工程、
(c)遊技機開発メーカーが完成させたプログラムが組
み込まれた開発用チップを第三者検査機関に持ち込み、
該第三者検査機関においてプログラムが真に適合したも
のか否かを試験する工程(d)試験の結果合格したプロ
グラムが格納された開発用のチップをセキュリティ付与
機関に持ち込み、該適合したROMに対して個々の機種
毎に対応した識別コードと、所定の暗号化アルゴリズム
により暗合化処理が施された識別コード及びチェックコ
ードを付与する工程と、(e)前記試験合格したプログ
ラム及び付与された識別コードを再書き込み禁止ROM
内蔵の量産用チップに書き込む工程と、(f)前記プロ
グラム及び識別コード等が書き込まれた量産用チップを
遊技機に組み込み、第三者監督機関において検定試験を
行い、検定の結果適合した量産用チップを正規のチップ
として複製量産する工程と、とからなる最終遊技機制御
用マイクロコンピュータチップの製造方法である。
【作用】
【0011】本発明にかかるマイクロコンピュータチッ
プでは、量産用チップと同一の機能(識別手段)を有す
る開発用書き込み可能なROMが内蔵された開発用チッ
プが開発メーカーに卸される。開発メーカーは卸された
開発用のチップの内蔵ROMにアプリケーションプログ
ラムを書き込み、これが法律に適合した範囲内で動作す
るか否かの実装試験を繰り返し行い、最終的なプログラ
ムを完成させる。尚、本開発用チップでは、起動する度
に識別回手段が内蔵ROMのプログラムなどを走査して
チェックコードをチェックするが、開発段階のものでは
チェックコードの一致するか否にかかわらず、チップは
動作するように構成されているので開発メーカーはプロ
グラムの適否を実装試験によりチェックすることができ
る。
【0012】開発メーカーは最終的に適合したと思われ
る開発プログラム内蔵のチップを第3者検査機関に持ち
込み、適合試験を行う。第3者検査機関は、実装試験を
行いこれが法律に適合した範囲で動作するものか否かの
試験を行う。試験の結果不合格のものは廃棄処分され、
合格したものはセキュリティ付与機関に持ち込まれ、個
々の機器毎の識別コードが付与されると共に所定の暗号
化アルゴリズムに基づきチェックコードが付与される。
該合格したプログラム及び識別コード並びにチェックコ
ードが付与された内蔵ROMの内容は開発用チップから
量産用チップに書き込まれ、正規の量産用チップとして
開発メーカーに納品される。納品された量産用チップを
開発メーカーは遊技機に組み込んで、第3者監督機関に
対して検定申請を行い、該検定試験に合格した遊技機が
パチンコホールに納品されることになる。一度検定試験
を合格した量産用チップは正規の量産用チップとして複
数コピーすることにより遊技機としての量産が行われ、
遊技機がホールに納品される。
【0013】
【実施例】以下に本発明を図示された実施例に従って詳
細に説明する。本発明にかかる遊技機制御用マイクロコ
ンピュータチップ及びそのチップ内の不正プログラム検
出のための照合装置が考える運用方式は図1に示すよう
にICメーカーにより生産された書き込み可能なROM
が搭載されたEPROM内蔵のチップ(開発用チップ)
が遊技機用マイクロコンピュータチップメーカーより遊
技機開発メーカーに卸され、開発メーカーは当該EPR
OM内蔵チップを用いて法律に適合した範囲内で遊技機
制御用をプログラムを作成し、これを遊技機の第三者検
査機関に提出して型式試験申請を行わせる。検査機関は
チップ内蔵EPROMにかかれたプログラムが適正なも
のか否かを試験し、試験結果(合格か否か)を開発メー
カーに通知する。試験に合格したROMデータは検査機
関からマイクロコンピュータチップメーカーに対して適
合ROMデータとして流され、そこで各ROMに対して
個々の機種に対応した識別コード(許可日等のデータや
暗号化キーコードの選択番号を含む)と所定の暗号化ア
ルゴリズム(例えばフィールエイト)により暗号化処理
が施された識別コードとROMに記載されるプログラ
ム、識別コード及び暗号化識別コードに基づき算出され
るチェックコードが付与される。第三者検査機関は、合
格した機種とそれに付与された識別番号の対応表を作成
する。そして適合ROMデータと識別コードは例えば公
的なROM書き込み機関(開発メーカーの書き込み機関
でも良い)に流され、ROM書き込み機関はICメーカ
ー(又はチップメーカー)から量産用の再書き込み禁止
ROM(例えばヒューズROM)内蔵チップ(量産用チ
ップ)の提供を受け、所定の書式にて型式試験に合格し
たROMデータならびに識別コード及び暗号化識別コー
ドを書き込むと共にROMに再書き込み禁止の処理を施
す。
【0014】次にROM書き込み機関から型式試験合格
ROMデータ、識別コード及び暗号化識別コード等が書
き込まれた再書き込み禁止のROM内蔵のチップが納品
され、納品されたチップに基づき開発メーカーは遊技機
を生産し、これを第三者監督機関に検定申請し、検定試
験に合格した遊技機がパチンコホールに納品され営業に
用いられる。パチンコホール側は、かかる検定合格した
製品を用いて営業を行う為に監督機関に認定申請を行い
営業が許可される。一方営業状況を検査する立場にある
第三者監督機関には、チップ内のROMの内容を照合す
ることが可能な照合装置が提供され、第三者監督機関の
係官がパチンコホールに出向き遊技機に組み込まれたチ
ップについて照合装置を用いて簡単にチップ内蔵ROM
の内容の検査(照合)を行うことができる。
【0015】照合するチップのデータ及び照合システム
の概要は図2に示す通りであり、マイクロコンピュータ
チップ内蔵の再書き込み禁止ROMには、遊技プログラ
ム、マイクロコンピュータチップ開発メーカーが付した
識別コード、所定の暗号キーコードに基づき例えばフィ
ールエイト、循環冗長検査等の暗号化手順に従い暗号化
された暗号化識別コードと、遊技プログラム、識別コー
ド、暗号化識別コードに基づき所定のアルゴリズムにて
算出されたチェックコード並びにチェックコードが一致
しなかった時に照合装置に対してエラー表示させるため
のエラーコード(例えば識別番号又は暗号化識別番号と
はフォーマットが異なるデータ)が書き込まれており、
照合装置にはチップ内蔵ROMから読み込んだ識別コー
ド及び暗号化識別コードデータの中の暗号化識別コード
を復調し、前述識別コードと比較することによりROM
データの内容の照合するように構成されている。そして
識別コードが照合の結果一致している時にはOK表示
を、不一致のときはNG表示をする。また内蔵ROMか
ら読み込んだ識別番号は、照合装置のLCDに表示さ
れ、係官が機種の識別番号を目視することができる。さ
らに照合装置は送出されたマイクロコンピュータチップ
内蔵のRAMの内容をRAMデータとして印字する。
【0016】具体的には、遊技機の制御プログラムは遊
技機1の裏面に遊技機制御基板2が装着されており、該
遊技機基板2のチップ端子に照合装置3の接続端子4を
直接接続できるように構成されている(図3)。本実施
例では遊技機基板2に設置されるマイクロコンピュータ
チップは図4のブロック図で示すような構成からなる。
【0017】図4において5は、遊技機プログラムの実
行・制御を行う中央処理装置(CPU)であり、CPU
5に動作に必要なクロックを発生するクロックジェネレ
ータ6と接続されている。CPU5は各種バスを介して
外部の各種データを入力または外部へ出力するためのパ
ラレル入出力ポートと、遊技用のアプリケーションプロ
グラム、照合用の識別コード、それを所定の暗号化キー
コードに基づき暗号化した照合用の識別コード、エラー
コードならびにアプリケーションプログラム、識別コー
ド及びエラーコードから所定のアルゴリズム(フィール
エイト、循環冗長検査)により算出されたチェックコー
ドが書かれた再書き込み禁止内蔵ROM7と、遊技制御
用のデータを一時保存するための内蔵RAM8と、外部
装置から入力された認識コードに基づきこれが合致して
いたときに後述する手順にてROM7データのチェック
コードの算出及び予め内蔵ROM7に書かれたチェック
コードとの比較を行い、その後にROM7データの内容
(識別コード及び暗号化識別コード又はエラーコード)
及びRAM8データの内容を外部装置に出力する識別手
段としての識別回路9と、時間を設定し各種タイミング
を制御するカウンタ・タイマ回路10と、CPUの異常動
作を監視するウオッチドグタイマ(WDT)12と、内蔵
ROM7以外からのプログラムの実行を禁止する不正ア
ドレス実行禁止制御回路(IATG)14と、リセット回
路16と接続されており、18は内蔵ROM7のメモリー制
御回路であり、20はROM7のROM書き込みの為のメ
モリープログラム制御回路である。尚、チェックコード
の比較の結果正しい時に識別番号を正しくない時にエラ
ーコードを送信するように構成されている。
【0018】次に図5に示すものは識別回路9の具体的
なブロック図を示すものであり、識別回路9のデータの
入出力を行うデータ入出力回路22と、データ入出力回路
22を介して外部装置(照合装置)から入力されたトリガ
タイミングパルスに基づきトリガのタイミングを調整す
ると共に通信速度に関する情報(ボー・レート)を出力
するタイミング発生回路24と、チップのROM,RAM
アクセス時のアドレスの発生及びそのアドレスの順次ア
クセス動作を行うアドレスバスと接続されたアドレスカ
ウンタ26と、チップのデータバスと接続されたパラレル
/シリアル変換回路28と、各ブロックの基準クロックの
発生、シリアルデータ送信時のボー・レートの決定及び
各動作時のタイマー監視を行うデバイダ/タイマ回路30
と、外部装置から入力された認識コードと予め記憶され
た認識コードとの一致を判定する認識コード判定回路32
と、チップ内蔵ROM7に書き込まれたプログラム、識
別コード、暗号化識別コード及びエラーコードに基づき
所定の前述したアルゴリズムと同じ手法にてチェックコ
ードを算出するROMチェック回路34と、前記データ入
出力回路22,タイミング発生回路24,アドレスカウンタ
26,パラレル/シリアル変換回路28,デバイダ/タイマ
回路30,認識コード判定回路32及びROMチェック回路
34の作動を制御するIDコントロール回路36とからな
る。IDコントロール回路36は、照合装置から送出され
た認識コードを確認した後に中央処理装置5をフローテ
ィング状態にするためにバス開放要求を行い、CPU5
を一時停止させる。また、データ入出力回路22には、図
6に示すように第三者がいたずらか何かでマイクロコン
ピュータチップのSD端子に過度な電流を流すことによ
り回路を破壊することが考えられるので、かかる場合に
遊技機を作動させないように自己診断回路21を組み込ん
である。この自己診断回路21は、CPU5からフェッチ
・サイクルを受け所定のチェックパルスを2回発生する
発生回路21aと、該発生回路21aから発信されたチェッ
クパルスをOR回路21b、出力端子21c、出力回路21d
(バッファー機能を持つ)、入力回路21e(バッファー
機能を持つ)、入力端子21fを介して比較回路21gに接
続されたものからなり、該比較回路21gにはチェックパ
ルス発生回路21aからも直接パルスが入力されるように
構成されており、さらに前記比較回路21gはリセット回
路16へ出力されるようになっている。尚、21hはチップ
のID端子から入力される信号をトリガー・タイミング
・パルス受信端子又は認識コード受信端子へ切り換える
ための切換回路である。またXBPはボーレート・パル
ス出力端子、CHKDはID照合データ出力端子であ
る。
【0019】チップの内蔵ROM7には例えば、図7に
示すように0000H番地から3FDFH番地までのエ
リアまでをユーザープログラム領域(アプリケーション
プログラム領域)とし、3FE0H番地から32バイト
に識別コード、暗号化識別コード及び暗号化キーコード
の選択番号が書き込まれている。そして4000H番地
から7DFF番地までを未使用領域として7E00H番
地から7FFFH番地までの512バイトをRAM専用
の番地とし、さらに8000HからFFFFHまでを未
使用領域としており、例えばメモリーのアドレス制御に
より通常は、3FC0H番地から3FFFH番地へは、
データ内容を読み込めないように制御している。尚、本
実施例では、RAMの容量は切り替え装置により256
/512バイトに切り替わるように構成されている。
【0020】次に図9は本発明の実施例にかかるマイク
ロコンピュータチップの照合装置のブロック図に関する
ものである。システムバスによりメインCPU40と接続
された内蔵RAM42及び照合装置の各機器の制御プログ
ラムが書き込まれた内蔵ROM44と、前記メインCPU
40とシリアル接続されたセキュリティーCPU46と、該
CPU46と接続されたRAM48及びROM50とからな
り、ROM50はRAM48にプログラムをロードするため
のブートストラップモードでシリアル入出力装置SIO
を介して、ROM50にプログラムを書き込み、内容確認
後に読み出し不能状態にしている。このROM50には、
暗号化識別コードを復調するための所定のアルゴリズム
(プログラム)、複数の暗号化キーコードが書き込まれて
いる。CPU40は、プリンタインタフェース52を介して
プリンタ54及びシリアルインタフェースRS−232C
56と接続されている。尚、58はTTLレベルインタフェ
ースであり、60は識別コードの判定結果を「OK」、
「NO」又は「ERR」というように表示するためのL
ED表示器であり、62は照合装置の「スタート」、「プ
リント」等の各種照合スイッチであり、63は各回路に電
源を供給するためのバッテリーである。65は、マイクロ
コンピュータチップから読み込んだ識別番号や、照合す
るためのガイド表示するためのLCD表示器である。
【0021】尚本実施例では、ROM44には遊技機制御
用CPU5に対してトリガタイミングパルスを送出し、
制御用CPU5から出力されたボー・レートに基づき受
信プロトコルの制御を行う機能と、操作キーの入力処理
を行う機能と、各表示器の制御を行う機能と、LCDの
表示器に識別コードの照合結果表示を行う機能と、プリ
ンターに対してメインCPU40から送信されたRAMの
内容の印字を行わせる機能と、セキュリティーCPU46
に対して暗号化識別コードを送信し復調された識別コー
ドを受け取る機能を持たせた制御プログラムが組み込ま
れている。
【0022】RAM42には、プログラム実行させる為の
ワークエリアと、遊技機制御用CPU5の送受信データ
バッファとしてのエリアと、セキュリティーCPU46の
送受信バッファとしてのエリアを設けている。
【0023】以上述べた構成において本発明の実施例に
かかるマイクロコンピュータチップと照合装置は、次の
ように作動する。マイクロコンピュータチップでは、照
合装置と接続されていない時には電源が入れられた時点
で、識別回路9のデータ入出力回路22内の自己診断回路
21内のチェックパルス発生回路21aがフェッチ・サイク
ルを受信し、出力端子21c及び比較回路21gに対して2
回ほどチェックパルスを発信し、出力回路21d、入力回
路21e、入力端子21fを介して入力されたパルスとを比
較する。パルスが一致していれば比較回路21gからリセ
ット回路16に出力されず、一致しないとき(入力端子か
ら入ってくるパルスがない時)は比較回路21gから回路
が異常ということでリセット回路16にリセット信号を出
力し、遊技機制御用CPU5をリセットし、遊技機が作
動しないようにする。異常ない時には、遊技機制御用C
PU5はリセットされてないので内蔵ROM7に書き込
まれたアプリケーションプログラム及び内蔵RAM8に
書き込まれたデータに従い遊技機の作動を制御すること
により遊技可能状態となる。尚、CPU5では、IAT
G14がプログラムが走行しているアドレスを常時監視
し、規定のアドレス範囲を外れた時には割込みしてリセ
ット回路を作動させている。またWDT12がノイズ等に
よる誤動作(暴走)を検出し、正常な状態に戻すようにし
ている。尚プログラムによる遊技機の制御はパラレルI
/Oポートを介して制御が行われている。従って、本実
施例のチップでは始動当初にプログラムの内容をチェッ
クすることなく遊技機の制御に移行する。
【0024】次に図3に示すように本実施例にかかる照
合装置3の接続端子4をマイクロコンピュータチップの
端子に接続した場合にマイクロコンピュータチップと照
合装置3は、図10に示すフローチャートのように作動す
る。すなわち、照合装置3のスイッチをONとして接続
端子4をチップのSD端子に接続して照合スイッチ62を
押す。すると照合装置3内のROM44の制御によりトリ
ガタイミングパルスが送出される。マイクロコンピュー
タチップ側はこれを受信し、識別回路のデータ入出力回
路22でタイミングをはかり、確認できた時にはタイミン
グ発生回路24からボー・レートパルスがデータ入出力回
路22を介して照合装置3に対して送出される。
【0025】データ入出力回路22がタイミングを確認で
きなかったときには、タイミング発生回路24からボー・
レートパルスが送出されないために、照合装置3は所定
時間内にボー・レートパルスが受信されなかったとして
エラーと判断し、エラー表示する。尚、本実施例では照
合装置3が再度トリガタイミングパルスをマイクロコン
ピュータチップに送出して、マイクロコンピュータチッ
プからのボー・レートパルスを受信するように構成して
いる。
【0026】ボー・レートパルスを受け取った照合装置
3はボー・レートを決定し、マイクロコンピュータチッ
プに対して、照合装置3の持つ所定の認識コードを送出
する。マイクロコンピュータチップ側では、送出された
認識コードについて識別回路の認識コード判定回路32で
予め入力された認識コードとの比較を行い、認識コード
が正しいか否かが判断される。所定時間内に認識コード
の確認ができないときには、チップ側はトリガタイミン
グパルス待ちの状態となり、照合装置3側は所定時間内
にマイクロコンピュータチップ側からデータの送出がな
いとして表示器にエラー表示(”ERR”)させる。そ
して認識コードが一致した時には、識別回路9のIDコ
ントロール回路36は、チップのCPU5をフローティン
グ状態(リセット状態)とし、次にROMチェック回路
34に対して内蔵ROM7に書かれたデータのチェックを
指示する。
【0027】ROMチェック回路34は、マイクロコンピ
ュータチップ内蔵のROM7にアクセスし、プログラ
ム、識別コード及び暗号化識別コードを順次走査しなが
ら所定のアルゴリズムに従いチェックコードを算出す
る。本実施例では、チェックコードの算出は、日本電信
電話株式会社が開発したフィールエイトとか、循環冗長
検査により行っている。算出されたチェックコードは、
ROM7の所定番地に予め記載された算出済みチェック
コードとの照合が行われ、一致していない時にはRAM
データ(512バイト)及びROM7の所定番地に格納
されたエラーコード(32バイト)を照合装置3に送出
し、一致していた時にはRAMデータ、ROM7の所定
番地に格納された識別コード及び暗号化識別コードを照
合装置3にシリアルデータとして送出する。送出するデ
ータのフォーマットは予め特定されており、本実施例で
は図8に示すようにSTX、RAMデータ(512バイ
ト)、ROMの識別コード及び暗号化識別コード(32
バイト)、チェックサムというように送出され、その後
マイクロコンピュータチップは初期状態に戻る。
【0028】ROMデータ等の送出を受けた照合装置3
は、データを一時的にRAM42に格納し、データフォー
マット、データバイト数についてチェックを行い、エラ
ーコードが送出された場合は、例えば識別コードとデー
タフォーマットが異なるように設定されている関係か
ら、ROM44に格納された制御プログラムはコードチェ
ックエラーと判断して表示器にエラー表示(”ER
R”)される。データフォーマット、データバイト数の
チェック結果がOKの時に512バイトのRAMデータ
をプリンタ54に印字させると共にROMデータ(識別コ
ード)32バイトをセキュリティーCPU46に転送し、
該CPU46がROM50に書かれた復調化プログラムに従
い暗号化識別コードを復調する。尚、識別コードの暗号
化には所定の暗号キーコードを用いる。そこで、本実施
例では機密保持のために内蔵ROM50に予め複数の暗号
キーコード格納しており、これらを送出された識別コー
ドのデータの中に書き込まれた選択番号等に基づいて選
択し、所定の暗号キーコードに基づき所定のアルゴリズ
ムにて復調している。
【0029】セキュリティーCPU46では、復調された
識別コードとROM7から送出された識別コードとの照
合を行い、それらが一致しているか否か判断する。判断
の結果識別コードが一致していた時には、その旨中央処
理装置40に送出され、ROM44に書かれた制御プログラ
ムが表示器60に対して”OK”表示するように指示す
る。尚、この時合わせてLCDに識別番号が表示され、
機種にあった正しいROMがチップにセットされている
か否かを第三者監督機関の係官が機種と識別番号との対
象表を比較することにより判別することができる。また
照合の結果コードが一致していなかった時には、その旨
中央処理装置40に送出され、制御プログラムが表示器60
に”NO”表示するように指示する。そして検査終了後
にスイッチをOFFにすることにより検査が終了する。
【0030】尚、本実施例では、識別コードの復調化ア
ルゴリズムが一般に知れ渡るとマイクロコンピュータチ
ップ内蔵ROM7の改竄が容易となるため、第三者がセ
キュリティーCPU46に接続されたROM50を読み込み
にいった時に自動的にアルゴリズムに関するデータを消
去するように構成されている。
【0031】尚、本実施例では遊技機一台一台を照合装
置で検査するシステムのものについて説明したが、図1
1に示すようにホールコンピュータと各遊技機とを結線
しているケーブル間に本照合装置3を介在させて、ホー
ルコンピュータで一台一台遊技機に組み込まれたマイク
ロコンピュータチップ内蔵のROMの内容をチェックす
るようなシステムにすることも可能である。かかる構成
にすれば、ホール全体の遊技機のチェックを短時間で行
うことができる。
【0032】尚、本実施例では、内蔵ROMを再書き込
み禁止ROMを用いたが、これに限定されるものではな
く、通常のROMを用いても差し支えない。但し、この
場合は遊技機を作動時に識別回路9を作動させてIDコ
ントロール回路36が、チップのCPU5をフローティン
グ状態(リセット状態)とし、次にROMチェック回路
34に対して内蔵ROM7に書かれたデータのチェックを
指示し、ROMチェック回路34が、マイクロコンピュー
タチップ内蔵のROM7にアクセスし、プログラム、識
別コード及び暗号化識別コードを順次走査しながら所定
のアルゴリズムに従いチェックコードを算出する。この
場合もチェックコードの算出は、日本電信電話株式会社
が開発したフィールエイトとか、循環冗長検査により行
うが、算出されたチェックコードは、ROM7の所定番
地に予め記載された算出済みチェックコードとの照合す
る度に識別番号のチェックを行わせるようにすると良
い。
【0033】
【発明の効果】以上述べたように本発明にかかるマイク
ロコンピュータチップでは、開発に際しては書き込み可
能なROMが内蔵された開発用チップにより何度となく
開発に利用に供することが可能なもので開発され、他方
ホールに納品される量産用チップは書き込み不可能な内
蔵ROMに適合したプログラムが個々の機種毎に対応し
た識別コードとチェックコードと共に書き込まれるよう
にして製造されるために、開発メーカーサイドにおける
プログラムの開発に際してのチップ利用数の無駄を省く
ことができると共に、実際に使用する量産用チップと同
一機能を有することから、チップが異なることによるプ
ログラム実行上の差異をなくすことができる。
【図面の簡単な説明】
【図1】 本発明かかる装置の運用方式を示す概略図で
ある。
【図2】 マイクロコンピュータチップと照合装置によ
るプログラム検出過程を示す概略図である。
【図3】 遊技機に照合装置を接続した状態を示す概略
図である。
【図4】 本発明にかかるマイクロコンピュータチップ
ブロック図である。
【図5】 マイクロコンピュータチップにおける識別番
号照合回路を示す詳細ブロック図である。
【図6】 データ入出力回路に組み込まれた自己診断回
路のブロック図である。
【図7】 内蔵ROM及びRAMに格納されているプロ
グラム等の番地を示す図である。
【図8】マイクロコンピュータチップから照合装置に対
して送出されるデータのフォーマットを示す図である。
【図9】 本発明にかかる照合装置を示すブロック図で
ある。
【図10】 本発明にかかる照合装置を利用したマイク
ロコンピュータチップ内蔵プログラムの不正を検出する
手順のフローチャートである。
【図11】 本発明にかかるマイクロコンピュータチッ
プと照合装置を応用した例を示すブロック図である。
【符号の説明】
1 遊技機 2 基板 3 照合装置 4 接続端子 5 中央処理装置(CPU) 6 クロック発生回路 7 再書き込み禁止内蔵ROM 8 内蔵RAM 9 識別回路 10 カウンタ・タイマ回路 11 パラレル入出力ポート 12 ウォッチドグタイマ(WDT) 14 不正アドレス実行禁止制御回路(IATG) 16 リセット回路 18 メモリー制御回路 20 メモリープログラム制御回路 21 自己診断回路 21a チェックパルス発生回路 21b OR回路 21c 出力端子 21d 出力回路 21e 入力回路 21f 入力端子 21g 比較回路 21h 切換回路 22 データ入出力回路 24 タイミング発生回路 26 アドレスカウンタ 28 パラレル/シリアル変換回路 30 デバイダ/タイマ回路 32 認識コード判定回路 34 ROMチェック回路 36 IDコントロール回路 40 メインCPU 42 内蔵RAM 44 内蔵ROM 46 セキュリティーCPU 48 RAM 50 ROM 52 プリンタインターフェース 54 プリンタ 56 シリアルインターフェース 58 TTLレベルインターフェース 60 LED表示器 62 各種照合スイッチ 63 バッテリー 65 LCD表示器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G06F 12/16 320 G06F 9/06 660J

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 所定の領域にアプリケーションプログラ
    ム、遊技機の機種毎の識別コード及び暗号化識別コード
    並びにアプリケーションプログラム、識別コード、暗号
    化識別コードに基づき算出されたチェックコードが記憶
    された内蔵ROMと、ユーザープログラム用のデータが
    書き込まれた外部からのデータ書き換えを禁止させた内
    蔵RAMと、外部から送信された認識コードに基づきそ
    れが正しいか否をチェックすると共に認識コードが一致
    した場合に内蔵ROMに書かれたプログラムが認定を受
    けたものか否かについて内蔵ROMを走査してチェック
    コードの算出と内蔵ROMに記憶されたチェックコード
    との比較を行なう識別手段と、内蔵ROMに書かれたア
    プリケーションプログラム及びユーザーデータに基づき
    遊技プログラムを実行するための中央処理装置とからな
    り、前記内蔵ROMが書き込み可能な内蔵ROMからな
    る開発用チップ及び書き込み不可能な内蔵ROMからな
    る量産用の遊技機制御用マイクロコンピュータチップに
    おいて、以下の(a)〜(f)の工程、(a)書き込み
    可能なROM内蔵の開発用チップを遊技機開発メーカー
    に納品する工程(b)遊技機開発メーカーは前記開発用
    チップにアプリケーションプログラムをインストールし
    た後メーカー内で実装試験を行い法律に適合したプログ
    ラムを完成する工程、(c)遊技機開発メーカーが完成
    させたプログラムが組み込まれた開発用チップを第三者
    検査機関に持ち込み、該第三者検査機関においてプログ
    ラムが真に適合したものか否かを試験する工程(d)試
    験の結果合格したプログラムが格納された開発用のチッ
    プをセキュリティ付与機関に持ち込み、該適合したRO
    Mに対して個々の機種毎に対応した識別コードと、所定
    の暗号化アルゴリズムにより暗合化処理が施された識別
    コード及びチェックコードを付与する工程と、(e)前
    記試験合格したプログラム及び付与された識別コードを
    再書き込み禁止ROM内蔵の量産用チップに書き込む工
    程と、(f)前記プログラム及び識別コード等が書き込
    まれた量産用チップを遊技機に組み込み、第三者監督機
    関において検定試験を行い、検定の結果適合した量産用
    チップを正規のチップとして複製量産する工程と、 とからなる最終遊技機制御用マイクロコンピュータチッ
    プの製造方法。
JP2001144105A 1993-05-20 2001-05-15 最終遊技機制御用マイクロコンピュータチップの製造方法 Pending JP2002035384A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001144105A JP2002035384A (ja) 1993-05-20 2001-05-15 最終遊技機制御用マイクロコンピュータチップの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-141385 1993-05-20
JP14138593 1993-05-20
JP2001144105A JP2002035384A (ja) 1993-05-20 2001-05-15 最終遊技機制御用マイクロコンピュータチップの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13105694A Division JP3526615B2 (ja) 1993-05-20 1994-05-20 遊技機制御用マイクロコンピュータチップ及びその不正検出のための照合装置

Publications (1)

Publication Number Publication Date
JP2002035384A true JP2002035384A (ja) 2002-02-05

Family

ID=26473632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001144105A Pending JP2002035384A (ja) 1993-05-20 2001-05-15 最終遊技機制御用マイクロコンピュータチップの製造方法

Country Status (1)

Country Link
JP (1) JP2002035384A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006164273A (ja) * 2004-12-09 2006-06-22 Samsung Electronics Co Ltd 保安ブート装置及び方法
JPWO2005027403A1 (ja) * 2003-09-11 2006-11-24 株式会社ルネサステクノロジ 情報処理装置
JP2010233788A (ja) * 2009-03-31 2010-10-21 Kyoraku Sangyo Kk 遊技機
CN110023770A (zh) * 2017-10-25 2019-07-16 深圳市汇顶科技股份有限公司 用于测试芯片的方法、测试平台和测试系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005027403A1 (ja) * 2003-09-11 2006-11-24 株式会社ルネサステクノロジ 情報処理装置
JP2006164273A (ja) * 2004-12-09 2006-06-22 Samsung Electronics Co Ltd 保安ブート装置及び方法
JP2010233788A (ja) * 2009-03-31 2010-10-21 Kyoraku Sangyo Kk 遊技機
CN110023770A (zh) * 2017-10-25 2019-07-16 深圳市汇顶科技股份有限公司 用于测试芯片的方法、测试平台和测试系统

Similar Documents

Publication Publication Date Title
JP3526615B2 (ja) 遊技機制御用マイクロコンピュータチップ及びその不正検出のための照合装置
US8250372B1 (en) Gaming security system
JP4398678B2 (ja) 相互認証機能を有する遊技機制御用基板
US20010037438A1 (en) Method and apparatus for computer memory protection and verification
AU2001247941A1 (en) Method and apparatus for computer memory protection and verification
JP2009005771A (ja) 遊技機制御用マイクロコンピュータ、照合装置、遊技機および遊技機の不正発見方法
JP2004033639A (ja) 遊技機
JP2004024449A (ja) 遊技機
JP2000233057A (ja) 遊技機制御用チップの監視システム
JPH08508352A (ja) データ処理システムのための安全臨界プロセッサおよび処理方法
JP2002035384A (ja) 最終遊技機制御用マイクロコンピュータチップの製造方法
JP2004024450A (ja) 遊技機
JP2002000885A (ja) 遊技機制御用マイクロコンピュータチップ
JP3581331B2 (ja) 遊技機制御用マイクロコンピュータチップ
JP2004024546A (ja) 遊技機
JP3491065B2 (ja) 遊技機検査装置
JPH0917956A (ja) 遊技機制御用マイクロコンピュータチップ
JP2620020B2 (ja) 遊技機用マイクロプロセッサー
JP2975522B2 (ja) 遊技機用マイクロプロセッサー
JP2005080932A (ja) 遊技制御ユニット、補助遊技制御ユニット及び遊技機
JP2001353336A (ja) 開発用の遊技機制御用マイクロコンピュータチップ
JPH1024145A (ja) 遊技機検査用集中端子板
JP2004024588A (ja) 遊技機
JP2918855B2 (ja) 遊技機用マイクロプロセッサー
JPH10108963A (ja) 遊技機制御基板の照合判定情報及び遊技機情報の暗号化通信システム

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040302