JPH0917956A - 遊技機制御用マイクロコンピュータチップ - Google Patents

Abstract

(57)【要約】 【目的】 遊技機制御用のチップにおいて、目視により
回路の配置及び配線が解読することができず、さらに回
路に搭載された内蔵ＲＯＭのプログラムの改変等の不正
を防止することが可能なマイクロコンピュータチップを
提供する。 【構成】 内蔵ＲＯＭと、ユーザープログラム用のデー
タが格納され外部からのデータの書き換えを禁止させた
内蔵ＲＡＭと、前記内蔵ＲＯＭに書かれたプログラムが
認定を受けたものか否かについて内蔵ＲＯＭを走査して
内蔵ＲＯＭに書かれたプログラムが不正か否を検出する
識別回路と、内蔵ＲＯＭに書かれたアプリケーションプ
ログラム及びユーザーデータに基づき遊技プログラムを
実行するための中央処理装置とを有する遊技機制御用マ
イクロコンピュータチップにおいて、該チップの上方を
覆うようにして前記チップ上方に導電層を設けたことを
特徴とする遊技機制御用マイクロコンピュータチップ

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、遊技機械のパチンコ遊
技機、回胴式遊技機、アレンジボール、ジャン球遊技機
等に搭載されその遊技機制御に使用されるアプリケーシ
ョンプログラム（機器制御プログラムやデータ）を起動
するための半導体チップに関するもので、かかる半導体
チップが認定後に法定基準外で作動するようなプログラ
ムに改変されるのを防ぐことが可能なチップに関するも
のである。

【０００２】パチンコ機械等の遊技機は、風俗営業法の
規則に基づく国家公安委員会の規則に従い遊技機の認定
及び型式の検定を受け、合格しなければ販売することが
できない製品であり、マイクロプロセッサーを使用した
ものも第三者検査機関が行う型式試験に合格しなければ
ならず、この型式合格を受けたものについて第三者監督
機関に対して検定申請をし、検定合格した遊技機を市場
に流通させることができ、またパチンコホール等で営業
に供することができる仕組みとなっている。

【０００３】そのため型式合格を受けた後に第三者が遊
技機の基板を取り替えたり、チップを取り替えたり、マ
イクロプロセッサーを改造したり、マイクロプロセッサ
ーのＲＯＭを書き換えたりする等の改造を行い、不正遊
技機として使用されるケースが考えられ、型式合格後の
第三者による改造を防止することが今日の課題となって
いる。また、最近はチップに書き込まれた情報を読み込
み、そのデータを用いて規格外の製品を作るといった行
為も行われている。

【０００４】

【従来技術】従来のこの種の遊技機は、マイクロプロセ
ッサーと一体となった回路を組み、電動役物を連続して
作動させる装置や、電動役物等を電気的にコントロール
するものや、回胴式遊技機において回転する回胴の回転
制御するものなどが知られており、これらの回路では第
三者検査機関の型式試験に合格したものは所定の確率
で、利用者に勝利球を放出するように構成されている。
また遊技機の場合アプリケーションプログラム及びデー
タは所定のアドレス領域内に格納することが義務付けら
れている。

【０００５】

【発明が解決しようとする課題】しかしながら、かかる
従来のマイクロプロセッサーの場合は、型式試験に合格
した後に第三者が回路内の制御プログラムやデータを改
変しても型式試験合格製品と外見だけでは区別がつきに
くく型式試験合格製品として取り扱われる可能性が高
い。そのためかかる第三者による遊技機への不正行為を
充分に阻止出来ないといった不都合がある。かかる不正
を野放しにすれば、遊技者が不利益を被ると共に、型式
合格製品を検査している公的第三者検査機関の信用も毀
損されることになり、ひいては型式試験を行う意義が薄
れてくるおそれがある。そこで本発明はかかる従来技術
の欠点に鑑みなされたもので、遊技機に搭載されるマイ
クロプロセッサーの不正改造を不可能にするための構成
を設けると共に、遊技機内のマイクロプロセッサー内の
内蔵ＲＯＭや制御回路にプログラムやデータの改竄等を
防止するための機能を持たせることを目的とする。さら
には、マイクロプロセッサーを目視しても回路の構造が
解析できないように構成することを目的とする。

【０００６】従来のプログラムのチェックは、型式試験
申請された時点で第三者検査機関が様々な角度からその
内容の検討が慎重に行われるが、試験合格後は検査機関
による管理を離れ、型式試験合格を受けたプログラムを
搭載された遊技機は遊技機メーカーが第三者監督機関に
対して検定申請し、この検定に合格した製品が遊技場へ
出荷されている。従って、遊技機制御プログラムチェッ
クは定期的に行われていないために、いつどの段階にて
誰がチップの取り替え、プログラム改変等の不正が行っ
ているかわからなかった。

【０００７】

【課題を解決するための手段】すなわち、遊技機開発メ
ーカーにしてみれば正規のプログラムが書き込まれたチ
ップを組み込んで出荷しても、途中第三者が介在してプ
ログラムを書き換えたり、ＲＯＭを改変されたりするた
め責任を負いかねる等の問題もある。これはひとえに、
ＲＯＭの改変が簡単に行われるからであり、第一に合格
プログラムのＲＯＭの改変を防止することが不正を防止
する上で重要と考えた。

【０００８】第二に合格後のチップへのプログラムの書
き込みに際してその作業を各開発メーカー側が別々に行
うよりまとめて一つの公正な機関において行わせると共
にその後のチップへの書き込みを禁止するような処理を
施せばコスト面において安くなると共にチップの信頼性
も高くなる。尚、公正な機関で書き込ませるのではな
く、開発メーカーサイドで書き込むように構成しても良
い。第三に開発されたチップの心臓部分であるプログラ
ムや、識別回路の部分を第三者が目視できないようにす
れば、チップの解析も未然に防ぐことができる。

【０００９】すなわち請求項１の発明は内蔵ＲＯＭと、
ユーザープログラム用のデータが格納され外部からのデ
ータの書き換えを禁止させた内蔵ＲＡＭと、前記内蔵Ｒ
ＯＭに書かれたプログラムが認定を受けたものか否かに
ついて内蔵ＲＯＭを走査して内蔵ＲＯＭに書かれたプロ
グラムが不正か否を検出する識別回路と、内蔵ＲＯＭに
書かれたアプリケーションプログラム及びユーザーデー
タに基づき遊技プログラムを実行するための中央処理装
置とを有する遊技機制御用マイクロコンピュータチップ
において、該チップの上方を覆うようにして前記チップ
上方に導電層を設けたことを特徴とする遊技機制御用マ
イクロコンピュータチップである。

【００１０】

【作用】本発明にかかるマイクロコンピュータチップで
は、識別回路が動作した時にチップ内蔵ＲＯＭに書かれ
たプログラムについて、それが正規のものか否について
チェックが行われ、これが正しい場合に装置を作動させ
る。ＲＯＭに書かれた制御プログラム及びＲＡＭに書か
れたデータに基づき中央処理装置が遊技機を制御してい
る。尚、本発明にかかる装置では、プログラムが指定領
域から外れてプログラムを動作することを禁止してお
り、また各プログラム制御回路はプログラムがチップ外
の記憶手段のデータ等を読み込みにいくことを禁止して
いるので、プログラム実行中に外部記憶手段へのアクセ
スが禁止される。

【００１１】尚、チップ内のＲＯＭを再書き込み禁止の
もので作った場合には、許可を受けた後にプログラムを
書き換えることはできない。

【００１２】また本発明にかかるマイクロコンピュータ
チップは、導電層により回路の上方が覆われているの
で、そのままでは回路がどのように配置及び配線されて
いるかについて目視することができず、さらに上方の導
電層のみを溶解することはできず、導電層を溶解させる
と下方の回路も溶解されることになり、回路の解析がで
きない。

【００１３】

【実施例】以下に本発明を図示された実施例に従って詳
細に説明する。本発明にかかる遊技機制御用マイクロコ
ンピュータチップが考える運用方式は図１に示すように
ＩＣメーカーにより生産されたＥＰＲＯＭ内蔵のチップ
（開発チップ）が遊技機用マイクロコンピュータチップ
メーカーより遊技機開発メーカーに卸され、開発メーカ
ーは当該ＥＰＲＯＭ内蔵チップを用いて法律に適合した
範囲内で遊技機制御用をプログラムを作成し、これを遊
技機の第三者検査機関に提出して型式試験申請を行う。
検査機関はチップ内蔵ＥＰＲＯＭにかかれたプログラム
が適正なものか否かを試験し、試験結果（合格か否か）
を開発メーカーに通知する。試験に合格したＲＯＭデー
タは検査機関からマイクロコンピュータチップメーカー
に対して適合ＲＯＭデータとして流され、そこで各ＲＯ
Ｍに対して個々の機種に対応した識別コード（許可日等
のデータや暗号化キーコードの選択番号を含む）と所定
の暗号化アルゴリズム（例えばフィールエイト）により
暗号化処理が施された識別コードとＲＯＭに記載される
プログラム、識別コード及び暗号化識別コードに基づき
算出されるチェックコードが付与される。

【００１４】第三者検査機関は、合格した機種とそれに
付与された識別番号の対応表を作成する。そして適合Ｒ
ＯＭデータと識別コードは例えばＲＯＭ書き込み機関に
流され、ＲＯＭ書き込み機関はＩＣメーカー（又はチッ
プメーカー）から量産用の再書き込み禁止ＲＯＭ（例え
ばヒューズＲＯＭ）内蔵のチップ（量産チップ）の提供
を受け、所定の書式にて型式試験に合格したＲＯＭデー
タならびに識別コード及び暗号化識別コードを書き込む
と共にＲＯＭに再書き込み禁止の処理を施す。

【００１５】次にＲＯＭ書き込み機関から型式試験合格
ＲＯＭデータ、識別コード及び暗号化識別コード等が書
き込まれた再書き込み禁止のＲＯＭ内蔵のチップが納品
され、納品されたチップに基づき開発メーカーは遊技機
を生産し、これを第三者監督機関に検定申請し、検定試
験に合格した遊技機がパチンコホールに納品され営業に
用いられる。パチンコホール側は、かかる検定合格した
製品を用いて営業を行う為に監督機関に認定申請を行い
営業が許可される。

【００１６】具体的には、遊技機の制御プログラムは遊
技機の裏面に遊技機制御基板が装着されており、遊技機
基板に設置されるマイクロコンピュータチップは図２の
ブロック図で示すような構成からなる。

【００１７】図２において５は、遊技機プログラムの実
行・制御を行う中央処理装置（ＣＰＵ）であり、ＣＰＵ
５に動作に必要なクロックを発生するクロックジェネレ
ータ６と接続されている。ＣＰＵ５は各種バスを介して
外部の各種データを入力または外部へ出力するためのパ
ラレル入出力ポート11と、遊技用のアプリケーションプ
ログラム、照合用の識別コード、それを所定の暗号化キ
ーコードに基づき暗号化した照合用の識別コードならび
にアプリケーションプログラム、識別コード及びエラー
コードから所定のアルゴリズム（フィールエイト、循環
冗長検査）により算出されたチェックコードが書かれた
再書き込み禁止内蔵ＲＯＭ７と、遊技制御用のデータを
一時保存するための内蔵ＲＡＭ８と、外部装置から入力
された認識コードに基づきこれが合致していたときに後
述する手順にてＲＯＭ７データのチェックコードの算出
及び予め内蔵ＲＯＭ７に書かれたチェックコードとの比
較を行い、その後にＲＯＭ７データの内容（識別コード
及び暗号化識別コード）及びＲＡＭ８データの内容を外
部装置に出力する識別回路としての識別回路９と、時間
を設定し各種タイミングを制御するカウンタ・タイマ回
路10と、ＣＰＵの異常動作を監視するウオッチドグタイ
マ（ＷＤＴ）12と、内蔵ＲＯＭ７以外からのプログラム
の実行を禁止する不正アドレス実行禁止制御回路（ＩＡ
ＴＧ）14と、リセット回路16と接続されており、18は内
蔵ＲＯＭ７のメモリー制御回路であり、20はＲＯＭ７の
ＲＯＭ書き込みの為のメモリープログラム制御回路であ
る。

【００１８】次に図３に示すものは識別回路９の具体的
なブロック図を示すものであり、識別回路９のデータの
入出力を行うデータ入出力回路22と、データ入出力回路
22を介して外部装置（ＩＤ照合装置）から入力されたト
リガタイミングパルスに基づきトリガのタイミングを調
整すると共に通信速度に関する情報（ボー・レート）を
出力するタイミング発生回路24と、チップのＲＯＭ，Ｒ
ＡＭアクセス時のアドレスの発生及びそのアドレスの順
次アクセス動作を行うアドレスバスと接続されたアドレ
スカウンタ26と、チップのデータバスと接続されたパラ
レル／シリアル変換回路28と、各ブロックの基準クロッ
クの発生、シリアルデータ送信時のボー・レートの決定
及び各動作時のタイマー監視を行うデバイダ／タイマ回
路30と、外部装置から入力された認識コードと予め記憶
された認識コードとの一致を判定する認識コード判定回
路32と、チップ内蔵ＲＯＭ７に書き込まれたプログラ
ム、識別コード及び暗号化識別コードに基づき所定の前
述したアルゴリズムと同じ手法にてチェックコードを算
出するＲＯＭチェック回路34と、前記データ入出力回路
22，タイミング発生回路24，アドレスカウンタ26，パラ
レル／シリアル変換回路28，デバイダ／タイマ回路30，
認識コード判定回路32及びＲＯＭチェック回路34の作動
を制御するＩＤコントロール回路36とからなる。ＩＤコ
ントロール回路36は、例えば外部の照合装置から送出さ
れた認識コードを確認した後に中央処理装置５をフロー
ティング状態にするためにバス開放要求を行い、ＣＰＵ
５を一時停止させる。また、データ入出力回路22には、
図４に示すように第三者がいたずらか何かでマイクロコ
ンピュータチップのＳＤ端子に過度な電流を流すことに
より回路を破壊することが考えられるので、かかる場合
に遊技機を作動させないように自己診断回路21を組み込
んである。この自己診断回路21は、ＣＰＵ５からフェッ
チ・サイクルを受け所定のチェックパルスを２回発生す
る発生回路21ａと、該発生回路21ａから発信されたチェ
ックパルスをＯＲ回路21ｂ、出力端子21ｃ、出力回路21
ｄ（バッファー機能を持つ）、入力回路21ｅ（バッファ
ー機能を持つ）、入力端子21ｆを介して比較回路21ｇに
接続されたものからなり、該比較回路21ｇにはチェック
パルス発生回路21ａからも直接パルスが入力されるよう
に構成されており、さらに前記比較回路21ｇはリセット
回路16へ出力されるようになっている。尚、21ｈはチッ
プのＩＤ端子から入力される信号をトリガー・タイミン
グ・パルス受信端子又は認識コード受信端子へ切り換え
るための切換回路である。またＸＢＰはボーレート・パ
ルス出力端子、ＣＨＫＤはＩＤ照合データ出力端子であ
る。

【００１９】チップの内蔵ＲＯＭ７には例えば、図５に
示すように００００Ｈ番地から３ＦＤＦＨ番地までのエ
リアまでをユーザープログラム領域（アプリケーション
プログラム領域）とし、３ＦＥ０Ｈ番地から３２バイト
に識別コード、暗号化識別コード及び暗号化キーコード
の選択番号が書き込まれている。そして４０００Ｈ番地
から７ＤＦＦ番地までを未使用領域として７Ｅ００Ｈ番
地から７ＦＦＦＨ番地までの５１２バイトをＲＡＭ専用
の番地とし、さらに８０００ＨからＦＦＦＦＨまでを未
使用領域としており、例えばメモリーのアドレス制御に
より通常は、３ＦＣ０Ｈ番地から３ＦＦＦＨ番地へは、
データ内容を読み込めないように制御している。尚、本
実施例では、ＲＡＭの容量は切り替え装置により２５６
／５１２バイトに切り替わるように構成されている。

【００２０】図６は、本発明にかかるマイクロコンピュ
ターチップを組み込んだ一部透視平面図であり、一点鎖
線で示す回路の上方をアルミニウムからなる導電層Ａで
全体を覆っており、該導電層Ａの下方に中央処理装置
（ＣＰＵ）５、内蔵ＲＯＭ７、内蔵ＲＡＭ８、カウンタ
・タイマ１０、パラレル入出力ポート１１、識別回路９
及びその他の制御回路（メモリー制御回路１８，メモリ
プログラム制御回路２０、不正アドレス実行禁止制御回
路１４、リセット回路１６、ウオッチドグタイマ１２
等）が配置されており、さらに各回路間は図７に示すよ
うにアルミニウム導電線Ｂがシリコン基板上に配線され
ている。基板の周囲には、入出力のためのＩ／Ｏパッド
３８が多数設けられている。

【００２１】図７は、前述図６の断面図であり、接地
（ＧＮＤ）されたＮ型シリコン基板４０内には、能動素
子例えばＭＯＳ型ＦＥＴ４１，４２が、形成されてい
る。ＭＯＳ型ＦＥＴ４１，４２は、それぞれゲート電極
４３、ソース／ドレイン拡散層４４をを有する。ゲート
電極４３上は、酸化膜からなる絶縁膜４６で覆われてい
る。絶縁膜４６上は、導電線Ｂが形成されている。さら
に導電線Ｂ上は、酸化膜からなる絶縁層４８で覆われて
いる。そしてこの絶縁層４８の上に導電層Ａが形成され
ている。該導電層Ａは絶縁層４８及び絶縁膜４６に形成
された開口部を介してＮ型シリコン基板４０に接続され
ており、本実施例ではアルミニウム導電層Ａには、常時
接地電位（ＧＮＤ）が供給されている。さらにアルミニ
ウム導電層Ａの上には、パッシベーション膜５０が形成
されている。尚、本実施例ではアルミニウム導電層Ａが
接地電位となるように構成したが、これに限定されるも
のではなく、該層がＶｄｄ電位となるように構成しても
良い。

【００２２】上述した構成であるので、本実施例にかか
るマイクロコンピュータチップでは、集積回路部分がア
ルミニウム導電層Ａで覆われていることから、チップの
上方からはチップ内に形成された集積回路の内部配線が
目視できない状態となる。また、図７に示すようにこの
アルミニウム導電層Ａも回路の配線としての機能を有す
ることから、導電線Ｂを解読するために導電層Ａを溶解
しようとした時には、各回路に対する導電層Ａからの接
地電位の供給がストップしてしまうことになり、チップ
の通電試験を行うことが不可能となる。さらに、回路全
体を導電層Ａで覆っていることからチップ外部から内部
への電磁遮蔽板及びチップ内部から外部への電磁遮蔽板
として機能することになるためにノイズ等による回路の
誤動作を極力減らすことが可能となる。特に、本実施例
にかかるチップを利用する遊技機では、電波等を基板に
発信して制御基板の誤動作を促し、大当たりの確率制御
を狂わそうという不正行為が行われることがある、これ
を無視することが可能となる。

【００２２】次に不正防止チップの動作について説明す
ると、マイクロコンピュータチップでは、チップのＩＤ
を照合する外部装置と接続されていない時には電源が入
れられた時点で、識別回路９のデータ入出力回路22内の
自己診断回路21内のチェックパルス発生回路21ａがフェ
ッチ・サイクルを受信し、出力端子21ｃ及び比較回路21
ｇに対して２回ほどチェックパルスを発信し、出力回路
21ｄ、入力回路21ｅ、入力端子21ｆを介して入力された
パルスとを比較する。パルスが一致していれば比較回路
21ｇからリセット回路16に出力されず、一致しないとき
(入力端子から入ってくるパルスがない時)は比較回路21
ｇから回路が異常ということでリセット回路16にリセッ
ト信号を出力し、遊技機制御用ＣＰＵ５をリセットし、
遊技機が作動しないようにする。

【００２３】異常がない時には、遊技機制御用ＣＰＵ５
はリセットされてないので内蔵ＲＯＭ７に書き込まれた
アプリケーションプログラム及び内蔵ＲＡＭ８に書き込
まれたデータに従い遊技機の動作を制御することにより
遊技可能状態となる。尚、ＣＰＵ５では、ＩＡＴＧ14が
プログラムの走行しているアドレスを常時監視し、規定
のアドレス範囲を外れた時には割込みしてリセット回路
を作動させている。またＷＤＴ12がノイズ等による誤動
作(暴走)を検出し、正常な状態に戻すようにしている。
尚プログラムによる遊技機の制御はパラレルＩ／Ｏポー
トを介して制御が行われている。

【００２４】また外部のＩＤ照合装置とチップとが接続
された状態ではＲＯＭチェック回路34は、マイクロコン
ピュータチップ内蔵のＲＯＭ７にアクセスし、プログラ
ム、識別コード及び暗号化識別コードを順次走査しなが
ら所定のアルゴリズムに従いチェックコードを算出す
る。本実施例ではチェックコードの算出は、日本電信電
話株式会社が開発したフィールエイトとか、循環冗長検
査により行っている。算出されたチェックコードは、Ｒ
ＯＭ７の所定番地に予め記載された算出済みチェックコ
ードとの照合が行われ、一致していない時にはＲＡＭデ
ータ（５１２バイト）及びＲＯＭ７の所定番地に格納さ
れたエラーコード（３２バイト）を外部の照合装置に送
出し、一致していた時にはＲＡＭデータ、ＲＯＭ７の所
定番地に格納された識別コード及び暗号化識別コードを
照合装置にシリアルデータとして送出する。送出するデ
ータのフォーマットは予め特定されており、本実施例で
はＳＴＸ、ＲＡＭデータ（５１２バイト）、ＲＯＭの識
別コード及び暗号化識別コード（３２バイト）、チェッ
クサムというように送出され、その後マイクロコンピュ
ータチップは初期状態に戻る。

【００２５】尚、本実施例では、内蔵ＲＯＭとして再書
き込み禁止ＲＯＭを用いたが、これに限定されるもので
はなく、通常のＲＯＭを用いても差し支えない。但し、
この場合は遊技機を作動時に識別回路９を作動させてＩ
Ｄコントロール回路36が、チップのＣＰＵ５をフローテ
ィング状態（リセット状態）とし、次にＲＯＭチェック
回路34に対して内蔵ＲＯＭ７に書かれたデータのチェッ
クを指示し、ＲＯＭチェック回路34が、マイクロコンピ
ュータチップ内蔵のＲＯＭ７にアクセスし、プログラ
ム、識別コード及び暗号化識別コードを順次走査しなが
ら所定のアルゴリズムに従いチェックコードを算出す
る。この場合もチェックコードの算出は、日本電信電話
株式会社が開発したフィールエイトとか、循環冗長検査
により行うが、算出されたチェックコードは、ＲＯＭ７
の所定番地に予め記載された算出済みチェックコードと
の照合する度に識別番号のチェックを行わせるようにす
ると良い。

【００２６】尚、本実施例では外部の照合装置をチップ
に接続した時に、識別番号のチェックを行うように構成
したが、これに限定されるものではなく、遊技機の始動
当初に識別回路を動作させ、内蔵ＲＯＭに書き込まれた
プログラムの識別番号のチェックを行い、これが正規の
ものと異なる場合にＣＰＵ５をリセットし、遊技機が作
動しないように構成しても良いことはいうまでもない。

【００２７】

【効果】以上述べたように本発明にかかるマイクロコン
ピュータチップでは、第三者検査機関による型式試験合
格した後は量産用チップとして、内蔵ＲＯＭ内にアプリ
ケーションプログラムの他に識別コード及び暗号化識別
コードが書き込まれ、さらにアプリケーションプログラ
ム、識別コード及び暗号化識別コードに基づき所定のア
ルゴリズムに従い算出されたチェックコードが書き込ま
れており、プログラムを改変すると識別コード及びチェ
ックコードが変更されるように構成されていることから
基板全部を取り替えたり、チップを取り替えたり、内蔵
ＲＯＭを取り替えたり、プログラムの内容を変更しても
簡単に検査することができる。さらにホールに納品され
た遊技機に組み込まれたマイクロコンピュータチップに
内蔵されたＲＯＭの内容及びチップ自体が型式試験に合
格したものか否かについて外部の照合装置により簡単に
チェックできるように構成されているので、従来の装置
に比較して立入り検査の不正検出が容易である。またコ
ンピュータチップの全部が導電層Ａで覆われているの
で、チップの上方から回路の配線を目視することができ
ず、導電層Ａを溶解して除去した場合には接地電位の接
続が断線するために回路の通電試験を行うことができな
いことから、回路の解析行為を防ぐことができる。さら
にまた、回路を導電層で覆っている関係から外部から発
信されたノイズ等の電磁波の入力を電磁遮蔽板として導
電層が機能することから誤動作の発生を減らすことがで
きる。

【図面の簡単な説明】

【図１】 本発明かかる装置の運用方式を示す概略図で
ある。

【図２】 本発明にかかるマイクロコンピュータチップ
ブロック図である。

【図３】 マイクロコンピュータチップにおける識別番
号照合回路を示す詳細ブロック図である。

【図４】 データ入出力回路に組み込まれた自己診断回
路のブロック図である。

【図５】 内蔵ＲＯＭ及びＲＡＭに格納されているプロ
グラム等の番地を示す図である。

【図６】 マイクロコンピュータチップの一部透視平面
図である。

【図７】 マイクロコンピュータチップの縦断面図であ
る。

【符号の説明】

Ａ アルミニウム導電層 Ｂ アルミニウム導電線 ５ 中央処理装置（ＣＰＵ） ６ クロック発生回路 ７ 再書き込み禁止内蔵ＲＯＭ ８ 内蔵ＲＡＭ ９ 識別回路 10 カウンタ・タイマ回路 11 パラレル入出力ポート 12 ウォッチドグタイマ（ＷＤＴ） 14 不正アドレス実行禁止制御回路（ＩＡＴ
Ｇ） 16 リセット回路 18 メモリー制御回路 20 メモリープログラム制御回路 21 自己診断回路 21ａ チェックパルス発生回路 21ｂ ＯＲ回路 21ｃ 出力端子 21ｄ 出力回路 21ｅ 入力回路 21ｆ 入力端子 21ｇ 比較回路 21ｈ 切換回路 22 データ入出力回路 24 タイミング発生回路 26 アドレスカウンタ 28 パラレル／シリアル変換回路 30 デバイダ／タイマ回路 32 認識コード判定回路 34 ＲＯＭチェック回路 36 ＩＤコントロール回路 38 Ｉ／Ｏパッド 40 シリコン基板 41，42 ＭＯＳ型ＦＥＴ 43 ゲート電極 44 ソース／ドレイン拡散層 46 絶縁膜 48 絶縁層 50 パッシベーション膜

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/10 ４７１

Claims (1)

【特許請求の範囲】
1. 【請求項１】 内蔵ＲＯＭと、ユーザープログラム用の
   データが格納され外部からのデータの書き換えを禁止さ
   せた内蔵ＲＡＭと、前記内蔵ＲＯＭに書かれたプログラ
   ムが認定を受けたものか否かについて内蔵ＲＯＭを走査
   して内蔵ＲＯＭに書かれたプログラムが不正か否を検出
   する識別回路と、内蔵ＲＯＭに書かれたアプリケーショ
   ンプログラム及びユーザーデータに基づき遊技プログラ
   ムを実行するための中央処理装置とを有する遊技機制御
   用マイクロコンピュータチップにおいて、該チップの上
   方を覆うようにして前記チップ上方に導電層を設けたこ
   とを特徴とする遊技機制御用マイクロコンピュータチッ
   プ。