JP2018027230A - 遊技機用プロセッサ装置、チップ、基板及び遊技機 - Google Patents

Abstract

【課題】従来技術において、乱数値などのデータの比較処理におけるプログラムを記憶することによる記憶容量のひっ迫、及び／又は、データの比較処理による遅延の発生など課題が少なくとも存在する。【解決手段】専用のハードウエアの回路が乱数値などのデータの比較処理を実行し、プログラムの削減、データの比較処理の遅延などを防止する。【選択図】図３

Description

本発明は、遊技機用プロセッサ装置、チップ、基板及び遊技機に関する。

パチンコ、回胴式遊技機とも称されるパチスロなどの遊技機は、抽選を行い、抽選結果に応じた遊技内容を提供する。抽選の処理において、乱数値が用いられることがある。その一態様として、遊技機は、生成された乱数値が所定の値であるか否か、すなわち、乱数値の比較処理を行い、その結果に応じて、抽選結果を決定する。

乱数値の比較処理に関し、遊技機用プロセッサは、コンピュータプログラムに基づいて実行している。一方で、遊技機において、利用可能な記憶容量は、法律や規則などによって制限されていることから、コンピュータプログラムを削減し、記憶容量を削減することが望まれている。また、乱数値の比較処理は、ソフトウエアによって実現されていることから、比較結果取得までに遅延が発生する可能性が存在する。

従来技術において、乱数値などのデータの比較処理におけるプログラムを記憶することによる記憶容量のひっ迫、及び／又は、データの比較処理による遅延の発生など課題が少なくとも存在する。

専用のハードウエアの回路が乱数値などのデータの比較処理を実行し、プログラムの削減、データの比較処理の遅延などを防止する。

本発明の実施例による遊技機用プロセッサ装置は、比較値及び所定の値を設定したレジスタと、比較値及び所定の値をレジスタから取得し、比較値及び所定の値を比較し、比較した結果である比較結果をレジスタに設定する比較回路と、レジスタに設定された比較結果に基づいて、抽選を行うプロセッサコアとを備えることができる。

従来の遊技機用プロセッサ装置を示す。 従来技術における処理フローを示す。 本発明の実施例による遊技機用プロセッサ装置を示す。 本発明の実施例における処理フローを示す。 ワンチップで構成される遊技機用チップの構成を示す。

従来技術
図１は、従来の遊技機用プロセッサ装置を示す。従来技術において、遊技機用プロセッサ装置１００は、プロセッサコア１０５、RAM１１５、ROM１２０及び乱数回路１３０を少なくとも有する。プロセッサコア１０５、RAM１１５、ROM１２０及び乱数回路１３０は、それぞれが、バス１５０を介して接続されている。乱数回路１３０は、乱数回路レジスタ１１０を有する。

図２は、従来技術における処理フローを示す。まず、遊技機用プロセッサ装置１００において、乱数回路１３０は、乱数値を生成し取得する。乱数回路１３０が取得した乱数値は、乱数回路レジスタ１１０に保存される（ステップ２１０）。

以下、プロセッサコア１０５は、ROM１１５に記憶されているプログラムに基づいて動作する。まず、プロセッサコア１０５は、乱数回路レジスタ１１０から乱数値をリードし、取得する（ステップ２１５）。プロセッサコア１０５は、下限値を乱数回路レジスタ１１０又は他のレジスタ、RAM１１５及びROM１２０などのいずれか一つである記憶装置から取得し（ステップ２２０）、下限値と乱数値とを比較する（ステップ２２５）。乱数値が下限値以上である（乱数値＞＝下限値）場合（ステップ２３０）、プロセッサコア１０５は、上限値を記憶装置から取得し（ステップ２３５）、上限値と乱数値とを比較する（ステップ２４０）。乱数値が上限値以下である（乱数値＜＝上限値）場合、プロセッサコア１０５は、当選として抽選結果を取得する（ステップ２４５）。

このように、従来技術では、乱数値の比較に係る処理は、プロセッサコア１０５がROM１２０に記憶されているプログラムに基づいて実行する。また、このようなプログラムは、遊技機のゲーム内容に依存することから、遊技機メーカであるユーザが作成するプログラムである。そして、プログラムは、ユーザが利用できるROMのプログラムエリアであるユーザプログラムエリアにユーザプログラムとして記憶されることから、ユーザプログラムエリアが圧迫される。

実施例
図３は、本発明の実施例による遊技機用プロセッサ装置を示す。遊技機用プロセッサ装置２００は、従来技術と同様に、プロセッサコア１０５、RAM１１５、ROM１２０及び乱数回路１３０を少なくとも有する。遊技機用プロセッサ装置２００は、さらに、比較回路２０５を有する。プロセッサコア１０５、RAM１１５、ROM１２０、乱数回路１３０及び比較回路２０５は、それぞれが、バス１５０を介して接続されている。本発明の実施例は、少なくとも比較回路２０５を有する点で、従来技術とは異なる。

乱数回路１３０は、乱数回路レジスタ１１０を有する。比較回路２０５は、比較回路レジスタ２１５を有する。乱数回路１３０及び比較回路２０５は、ライン２１０を介して接続されており、これにより、乱数回路１３０及び比較回路２０５は、バス１５０を介することなく、互いの乱数回路レジスタ１１０及び比較回路レジスタ２１５にアクセスすることができる。一実施例において、乱数回路１３０及び比較回路２０５は、一つの回路として実現されてもよい。乱数回路１３０及び比較回路２０５が一つの回路である場合、乱数回路レジスタ１１０及び比較回路レジスタ２１５は一つのレジスタとすることができる。乱数回路１３０及び比較回路２０５が一つの回路である場合、乱数比較回路などと称されてもよい、また、乱数回路レジスタ１１０及び比較回路レジスタ２１５は一つのレジスタである場合、乱数比較レジスタなどと称されてもよい。

図４は、本発明の実施例における処理フローを示す。プロセッサコア１０５は、起動時やリセットからの復帰時などの遊技機用プロセッサ装置２００の初期処理において、第１のレジスタ４０５に上限値を書き込むことによって上限値を設定し（ステップ４５０）、第２のレジスタ４１０に下限値を書き込むことによって下限値を設定する（ステップ４５２）。上限値及び下限値は、ROM１２０に予め記憶させておくことができる。一実施例において、上限値及び下限値は、予めプログラムに記載されていてもよい。当業者であれば理解されるように、上限値を設定するステップ４５０及び下限値を設定するステップ４５２の処理順序は、入れ替えられてもよい。

乱数回路１３０は、乱数値を生成し取得する。乱数回路１３０が取得した乱数値は、第３のレジスタ４１５に保存される（ステップ４５４）。比較回路２０５は、第３のレジスタ４１５に乱数値が保存されると、第３のレジスタ４１５から乱数値を取得し（Ｓ４５６）、第１のレジスタ４０５から上限値を取得し（Ｓ４５８）、第２のレジスタ４６０から下限値を取得する（Ｓ４６０）。当業者であれば理解されるように、乱数値を取得するステップ４５６、上限値を取得するステップ４５８及び下限値を取得するステップ４６０の処理順序は、入れ替えられてもよい。

比較回路２０５は、乱数値と上限値及び下限値のそれぞれとを比較し、乱数値が上限値及び下限値の範囲に含まれているか否かを比較し（乱数値の比較処理を行い）、比較結果を第４のレジスタ４２０に書き込む（ステップ４６２）。これにより、プロセッサコア１０５は、第４のレジスタ４２０にアクセスすると、比較結果を得ることができる（ステップ４６４）。乱数値の比較処理は、乱数回路１３０が乱数を取得するたびに、実行されてもよい。一実施例において、遊技機がパチンコである場合、プロセッサコア１０５は、例えば、入賞口にパチンコ玉が入ったことを検知したことに応じて、第４のレジスタ４２０から比較結果を取得してもよい。一実施例において、遊技機がパチスロである場合、プロセッサコア１０５は、例えば、パチスロ機のスタートレバー又はストップボタンの操作により第４のレジスタ４２０から比較結果を取得して入賞か否かを決定し表示図柄や払出しの操作を行っても良い。

プロセッサコア１０５は、比較結果を取得し、比較結果が当選であるか否かを判定する（ステップ４６６）。これにより、遊技機の当選が制御される。

乱数値の比較処理に関し、従来技術では、プロセッサコア１０５は、プログラムに基づいてステップ２１５、２２０、２２５、２３０、２３５、２４０、２４５の合計７ステップを少なくとも実行したが、本実施例では、プロセッサコア１０５は、プログラムに基づいてステップ４５０、４５２、４６６の合計３ステップを少なくとも実行する。したがって、本実施例は、従来技術と比較し、少なくとも４ステップ分のプログラム命令を削減することができる。遊技機において、ユーザプログラムの記憶容量は法律や規則などによって制限されることから、プログラム命令の削減による空きスペースを他のプログラムのために利用できることは、ユーザである遊技機メーカには重要である。また、乱数値の比較処理の大部分は、ハードウエアである比較回路２０５によって実行されることから、本実施例は処理の高速化にも寄与する。

上記の実施例において、第１のレジスタ４０５、第２のレジスタ４１０、第３のレジスタ４１５及び第４のレジスタ４２０の一部又は全部は、乱数回路レジスタ１１０、比較回路レジスタ２１５、乱数比較レジスタ又は他のレジスタの一部であってもよい。他のレジスタは、比較回路２０５及び乱数回路１３０の外部に設置され、比較回路２０５及び乱数回路１３０がバス１５０を介してアクセスできるレジスタとすることができる。

第１のレジスタ４０５及び第２のレジスタ４１０は、比較回路２０５がアクセスする回数が多いことから、比較回路レジスタ２１５又は乱数比較レジスタ、又は、それらレジスタのいずれか一つにおける一部であることが望ましい。

第３のレジスタ４１５は、比較回路２０５及び乱数回路１３０がアクセスする回数が多いことから、乱数回路レジスタ１１０、比較回路レジスタ２１５又は乱数比較レジスタ、又は、それらレジスタのいずれか一つにおける一部であることが望ましい。

第４のレジスタ４２０は、比較回路２０５及びプロセッサコア１０５がアクセスする回数が多いことから、比較回路レジスタ２１５又は乱数比較レジスタ、又は、それらレジスタのいずれか一つにおける一部であることが望ましい。一実施例において、第４のレジスタ４２０は、比較回路２０５の外部に設置され、バス１５０を介して接続されているレジスタであってもよい。

上記の実施例において、乱数値が上限値及び／又は下限値と等しい場合、比較結果は、当選であると判断されてもよい。他の実施例として、乱数値が上限値及び／又は下限値と等しい場合、比較結果は、当選ではないと判断されてもよい。

上記の実施例において、比較する値を上限値及び下限値としたが、比較する値は、一つの値である閾値であってもよい。この場合、乱数値が閾値より大きいこと、又は、乱数値が閾値より小さいことに応じて、比較結果は、当選であると判断される。一実施例において、乱数値が閾値と等しい場合、比較結果は、当選であると判断されてもよい。他の実施例として、乱数値が閾値と等しい場合、比較結果は、当選ではないと判断されてもよい。

上記の各実施例において、第１及び２のレジスタ４０５及び４１０は、上限値、下限値及び閾値などの比較値と、比較条件（例えば、乱数値が比較値より小さいこと、乱数値が比較値より大きいこと、乱数値が比較値と等しい又は等しくないことなど）とを少なくとも含む比較条件情報を記憶することができる。これにより、比較回路２０５は、第１及び２のレジスタ４０５及び４１０の比較条件情報を用いて、どのように上限値、下限値、閾値などと乱数値とを比較すれば良いかを決定することができる。比較条件情報は、遊技機用プロセッサ装置２００の初期処理において、プロセッサコア１０５などによって第１及び２のレジスタ４０５及び４１０に設定されてもよい。

上記実施例において、上限値、下限値及び閾値それぞれは、１つ又は１組として説明したが、複数であってもよい。これにより、1つの乱数に対して複数の比較値又は複数の組の比較値を管理することによって、複数の比較の条件を遊技機に適用することができる。さらに、一実施例において、複数の乱数回路が存在してもよく、複数の乱数回路による複数の乱数値それぞれに対して1又は複数の上限値、下限値及び閾値を関連付けされていてもよい。

図５は、ワンチップで構成される遊技機用チップの構成を示す。遊技機用プロセッサ装置２００をワンチップで構成することができる。遊技機用プロセッサ装置２００は、図３で示したプロセッサコア１０５、RAM１１５、ROM１２０、乱数回路１３０及び比較回路２０５に加えて、クロック回路５１２、リセットモード制御回路５１３、ブートＲＯＭ５１４、ブートＲＡＭ５１６、セキュリティチェック回路５５１、指定エリア外走行禁止(ＩＡＴ回路)５５２、ウォッチドッグタイマ回路（ＷＤＴ回路）５５３及び照合回路５５６のいずれか一又は二以上を有する。本実施例において、ROM１２０は、ブートRAM５１４と一体であってもよく、RAM１１５は、ブートRAM５１４と一体であってもよい。

クロック回路５１２は、遊技機用プロセッサ装置２００内の各要素を同期させて動作させるためのシステムクロック信号を生成する回路である。クロック回路５１２は、所定の基準クロックからシステムクロックを生成し、プロセッサコア１０５や内部の各回路に供給する。リセットモード制御回路５１３は、システムリセット端子（図示せず）から入力された外部システムリセット、内部システムリセット、及び内部ユーザリセットを制御する回路である。内部システムリセット及び内部ユーザリセットは、ウォッチドッグタイマタイムアウト信号又は指定エリア外走行禁止（ＩＡＴ）発生信号に応じて発生させられる。システムリセットの要求がなされると、プロセッサコア１０５を含むすべての内部回路が初期化される。ユーザリセットの要求がなされるとプロセッサコア１０５と一部の内部回路が初期化される。内部システムリセットと内部ユーザリセットの動作は、ＲＯＭ１２０及び／又はブートＲＯＭ５１４におけるプログラムによって定義される。

リセットモード制御回路５１３は、モードの制御も実行する。リセットモード制御回路５１３は、システムリセットの入力やROM１２０への書込みの為のＰＲＯＭモードを要求する信号の入力やセキュリティチェックの結果により、遊技機用プロセッサ装置２００のモードをＰＲＯＭモード、セキュリティモード、ユーザモードに切り替える回路である。ここで各モードについて説明する。
遊技機用プロセッサ装置２００は、電源投入後、システムリセット信号が入力され、ＰＲＯＭモード信号の入力があると、ＰＲＯＭモードに移行し、ＰＲＯＭモード信号の入力がなければ、セキュリティモードに移行する。
ＰＲＯＭモードは、ROM１２０に遊技機メーカであるユーザがプログラムを書き込むためのモードで、開発時に使用される開発用の遊技機用プロセッサ装置２００では再書込みが可能だが、市販される遊技機に搭載される量産用の遊技機用プロセッサ装置２００においては、書き込みは一度だけ可能になっている。
セキュリティモードは、ブートＲＯＭ５１４により実行されるモードであり、チップの初期化を行った後、ＲＯＭ１２０内のプログラムが改ざんされていないかを判定するセキュリティチェックを行うモードである。セキュリティチェックの演算は、後述のセキュリティチェック回路５５１が行う。
ユーザモードは、ＲＯＭ１２０内のユーザプログラムに従い、遊技機を動作させるモードである。

ブートＲＯＭ５１４は、システムリセット時やパワーオン時などにおいて、セキュリティチェックやチップの初期化動作を実行させるためのブートプログラムを格納したＲＯＭである。セキュリティ保持のため、セキュリティモード以外ではブートＲＯＭ５１４へはアクセスできないように制限されている。

ＲＯＭ１２０は、遊技機メーカが遊技機の動作を制御するための遊技制御用プログラムや遊技機制御用データなどからなるユーザプログラムを記憶させるためのＲＯＭである。

ブートＲＡＭ５１６は、ブートプログラムが初期化動作を実行する際に使用されるＲＡＭである。セキュリティ保持のため、セキュリティモード以外ではブートＲＡＭ５１６へはアクセスできないように制限されている。

ＲＡＭ１１５は、ユーザプログラムの実行時に使用するためのＲＡＭである。ブートＲＡＭ５１６及びＲＡＭ１１５は、同時に、又は、別個に外部電池、スーパーキャパシタ、等により電源が切られても保持できる様にしてもよい。又は、不揮発性のＲＡＭで構成してもよい。

セキュリティチェック回路５５１は、セキュリティモードにおいて、ＲＯＭ１２０内のプログラム等の情報が正規のものであるか否かを検査する回路で、ＲＯＭ１２０内のプログラムコード等にハッシュ演算等の所定の演算を行って得たコードと、ＲＯＭ１２０におけるプログラム管理エリア内に予め記憶されているセキュリティコードとを比較することで、適合を受けたプログラムが改変されていないかを確認する回路である。この時、上記のプログラムに改ざんがないかを確認する行為を遊技機用プロセッサ装置２００のセキュリティチェックという。ここでセキュリティコードとは、ＲＯＭ１２０内に格納されているプログラムのコードなどにセキュリティチェック時と同様な所定の演算を行って求めた結果をあらかじめ書込んだコードである。上記セキュリティチェックの結果、演算結果のコードとセキュリティコードが一致していれば、正規のプログラムであると判断し、遊技機用プロセッサ装置２００はセキュリティを満たすことから、ユーザモードに移行する。一致しなければ、正規のプログラムではないと判断し、パチンコ、回胴、等の遊技を制御するユーザーモードへの移行を行わず、遊技機を動作させない。一実施例において、遊技機用プロセッサ装置２００がセキュリティを満たす場合、プロセッサコア１０５は、比較値や比較の条件などをレジスタに設定する。

ＩＡＴ（指定エリア外走行禁止）回路５５２は、ユーザプログラムがプログラム管理エリアで設定された指定エリア内で正しく実行されているかどうかを監視する回路である。指定エリア外でユーザプログラムが実行されると、ＩＡＴ発生信号を出力しプロセッサコア１０５をリセットする。

ＷＤＴ（ウォッチドッグタイマ）回路５５３は、チップの暴走を監視するタイマであり、チップからの定期的なアクセスの有無を監視しており、一定時間内にアクセスがないとチップが暴走したと判断し、タイムアウト信号によってプロセッサコア１０５にリセットの要求を発生させる回路である。前述したプログラム管理エリアは、ＲＯＭ１２０内において、ユーザプログラムを実行するのに必要な情報を格納するエリアであるが、プログラム管理エリアにタイムアウト時間を設定することやＩＡＴ、ＷＤＴのリセットについてシステムリセットを行うかユーザリセットを行うかの選択の設定ができる。

さらに前記乱数の上限値、下限値をプログラム管理エリアに設定しておきブートプログラムで比較回路の上限値、下限値のレジスタにセットしても良い。

照合回路５５６は、外部の装置と接続し、遊技機用プロセッサ装置２００を所定の手順で照合することによって遊技機用プロセッサ装置２００の真がんについてのチェックを行うための回路である。照合回路５５６は、固有データ格納回路（図示せず）に格納された固有データを特定の条件の下で外部に出力することが可能であり、この照合機能の為に作られた外部の照合機により固有データが正規であるか否かにより遊技機用プロセッサ装置２００の真贋の判定が可能となる。

上記の実施例において、比較処理を行うための値として、乱数値を用いて説明したが、乱数値は、比較が可能な所定の値であれば、乱数値である必要はない。例えば、乱数値は、数値、文字、記号などの所定の値に置き換えることができる。所定の値の種類（数値や、文字、記号など）に応じて、様々な比較条件を用いることができる。また、所定の値は、ランダムに生成される値であると抽選処理に好ましい。この場合、乱数回路１３０は、所定の値を生成するランダム値生成回路に置き換えることができる。

上記の実施例において、ROM１２０及びブートROM５１４は、それぞれ異なるROMとしたが、当業者であれば理解されるように、ROM１２０及びブートROM５１４は、１つのROMでもよい。

上記の実施例において、RAM１１５及びブートRAM５１６は、それぞれ異なるRAMとしたが、当業者であれば理解されるように、RAM１１５及びブートRAM５１６は、１つのRAMでもよい。

上記の実施例において、遊技機用プロセッサ装置２００は、一つのチップ上で実装されていてもよい。そのような一つのチップは、マイクロコンピュータ、マイコン、ワンチップマイコン、プロセッサチップなどと称される。遊技機は、主基板及び／又はサブ基板を用いて構成される。基板は、遊技機用プロセッサ装置２００を含んでもよい。遊技機において、主基板は、主に遊技機の抽選を制御し、サブ基板は、遊技機の払出し及び／又は演出を制御する。

上記の実施例において、ハードウエアで実現するよう説明されたいくつかの要素の一部又は全ては、ソフトウエアで実現することができ、そして、ソフトウエアで実現するよう説明されたいくつかの要素の一部又は全ては、ハードウエアで実現することができることは理解されるであろう。

以上に説明した処理又は処理順序において、ある処理において、その処理ではまだ利用することができないはずのデータを利用しているなどの処理又は処理順序上の矛盾が生じない限りにおいて、処理又は処理順序を自由に変更することができる。

以上に説明してきた各実施例に関し、各実施例の一部又は全部を組み合わせて一つの実施例として実現されてもよい。

以上に説明してきた各実施例は、本発明を説明するための例示であり、本発明はこれらの実施例に限定されるものではない。本発明は、その要旨を逸脱しない限り、種々の形態で実施することができる。

２００ 遊技機用プロセッサ装置
１０５ プロセッサコア
１１０ 乱数回路レジスタ
１１５ RAM
１２０ ROM
１３０ 乱数回路
２０５ 比較回路
２１０ 比較回路レジスタ
５１２ クロック回路
５１３ リセットモード制御回路
５１４ ブートＲＯＭ
５１６ ブートＲＡＭ
５５１ セキュリティチェック回路
５５２ 指定エリア外走行禁止(ＩＡＴ回路)
５５３ ウォッチドッグタイマ回路（ＷＤＴ回路）
５５６ 照合回路

Claims (7)

1. 比較値及び所定の値を設定したレジスタと、
   前記比較値及び前記所定の値をレジスタから取得し、前記比較値及び前記所定の値を比較し、比較した結果である比較結果を前記レジスタに設定する比較回路と、
   前記レジスタに設定された前記比較結果に基づいて、抽選を行うプロセッサコアとを備えた、遊技機用プロセッサ装置。
2. 前記レジスタには、比較条件がさらに設定されており、前記比較回路は、前記比較条件に基づいて、前記比較値及び前記所定の値を比較する、請求項１に記載の遊技機用プロセッサ装置。
3. セキュリティチェック回路をさらに備え、前記セキュリティチェック回路が前記遊技機用プロセッサ装置のセキュリティが満たされていると判断したことに応じて、前記プロセッサコアは、前記比較値を前記レジスタに設定する、請求項１又は２に記載の遊技機用プロセッサ装置。
4. 前記所定の値は乱数値である、請求項１ないし３に記載の遊技機用プロセッサ装置。
5. 請求項１ないし４に記載の遊技機用プロセッサ装置を備えた遊技機用チップ。
6. 請求項１ないし４に記載の遊技機用プロセッサ装置又は請求項５に記載の遊技機用チップを備えた遊技機用基板。
7. 請求項６に記載の遊技機用基板を備えた遊技機。

Images