JP2011525080A - Ｇｍ−Ｃフィルタをチューニングする装置および方法 - Google Patents

Abstract

チューナブルＧｍ−Ｃフィルタを制御する装置であって、出力増幅器（３０４）の帰還符号を切り換えることによって自励発振器として再構成することのできるフィルタと、キャリブレーション構成においてフィルタの出力を検知するディジタルコントローラ（４２）と、フィルタを含む相互コンダクタンス増幅器（３１０、３２０）のｇｍ入力にアナログ制御信号（４８）を提供するＤＡＣ（４４）とを備える。
【選択図】図４

Description

参照データ
本出願は、２００８年６月１９日に出願された欧州特許出願第０８１５８６２５号の優先権を主張するものである。

本発明はＧｍ−Ｃフィルタに関し、より詳細には、温度ドリフトおよび製造公差を補償するためにＧｍ−Ｃを自動的にチューニング(tuning)する装置および方法を備えるシステムに関する。

Ｇｍ−Ｃフィルタ（ＯＴＡ−Ｃフィルタともいう）は、無線通信用途を含む多くの応用分野において使用される一般級のアナログ電子アクティブフィルタである。Ｇｍ−Ｃフィルタは特に、低電力消費と良好な速度とが組み合わさった完全集積化フィルタを提供し得るという点で魅力的である。Ｇｍ−Ｃフィルタは、中でも特に、最新のラジオ受信機においてますます多く使用されるようになっている。特にＧＰＳまたはＧＮＳＳ受信機では、１以上のＧｍ−ＣフィルタがＲＦフロントエンドのＩＦ段においてたいてい使用される。

Ｇｍ−Ｃフィルタの主要構成要素は相互コンダクタンス増幅器である。理想的な演算相互コンダクタンス増幅器（ＯＴＡ：operational transconductance amplifier）は一定の相互コンダクタンスｇ_ｍを有するもので、無限大の入力インピーダンスを持つと想定されるその入力端子間の電圧差に比例する電流を提供する電圧制御電流源である。Ｇｍ−Ｃフィルタは、コンデンサＣに接続され、開ループ増幅器として使用される１以上の相互コンダクタンス増幅器を備える。

図１に、コンデンサ３０に接続された相互コンダクタンス段２０からなる単純な一次Ｇｍ−Ｃフィルタを示す。増幅器３３１は、抵抗Ｒ＝１／ｇ_２を合成するためにローカル帰還ループとして接続されている。この構成は、伝達関数

を有する低域フィルタである。

Ｇｍ−Ｃフィルタの重要な利点は、例えばトランジスタ段のバイアス電流を変更することで相互コンダクタンス値ｇ_ｍを設定し得ることである。この相互コンダクタンス増幅器２０は、カットオフ周波数を調整できる利得設定端子４０を廃棄している。

Ｇｍ−Ｃ技術に基づくフィルタは、これらの構造において使用されるトランジスタとコンデンサ両方の特性の絶対値に大きく依存する。しかし、ほとんどの工業用ＩＣ製造プロセスは、絶対的なトランジスタ利得やキャパシタンスの厳密な制御を許さない。すなわち、Ｇｍ−Ｃフィルタはたいてい、かなり大きな公差および温度依存性を呈する。

当該技術分野では、図２に示すように、同一回路、好ましくは同一半導体ダイに整合レプリカＧｍ−Ｃフィルタを設けることによりＧｍ−Ｃフィルタを調整することが知られている。レプリカフィルタ２６の出力と入力はチューニング回路によって相互に接続され、こうしてレプリカフィルタを発振させる正帰還をもたらしている。チューニング回路４０はＰＬＬとして働き、レプリカフィルタ２６の発振を基準クロック５０でロックするためにレプリカフィルタと主フィルタ両方のバイアスレベルを調節する。主フィルタのｇ_ｍ値がレプリカフィルタのそれらと完全に一致するものと仮定すると、カットオフ周波数ω_Ｃは基準クロックの周波数にロックされることになる。

この解決策は必然的に面積および電力消費の増大をもたらす。これは、レプリカフィルタが総面積および電力収支のごくわずかな部分を代表するにすぎない複雑な回路では許容できるが、より単純な回路や、例えば携帯用ＧＰＳまたはＧＮＳＳ受信機などのような電池式の携帯用装置といった、利用可能なエネルギーが非常に限られる場合においては厳しい制裁である。

レプリカフィルタの使用は整合問題ももたらす。レプリカのパラメータだけがモニタされることから、チューニング精度がレプリカおよび主フィルタ回路間の不整合によって制限される。

それゆえ、既知解決策の欠点を免れＧｍ−Ｃフィルタをチューニングする装置を提供することが求められている。

かかるフィルタを提供することが本発明の目的であり、特に、整合問題を免れて、より少ないシリコンスペースを占有し、より少ない電力を消費する、より小さなフィルタを提供することが本発明の目的である。

本発明によればこれら目的は、対応カテゴリにおける独立請求項、本発明の好ましいオプション態様に関する従属クレームに従ったシステムおよび方法によって達成される。特にこれら目的は、相互コンダクタンス増幅器(transconductance amplifier)、チューニング端子、およびチューニング端子上に存在する電気的値(electric value)に依存する相互コンダクタンス利得(transconductance gain)を持つ１またはいくつかの相互接続Ｇｍ−Ｃセル(interconnected Gm-C cells)を含むＧｍ−Ｃフィルタであって、このＧｍ−Ｃフィルタをキャリブレーション構成(calibration configuration)およびフィルタリング構成(filtering configuration)に構成させる１以上のスイッチング素子を含むＧｍ−Ｃフィルタと、前記キャリブレーション構成において前記Ｇｍ−Ｃフィルタの応答を測定し、この応答に依存するディジタルチューニング値(digital tuning value)を生成するように動作可能に構成されたディジタルコントローラと、前記ディジタルチューニング値を、前記Ｇｍ−Ｃセルのチューニング端子に供給されるアナログチューニング信号(analogue tuning signal)に変換するデジタル−アナログ変換器とを備えた、Ｇｍ−Ｃフィルタをチューニングする装置であって、ここで前記装置は前記キャリブレーション構成において規定の応答に収束するように動作可能に構成され、前記デジタル−アナログ変換器は前記フィルタリング構成において結果のチューニング信号を維持するように動作可能に構成されている、前記Ｇｍ−Ｃフィルタをチューニングする装置により達成される。

本発明は、例として与えられ図で示す一実施形態の記載の支援を得てより良く理解されるであろう。
既知タイプのＧｍ−Ｃ積分器を概略的に示す図である。 チューナブルＧｍ−Ｃフィルタの既知構造を概略的に示す図である。 本発明の一態様によるＧｍ−Ｃフィルタの全体的構造(global architecture)を概略的に表す図である。 回路がフィルタリング構成およびチューニング構成に構成可能である本発明の一実施形態をより詳細に示す図である。 回路がフィルタリング構成およびチューニング構成に構成可能である本発明の一実施形態をより詳細に示す図である。

図３は、本発明の第１の態様に従うＧｍ−Ｃフィルタを概略的に表す。このシステムは、チューナブルＧｍ−Ｃフィルタ３５、チューニングコントローラ４７、およびスイッチ５１を備える。図３が本発明のフィルタの簡略化表現であり、その一般構造をハイレベル機能ブロックとして説明することを目的とするもので、詳細な回路図ではないことを理解されたい。

スイッチ５１は２つの動作状態を許容する。図に表される最初の状態（フィルタリング状態）では、フィルタ３５の入力が入力端子１０に接続され、チューニングコントローラ４７により生成されるチューニング信号４８は静止している。回路３５は、チューニング信号４８の値で決まる周波数応答でフィルタとして動作する。

チューニングの調節が必要とされると、スイッチ５１が状態を変化させる。チューニング状態では、フィルタ４７の入力がフィルタ３５の出力信号１２から導かれた信号を持つチューニングコントローラ４７の出力に接続され、これによってフィルタを自己持続的発振状態にする正帰還がもたらされる。フィルタ３５はこの状態においてチューニング端子が制御役を務めるＶＣＯとして動作する。

キャリブレーション状態における発振の周波数は、フィルタリング状態におけるフィルタの周波数応答に関係する。ディジタルチューニングコントローラは、クロック信号５０を基準とする発振の周期を測定し、事前プログラムされた較正方式(pre-programmed calibration scheme)に従ってディジタルチューニング値を生成して、発振周期を所望値にもっていくディジタル回路を含む。このディジタルチューニング値はＤＡＣによってチューニング信号４８に変換され、チューニング信号４８はフィルタ３５のチューニング入力に供給される。こうして発振周期は短い過渡後に所望値に収束する。このキャリブレーションサイクルが完了すると、システムはフィルタリング状態に戻る。ディジタルチューニング値は通常のフィルタリングの間レジスタに保持されるので、このチューニング値は無期限に維持可能である。

本発明は、中断可能で、フィルタの連続動作を必要としないシステムにおいて、レプリカフィルタを完全になくせる可能性を提供する。チューニングコントローラは、一般にほんの数ミリ秒間にすぎないキャリブレーションサイクルのあいだのみアクティブであり、通常動作においてスイッチオフでき、ほとんど電力消費をもたらさない。キャリブレーションサイクルの頻度は所望の安定性および予期される温度勾配に従って選択され、一般に数秒ごとに１回のキャリブレーションである。

本発明の一変形例によれば、チューニングコントローラ４７は、キャリブレーションモードにおいて、フィルタ３５の入力に信号を送り、フィルタ３５の伝搬遅延を測定する。チューニング信号４８は、この後、所望の周波数応答に対応する目標遅延値を得るように補正される。

図４および図５は、本発明の一実施形態に従うシステムのフィルタリング状態およびキャリブレーション状態を示す。図４は、２つの積分器段を提供するために、コンデンサ３１１、３１２を負荷とする２つの相互コンダクタンス増幅器３１０、３２０を持つバイカッド（biquad）Ｇｍ−Ｃフィルタを示す。第３の相互コンダクタンス増幅器３０４の出力は、フィルタのＱを設定する負荷抵抗Ｒ_Ｌ＝１／ｇ_ｍを合成するために、これの入力に負帰還される。このフィルタは、第１の相互コンダクタンス増幅器３１０の入力に入力信号を送る低域通過(low-pass)モード、および第１の相互コンダクタンス増幅器３１０と第２の相互コンダクタンス増幅器３２０の間で入力信号を送る帯域通過(band-pass)モードの両方で使用できる。増幅器３０１、３１２は、それぞれ、帯域通過(band-pass)入力および低域通過(low-pass)入力のための入力バッファである。

図４の回路は、例えば、ＧＮＳＳ受信機などで、ＲＦ受信機の中間周波数段におけるＩＦフィルタなどとして利用することのできる比較的単純なフィルタである。本発明は、しかしながら、特定のフィルタ構成に限定されるものではなく、任意のＧｍ−Ｃチューナブルフィルタに適用可能である。

図５には、同一回路がキャリブレーション構成として示されている。キャリブレーション状態はディジタルコントローラ４２の「チューン」入力４２１上のコマンド信号を受領し、これがスイッチ５１０ａ、５１０ｂ、５１０ｃ、５１０ｄを切り換えることに伴って入るものである。この構成では、出力相互コンダクタンス増幅器３０４上の帰還が正になり、このためにこのセルが負の抵抗を合成し、フィルタ回路全体が発振器として再構成される。発振器の共振周波数は先行要素３１０、３２０、３１１、および３１２のｇ_ｍ値およびＣ値によって決定される。これは、フィルタとして動作する回路の共振周波数が、自励発振器として再構成される回路の共振周波数と同じであり、相互コンダクタンス増幅器３１０、３２０のチューニングが等しいことを意味する。フィルタおよび発振器を構成する構成要素が全く同じであり、レプリカではないという事実は、全ての整合問題をなくす。また、複数のノードにおける浮遊容量は構成が切り換わるときに変化しないため、発振器の発振周波数またはフィルタの中心周波数におけるこれらの影響も同じである。

発振の振幅が飽和状態または非線形動作ゾーンにおいてフィルタを駆動すべきでないことも重要である。キャリブレーション構成では、回路が振幅レギュレーションループ(amplitude regulation loop)を含む。相互コンダクタンス増幅器３０４のｇ_ｍ入力は他のものに接続されず、振幅が増加するときに最終段の利得を低減する振幅レギュレーション回路(amplitude regulation circuit)３５０によって、スイッチ５１０ｄを介して別に駆動される。発振周波数は前の段３１０、３２０によって決定されるため、出力段の利得はキャリブレーションに影響せず独立に変更され得る。回路は、動的限界を超えることなく、これの線形範囲内の動作点において安定する。発振波形は正弦曲線である。

振幅調節回路は、図に示すように、ピーク検出器構成として、または他の任意の等価回路として接続されたダイオードおよびコンデンサを含むこともできる。

発振信号は、これの周波数を都合のよい値にするためにプリスケーラ４１によって分周され、この後ディジタルコントローラ４２によって処理される。ディジタルコントローラは、基準クロック信号５０を参照して、分周された発振信号の周期または周波数を測定し、測定された周期または周波数に基づいてディジタルチューニング値４３を生成する。ＤＡＣ４４を使用して、相互コンダクタンス増幅器３１０、３２０のｇ_ｍ制御入力に印加されるアナログチューニング信号４８が提供され、制御ループが閉じる。

本発明の一つの特定実施形態では、本発明のフィルタがＧＰＳ ＲＦフロントエンドにおいて中間周波数フィルタとして使用される。ＩＦ信号は９０〜１００ＭＨｚの搬送周波数を有し、これは図５のキャリブレーション構成における回路の発振の周波数でもある。プリスケーラ４１は、例えば倍率１２８や２５６でこの周波数を分周し、コントローラ４２は１０ＭＨｚのクロック信号によって提供されるタイムベースで周期を測定する。しかし、他の応用も可能である。

相互コンダクタンス増幅器３１０、３２０のｇ_ｍは一般にｇ_ｍセルのトランジスタバイアス電流によって制御される。ＤＡＣ４４は好ましくは、複数の重み付き電流源を使用して実現される。複数のＰＴＡＴ（Proportional To Absolute Temperature（絶対温度に比例））源を使用することにより温度においてほぼ完全に回路を補償できるため、フィルタキャリブレーションは主としてプロセス変動（process spread）を扱えばよい。このようにして、補正値４３の変動（dynamics）が低減され、結果的にバイアスソースの数、論理およびバス幅が低減されることになり、連続するキャリブレーション間の時間をより長くできる。

ディジタルコントローラの使用は、無期限限に制御値を記憶することを可能にする。アナログ的実現も可能であるが、この値をリフレッシュするためにより頻繁なチューニング動作が必要になるはずである。好ましくは、補正値が２つの連続するキャリブレーション間においてレジスタ４４０に記憶され、これによりＤＡＣ４４が一定のチューニング信号を生成できるようにする。フィルタリング構成では、プリスケーラ４１が好ましくは停止され、コントローラ４２がスイッチオフされ、または低電力モードに置かれる。こうして制御回路は、電力消費およびスイッチングノイズをほとんどもたらさない。

Claims (12)

1. 相互コンダクタンス増幅器（３１０、３２０）、チューニング端子、およびチューニング端子上に存在する電気的値に依存する相互コンダクタンス利得（ｇｍ）を持つ１またはいくつかの相互接続Ｇｍ−Ｃセル（３１０、３１１；３２０、３１２）を含むＧｍ−Ｃフィルタであって、このＧｍ−Ｃフィルタをキャリブレーション構成およびフィルタリング構成に構成させる１以上のスイッチング素子（５１０ａ、５１０ｂ、５１０ｃ、５１０ｄ）を含むＧｍ−Ｃフィルタと、
   前記キャリブレーション構成において前記Ｇｍ−Ｃフィルタの応答を測定し、この応答に依存するディジタルチューニング値（４２）を生成するように動作可能に構成されたディジタルコントローラ（４２）と、
   前記ディジタルチューニング値を、前記Ｇｍ−Ｃセルのチューニング端子に供給されるアナログチューニング信号（４８）に変換するデジタル−アナログ変換器（４４）とを備えた、Ｇｍ−Ｃフィルタをチューニングする装置であって、
   ここで前記装置は前記キャリブレーション構成において規定の応答に収束するように動作可能に構成され、前記デジタル−アナログ変換器（４４）は前記フィルタリング構成において結果のチューニング信号を維持するように動作可能に構成されている、前記Ｇｍ−Ｃフィルタをチューニングする装置。
2. 前記Ｇｍ−Ｃフィルタの前記キャリブレーション構成は自励発振器であり、
   前記ディジタルコントローラ（４２）は、前記キャリブレーション構成において前記Ｇｍ−Ｃフィルタの発振の周期または周波数を測定し、前記測定された周期または周波数に依存するディジタルチューニング値（４３）を生成するように動作可能に構成される請求項１に記載の装置。
3. 前記ディジタルコントローラは、前記Ｇｍ−Ｃフィルタにおけるキャリブレーション信号の伝搬遅延を測定し、前記測定された遅延に基づいてディジタルチューニング値（４３）を生成するように動作可能に構成される請求項１に記載の装置。
4. 前記フィルタは、前記Ｇｍ−Ｃフィルタが前記キャリブレーション構成であるときに、発振振幅を前記Ｇｍ−Ｃフィルタの線形動作範囲内に維持するために順方向利得を制限するように動作可能に構成された振幅レギュレーションユニット（３５０）を備える請求項２に記載の装置。
5. 前記Ｇｍ−Ｃフィルタはローカル帰還ループにおいて出力増幅器（３０４）を含み、前記ローカル帰還は前記フィルタリング構成および前記キャリブレーション構成において逆の符号を有するものである請求項２に記載の装置。
6. 前記出力増幅器（３０４）は、前記フィルタリング構成において正の抵抗として、前記キャリブレーション構成において負の抵抗として構成される請求項５に記載の装置。
7. 振幅レギュレーションループにおいて前記Ｇｍ−Ｃフィルタの出力増幅器（３０４）の前記相互コンダクタンスを変更するように配置された振幅レギュレーションユニット（３５０）をさらに備える請求項５に記載の装置。
8. 前記デジタル−アナログ変換器（４４）は複数のＰＴＡＴ重み付き電流源を備える請求項１に記載の装置。
9. 前記フィルタリング構成において前記ディジタルチューニング値（４３）を記憶するように動作可能に構成されたレジスタ（４４０）を備える請求項１に記載の装置。
10. 前記キャリブレーション構成において与えられた倍率で前記Ｇｍ−Ｃフィルタの発振の周波数を分周するように動作可能に構成されたプリスケーラ（４１）をさらに備える請求項２に記載の装置。
11. 前記ディジタルコントローラ（４２）は、前記フィルタが前記フィルタリング構成であるときに、電源オフモードまたは低電力モードに入るように動作可能に構成される請求項１に記載の装置。
12. 請求項１〜１１のいずれか１項の装置を備えるＧＮＳＳ受信機のためのＲＦプロセッサ。

Images