JP2011519161A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2011519161A
JP2011519161A JP2011506185A JP2011506185A JP2011519161A JP 2011519161 A JP2011519161 A JP 2011519161A JP 2011506185 A JP2011506185 A JP 2011506185A JP 2011506185 A JP2011506185 A JP 2011506185A JP 2011519161 A JP2011519161 A JP 2011519161A
Authority
JP
Japan
Prior art keywords
layer
electrode
light emitting
semiconductor layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011506185A
Other languages
English (en)
Inventor
イ，サンヨル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2011519161A publication Critical patent/JP2011519161A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は半導体発光素子に関する。本発明の半導体発光素子は第１導電型半導体層と、前記第１導電型半導体層の下に活性層と、前記活性層の下に第２導電型半導体層と、前記第２導電型半導体層の下に第２電極層と、前記第２電極層の一側上に絶縁膜と、前記絶縁膜の上に前記第１導電型半導体層の一端に電気的に連結された第１電極を含む。

Description

本発明は半導体発光素子に関するものである。
III-V族窒化物半導体は青色/緑色発光ダイオード(ＬＥＤ)といった光素子、ＭＯＳＦＥＴ(Metal Semiconductor Field Effect Transistor)、ＨＥＭＴ(Hetero junction Field Effect Transistors)等の高速スイッチング素子、照明、または表示装置の光源等として幅広く用いられている。特にIII族窒化物半導体を利用した発光素子は、可視光線から紫外線までの領域に対応する直接遷移型バンドギャップを有し、高効率の光放出を実現することができる。
前記窒化物半導体は主にＬＥＤ(Light Emitting Diode)、またはレーザーダイオード(LD)として活用されており、製造工程や光効率を改善するための研究が続いている。
本発明は複数の化合物半導体層の下に第２電極層及び外側に第１電極を含む半導体発光素子を提供する。
本発明は発光構造物の下に第２電極層を配置し、前記第２電極層の一側上に絶縁膜及び前記絶縁膜の上に第１電極を配置した半導体発光素子を提供する。
本発明の半導体発光素子は第１導電型半導体層と、前記第１導電型半導体層の下に活性層と、前記活性層の下に第２導電型半導体層と、前記第２導電型半導体層の下に第２電極層と、前記第２電極層の一側上に絶縁膜と、前記絶縁膜の上に前記第１導電型半導体層の一端に電気的に連結された第１電極を含む。
本発明の半導体発光素子は第１導電型半導体層、前記第１導電型半導体層の下に活性層、前記活性層の下に第２導電型半導体層を含む発光構造物と、前記発光構造物の下に第２電極層と、前記発光構造物の外側に前記第１導電型半導体層と電気的に連結された第１電極と、前記第１電極と前記第２電極層の間に絶縁膜を含む。
本発明は複数の化合物半導体層の外側に第１電極を配置することで、第１電極及びワイヤによる光吸収問題を解決することができる。
また、本発明は光効率を改善することができる。
また、本発明は半導体発光素子の信頼性を高めることができる。
第１実施例に係わる半導体発光素子を示す側断面図である。 図１の第１電極にワイヤを連結した例を示す図面である。 第１実施例に係わる半導体発光素子の製造過程を示す図面である。 第１実施例に係わる半導体発光素子の製造過程を示す図面である。 第１実施例に係わる半導体発光素子の製造過程を示す図面である。 第１実施例に係わる半導体発光素子の製造過程を示す図面である。 第１実施例に係わる半導体発光素子の製造過程を示す図面である。 第１実施例に係わる半導体発光素子の製造過程を示す図面である。 第２実施例に係わる半導体発光素子を示す側断面図である。
以下、本発明の半導体発光素子に対し添付された図面を参照して説明する。なお、実施例の説明において、各層の上又は下に対する基準は図面を参照するものであり、また、各層の厚さは一例であり、図面の厚さを限定するものではない。実施例において、各層/膜、領域、パターン又は構造物が基板、各層/膜、領域、パッド又はパターンの「上」に又は「下」に形成されると記載される場合、「上」と「下」は直接又は他の層を介在して形成されるものも含む。
図１は第１実施例に係わる半導体発光素子を示す側断面図で、図２は図１の第１電極にワイヤをボンディングした例を示す図面である。
図１に示すように、半導体発光素子１００は第１導電型半導体層１１０、活性層１２０、第２導電型半導体層１３０、第２電極層１４０、伝導性支持部材１５０、絶縁膜１６０及び第１電極１７０を含む。
前記半導体発光素子１００はIII-V族化合物半導体を利用したＬＥＤを含み、前記ＬＥＤは青色、緑色、または赤色等の光を放出する有色ＬＥＤやＵＶ-ＬＥＤからなることができる。前記ＬＥＤの放出光は、本発明の技術範囲内で多様に具現することができる。
前記第１導電型半導体層１１０は第１導電型ドーパントがドーピングされたIII-V族元素の化合物半導体、例えばGaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP等から選択することができる。
前記第１導電型半導体層１１０がＮ型半導体層の場合、前記第１導電型ドーパントはSi、Ge、Sn、Se、Te等のＮ型ドーパントを含む。前記第１導電型半導体層１１０は電極接触層として機能し、単層、または多層からなることができるが、これに限定されるものではない。
前記第１導電型半導体層１１０の一端１１５には第１電極１７０が電気的に連結される。前記第１電極１７０は前記第１導電型半導体層１１０の一端１１５の下、または外側に並んで配置され、第１極性の電源が供給される。ここで、前記第１導電型半導体層１１０の全表面には所定形状の凹凸部(ラフネス；図示しない)が形成され、このような凹凸部は、本発明の技術範囲内で追加又は変更することができる。
また、前記第１導電型半導体層１１０の上には透光性電極層(図示しない)が形成され、前記透過性電極層は前記第１電極１７０によって供給された第１極性の電源を全領域に拡散させる。前記透過性電極層はITO(indium tin oxide)、IZO(indium zinc oxide)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、及びNi/IrOx/Au/ITOの少なくとも１つを含むことができる。
前記第１導電型半導体層１１０の下には活性層１２０が形成され、前記活性層１２０は単一量子井戸構造、または多重量子井戸構造からなることができる。前記活性層１２０はIII-V族元素の化合物半導体材料を利用して井戸層と障壁層の周期、例えば、InGaN井戸層/GaN障壁層の周期またはAlGaN井戸層/GaN障壁層の周期をなすことができる。
前記活性層１２０は、発光させる光の波長に応じたバンドギャップエネルギーを有する材料から選択することができる。前記活性層１２０は青色波長の光、赤色波長の光、緑色波長の光等の有色光を発光する材料を含むことができ、これに限定されるものではない。前記活性層１２０の上または/及び下には導電型クラッド層が形成され、前記導電型クラッド層はAlGaN層からなることができる。
前記活性層１２０の下には第２導電型半導体層１３０が形成される。前記第２導電型半導体層１３０は第２導電型ドーパントがドーピングされたIII-V族元素の化合物半導体、例えばGaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP等から選択することができる。前記第２導電型半導体層１３０がＰ型半導体層の場合、前記第２導電型ドーパントはMg、Ze等のＰ型ドーパントを含む。前記第２導電型半導体層１３０は電極接触層として機能し、単層、または多層からなることができるが、これに限定されるものではない。
ここで、前記第１導電型半導体層１１０、前記活性層１２０、前記第２導電型半導体層１３０は発光構造物１３５として定義することができる。また、前記第１導電型半導体層１１０はＰ型半導体、および前記第２導電型半導体層１３０はＮ型半導体からなることができる。前記第２導電型半導体層１３０の下には第３導電型半導体層、例えばＮ型半導体層、またはＰ型半導体層が形成される。これによって、前記発光構造物１３５はN-P接合、P-N接合、N-P-N接合、P-N-P接合構造の少なくとも１つを含むことができる。
前記第２導電型半導体層１３０の下には前記第２電極層１４０が形成される。前記第２電極層１４０は反射電極材料、またはAg、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及びこれらの選択的な組合により構成された物質からなることができる。ここで、前記反射電極材料は反射率が５０％以上の特性の材料からなることができる。
前記第２電極層１４０には複数個のパターンがマトリックス形状または/及び層の形態からなるオーミック接触層(図示しない)が形成される。前記オーミック接触層はITO(Indium Tin Oxide)、IZO(Indium zinc oxide)、AZO(Aluminum Zinc Oxide)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、ATO(antimony tin oxide)等の材料の少なくとも１つを含む。
ここで、前記第２電極層１４０は前記第２導電型半導体層１３０にショットキー接触またはオーミック接触することができる。前記オーミック接触層が存在する場合、前記第２電極層１４０は前記第２導電型半導体層１３０にショットキー接触し、前記オーミック接触層は前記第２導電型半導体層１３０にオーミック接触する。これによって、前記第２電極層１４０及び前記オーミック接触層は電気的特性が異なるので、前記第２導電型半導体層１３０に供給される電流を分散させることができる。
前記第２電極層１４０は第２極性の電源を前記発光構造物１３５に安定的に供給する電極として機能し、前記第２導電型半導体層１３０を介在して入射した光を反射させる。
前記第２電極層１４０の下には前記伝導性支持部材１５０が形成される。前記伝導性支持部材１５０は銅(Cu)、金(Au)、ニッケル(Ni)、モルリブデン(Mo)、銅タングステン(Cu-W)、キャリアウェハ(例えば、Si、Ge、GaAs、ZnO、Sic等)等から具現することができる。前記伝導性支持部材１５０は電解メッキ方式からなることができるが、これに限定されるものではない。
前記第２電極層１４０及び前記伝導性支持部材１５０は前記発光構造物１３５に第２極性の電源を供給する第２電極部材として使われ、前記第２電極部材は単層、または多層からなることができる。ここで、単層の第２電極部材は前記第２導電型半導体層１３０の下に接着剤により付着することができる。
前記発光構造物１３５の外側はエッチングされた領域A１が存在し、前記電極層１４０の縁より内側に配置される。
前記第１電極１７０は前記絶縁膜１６０によって他の層１２０〜１４０と絶縁され、前記第１導電型半導体層１１０と電気的に連結される。前記第１電極１７０はTi、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag及びAu中の少なくとも１つの物質からなることができるが、これに限定されるものではない。
前記絶縁膜１６０は側壁部１６１、１６２、ベース部１６３及び支持部１６４を含む。前記絶縁膜１６０はSiO２、Si３N４、Al２O３、TiO２から選択的に形成される。前記絶縁膜１６０の側壁部１６１、１６２は前記第１電極１７０の外周面に形成され、円形、または多角形形状からなることができる。この場合、前記第１電極１７０は円形、または多角形形状からなることができる。
前記側壁部１６１、１６２中の内側壁部１６１は前記第２導電型半導体層１３０と前記活性層１２０の外側と前記第１電極１７０の間に配置され、前記第１電極１７０の内側面を前記各層１２０、１３０と絶縁させる。また、前記内側壁部１６１は前記第１導電型半導体層１１０の一端１１５の下まで延長され、前記第１電極１７０と前記活性層１２０の間を電気的に分離させる。前記第１導電型半導体層１１０の一端１１５は前記第１電極１７０の上に部分的に重なるように形成される。
前記側壁部１６１、１６２中の外側壁部１６２はチップのチャネル領域で前記第１電極１７０の他の側面を絶縁させ、前記第１電極１７０の外側の露出を防止する。
前記ベース部１６３は前記第１電極１７０と前記第２電極層１４０の間に形成され、前記側壁部１６１、１６２の下に配置される。前記ベース部１６３は前記第２電極層１４０の一側上に形成され、前記第１電極１７０と前記第２電極層１４０の間を電気的に絶縁させる。
前記ベース部１６３の内側に延長された支持部１６４は前記第２導電型半導体層１３０と前記第２電極層１４０の間に配置され、前記絶縁膜１６０がチップから分離することを防止する。
前記第２電極層１４０の上面外側周りにはパッシベーション層１６５が形成される。前記パッシベーション層１６５はリング形状または帯形状を有し、前記絶縁膜１６０のベース部１６３に連結され、前記絶縁膜１６０と同一材料からなることができる。即ち、前記絶縁膜１６０は前記パッシベーション層１６５を更に含むことができる。
また、前記パッシベーション層１６５は前記絶縁膜１６０と異なる材料、例えば伝導性物質からなり、例えばITO、IZO、AZO、IZTO、IAZO、IGZO、IGTO、ATO等を含むことができる。前記パッシベーション層１６５は形成しないこともできる。
前記パッシベーション層１６５は前記第２電極層１４０と前記発光構造物１３５の距離を離隔させることで、前記電極層１４０から前記発光構造物１３５の側壁に伝わる影響を遮断することができる。
前記第１電極１７０は前記絶縁膜１６０によって前記発光構造物１３５の外側と前記第２電極層１４０の一側上に配置され、前記第１導電型半導体層１１０に電気的に連結され、他の層１２０〜１４０とは電気的に開放される。
図２に示すように、前記第１電極１７０の上にワイヤ１８０をボンディングする。この場合、前記ワイヤ１８０は前記半導体発光素子１００の外側に配置された前記第１電極１７０に連結されることで、前記半導体発光素子１００の外側方向に配置される。
第１極性の電源は前記第１電極１７０を介在して前記第１導電型半導体層１１０に供給され、前記第２極性の電源は前記伝導性支持部材１５０及び第２電極層１４０を介在して供給される。前記半導体発光素子１００の活性層１２０から放出された光は全方向に放射される。
この時、前記第１導電型半導体層１１０の上面には他の障害物がないので、光L１の進行を妨害する障害物を減らすことができる。
一例として、前記第１電極が前記第１導電型半導体層の上面に配置され、ワイヤがボンディングされると、次のような問題が発生することがある。前記第１電極及び前記ワイヤは前記第１導電型半導体層の上に抽出される光の経路を妨害する障害物として作用することがある。即ち、前記第１導電型半導体層の上側に配置された前記第１電極及び前記ワイヤが光を吸収する問題が発生することがある。
前記半導体発光素子１００のサイドに第１電極１７０を配置することで、ワイヤ１８０が素子上部を経由しなくなり、これによって、光抽出効率を改善することができる。
図３〜図８は第１実施例に係わる半導体発光素子の製造過程を示す図面である。図３に示すように、基板１０１の上には複数の化合物半導体層が積層された発光構造物１３５が形成される。前記発光構造物１３５は第１導電型半導体層１１０、活性層１２０、及び第２導電型半導体層１３０の順に積層することができる。
前記基板１０１はサファイア基板(Al２０３)、GaN、SiC、ZnO、Si、GaP、InP、そしてGaAs等からなる群から選択することができる。前記基板１０１には凹凸パターンが形成され、これに限定されるものではない。
前記基板１０１の上にはIII-V族化合物半導体が成長され、その成長装備は電子ビーム蒸着器、PVD(physical vapor deposition)、CVD(chemical vapor deposition)、PLD(plasma laser deposition)、二重型熱蒸着器(dual-type thermal evaporator)、スパッタリング、MOCVD(metal organic chemical vapor deposition)等によって形成することができ、このような装備に限定されない。
前記基板１０１の上にはバッファ層(図示しない)または/及びUndoped半導体層(図示しない)が形成される。前記バッファ層(図示しない)は単結晶バッファ層またはIII-V族化合物半導体からなり、前記基板１０１との格子定数差を減少させる。前記Undoped半導体層はGaN系半導体からなることができる。前記基板１０１、バッファ層、Undoped半導体層は薄膜成長後分離、または除去することができる。ここで、前記基板１０１と第１導電型半導体層１１０の間には前記活性層１２０を保護するために、別途のパターン化された金属物質(図示しない)を形成することもできる。
前記基板１０１の上には第１導電型半導体層１１０が形成される。前記第１導電型半導体層１１０は第１導電型ドーパントがドーピングされたIII-V族元素の化合物半導体、例えばGaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP等から選択することができる。前記第１導電型半導体層１１０がＮ型半導体層の場合、前記第１導電型ドーパントはSi、Ge、Sn、Se、Te等のＮ型ドーパントを含む。
前記活性層１２０は前記第１導電型半導体層１１０の上にIII-V族化合物半導体からなり、単一量子井戸構造、または多重量子井戸構造を有する。前記活性層１２０は青色波長の光、赤色波長の光、緑色波長の光等の有色光を発光する材料を用いることができる。前記活性層１２０の上または/及び下には導電型クラッド層が形成され、前記導電型クラッド層はAlGaN系半導体からなることができるが、これに限定されるものではない。
前記第２導電型半導体層１３０は前記活性層１２０の上に形成され、第２導電型ドーパントがドーピングされたIII-V族元素の化合物半導体、例えばGaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP等から選択することができる。前記第２導電型半導体層１３０がＰ型半導体層の場合、前記第２導電型ドーパントはMg、Ze等のＰ型ドーパントを含む。
前記第２導電型半導体層１３０の上には第３導電型半導体層、例えばＮ型半導体層、またはＰ型半導体層が形成される。これによって、前記発光構造物１３５はN-P接合、P-N接合、N-P-N接合、P-N-P接合構造の少なくとも１つを含むことができる。
図４に示すように、第１メサエッチングを行って第２導電型半導体層１１０の一側領域１６７を露出させる。ここで、前記メサエッチング方式はドライエッチングまたは/及び湿式エッチングにより前記第２導電型半導体層１３０の一部において前記第１導電型半導体層１１０が露出されるまで行われる。前記エッチング方式は、本発明の技術範囲内で変更することができる。
前記第１導電型半導体層１１０の一側領域１６７には第１電極１７０が形成される。前記第１電極１７０はTi、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag及びAu中の少なくとも１つの物質からなることができるが、これに限定されるものではない。前記第１導電型半導体層１１０の一側は前記第１電極１７０の下面が接触され、その接触領域の大きさは前記第１メサエッチングによるエッチング領域によって変わってくる。
ここで、前記第１電極１７０の下は前記第１導電型半導体層１１０に電気的に接触される。前記第１電極１７０の厚さH１は前記第２導電型半導体層１３０の上面高さと同一、またはそれより低く或は高く形成される。前記第１電極１７０は前記第２導電型半導体層１３０、前記活性層１２０の側面とは所定の間隔離隔され、原形、多角形形状、またはライン形状からなることができる。
図５に示すように、前記第１電極１７０の外周面及び上面には絶縁膜１６０が形成される。前記絶縁膜１６０は側壁部１６１、１６２、ベース部１６３、支持部１６４を含み、前記第１電極１７０の露出領域をカバーする。前記絶縁膜１６０はSiO２、Si３N４、Al２O３、TiO２から選択的に形成される。
前記側壁部１６１、１６２は前記第１電極１７０の外周面に形成され、内側壁部１６１は前記第１電極１７０の内側面と前記第１導電型半導体層１１０、前記活性層１２０及び前記第２導電型半導体層１３０の一側を絶縁させ、外側壁部１６２はチップのチャネル領域において前記第１電極１７０の他の側面を絶縁させ、前記第１電極１７０の外側の露出を防止する。
前記ベース部１６３は前記第１電極１７０の上面に形成され、前記第１電極１７０の上面を絶縁させる。前記ベース部１６３の内側に延長された前記支持部１６４は前記絶縁膜１６０の全体を支持する。
前記第２導電型半導体層１３０の上面外側周りにはパッシベーション層１６５が形成される。前記パッシベーション層１６５はリング形状、または帯形状を有し、前記絶縁膜１６０のベース部１６３に連結され、前記絶縁膜１６０と同一材料からなることができる。即ち、前記絶縁膜１６０は前記パッシベーション層１６５を更に含むことができる。
また、前記パッシベーション層１６５は前記絶縁膜１６０と異なる材料、例えば伝導性物質からなり、例えばITO、IZO、AZO、IZTO、IAZO、IGZO、IGTO、ATO等を含むことができる。前記パッシベーション層１６５は形成しないこともできる。
図６に示すように、前記第２導電型半導体層１３０及び前記絶縁膜１６０の上には第２電極層１４０が形成され、前記第２電極層１４０の上には伝導性支持部材１５０が形成される。前記第２導電型半導体層１３０の上面外側周りに配置された前記パッシベーション層１６５は前記第２電極層１４０と前記発光構造物１３５の距離を離隔させることで、前記電極層１４０から前記発光構造物１３５の側壁に伝わる影響を遮断することができる。
前記第２電極層１４０は反射電極材料、例えばAg、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及びこれらの選択的な組合により構成された物質からなることができる。前記第２電極層１４０と前記第２導電型半導体層１３０の間には複数個のパターンまたは/及び層の形態からなるオーミック接触層(図示しない)が形成され、前記オーミック接触層はITO(Indium Tin Oxide)、IZO(Indium zinc oxide)、AZO(Aluminum Zinc Oxide)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、ATO(antimony tin oxide)等の材料の少なくとも１つを含む。
前記第２電極層１４０は第２極性の電源を前記発光構造物１３５に安定的に供給する電極として機能する。ここで、前記第２電極層１４０は前記第２導電型半導体層１３０にショットキー接触またはオーミック接触することができる。また、前記オーミック接触層が存在する場合、前記オーミック接触層と前記第２電極層が電気的抵抗が異なるので、前記第２導電型半導体層１３０に供給される電流を分散させることができる。
前記伝導性支持部材１５０は銅(Cu)、金(Au)、ニッケル(Ni)、モルリブデン(Mo)、銅タングステン(Cu-W)、キャリアウェハ(例えば、Si、Ge、GaAs、ZnO、Sic等)等から具現することができる。ここで、前記第２電極層１４０は例えば、スパッタリング方式によって形成され、前記伝導性支持部材１５０は、例えばメッキ方式によって形成され、このような形成方法は、本発明の技術範囲内で変更することができる。
図６及び図７に示すように、前記基板１０１を除去する。この場合、前記基板１０１が上方に向くように配置した後、前記基板１０１を除去する。
前記第１導電型半導体層１１０の下に配置された基板１０１を物理的または/及び化学的方式によって除去する。例えば、前記基板１０１に一定領域の波長を有するレーザーを照射すると、前記基板１０１と第１導電型半導体層１１０の間の境界面において熱エネルギーが集中し、前記基板１０１が分離される。そして、前記基板１０１が除去された第１導電型半導体層１１０の表面に対してICP/RCE(Inductively coupＬＥＤ Plasma/Reactive Ion Etching)方式による研磨工程を行うことができる。
また、前記基板１１０と前記第１導電型半導体層１１０の間に非導電型半導体層、例えばバッファ層または/及びUndoped（ドーピング無しの）半導体層が存在する場合、エッチング方式または研磨方式によって除去することができるが、これに限定されるものではない。
図７及び図８に示すように、前記第１電極１７０及び前記絶縁膜１６０の上には前記第１導電型半導体層１１０の一側が配置される。
前記第１導電型半導体層１１０の上面に所定形状の凹凸部(図示しない)を形成することができる。また、前記第１導電型半導体層１１０の上には透光性電極層(図示しない)を形成することができ、前記透光性電極層は電流を拡散できるものとして、ITO(indium tin oxide)、IZO(indium zinc oxide)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、及びNi/IrOx/Au/ITOの少なくとも１つを含むことができる。
前記発光構造物１３５に対して第２メサエッチングを行う。この場合、前記発光構造物１３５の外側周りにはエッチングされた領域A１が存在し、前記発光構造物１３５の外側周りは前記第２電極層１４０の縁より内側に配置される。ここで、前記A１領域は存在しない場合もある。
前記第２メサエッチング方式は湿式エッチングまたは/及びドライエッチング方式を用いることができ、本発明の技術範囲内で変更することができる。
前記第１導電型半導体層１１０の一側領域D１の所定領域に対して第２メサエッチングを行うと、前記第１導電型半導体層１１０の一側に第１電極１７０の上面が露出する。前記第１導電型半導体層１１０の所定領域Ｄ２が前記第１電極１７０の上に重なる形態で配置されるので、前記第１電極１７０は前記第１導電型半導体層１１０の一端１１５に電気的に連結される。前記半導体発光素子１００は前記第１導電型半導体層１１０の側方向に前記第１電極１７０を配置し、前記第１電極１７０にボンディングされるワイヤを素子の外側に配置することができる。これによって、半導体発光素子１００の光抽出効率を改善することができる。
図９は第２実施例に係わる半導体発光素子を示す側断面図である。第２実施例の説明において、第１実施例と同一部分に対しては第１実施例を参照し、その詳細説明は省略することにする。
図９に示すように、半導体発光素子１００Ａは第１導電型半導体層１１０、活性層１２０、第２導電型半導体層１３０、第２電極層１４０、伝導性支持部材１５０及び複数個の絶縁膜１６０、１６０Ａ、複数個の第１電極１７０、１７０Ａを含む。
前記複数個の絶縁膜１６０、１６０Ａは発光構造物１３５の両側に配置され、前記第１電極１７０、１７０Ａを他の層１２０〜１４０と電気的に絶縁させる。前記絶縁膜１６０、１６０Ａに対する具体的な説明は第１実施例を参照することにする。
前記複数個の第１電極１７０、１７０Ａは前記第１導電型半導体層１１０の一側１１５及び他側１１７が重なる領域Ｄ２、Ｄ３が同一又は異なる。また、前記複数個の第１電極１７０、１７０Ａは前記第１導電型半導体層１１０の上に形成された電極パターンによって電気的に連結される。
前記半導体発光素子１００Ａは前記第１導電型半導体層１１０の両側方向に前記第１電極１７０、１７０Ａを配置し、前記第１電極１７０、１７０Ａにボンディングされる複数個のワイヤを素子の外側に配置することができる。これによって、半導体発光素子１００Ａの光抽出効率を改善することができる。
以上、本発明を実施例を中心に説明したが、これらの実施例は例示であり、本発明を限定するものではない。本発明の精神と範囲を遺脱することなく、多様な変形と応用が可能であることは、当業者にとって自明である。例えば、本発明の実施例に具体的に示された各構成要素は変形して実施することができるものであり、このような変形と応用に係る差異点も、添付の特許請求の範囲で規定する本発明の範囲に含まれる。
本発明はＬＥＤのような半導体発光素子を提供することができる。また、本発明は半導体発光素子の光効率を改善することができる。また、本発明は半導体発光素子をパッケージングした光源を照明、指示、表示分野等に適用することができる。

Claims (15)

  1. 第１導電型半導体層と、前記第１導電型半導体層の下に活性層と、前記活性層の下に第２導電型半導体層と、前記第２導電型半導体層の下に第２電極層と、前記第２電極層上に絶縁膜と、前記絶縁膜の上に前記第１導電型半導体層の一端に電気的に連結された第１電極と、を含む半導体発光素子。
  2. 前記第２電極層の下に伝導性支持部材を含む請求項１に記載の半導体発光素子。
  3. 前記絶縁膜は前記第２電極層の一側上及び前記第１電極の下にベース部と、及び前記第１電極の周りに側壁部と、を含む請求項１に記載の半導体発光素子。
  4. 前記絶縁膜は前記ベース部から前記第２電極層と前記第２導電型半導体層の間に一部延長された支持部を含む請求項３に記載の半導体発光素子。
  5. 前記側壁部は前記第２導電型半導体層、前記活性層、及び前記第１電極を電気的に絶縁させる請求項３に記載の半導体発光素子。
  6. 前記第１電極は前記ベース部上に円形、多角形形状、またはライン形状に形成される請求項３に記載の半導体発光素子。
  7. 前記第２電極層の他側と前記第２導電型半導体層の間に第２絶縁膜、または前記第２電極層の他側上に第２絶縁膜と前記第２絶縁膜上に他の第１電極を含む請求項１に記載の半導体発光素子。
  8. 前記第２電極層は反射率が５０％以上の特性を有する請求項１に記載の半導体発光素子。
  9. 第１導電型半導体層、前記第１導電型半導体層の下に活性層、前記活性層の下に第２導電型半導体層を含む発光構造物と、前記発光構造物の下に第２電極層と、前記発光構造物の外側に前記第１導電型半導体層と電気的に連結された第１電極と、前記第１電極と前記第２電極層の間に絶縁膜と、を含む半導体発光素子。
  10. 前記発光構造物は前記第２導電型半導体層と前記第２電極層の間にＮ型半導体層、またはＰ型半導体層を含む請求項９に記載の半導体発光素子。
  11. 前記絶縁膜は前記第２導電型半導体層及び前記活性層の外側と前記第１電極の間を絶縁させる請求項９に記載の半導体発光素子。
  12. 前記第１電極は前記第２導電型半導体層と前記活性層から離隔され、前記第１導電型半導体層の一段下に形成される請求項９に記載の半導体発光素子。
  13. 複数個の前記第１電極及び前記絶縁膜は前記第２電極層の両側に配置される請求項９に記載の半導体発光素子。
  14. 前記第１導電型半導体層上に凹凸部または/及び透光性電極層を含む請求項９に記載の半導体発光素子。
  15. 前記第２電極層の下に複数個のパターンを有するオーミック接触層と、前記第２電極層及び前記オーミック接触層の下に伝導性支持部材を含む請求項９に記載の半導体発光素子。
JP2011506185A 2008-04-24 2009-04-16 半導体発光素子 Pending JP2011519161A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080038117A KR100946523B1 (ko) 2008-04-24 2008-04-24 반도체 발광소자 및 그 제조방법
KR10-2008-0038117 2008-04-24
PCT/KR2009/001992 WO2009131335A2 (ko) 2008-04-24 2009-04-16 반도체 발광소자

Publications (1)

Publication Number Publication Date
JP2011519161A true JP2011519161A (ja) 2011-06-30

Family

ID=41214125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011506185A Pending JP2011519161A (ja) 2008-04-24 2009-04-16 半導体発光素子

Country Status (7)

Country Link
US (2) US7973329B2 (ja)
EP (2) EP2262010A4 (ja)
JP (1) JP2011519161A (ja)
KR (1) KR100946523B1 (ja)
CN (1) CN102017195A (ja)
DE (1) DE202009018441U1 (ja)
WO (1) WO2009131335A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100946523B1 (ko) * 2008-04-24 2010-03-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101039999B1 (ko) * 2010-02-08 2011-06-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101689164B1 (ko) * 2010-07-21 2016-12-23 엘지이노텍 주식회사 발광소자
KR101683583B1 (ko) * 2010-07-21 2016-12-07 엘지이노텍 주식회사 발광 소자
DE102010044986A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
KR101710889B1 (ko) * 2010-11-05 2017-02-28 엘지이노텍 주식회사 발광 소자
JP4989773B1 (ja) 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102169826B1 (ko) * 2014-05-28 2020-10-27 엘지이노텍 주식회사 발광소자
TWI572025B (zh) * 2015-01-15 2017-02-21 財團法人工業技術研究院 半導體發光元件及其製作方法
US9721931B2 (en) 2015-01-15 2017-08-01 Industrial Technology Research Institute Semiconductor light emitting device and fabricating method thereof
US10354580B2 (en) 2017-09-07 2019-07-16 United Microelectronics Corp. Integrated LED display and fabrication method thereof
CN109888074B (zh) * 2019-01-31 2020-07-07 华灿光电（浙江）有限公司 发光二极管芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093186A (ja) * 1996-09-17 1998-04-10 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JPH10163530A (ja) * 1996-11-27 1998-06-19 Nichia Chem Ind Ltd 窒化物半導体素子
JP2006148087A (ja) * 2004-10-21 2006-06-08 Nichia Chem Ind Ltd 半導体発光素子とその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2169733B1 (de) * 1997-09-29 2017-07-19 OSRAM Opto Semiconductors GmbH Halbleiterlichtquelle
JP3859356B2 (ja) * 1998-05-21 2006-12-20 日亜化学工業株式会社 窒化物半導体素子の製造方法
DE10044500A1 (de) * 2000-09-08 2002-04-04 Highlink Technology Corp Chupe Licht emittierendes Verbindungshalbleiter-Bauteil und Verfahren zur Herstellung desselben
ATE551731T1 (de) * 2001-04-23 2012-04-15 Panasonic Corp Lichtemittierende einrichtung mit einem leuchtdioden-chip
TW518771B (en) * 2001-09-13 2003-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
TW578318B (en) * 2002-12-31 2004-03-01 United Epitaxy Co Ltd Light emitting diode and method of making the same
KR100663324B1 (ko) * 2004-04-29 2007-01-02 주식회사 이츠웰 수직전극형 발광 다이오드 및 그 제조 방법
US9368428B2 (en) * 2004-06-30 2016-06-14 Cree, Inc. Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
JP2006073619A (ja) * 2004-08-31 2006-03-16 Sharp Corp 窒化物系化合物半導体発光素子
US7679097B2 (en) * 2004-10-21 2010-03-16 Nichia Corporation Semiconductor light emitting device and method for manufacturing the same
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
JP2006278554A (ja) 2005-03-28 2006-10-12 Tokyo Institute Of Technology ＡｌＧａＮ系深紫外発光素子およびその製造方法
JP4202353B2 (ja) 2005-09-13 2008-12-24 昭和電工株式会社 窒化物系半導体発光素子及びその製造方法
WO2007032421A1 (en) * 2005-09-13 2007-03-22 Showa Denko K.K. Nitride semiconductor light emitting device and production thereof
KR101316415B1 (ko) * 2005-10-17 2013-10-08 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR100946523B1 (ko) * 2008-04-24 2010-03-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093186A (ja) * 1996-09-17 1998-04-10 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JPH10163530A (ja) * 1996-11-27 1998-06-19 Nichia Chem Ind Ltd 窒化物半導体素子
JP2006148087A (ja) * 2004-10-21 2006-06-08 Nichia Chem Ind Ltd 半導体発光素子とその製造方法

Also Published As

Publication number Publication date
WO2009131335A3 (ko) 2010-01-21
CN102017195A (zh) 2011-04-13
US20110284823A1 (en) 2011-11-24
DE202009018441U1 (de) 2011-09-06
US7973329B2 (en) 2011-07-05
EP2657996A2 (en) 2013-10-30
EP2262010A2 (en) 2010-12-15
KR20090112308A (ko) 2009-10-28
US20090267106A1 (en) 2009-10-29
WO2009131335A2 (ko) 2009-10-29
US8492782B2 (en) 2013-07-23
KR100946523B1 (ko) 2010-03-11
EP2657996A3 (en) 2014-03-05
EP2262010A4 (en) 2011-09-14

Similar Documents

Publication Publication Date Title
JP5476367B2 (ja) 半導体発光素子
JP5437171B2 (ja) 半導体発光素子
US7973329B2 (en) Semiconductor light emitting device
JP5650446B2 (ja) 半導体発光素子
KR100974787B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8022435B2 (en) Semiconductor light emitting device
US8319249B2 (en) Semiconductor light emitting device
US8772803B2 (en) Semiconductor light-emitting device and method for fabricating the same
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
US8766308B2 (en) Semiconductor light-emitting device
US8421103B2 (en) Semiconductor light emitting device and light emitting device package including the same
US8269234B2 (en) Semiconductor light-emitting device
US10333029B2 (en) Light-emitting element
KR101500027B1 (ko) 반도체 발광소자
KR20170052105A (ko) 발광소자 및 발광소자 패키지
KR20170023521A (ko) 발광소자 및 발광소자 패키지
KR102336432B1 (ko) 발광소자 및 발광소자 패키지
KR20170017630A (ko) 발광소자 및 발광소자 패키지
KR20170019165A (ko) 발광소자 및 발광소자 패키지
KR20110101425A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130611

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304