JP2011508573A - 非同期システムにおけるリーク制御のシステム及び方法 - Google Patents
非同期システムにおけるリーク制御のシステム及び方法 Download PDFInfo
- Publication number
- JP2011508573A JP2011508573A JP2010540899A JP2010540899A JP2011508573A JP 2011508573 A JP2011508573 A JP 2011508573A JP 2010540899 A JP2010540899 A JP 2010540899A JP 2010540899 A JP2010540899 A JP 2010540899A JP 2011508573 A JP2011508573 A JP 2011508573A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- asynchronous
- pipeline
- switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
- G06F9/3871—Asynchronous instruction pipeline, e.g. using handshake signals between stages
Abstract
非同期パイプラインにおけるリーク制御のシステム及び方法が開示される。実施形態において、非同期回路デバイスの動作ステージで、信号が先行ステージから受け取られ、この動作ステージに関連付けられたスイッチが、動作ステージに対する電力を使用可能にするために、動作ステージへ送られた制御信号に応じてアクティベートされる。
Description
本開示は、一般に非同期システムにおけるリーク制御のシステム及び方法に関する。
テクノロジーの進歩は、より小さく、よりパワフルなパーソナル・コンピューティング・デバイスを生み出してきた。例えば、小さく、軽量で、ユーザが持ち運びし易いポータブル無線電話、情報携帯端末(PDA)、及びページング・デバイス、のような無線コンピューティング・デバイスを含む、様々なポータブル・パーソナル・コンピューティング・デバイスが一般に存在する。より詳しくは、セルラ電話及びIP電話のようなポータブル無線電話は、無線ネットワークによって音声及びデータ・パケットを伝達しうる。更に、このような無線電話の多くが、それらに組み込まれた、その他の種類のデバイスを含んでいる。例えば、無線電話はデジタル静止カメラ、デジタル・ビデオ・カメラ、デジタル・レコーダ、及びオーディオ・ファイル・プレーヤも含んでいる。更に、このような無線電話は、インターネットに接続するために使用されるウェブ・ブラウザ・アプリケーションのようなソフトウェア・アプリケーションを含む実行可能な命令群を処理しうる。このように、こられの無線電話は、重要なコンピューティング性能を含みうる。
このようなポータブル・デバイスは、継続的にではなく断続的にのみ使用される電子的構成要素を含みうる。しかし、電子的構成要素は、トランジスタ及びその他の構成要素の特性によるリーク電流のように、アクティブに使用されていない場合にも電力を消費する。いくつかの電子的構成要素がシステム・クロックに結合された状態ロジックを使用して、正電圧ソース(ヘッド・スイッチ)あるいはグラウンド(フット・スイッチ)から構成要素を分離することによって、電力を低減させるためのスイッチを含むことを目標として掲げていたが、このような構成要素は、各構成要素のために必要とされる動的なクロック電力消費により、制限されたアプリケーションしか有していない。
特定の実施形態において、システムが開示されている。このシステムは、第1の非同期ロジック・ステージ及び第2の非同期ロジック・ステージを含む。第2の非同期ロジックは、スイッチを介して電源に結合された端子を含む。このスイッチは、第2の非同期ロジック・ステージに対する電力を使用可能にするために、先行の非同期ロジック・ステージから第2の非同期ロジック・ステージに送られる制御信号に応じて、選択的にアクティベートされる。
別の特定の実施形態においては、非同期回路デバイスの動作ステージで、先行ステージからの制御信号を受け取る方法が開示されている。この方法は、動作ステージに対する電力を使用可能にするために、動作ステージへ送られた制御信号に応じて動作ステージに関連付けられたスイッチをアクティベートすることを更に含む。
別の特定の実施形態においては、非同期回路デバイスの動作ステージで、後続ステージからの制御信号を受け取ることを含む方法が開示されている。この方法は、動作ステージに対する電力をディアクティベートするために、動作ステージへ送られた制御信号に応じて動作ステージに関連付けられたスイッチをディアクティベートすることを更に含む。
別の特定の実施形態においては、第1のパイプライン動作を実行する第1の手段を含むシステムが開示されている。このシステムは第1のパイプライン動作に続いて起こる第2パイプライン動作を非同期的に実行する第2の手段も含む。このシステムは、第1のパイプライン動作の状態に応じて第2の手段を電源から選択的に分離する手段を含む。
別の特定の実施形態において、非同期処理パイプラインの処理ステージを含むシステムが開示されている。このシステムは、非同期処理パイプラインの状態に応じて、処理ステージを電源に選択的に結合するように構成された制御回路を更に含んでいる。
開示された実施形態によって提供される特定の利点は、高粒度の使用されていない回路素子の電力をオフにすることによってリーク電流が低くなり、電力消費量が低減されることである。非同期パイプラインにおける個々のステージは、動的なクロック電力消費におけるオフセット増加なしに、電源から選択的に分離されうる。
本開示のその他の態様、利点、及び特徴は、以下に続く項目、すなわち、図面の簡単な説明、発明を実施するための形態、及び請求項の範囲を含めた本願の全体を参照後に明確になるだろう。
図1を参照すると、非同期システムにおけるリーク制御の方法の、特定の例示的実施形態が示されている。102では、パイプラインが分割される。このパイプラインは、デジタル・システムの処理パイプラインでありうる。例示的実施形態において、パイプラインは連続的に実行されうる少なくとも2つのロジック・ステージを含む。例えば、パイプラインの先行のステージにおける状態が、このパイプラインの後続ステージの結果に影響しうる。
104に進むと、電力スイッチが挿入され、分割要素がこの電力スイッチに対して集められる。分割要素は、フット・スイッチを介してシステム・グラウンドに結合された回路デバイス、あるいはヘッド・スイッチを介して供給電圧に結合された回路デバイスのような、電力スイッチに結合された回路デバイス及びロジックを含みうる。
106へ移動すると、ハンドシェーク信号が生成される。特定の実施形態において、ハンドシェーク信号は2以上の制御ロジック回路によって生成され、それらの間でパイプラインに沿って交換される。例えば、このパイプラインの各ステージは、現在のステージの動作が完了したことを示す要求信号を次のステージに対して生成するように構成された制御ロジック回路を含みうる。この制御ロジック回路は、次のステージでの処理が完了した場合に、次のステージからアクノレッジメント信号あるいはデータ消費信号を受け取るように更に構成されている。特定の実施形態において、非同期動作のためのシステム・クロック信号と独立して、ハンドシェーク信号が生成及び交換される。
108に行くと、電力スイッチ制御信号が生成される。特定の実施形態において、パイプラインの各ステージに結合された1あるいは複数の制御ロジック回路によって、電力スイッチ信号が生成される。電力スイッチ制御信号は、各パイプラインのステージに対して選択的に、電源に結合されるか、あるいは電源から分離されるかを指示しうる。このように、特定の実施形態において、処理パイプラインは分割され、ステージごとに非同期的に処理されるため、現在使用されていないステージは、そのステージに関連付けられたリーク電流を低減するために、電源から分離される。しかし、データを使用中のステージに供給するステージ、あるいは使用中のステージからのデータを待っているステージは、電源に結合されたままにされうる。
特定の実施形態において、この方法は、任意の非同期システム、あるいは複数のステージによってデータ・フローを制御するためにハンドシェーク信号を使用するデバイスによって実行されうる。例えば、この方法は、非同期バスあるいはバス・コントローラで、パイプライン・アナログ・デジタル変換器(A/D)で、パイプライン・プロセッサ実行ユニットで、デジタル、オーディオ、あるいはグラフィック処理ユニットで、その他のパイプライン型あるいはシーケンシャル処理デバイスで、あるいはそれら任意の組合せで、実行されうる。更に、この方法は非同期方式でデータを交換する複数のデバイスあるいは構成要素で実行されうる。例えば、無線トランシーバ、モデム、バス、及びプロセッサの各々が、非同期パイプラインの単一ステージでありうる。代替的に、1あるいは複数のトランシーバ、モデム、バス、あるいはプロセッサを複数のパイプラインの区画に分割することによって、より多くの電力の節約が達成されうる。これら区画の各々が、アクティブなリーク電流を低減するために、1あるいは複数の電力供給からそれぞれ独立して分離される。
特定の実施形態において、制御ロジックあるいは動的なクロック電力消費をスケジューリングする重要なパイプラインを導入することなくリーク電力を低減するために、既存のデバイス及び非同期処理あるいはデータ転送を使用するシステムは更新されうる。ハンドシェーク信号をスイッチ要素に直接供給することによって、受けとられたハンドシェーク信号に基づいてスイッチ制御信号を生成することによって、あるいはそれら任意の組合せによって、既存のステージ間で既に使用されているハンドシェーク信号は、個々のステージを電源に対して、選択的に結合あるいは分離するために使用されうる。
図2を参照すると、非同期パイプラインにおけるリークを制御するためのシステムの特定の例示的実施形態が示され、一般に200と称される。システム200は、N−1ステージ202、Nステージ204、及びN+1ステージ206を含む3つの典型的な連続するパイプライン・ステージを含む。入力信号208は、第1の状態ホルダ210に提供される。N−1ステージ202は、ロジック回路214において、第1の状態ホルダ210から入力信号212を受け取るように構成されている。ロジック回路214は、第2の状態ホルダ218に出力信号216を提供するように構成されている。Nステージ204は、ロジック回路222において、第2の状態ホルダ218から入力信号220を受け取るように構成されている。ロジック回路222は、出力信号224を提供するために、第3の状態ホルダ226に結合される。N+1ステージ206は、ロジック回路230において第3の状態ホルダ226から入力228を受け取るように、及び第4の状態ホルダ234に出力信号232を提供するように、構成されている。状態ホルダ210,218,226および234は、ラッチ、フリップ・フロップ、その他のデータ・ストレージ・デバイス、あるいはそれら任意の組合せを含みうる。
特定の実施形態において、N−1ステージ202のロジック回路214は、グラウンドに結合されゲート端子で入力250を受け取るフット・スイッチ252のようなスイッチによって、電源に選択的に結合されている。同様に、Nステージ204のロジック回路222はスイッチ254を介して電源に結合され、N+1ステージ206のロジック回路230はスイッチ256を介して電源に結合されている。
第1の制御ロジック回路260は第1の状態ホルダ210に結合され、第2の制御ロジック回路270は第2の状態ホルダ218に結合され、第3の制御ロジック回路280は第3の状態ホルダ226に結合され、第4の制御ロジック回路290は第4の状態ホルダ234に結合されている。制御ロジック回路260、270、280、及び290の各々が、パイプライン・ステージ202、204、及び260の非同期処理を制御するハンドシェーク信号を生成、送信、及び受信するように構成されている。特定の実施形態において、要求(REQ)信号を後続の制御ロジック回路に提供するよう、及びアクノレッジメント(ACK)信号を先行する制御ロジック回路に提供するよう、各制御ロジック回路260、270、280、及び290は適合されている。加えて、特定の実施形態において、要求(REQ)信号を先行する制御ロジック回路から受け取るよう、及びアクノレッジメント(ACK)信号を後続の制御ロジック回路から受け取るよう、各制御ロジック回路260、270、280、及び290は適合されている。特定の実施形態において、ステージ202、204、及び206の各々は、非同期処理パイプラインの非同期ロジック・ステージとして動作しうる。
前のステージの状態、現行ステージの状態、後続ステージの状態、あるいはそれら任意の組合せを含む処理パイプラインの状態を示す制御信号を受け取るために、スイッチ252、254、及び256の各々は結合されている。例えば、トランジスタのゲート端子で受け取られる第1の制御ロジック回路260からのREQ信号262に応じて、更にボディあるいはバルク端子で受け取られる第3の制御ロジック回路280からのACK信号284に応じて、Nステージ204のロジック回路222をグラウンドに対して、選択的に結合あるいは分離するように適合されたトランジスタとして、第2制御スイッチ254が例示されている。このように、前のステージ(例えば、N−1ステージ202)の状態、後続ステージ(例えば、N+1ステージ206)の状態、及び現行ステージ(例えば、Nステージ204)の状態に依存して、各ステージのロジック回路は、処理を可能にするためにグラウンドに結合されうる、あるいは処理が完了している場合にグラウンドから分離されうる。加えて、各ステージのロジック回路は、データが前のステージから利用不可能な場合、データが後続ステージに提供される必要がない場合、あるいはそれら任意の組合せの場合、グラウンドから分離されうる。
特定の実施形態において、入力信号208が、第1の状態ホルダ210で受け取られ、1あるいは複数のラッチあるいはフリップ・フロップによって保持されている場合、システム200の例示的な動作は、各ロジック回路214、222、及び230が、それぞれのスイッチ252、254、及び256を介してグラウンドから分離される(例えば各信号262、272、及び282が「0」であり、各信号274、284、及び294が「0」である)ことから開始される。N−2ステージ(すなわちN−1ステージ202の先行ステージ)からのハンドシェーク信号(図示されず)は、N−1ステージ202での消費のために有効データが第1の状態ホルダ210に格納されたことを示しうる。特定の実施形態において、ハンドシェーク信号は、スイッチ252をアクティベートする「1」信号であり、スイッチ252は、ロジック回路214に結合された端子とグラウンドに結合された端子との間に電子経路を作成し、N−1ステージ202のロジック回路214の電源をオンにする。
N−1ステージ202のロジック回路214で処理が完了した場合、REQ信号262(例えば「1」)は第2の制御ロジック回路270に送られ、ロジック回路214の出力は第2の状態ホルダ218に格納される。加えて、REQ信号262もスイッチ254に送られ、Nステージ204のロジック回路222の電源をオンにする。
Nステージ204のロジック回路222で処理が完了した場合、REQ信号222は第3の制御ロジック回路280に送られ、ロジック回路222の出力は第3の状態ホルダ226に格納される。REQ信号272もスイッチ256に送られ、ACK信号274(例えば「1」)が第1の制御回路260に送られる。REQ信号272はスイッチ256をアクティベートし、N+1ステージ206のロジック回路230の電源をオンにする。ACK信号274はスイッチ252をディアクティベートし、N−1ステージ202のロジック回路214の電源をオフにする。
N+1ステージ206のロジック回路230で処理が完了した場合、REQ信号282が第4の制御ロジック回路290に送られ、ロジック回路230の出力が第4の状態ホルダ234に格納される。ACK信号284が、第2の制御回路270に送られる。ACK信号284はスイッチ254をディアクティベートし、Nステージ204のロジック回路222の電源をオフにする。
後続のN+2ステージ(図示せず)が動作を完了した場合のように第4の状態ホルダ234に格納されたデータが必要なくなると、第4の制御ロジック回路290がACK信号294を第3の制御回路280へ送る。ACK信号294はスイッチ256をディアクティベートし、N+1ステージ206のロジック回路230の電源をオフにする。
このように、各ロジック回路は、有効入力データが前のステージによって提供されると結果として電源がオンにされ、後続ステージが出力データの処理を完了すると電源がオフにされる。特定の実施形態において、各ステージは、後続ステージが処理を完了するまで電源がオフにされたままである。例えば、スイッチ254はREQ信号262によって電源がオンにされ、ACK信号284によって電源がオフにされる。スイッチ254は、たとえ別のREQ信号262が受け取られても、ACK信号284が存続している間は電源がオフにされたままである。結果として、前のステージと後続ステージとの両方の準備がレディー状態になるまで、各ステージは電源がオフにされたままでありうる。
別の実施形態においては、システム200は、N−1ステージ202のような第1の非同期ロジック・ステージと、Nステージ204のような、スイッチを介して電源に結合された端子を含む第2の非同期ロジック・ステージとを含む。このスイッチは、第2の非同期ロジック・ステージに対する電力を使用可能にするために、先行の非同期ロジック・ステージから第2の非同期ロジック・ステージに送られる制御信号に応じて、選択的にアクティベートされる。図2に例示されたように、先行の非同期ロジック・ステージは、第1の非同期ロジック・ステージ(N−1ステージ202)を含む。別の実施形態において、先行の非同期ロジック・ステージは、第1の非同期ロジック・ステージ以外のデバイスを含む。例えば、Nステージ204の電源を、選択的にオンあるいはオフにする制御信号を提供するN−1ステージ202以外のバス、モデム、あるいは回路デバイス(図示せず)を、先行のロジック回路は含む。
図3を参照すると、非同期システムにおけるリーク制御の方法の、第2の例示的な実施形態が示されている。302では、非同期回路デバイスの動作ステージで、先行ステージからの制御信号が受け取られる。動作ステージは、ラッチ・デバイス、フリップ・フロップ・デバイス、ロジック・デバイス、あるいはそれら任意の組合せを含みうる。例示的な実施形態において、制御信号は、図2に例示されるように第2の制御ロジック回路270で受け取られる要求信号262のように、制御ロジック回路で受け取られうる。
特定の実施形態において、制御信号は要求信号、データ有効性信号、あるいはそれら任意の組合せを含む。例えば、制御信号は先行ステージでのデータ動作の完了を示すデータ有効条件に応答しうる。例示的な実施形態において、非同期回路デバイスは複数ステージ・パイプラインを有するプロセッサを含み、先行ステージ及び動作ステージは、複数ステージ・パイプラインの連続するステージである。
304へ移動すると、動作ステージに対する電力を使用可能にするために、動作ステージへと送られる制御信号に応じて、動作ステージに関連付けられたスイッチがアクティベートされる。このスイッチは、1あるいは複数のトランジスタを含みうる。別の実施形態において、スイッチはヘッド・スイッチあるいはフット・スイッチである。
要求信号を受け取ることに加えて、特定の実施形態においては、スイッチがアクティベートされる前にも、非同期回路デバイスにおける後続ステージからのアクノレッジ信号が受け取られうる。アクノレッジ信号は、後続ステージでのデータ動作の完了に応答しうる。方法は306で停止する。
図4を参照すると、非同期システムにおけるリーク制御の方法の、第3の例示的な実施形態が示されている。この方法は、402において、非同期回路デバイスの動作ステージで、後続ステージからの制御信号を受け取ることを含む。特定の実施形態において、制御信号はアクノレッジ信号、データ消費信号、あるいはそれら任意の組合せを備える。例示的な実施形態において、制御信号は、図2に例示されるように第2の制御ロジック回路270で受け取られるアクノレッジメント信号284のように、制御ロジック回路で受け取られうる。
404へ進むと、動作ステージへの電力をディアクティベートするために動作ステージへと送られる制御信号に応じて、動作ステージに関連付けられたスイッチが、ディアクティベートされる。方法は406で停止する。
図5を参照すると、非同期システムにおけるリーク制御の方法の、第4の例示的な実施形態が示されている。方法は、502において、前のステージ(ステージN−1)での処理が完了しているかを現在動作中のステージを考慮して判定することを含む。特定の実施形態において、この判定は、前のステージに関連付けられたその他のハンドシェーク信号あるいはデータ有効性に左右される。例示的な実施形態において、この方法は図2に例示されたシステム200のように、非同期データ処理パイプラインのコントローラにおいて実行されうる。
前のステージでの処理が完了すると、方法は504へと進む。ここでは、後続ステージ(ステージN+1)が、データを受け取る準備ができているかが判定される。特定の実施形態において、この判定は後続ステージからのアクノレッジメント信号あるいはデータ消費信号に左右される。後続ステージが、現在動作中のステージからデータを受け取る準備ができていると判定された場合、方法は506へと進む。ここでは、現在動作中のステージ(ステージN)が電力をオンにする処理を行う。特定の実施形態において、電力をオンにする処理はヘッド・スイッチあるいはフット・スイッチをアクティベートすることを含む。この電力をオンにする処理の開始は、ゲート端子でハンドシェーク信号を受け取るトランジスタ、図2に例示されたボディ端子、及びそれら任意の組合せを介するような、ハンドシェーク信号に応じて生成され、ハンドシェーク信号に直接応答するスイッチ・アクティベーション信号に応じて動作しうる。
508へ進むと、特定の実施形態において、現行ステージ動作は、前のステージの出力を使用して実行される。別の実施形態において、非同期システムの少なくとも一部が状態レスでありうるため、現在動作中のステージが前のステージからデータを受け取ることなく動作を実行する。更に別の実施形態において、現在動作中のステージは、複数の前のステージからの出力のような状態情報を受け取りうる。この場合、現在動作中のステージは、状態情報が複数の前のステージから利用可能になるまで、電源がオフにされたままになりうる。510へ移動すると、現在の動作ステージでの処理が完了したかが判定される。
現在動作中のステージでの処理が完了すると、この方法は512へと進む。ここでは、現在動作中のステージの出力が後続ステージによる使用のためにラッチされる。特定の実施形態において、ラッチされた出力は、処理分岐が生じた場合などに複数の後続ステージによって使用される。代替的な実施形態において、非同期システムの少なくとも一部がステートレスであるため、後続ステージによる使用のためにラッチされる状態情報は存在しない。
514に進むと、アクノレッジ信号(ACK)が前のステージに送られ、現在の動作ステージでの動作が完了したことが示される。特定の実施形態において、アクノレッジ信号は、データ消費信号を含む。516へ進むと、アクノレッジメント信号(ACK)が後続ステージから受け取られているかが判定される。アクノレッジメント信号が後続ステージから受け取られていると判定され、後続ステージが現在動作中のステージからの出力データ及び状態情報をもはや必要としていないことが示されると、現在動作中のステージは518で電源がオフにされる。方法はその後502へと戻る。
図6は、非同期パイプラインにおけるリークを制御するためのシステムを含む無線デバイスのような、通信デバイス600の例示的な実施形態のブロック図である。デバイス600は、ステージ電力制御回路662に結合された1あるいは複数の非同期処理パイプライン・ステージ660を含む。ステージ電力制御回路662は、非同期パイプラインの状態に応じて、1あるいは複数の非同期処理パイプライン・ステージ660を電源に選択的に結合するように構成されている。特定の実施形態において、非同期処理パイプライン・ステージ660およびステージ電力制御回路662は、図1乃至5に関して説明されているような方式で、インアクティブなパイプライン・ステージの電源をオフにするよう動作する。特定の実施形態において、非同期処理パイプライン・ステージ660及びステージ電力制御回路662は、デジタル信号プロセッサ(DSP)610のようなプロセッサに結合される、あるいはそのようなプロセッサ内に統合される。例示的な実施形態において、DSP610はパイプライン方式のDSPである。
図6は、バス652に結合されたバス・コントローラ650を含むDSP610を示している。特定の実施形態において、データはバス652を介して非同期的に転送される。図6は、バス652とディスプレイ628とに結合されたディスプレイ・コントローラ626も示している。符号器/復号器(CODEC)634もバス652に結合されうる。スピーカ636及びマイクロフォン638もCODEC634に結合されうる。
図6はまた、無線アンテナ642及びバス652に結合されうる無線コントローラ及び/あるいはモデム640をも示す。特定の実施形態において、入力デバイス630と電源644とがオンチップ・システム622に結合されている。更に、特定の実施形態において、図6に例示されているように、ディスプレイ628、入力デバイス630、スピーカ636、マイクロフォン638、無線アンテナ642、及び電源644がオンチップ・システム622の外部に位置している。しかし、それらの各々がインタフェースあるいはコントローラのようなオンチップ・システム622の構成要素に結合されうる。
非同期処理パイプライン・ステージ660及びステージ電力制御回路662が、DSP610に結合されて、あるいはDSP610と統合されているように示されているが、通信デバイス600のその他の構成要素は、非同期処理パイプライン・ステージ660として動作しうる、あるいは非同期処理パイプライン・ステージ660を含みうる。例えば、無線音声通信を含む非同期パイプラインは、マイクロフォン638、CODEC634、バス652、バス・コントローラ650、DSP610、無線コントローラ及び/あるいはモデム640、あるいはそれら任意の組合せのうちの全て、あるいは一部を含みうる。
上記で説明されたシステム及び方法と関連して、システムは第1のパイプライン動作を実行する第1の手段と、第1のパイライン動作に続いて起こる第2のパイプライン動作を非同期的に実行する第2の手段を含みうる。例えば、第1の手段は、図2のステージ202、204、206に関連付けて説明されたロジック回路、ラッチ、及びフリップ・フロップ、あるいは図6の通信デバイス600におけるマイクロフォン638、CODEC634、バス652、バス・コントローラ650、DSP610、無線コントローラ及び/あるいはモデム640、メモリ632、ディスプレイ・コントローラ626、及びディスプレイ628、あるいはそれら任意の組合せのような、通信デバイスの1あるいは複数の構成要素を含む。同様に、第2の手段は、図2のステージ202、204、206に関連付けて説明されたロジック回路、ラッチ、及びフリップ・フロップ、あるいは図6の通信デバイス600におけるマイクロフォン638、CODEC634、バス652、バス・コントローラ650、DSP610、無線コントローラ及び/あるいはモデム640、メモリ632、ディスプレイ・コントローラ626、及びディスプレイ628、あるいはそれら任意の組合せのような、通信デバイスの1あるいは複数の構成要素を含む。このシステムは、図1乃至図6に示され、上記で説明されている1あるいは複数のスイッチ、トランジスタ、制御ロジック回路、ステージ電力制御回路、あるいはそれら任意の組合せのような、第1のパイプライン動作の状態に応じて第2の手段を電源から選択的に分離する手段も含みうる。
当業者はさらに本明細書で開示された実施形態に関連付けて説明された多様な例示的な論理ブロック、モジュール、回路、およびアルゴリズム・ステップは、電子ハードウェア、コンピュータ・ソフトウェア、あるいはこれら両方の組み合わせによって実現されうるということを正しく理解するだろう。このハードウェアおよびソフトウェアの互換性を明確に例示するために、多様な実例的な構成要素、ブロック、モジュール、回路、およびステップが、一般にそれらの機能の観点から上記で説明されている。そのような機能がハードウェアとして、あるいはソフトウェアとして実現されるかどうかは、システム全体に課せられている特定のアプリケーションおよび設計の制約に依存する。当業者は、各特定のアプリケーションのために方式を変化させることによって、説明された機能性を実施しうるがこういった実施判断は本発明の範囲からの逸脱をまねくものと解釈されるべきではない。
本明細書において開示された実施形態に関連付けて説明されたアルゴリズムあるいは方法のステップは、直接的にハードウェアにおいて、プロセッサによって実行されるソフトウェア・モジュールにおいて、あるいはこの2つの組み合わせにおいて実施されうる。ソフトウェア・モジュールはRAMメモリ、フラッシュ・メモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハード・ディスク、リムーバブル・ディスク、CD−ROM、あるいは当該技術分野において周知のその他任意の形態の記憶媒体に存在しうる。典型的な記憶媒体は、記憶媒体からの情報を読み取り、記憶媒体に情報を書き込むことができるプロセッサのようなプロセッサに結合される。別の方法としては、記憶媒体はプロセッサに不可欠でありうる。プロセッサおよび記憶媒体はASIC内に存在しうる。ASICはコンピュータ・デバイスあるいはユーザ端末内に存在しうる。別の選択肢として、プロセッサおよび記憶媒体は離散的な構成要素としてコンピューティング・デバイスあるいはユーザ端末内に存在しうる。
開示された実施形態の上記記述は、当業者に対して開示された実施形態を製造あるいは使用することを可能にするために提供される。これらの実施形態に対する多様な変形例は当業者にとって容易に明らかになるであろう。また本明細書で規定された一般的原理は、この開示の精神あるいは範囲から逸脱することなく他の実施形態に適用されうる。よって、本開示は本明細書で示される実施形態に限定されるよう意図されたものではなく、以下に続く特許請求の範囲によって定義される原理および新規の特徴と矛盾しない最大範囲であると認められるべきである。
Claims (25)
- 非同期回路デバイスの動作ステージで、先行ステージからの制御信号を受け取ることと、
前記動作ステージに対する電力を使用可能にするために、前記動作ステージに送られた制御信号に応じて前記動作ステージに関連付けられたスイッチをアクティベートすることと
を備える方法。 - 前記制御信号が要求信号を備える請求項1に記載の方法。
- 前記制御信号がデータ有効性信号を備える請求項1に記載の方法。
- 前記動作ステージが、ラッチ・デバイス、フリップ・フロップ・デバイス、ロジック・デバイス、あるいはそれら任意の組合せを含む請求項1に記載の方法。
- 前記スイッチがトランジスタを含む請求項1に記載の方法。
- 前記スイッチがヘッド・スイッチあるいはフット・スイッチである請求項1に記載の方法。
- 前記制御信号が、前記先行ステージでデータ動作の完了を示すデータ有効状態に応答する請求項1に記載の方法。
- 前記非同期回路デバイスの後続ステージからアクノレッジ信号を受け取った後、前記スイッチがアクティベートされる請求項7に記載の方法。
- 前記アクノレッジ信号が、前記後続ステージでのデータ動作の完了に応答する請求項8に記載の方法。
- 前記非同期回路デバイスが、複数ステージ・パイプラインを有するプロセッサを含み、前記先行ステージ及び前記動作ステージが前記複数ステージ・パイプラインにおける連続したステージである請求項1に記載の方法。
- 非同期回路デバイスの動作ステージで、後続ステージからの制御信号を受け取ることと、
前記動作ステージに対する電力をディアクティベートするために、前記動作ステージに送られた制御信号に応じて前記動作ステージに関連付けられたスイッチをディアクティベートすることと
を備える方法。 - 前記制御信号が、アクノレッジ信号を備える請求項11に記載の方法。
- 前記制御信号が、データ消費信号を備える請求項11に記載の方法。
- 第1の非同期ロジック・ステージと、
スイッチを介して電源に結合された端子を含む第2の非同期ロジック・ステージとを含むシステムであって、
前記第2の非同期ロジック・ステージに対する電力を使用可能にするために、先行の非同期ロジック・ステージから前記第2の非同期ロジック・ステージへ送られた制御信号に応じて、前記スイッチがアクティベートされるシステム。 - 前記先行の非同期ロジック・ステージが、前記第1の非同期ロジック・ステージを備える請求項14に記載のシステム。
- 前記先行の非同期ロジック・ステージが、前記第1の非同期ロジック・ステージ以外のデバイスを備える請求項14に記載のシステム。
- 第1のパイプライン動作を実行する第1の手段と、
前記第1のパイプライン動作に続く第2のパイプライン動作を非同期的に実行する第2の手段と、
前記第1のパイプライン動作に応じて、前記第2の手段を電源から選択的に分離する手段と
を備えるシステム。 - 前記第2のパイプライン動作による使用のために、前記第1のパイプライン動作の状態を保存する手段を更に備える請求項17に記載のシステム。
- 前記第2の手段を電源から選択的に分離する手段が、
前記電源に結合され、更に前記第2の手段の少なくとも1つの回路に結合されたスイッチと、
前記第1のパイプライン動作が処理を行っている場合に前記少なくとも1つの回路を前記電源から分離するように構成され、前記スイッチに結合された第1の制御回路と
を備える請求項17に記載のシステム。 - 前記第2のパイプライン動作に続く第3のパイプライン動作を非同期的に実行する第3の手段と、
前記第3のパイプライン動作が完了した場合にアクノレッジ信号を前記第1の制御回路に送るように構成されて、前記第3の手段に結合された第2の制御回路とを備え、前記第1の制御回路が更に、前記アクノレッジ信号に応じて、前記少なくとも1つの回路を前記電源から分離するように更に構成されている請求項19に記載のシステム。 - 非同期処理パイプラインの処理ステージと、
前記非同期処理パイプラインの状態に応じて、前記処理ステージを電源に選択的に結合するように構成された制御回路と
を備えるシステム。 - 前記非同期処理ステージが、変調/復調(モデム)動作を実行する請求項21に記載のシステム。
- 前記非同期処理ステージが、符号化/復号(CODEC)動作を実行する請求項21に記載のシステム。
- パイプライン化されたデジタル信号プロセッサ(DSP)を更に備え、前記非同期処理パイプラインの少なくとも一部が前記パイプライン化されたDSPによって実行される請求項21に記載のシステム。
- 前記非同期処理パイプラインは、バスを介して非同期データ転送を行う請求項21に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/964,072 US8527797B2 (en) | 2007-12-26 | 2007-12-26 | System and method of leakage control in an asynchronous system |
PCT/US2008/088322 WO2009086462A2 (en) | 2007-12-26 | 2008-12-24 | System and method of leakage control in an asynchronous system |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012240198A Division JP5524312B2 (ja) | 2007-12-26 | 2012-10-31 | 非同期システムにおけるリーク制御のシステム及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011508573A true JP2011508573A (ja) | 2011-03-10 |
Family
ID=40329330
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010540899A Withdrawn JP2011508573A (ja) | 2007-12-26 | 2008-12-24 | 非同期システムにおけるリーク制御のシステム及び方法 |
JP2012240198A Active JP5524312B2 (ja) | 2007-12-26 | 2012-10-31 | 非同期システムにおけるリーク制御のシステム及び方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012240198A Active JP5524312B2 (ja) | 2007-12-26 | 2012-10-31 | 非同期システムにおけるリーク制御のシステム及び方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8527797B2 (ja) |
EP (1) | EP2232707B1 (ja) |
JP (2) | JP2011508573A (ja) |
KR (1) | KR101274630B1 (ja) |
CN (1) | CN101939915B (ja) |
WO (1) | WO2009086462A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016082587A (ja) * | 2014-10-17 | 2016-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品、および電子機器 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8806237B2 (en) * | 2010-03-30 | 2014-08-12 | Hewlett-Packard Development Company, L.P. | Power switch control circuitry isolating or coupling a system power bus of a computer based on a result state of a logical operation |
WO2011137339A2 (en) * | 2010-04-30 | 2011-11-03 | Cornell University | Systems and methods for zero-delay wakeup for power gated asynchronous pipelines |
US8736308B2 (en) * | 2011-07-06 | 2014-05-27 | Advanced Micro Devices, Inc. | Pipeline power gating |
US9229686B2 (en) * | 2012-08-27 | 2016-01-05 | The Regents Of The University Of California | Accuracy configurable adders and methods |
US9520180B1 (en) | 2014-03-11 | 2016-12-13 | Hypres, Inc. | System and method for cryogenic hybrid technology computing and memory |
US10209767B2 (en) * | 2016-02-02 | 2019-02-19 | Apple Inc. | Power management architecture |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09244890A (ja) * | 1996-02-29 | 1997-09-19 | Advanced Risc Mach Ltd | 動的論理パイプライン制御 |
JPH10247394A (ja) * | 1997-03-03 | 1998-09-14 | Nippon Telegr & Teleph Corp <Ntt> | 自己同期型パイプラインデータパス回路および非同期信号制御回路 |
JP2003344506A (ja) * | 2002-05-30 | 2003-12-03 | Sharp Corp | テスト回路を有する自己同期型論理回路および自己同期型論理回路のテスト方法 |
US20050083081A1 (en) * | 2003-10-15 | 2005-04-21 | Jacobson Hans M. | Method and structure for short range leakage control in pipelined circuits |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5121003A (en) * | 1990-10-10 | 1992-06-09 | Hal Computer Systems, Inc. | Zero overhead self-timed iterative logic |
US5710910A (en) * | 1994-09-30 | 1998-01-20 | University Of Washington | Asynchronous self-tuning clock domains and method for transferring data among domains |
KR100300050B1 (ko) * | 1998-09-01 | 2001-09-06 | 김영환 | 비동기센싱차동로직회로 |
US6208171B1 (en) * | 1998-04-20 | 2001-03-27 | Nec Corporation | Semiconductor integrated circuit device with low power consumption and simple manufacturing steps |
US6169422B1 (en) * | 1998-07-20 | 2001-01-02 | Sun Microsystems, Inc. | Apparatus and methods for high throughput self-timed domino circuits |
US7254116B2 (en) * | 2000-04-07 | 2007-08-07 | Broadcom Corporation | Method and apparatus for transceiver noise reduction in a frame-based communications network |
US6829716B2 (en) * | 2000-06-16 | 2004-12-07 | International Business Machines Corporation | Latch structure for interlocked pipelined CMOS (IPCMOS) circuits |
US6420907B1 (en) * | 2000-09-29 | 2002-07-16 | Sun Microsystems, Inc. | Method and apparatus for asynchronously controlling state information within a circuit |
US6848060B2 (en) | 2001-02-27 | 2005-01-25 | International Business Machines Corporation | Synchronous to asynchronous to synchronous interface |
US6784744B2 (en) * | 2001-09-27 | 2004-08-31 | Powerq Technologies, Inc. | Amplifier circuits and methods |
CN100502241C (zh) * | 2001-11-07 | 2009-06-17 | 华为技术有限公司 | 电信号加扰装置 |
TWI230855B (en) * | 2002-01-05 | 2005-04-11 | Via Tech Inc | Transmission line circuit structure saving power consumption and operating method thereof |
JP2003209616A (ja) * | 2002-01-15 | 2003-07-25 | Fujitsu Ltd | 半導体装置および携帯端末装置 |
US7065665B2 (en) * | 2002-10-02 | 2006-06-20 | International Business Machines Corporation | Interlocked synchronous pipeline clock gating |
US7266707B2 (en) | 2004-09-16 | 2007-09-04 | International Business Machines Corporation | Dynamic leakage control circuit |
CN100395732C (zh) * | 2006-03-31 | 2008-06-18 | 清华大学 | 用异步电路提高sram工艺fpga设计安全的系统 |
US7511535B2 (en) * | 2007-02-28 | 2009-03-31 | Agere Systems Inc. | Fine-grained power management of synchronous and asynchronous datapath circuits |
-
2007
- 2007-12-26 US US11/964,072 patent/US8527797B2/en active Active
-
2008
- 2008-12-24 WO PCT/US2008/088322 patent/WO2009086462A2/en active Application Filing
- 2008-12-24 CN CN200880126520.XA patent/CN101939915B/zh active Active
- 2008-12-24 EP EP08868798.3A patent/EP2232707B1/en active Active
- 2008-12-24 JP JP2010540899A patent/JP2011508573A/ja not_active Withdrawn
- 2008-12-24 KR KR1020107016672A patent/KR101274630B1/ko active IP Right Grant
-
2012
- 2012-10-31 JP JP2012240198A patent/JP5524312B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09244890A (ja) * | 1996-02-29 | 1997-09-19 | Advanced Risc Mach Ltd | 動的論理パイプライン制御 |
JPH10247394A (ja) * | 1997-03-03 | 1998-09-14 | Nippon Telegr & Teleph Corp <Ntt> | 自己同期型パイプラインデータパス回路および非同期信号制御回路 |
JP2003344506A (ja) * | 2002-05-30 | 2003-12-03 | Sharp Corp | テスト回路を有する自己同期型論理回路および自己同期型論理回路のテスト方法 |
US20050083081A1 (en) * | 2003-10-15 | 2005-04-21 | Jacobson Hans M. | Method and structure for short range leakage control in pipelined circuits |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016082587A (ja) * | 2014-10-17 | 2016-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品、および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20090172452A1 (en) | 2009-07-02 |
KR101274630B1 (ko) | 2013-06-13 |
KR20100096264A (ko) | 2010-09-01 |
WO2009086462A3 (en) | 2009-08-27 |
CN101939915A (zh) | 2011-01-05 |
WO2009086462A2 (en) | 2009-07-09 |
CN101939915B (zh) | 2016-03-09 |
JP5524312B2 (ja) | 2014-06-18 |
JP2013065317A (ja) | 2013-04-11 |
US8527797B2 (en) | 2013-09-03 |
EP2232707B1 (en) | 2018-02-28 |
EP2232707A2 (en) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5524312B2 (ja) | 非同期システムにおけるリーク制御のシステム及び方法 | |
KR101132484B1 (ko) | 다중-스테이지 데이터 프로세싱 파이프라인에서 명령들을 실행하는 시스템 및 방법 | |
US9235418B2 (en) | Register files for a digital signal processor operating in an interleaved multi-threaded environment | |
US7000140B2 (en) | Data processor and data processing system | |
US20070079161A1 (en) | Power-efficient technique for invoking a co-processor | |
JP2008547137A (ja) | デジタル信号プロセッサにおいて先行ゼロおよび先行1をカウントするシステムおよび方法 | |
MX2007012584A (es) | Archivos de registro no divididos unificados para un procesador de senales digital que opera en un ambiente intercalado de multi-ejecucion. | |
US8688761B2 (en) | Arithmetic logic and shifting device for use in a processor | |
JPH10340128A (ja) | データ処理装置及び移動体通信端末装置 | |
JP2013257891A (ja) | スリープ状態漏れ電流低減に関する回路と方法 | |
CN101258465A (zh) | 控制多线程处理器内的多个程序线程的系统和方法 | |
JP2013500528A (ja) | トランザクション終端装置 | |
JP2002149419A (ja) | 割り込みをクリアするロジック・ユニット及び集積回路 | |
JP2004094945A (ja) | ホストと、ホストよりも大きなレイテンシを有するスレーブデバイス間のインタフェース | |
JP2004199115A (ja) | 半導体集積回路 | |
US20230213960A1 (en) | Paired processing unit architecture for improved microcontroller performance | |
JP4434118B2 (ja) | 電子機器 | |
JP2011023013A (ja) | デジタルシグナルプロセッサにおいて、2の補数演算を実行するシステム及び方法 | |
JP2004180040A (ja) | 携帯端末装置及び信号制御回路 | |
JP2002247146A (ja) | 半導体装置 | |
JP2007305891A (ja) | オーディオ用集積回路および集積回路 | |
JP2007305031A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121204 |