CN101939915B - 异步系统中的泄漏控制的系统和方法 - Google Patents
异步系统中的泄漏控制的系统和方法 Download PDFInfo
- Publication number
- CN101939915B CN101939915B CN200880126520.XA CN200880126520A CN101939915B CN 101939915 B CN101939915 B CN 101939915B CN 200880126520 A CN200880126520 A CN 200880126520A CN 101939915 B CN101939915 B CN 101939915B
- Authority
- CN
- China
- Prior art keywords
- level
- control signal
- pipeline
- asynchronous
- pipeline operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 230000004044 response Effects 0.000 claims abstract description 29
- 230000008569 process Effects 0.000 claims description 48
- 238000012790 confirmation Methods 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 abstract description 4
- 230000009849 deactivation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 239000012190 activator Substances 0.000 description 4
- 230000011218 segmentation Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3871—Asynchronous instruction pipeline, e.g. using handshake signals between stages
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
- Logic Circuits (AREA)
- Advance Control (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明揭示异步管线中的泄漏控制的系统和方法。在一实施例中，在异步电路装置的操作级处从前一级接收信号，且响应于正发送到所述操作级的控制信号而激活与所述操作级相关联的开关以启用到所述操作级的电力。
Description
技术领域
本发明大体上涉及异步系统中的泄漏控制的系统和方法。
背景技术
技术上的进步已产生更小且更强大的个人计算装置。举例来说，当前存在多种便携式个人计算装置，包括无线计算装置，例如，小巧、轻型且易于由用户携带的便携式无线电话、个人数字助理(PDA)和寻呼装置。更具体来说，例如蜂窝式电话和IP电容的便携式无线电话可在无线网络上传递语音和数据包。另外，许多此些无线电话包括并入其中的其它类型的装置。举例来说，无线电话也可包括数字静态相机、数字视频相机、数字记录器和音频文件播放器。而且，此些无线电话可处理可执行的指令，包括软件应用程序，例如，可用以访问因特网的页面浏览器应用程序。因此，这些无线电话可包括显著的计算能力。
此些便携式装置可包括仅间歇地且并非连续地使用的电子组件。然而，电子组件甚至当不有效地在使用中时也消耗电力，例如，归因于晶体管和其它组件的特性的泄漏电流。虽然已提议一些电子组件，其包括开关以通过使用耦合到系统时钟的状态逻辑将组件从正电压源(头开关)或接地(脚开关)去耦来减少电力，但归因于每一组件所需要的动态时钟电力消耗，此些组件具有有限的应用。
发明内容
在特定实施例中，揭示一种系统。所述系统包括第一异步逻辑级和第二异步逻辑级。第二异步逻辑级包括经由开关耦合到电源的端子。开关响应于正从前面的异步逻辑级发送到第二异步逻辑级的控制信号而选择性地激活以启用到第二异步逻辑级的电力。
在另一特定实施例中，揭示一种方法，其包括在异步电路装置的操作级处接收来自前一级的控制信号。所述方法还包括响应于正发送到操作级的控制信号而激活与操作级相关联的开关以启用到操作级的电力。
在另一特定实施例中，揭示一种方法，其包括在异步电路装置的操作级处接收来自后一级的控制信号。所述方法还包括响应于正发送到操作级的控制信号而减活与操作级相关联的开关以减活到操作级的电力。
在另一特定实施例中，揭示一种系统，其包括执行第一管线操作的第一装置。所述系统还包括异步地执行与第一管线操作连续的第二管线操作的第二装置。所述系统进一步包括响应于第一管线操作的状态从电源选择性地去耦第二装置的装置。
在另一特定实施例中，揭示一种系统，其包括异步处理管线的处理级。所述系统还包括控制电路，其经配置以响应于异步处理管线的状态将处理级选择性地耦合到电源。
由所揭示的实施例提供的特定优势为归因于通过以较高程度的粒度将不使用的电路元件断电的较低泄漏电流而引起的减少的电力消耗。可从电源选择性地去耦异步管线的个别级，而不补偿动态时钟电力消耗的增加。
在审阅了整个申请案后，本发明的其它方面、优势和特征将变得显而易见，申请案包括以下部分：附图说明、具体实施方式和权利要求书。
附图说明
图1为异步系统中的泄漏控制的方法的特定说明性实施例的流程图；
图2为控制异步管线中的泄漏的系统的特定说明性实施例的框图；
图3为异步系统中的泄漏控制的方法的第二说明性实施例的流程图；
图4为异步系统中的泄漏控制的方法的第三说明性实施例的流程图；
图5为异步系统中的泄漏控制的方法的第四说明性实施例的流程图；以及
图6为包括控制异步管线中的泄漏的系统的无线通信装置的框图。
具体实施方式
参看图1，描绘一种异步系统中的泄漏控制的方法的特定说明性实施例。在102处，分割管线。管线可为数字系统的处理管线。在说明性实施例中，管线包括可连续执行的至少两个逻辑级。举例来说，管线的前面级的状态可影响管线的后继级的结果。
前进到104，插入电力开关且将分割元件分组到电力开关。分割元件可包括耦合到电力开关的电路装置和逻辑，例如，经由脚开关耦合到系统接地或经由头开关耦合到电源电压的电路装置。
移到106，产生信号交换信号。在特定实施例中，信号交换信号由沿着管线的两个或两个以上控制逻辑电路产生且在两个或两个以上控制逻辑电路之间交换。举例来说，管线的每一级可包括控制逻辑电路，所述控制逻辑电路经配置以产生指示在目前级处的操作完成的到后一级的请求信号。所述控制逻辑电路可进一步经配置以当处理已在后一级处完成时接收来自后一级的确认信号或数据消耗信号。在特定实施例中，独立于用于异步操作的系统时钟信号而产生且交换信号交换信号。
继续到108，产生电力开关控制信号。在特定实施例中，电力开关控制信号可由耦合到管线的每一级的一个或一个以上控制逻辑电路产生。电力开关控制信号可引导将每一管线级选择性地耦合到电源或从电源去耦。因此，在特定实施例中，以逐级方式分割且异步处理处理管线，使得从电源去耦当前不在使用中的级以减少与所述级相关联的泄漏电流。然而，正将数据供应到使用中的级或正等待来自使用中的级的数据的级可保持耦合到电源。
在特定实施例中，可由任一异步系统或装置使用信号交换信号以控制通过多个级的数据流来执行所述方法。举例来说，可在以下各者处执行所述方法：异步总线或总线控制器；管线模/数转换器(A/D)；管线处理器执行单元；数字、音频或图形处理单元；其它管线或连续处理装置，或其任何组合。另外，可以异步方式在交换数据的多个装置或组件处执行所述方法。举例来说，无线收发器、调制解调器、总线和处理器中的每一者可为异步管线的单一级。或者，可通过将收发器、调制解调器、总线和处理器中的一者或一者以上分割为多个管线分割而实现较大的电力节省，管线分割中的每一者可独立地从一个或一个以上电源去耦以减少有效泄漏电流。
在特定实施例中，可改装使用异步处理或数据传递的现有装置和系统以减少泄漏电流，而不引入显著的管线调度控制逻辑或动态时钟电力消耗。现有级间的已在使用中的信号交换信号可用以通过直接将信号交换信号供应到开关元件、通过基于所接收的信号交换信号产生开关控制信号或其任何组合而将个别级选择性地耦合到电源或从电源去耦所述个别级。
参看图2，描绘用以控制异步管线中的泄漏的系统的特定说明性实施例且大体上标示为200。系统200包括三个代表性的连续管线级，包括N-1级202、N级204和N+1级206。将输入信号208提供到第一状态保持器210。N-1级202经配置以在逻辑电路214处接收来自第一状态保持器210的输入信号212。逻辑电路214经配置以将输出信号216提供到第二状态保持器218。N级204经配置以在逻辑电路222处接收来自第二状态保持器218的输入信号220。逻辑电路222经耦合以将输出信号224提供到第三状态保持器226。N+1级206经配置以在逻辑电路230处接收来自第三状态保持器226的输入228，且将输出信号232提供到第四状态保持器234。状态保持器210、218、226和234可包括锁存器、触发器、其它数据存储装置或其任何组合。
在特定实施例中，N-1级202的逻辑电路214经由开关(例如，耦合到接地且在栅极端子处接收输入250的脚开关252)选择性地耦合到电源。类似地，N级204的逻辑电路222经由开关254耦合到电源，且N+1级206的逻辑电路230经由开关256耦合到电源。
第一控制逻辑电路260耦合到第一状态保持器210，第二控制逻辑电路270耦合到第二状态保持器218，第三控制逻辑电路280耦合到第三状态保持器226，且第四控制逻辑电路290耦合到第四状态保持器234。控制逻辑电路260、270、280和290中的每一者经配置以产生、发送以及接收信号交换信号以控制管线级202、204和206的异步处理。在特定实施例中，每一控制逻辑电路260、270、280和290适于将请求(REQ)信号提供到后一控制逻辑电路以及将确认(ACK)信号提供到前一控制逻辑电路。此外，在特定实施例中，每一控制逻辑电路260、270、280和290适于接收来自前一控制逻辑电路的请求(REQ)信号以及接收来自后一控制逻辑电路的确认(ACK)信号。在特定实施例中，级202、204和206中的每一者可作为异步处理管线的异步逻辑级而操作。
开关252、254和256中的每一者经耦合以接收指示处理管线的状态(包括前一级的状态、当前级的状态或后一级的状态或其任何组合)的控制信号。举例来说，将第二控制开关254说明为晶体管，其适于响应于在晶体管的栅极端子处从第一控制逻辑电路260接收的REQ信号262且进一步响应于在主体或整体端子处从第三控制逻辑电路280接收的ACK信号284而将N级204的逻辑电路222选择性地耦合到接地或从接地去耦N级204的逻辑电路222。因此，视前一级(例如，N-1级202)的状态、后一级(例如，N+1级206)的状态和当前级(例如，N级204)的状态而定，可将每一级的逻辑电路耦合到接地以启用处理或当处理完成时从接地去耦。此外，当不可从前一级得到数据时，当不需要将数据提供到后一级时，或其任何组合，可从接地去耦每一级的逻辑电路。
在特定实施例中，系统200的说明性操作开始于当在第一状态保持器210处接收到输入信号208且经由一个或一个以上锁存器或触发器而保持时，经由相应开关252、254和256从接地去耦逻辑电路214、222和230中的每一者(例如，每一信号262、272和282为“0”，且每一信号274、284和294为“0”)。来自N-2级(即，在N-1级202前面)(未展示)的信号交换信号可指示有效数据存储在第一状态保持器210处以用于在N-1级202处消耗。在特定实施例中，信号交换信号为“1”信号，其激活开关252，从而在耦合到逻辑电路214的端子与耦合到接地的端子之间创建电路径，且将N-1级202的逻辑电路214通电。
当在N-1级202的逻辑电路214处的处理完成时，将REQ信号262(例如，“1”)发送到第二控制逻辑电路270，且将逻辑电路214的输出存储在第二状态保持器218处。此外，还将REQ信号262发送到开关254，从而将N级204的逻辑电路222通电。
当在N级204的逻辑电路222处的处理完成时，将REQ信号272发送到第三控制逻辑电路280，且将逻辑电路222的输出存储在第三状态保持器226处。还将REQ信号272发送到开关256，以及将ACK信号274(例如，“1”)发送到第一控制电路260。REQ信号272激活开关256，从而将N+1级206的逻辑电路230通电。ACK信号274减活开关252，从而将N-1级202的逻辑电路214断电。
当在N+1级206的逻辑电路230处的处理完成时，将REQ信号282发送到第四控制逻辑电路290，且将逻辑电路230的输出存储在第四状态保持器234处。将ACK信号284发送到第二控制电路270。ACK信号284减活开关254，从而将N级204的逻辑电路222断电。
当不再需要存储在第四状态保持器234处的数据时，例如，当后一N+2级(未展示)已完成操作时，第四控制逻辑电路290将ACK信号294发送到第三控制电路280。ACK信号294减活开关256，从而将N+1级206的逻辑电路230断电。
因此，当由前一级提供有效输入数据时，可依次将每一逻辑电路通电，以及当后一级已完成输出数据的处理时，可依次将每一逻辑电路断电。在特定实施例中，每一级保持断电，直到后一级已完成处理为止。举例来说，开关254可由REQ信号262接通，以及由ACK信号284断开。当ACK信号284继续时，即使接收到另一REQ信号262，开关254仍将保持断开。结果，每一级可保持断电，直到前一级以及后一级都处于就绪条件下为止。
在另一实施例中，系统200可包括第一异步逻辑级(例如，N-1级202)以及包括经由开关耦合到电源的端子的第二异步逻辑级，(例如，N级204)。响应于正从前面的异步逻辑级发送到第二异步逻辑级的控制信号而选择性地激活开关以启用到第二异步逻辑级的电力。如图2中所说明，前面的异步逻辑级包括第一异步逻辑级(N-1级202)。在另一实施例中，前面的异步逻辑级包括除第一异步逻辑级之外的装置。举例来说，前面的逻辑电路可包括除提供控制信号以选择性地将N级204通电或断电的N-1级202之外的总线、调制解调器或电路装置(未展示)。
参看图3，描绘异步系统中的泄漏控制的方法的第二说明性实施例。在302处，在异步电路装置的操作级处从前一级接收控制信号。操作级可包括锁存器装置、触发器装置、逻辑装置或其任何组合。在说明性实施例中，可在控制逻辑电路处接收控制信号，例如，如在图2中所说明，在第二控制逻辑电路270处接收的请求信号262。
在特定实施例中，控制信号包括请求信号、数据有效性信号或其任何组合。举例来说，控制信号可响应于指示在前一级处的数据操作的完成的数据有效条件。在说明性实施例中，异步电路装置包括具有多级管线的处理器，且前一级和操作级为多级管线的连续级。
移到304，响应于正发送到操作级的控制信号而激活与操作级相关联的开关以启用到操作级的电力。所述开关可包括一个或一个以上晶体管。在特定实施例中，开关为头开关或脚开关。
除了接收请求信号外，在特定实施例中，也可在激活开关前接收来自异步电路装置的后一级的确认信号。确认信号可响应于在后一级处的数据操作的完成。方法终止于306。
参看图4，描绘异步系统中的泄漏控制的方法的第三说明性实施例。所述方法包括在402处在异步电路装置的操作级处接收来自后一级的控制信号。在特定实施例中，控制信号包含确认信号、数据消耗信号或其任何组合。在说明性实施例中，可在控制逻辑电路处接收控制信号，例如，如在图2中所说明，在第二控制逻辑电路270处接收的确认信号284。
继续到404，响应于正发送到操作级的控制信号而减活与操作级相关联的开关以减活到操作级的电力。方法终止于406。
参看图5，描绘异步系统中的泄漏控制的方法的第四说明性实施例。所述方法包括在502处相对于电流操作级确定在前一级(级N-1)处的处理是否完成。在特定实施例中，所述确定响应于与前一级相关联的数据有效性或其它信号交换信号。在说明性实施例中，可在异步数据处理管线(例如，图2中所说明的系统200)的控制器处执行所述方法。
当前一级处的处理完成时，方法前进到504，其中作出后一级(级N+1)是否准备接收数据的确定。在特定实施例中，所述确定响应于来自后一级的确认信号或数据消耗信号。当确定后一级准备接收来自当前操作级的数据时，所述方法继续进行到506，其中当前操作级(级N)经历通电过程。在特定实施例中，通电包括激活头开关或脚开关。通电的起始可响应于响应于信号交换信号而产生的开关激活信号、直接响应于信号交换信号(例如，经由在如图2中所说明的栅极端子和整体端子处接收信号交换信号的晶体管)或其任何组合。
继续到508，在特定实施例中，使用前一级的输出执行当前级操作。在另一实施例中，异步系统的至少一部分可无状态，使得当前操作级在不接收来自前一级的数据的情况下执行操作。在又一实施例中，当前操作级可接收来自多个先前级的状态信息(例如，输出)，在所述情况下，当前操作级可保持断电，直到可从多个先前级得到状态信息为止。移到510，作出当前操作级处的处理是否完成的确定。
当当前操作级处的处理完成时，所述方法前进到512，其中锁存当前操作级的输出以供后一级使用。在特定实施例中，经锁存的输出可由多个后续级使用，例如，当出现处理分支时。在替代实施例中，异步系统的至少一部分可无状态，使得没有状态信息被锁存以供后一级使用。
继续进行到514，将指示当前操作级处的操作完成的确认信号(ACK)发送到前一级。在特定实施例中，确认信号包括数据消耗信号。继续进行到516，作出是否已从后一级接收到确认信号(ACK)的确定。当确定已从后一级接收到确认信号时(指示后一级不再需要来自当前操作级的输出数据或状态信息)，在518处，使当前操作级断电。方法接着返回到502。
图6为包括用以控制异步管线中的泄漏的系统的通信装置600(例如，无线装置)的说明性实施例的框图。装置600包括耦合到级电力控制电路662的一个或一个以上异步处理管线级660。级电力控制电路662经配置以响应于异步管线的状态将一个或一个以上异步处理管线级660选择性地耦合到电源。在特定实施例中，异步处理管线级660和级电力控制电路662操作而以如关于图1到图5所描述的方式将不活动的管线级断电。在特定实施例中，异步处理管线级660和级电力控制电路662耦合到处理器(例如，数字信号处理器(DSP)610)或集成到处理器内。在说明性实施例中，DSP610为管线DSP。
图6指示DSP610包括耦合到总线652的总线控制器650。在特定实施例中，经由总线652异步传递数据。图6还展示耦合到总线652以及显示器628的显示器控制器626。编码器/解码器(CODEC)634也可耦合到总线652。扬声器636和麦克风638可耦合到CODEC634。
图6还指示无线控制器和/或调制解调器640可耦合到无线天线642以及总线652。在特定实施例中，输入装置630和电源644耦合到芯片上系统622。此外，在特定实施例中，如图6中所说明，显示器628、输入装置630、扬声器636、麦克风638、无线天线642以及电源644在芯片上系统622的外部。然而，每一者可耦合到芯片上系统622的组件，例如，接口或控制器。
虽然将异步处理管线级660和级电力控制电路662描绘为耦合到DSP610或集成在DSP610内，但通信装置600的其它组件可作为异步处理管线级660而操作，或可包括异步处理管线级660。举例来说，涉及无线语音通信的异步管线可包括麦克风638、CODEC634、总线652、总线控制器650、DSP610、无线控制器和/或调制解调器640或其任何组合的全部或部分。
结合以上描述的系统和方法，系统可包括用以执行第一管线操作的第一装置以及用以异步地执行与第一管线操作连续的第二管线操作的第二装置。举例来说，第一装置可包括结合图2的级202、204或206而描述的逻辑电路、锁存器和触发器，或通信装置的一个或一个以上组件(例如，图6的通信装置600的麦克风638、CODEC634、总线652、总线控制器650、DSP610、无线控制器和/或调制解调器640、存储器632、显示器控制器626和显示器628)，或其任何组合。类似地，第二装置可包括结合图2的级202、204或206而描述的逻辑电路、锁存器和触发器，或通信装置的一个或一个以上组件(例如，图6的通信装置600的麦克风638、CODEC634、总线652、总线控制器650、DSP610、无线控制器和/或调制解调器640、存储器632、显示器控制器626和显示器628)，或其任何组合。所述系统还可包括用以响应于第一管线操作的状态而选择性地从电源去耦第二装置的装置，例如，如在图1到图6中描绘且如上文所描述的一个或一个以上开关、晶体管、控制逻辑电路、级电力控制电路或其任何组合。
技术人员将进一步了解，可将结合本文中所揭示的实施例而描述的各种说明性逻辑块、配置、模块、电路和算法步骤实施为电子硬件、计算机软件或两者的组合。为了清晰地说明硬件与软件的此互换性，上文已大体上就其功能性而描述了各种说明性组件、块、配置、模块、电路和步骤。将此功能性实施为硬件还是软件取决于特定应用和强加在整个系统上的设计约束。熟练的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但不应将此些实施决策解释为导致脱离本发明的范围。
可直接以硬件、以由处理器执行的软件模块或以两者的组合实施结合本文中所揭示的实施例而描述的方法或算法的步骤。软件模块可驻留于RAM存储器、快闪存储器、ROM存储器、PROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸磁盘、CD-ROM或此项技术中已知的任一其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信号以及将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体。处理器和存储媒体可驻留于ASIC中。ASIC可驻留于计算装置或用户终端中。在替代方案中，处理器和存储媒体可作为离散组件而驻留于计算装置或用户终端中。
提供对所揭示的实施例的先前描述以使所属领域的任何技术人员能够制造或使用所揭示的实施例。所属领域的技术人员将容易明白对这些实施例的各种修改，且在不脱离本发明的精神或范围的情况下，本文中所界定的一般原理可应用于其它实施例。因此，不希望将本发明限于本文中展示的实施例，而将赋予其与由所附权利要求书界定的原理和新颖特征一致的可能的最广泛范围。
Claims (23)
1.一种异步系统中的泄漏控制的方法，其包含：
在异步电路装置的操作级处接收来自前一级的第一控制信号；
在所述异步电路装置的所述操作级处接收来自后一级的第二控制信号；
响应于在所述操作级处接收到的所述第一控制信号而激活与所述操作级相关联的开关以将所述操作级从断电状态转换到通电状态；以及
响应于在所述操作级处正接收到的所述第二控制信号而使与所述操作级相关联的所述开关断开以将所述操作级从所述通电状态转换到所述断电状态，
其中所述开关包含晶体管，其中所述第二控制信号被提供到所述晶体管的整体端子，且其中所述第一控制信号被提供到所述晶体管的栅极。
2.根据权利要求1所述的方法，其中所述第一控制信号包含请求信号。
3.根据权利要求1所述的方法，其中所述第一控制信号包含数据有效性信号。
4.根据权利要求1所述的方法，其中所述操作级包括锁存器装置、触发器装置、逻辑装置或其任何组合。
5.根据权利要求1所述的方法，其中所述开关为头开关或脚开关。
6.根据权利要求1所述的方法，其中所述第一控制信号响应于指示所述前一级处的数据操作的完成的数据有效条件。
7.根据权利要求6所述的方法，其中所述第二控制信号指示所述后一级接收来自所述操作级的数据的就绪条件。
8.根据权利要求1所述的方法，其进一步包含：
响应于在所述操作级处接收到来自所述后一级的第三控制信号而使所述开关断开以断开到所述操作级的电力。
9.根据权利要求1所述的方法，其中所述异步电路装置包括具有多级管线的处理器，且其中所述前一级和所述操作级是所述多级管线的连续级。
10.根据权利要求8所述的方法，其中所述第三控制信号包含确认信号。
11.根据权利要求8所述的方法，其中所述第三控制信号包含数据消耗信号。
12.一种异步系统中的泄漏控制的系统，其包含：
第一异步逻辑级；
第二异步逻辑级，其包括经由开关耦合到电源或地的端子；以及
后一级；
其中所述开关包含晶体管，所述晶体管的栅极被耦合以接收来自前一个异步逻辑级的第一控制信号，且所述晶体管的整体端子被耦合以接收来自所述后一级的第二控制信号或第三控制信号，其中响应于所述第一控制信号而经由所述晶体管激活所述开关以使所述第二异步逻辑级通电，且其中响应于所述第二控制信号或所述第三控制信号而经由所述晶体管使所述开关断开以使所述第二异步逻辑级断电。
13.根据权利要求12所述的系统，其中所述前一个异步逻辑级包含所述第一异步逻辑级。
14.根据权利要求12所述的系统，其中所述前一个异步逻辑级包含除所述第一异步逻辑级之外的装置。
15.一种异步系统中的泄漏控制的系统，其包含：
用以执行第一管线操作的装置；
用以异步地执行与所述第一管线操作连续的第二管线操作的装置；
用以异步地执行与所述第二管线操作连续的第三管线操作的装置；以及
用以响应于从所述用以执行所述第一管线操作的装置接收到的第一控制信号和从所述用以异步地执行与所述第二管线操作连续的所述第三管线操作的装置接收到的第二控制信号而将所述用以异步地执行与所述第一管线操作连续的所述第二管线操作的装置选择性地耦合到电源或从电源选择性地去耦所述用以异步地执行与所述第一管线操作连续的所述第二管线操作的装置的装置，
其中所述用以将所述用以异步地执行与所述第一管线操作连续的所述第二管线操作的装置选择性地耦合到所述电源或从所述电源选择性地去耦所述用以异步地执行与所述第一管线操作连续的所述第二管线操作的装置的装置包含晶体管，其中所述第二控制信号被提供到所述晶体管的整体端子，且其中所述第一控制信号被提供到所述晶体管的栅极。
16.根据权利要求15所述的系统，其进一步包含用以保存所述第一管线操作的状态以供所述第二管线操作使用的装置。
17.根据权利要求15所述的系统，其中所述用以将所述用以异步地执行与所述第一管线操作连续的所述第二管线操作的装置选择性地耦合到电源或从电源选择性地去耦所述用以异步地执行与所述第一管线操作连续的所述第二管线操作的装置的装置耦合到所述电源，且进一步耦合到所述用以异步地执行与所述第一管线操作连续的所述第二管线操作的装置的至少一个电路；且其中所述用以将所述用以异步地执行与所述第一管线操作连续的所述第二管线操作的装置选择性地耦合到电源或从电源选择性地去耦所述用以异步地执行与所述第一管线操作连续的所述第二管线操作的装置的装置耦合到第一控制电路，所述第一控制电路经配置以当所述第一管线操作正处理时从所述电源去耦所述至少一个电路。
18.根据权利要求17所述的系统，其进一步包含：
第二控制电路，其耦合到所述用以异步地执行与所述第二管线操作连续的所述第三管线操作的装置且经配置以当所述第三管线操作完成时将确认信号作为所述第二控制信号发送到所述第一控制电路；
其中所述第一控制电路进一步经配置以响应于所述确认信号和所述第一管线操作的状态而从所述电源去耦所述至少一个电路。
19.一种异步系统中的泄漏控制的系统，其包含：
异步处理管线的第一处理级；
所述异步处理管线的第二处理级，其中所述第二处理级与所述第一处理级连续；以及
控制电路，其经配置以响应于从前一个处理级接收到的第一控制信号和从所述第二处理级接收到的第二控制信号而将所述第一处理级选择性地耦合到电源，且进一步经配置以响应于从所述第二处理级接收到的第三控制信号而从所述电源选择性地去耦所述第一处理级，
其中所述控制电路包含晶体管，其中所述第二控制信号被提供到所述晶体管的整体端子，且其中所述第一控制信号被提供到所述晶体管的栅极。
20.根据权利要求19所述的系统，其中所述第一处理级执行调制/解调操作。
21.根据权利要求19所述的系统，其中所述第一处理级执行编码/解码(CODEC)操作。
22.根据权利要求19所述的系统，其进一步包含管线数字信号处理器(DSP)，其中所述异步处理管线的至少一部分由所述管线数字信号处理器(DSP)执行。
23.根据权利要求19所述的系统，其中所述异步处理管线包括经由总线的异步数据传递。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/964,072 US8527797B2 (en) | 2007-12-26 | 2007-12-26 | System and method of leakage control in an asynchronous system |
| US11/964,072 | 2007-12-26 | ||
| PCT/US2008/088322 WO2009086462A2 (en) | 2007-12-26 | 2008-12-24 | System and method of leakage control in an asynchronous system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101939915A CN101939915A (zh) | 2011-01-05 |
| CN101939915B true CN101939915B (zh) | 2016-03-09 |
Family
ID=40329330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880126520.XA Active CN101939915B (zh) | 2007-12-26 | 2008-12-24 | 异步系统中的泄漏控制的系统和方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8527797B2 (zh) |
| EP (1) | EP2232707B1 (zh) |
| JP (2) | JP2011508573A (zh) |
| KR (1) | KR101274630B1 (zh) |
| CN (1) | CN101939915B (zh) |
| WO (1) | WO2009086462A2 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011123097A1 (en) * | 2010-03-30 | 2011-10-06 | Hewlett-Packard Development Company, L.P. | Power switch control circuitry |
| WO2011137339A2 (en) * | 2010-04-30 | 2011-11-03 | Cornell University | Systems and methods for zero-delay wakeup for power gated asynchronous pipelines |
| US8736308B2 (en) * | 2011-07-06 | 2014-05-27 | Advanced Micro Devices, Inc. | Pipeline power gating |
| US9229686B2 (en) * | 2012-08-27 | 2016-01-05 | The Regents Of The University Of California | Accuracy configurable adders and methods |
| US9520180B1 (en) | 2014-03-11 | 2016-12-13 | Hypres, Inc. | System and method for cryogenic hybrid technology computing and memory |
| JP6645793B2 (ja) * | 2014-10-17 | 2020-02-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10209767B2 (en) * | 2016-02-02 | 2019-02-19 | Apple Inc. | Power management architecture |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1417946A (zh) * | 2001-11-07 | 2003-05-14 | 华为技术有限公司 | 电信号加扰装置 |
| US7065665B2 (en) * | 2002-10-02 | 2006-06-20 | International Business Machines Corporation | Interlocked synchronous pipeline clock gating |
| CN1858722A (zh) * | 2006-03-31 | 2006-11-08 | 清华大学 | 用异步电路提高sram工艺fpga设计安全的系统 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5121003A (en) * | 1990-10-10 | 1992-06-09 | Hal Computer Systems, Inc. | Zero overhead self-timed iterative logic |
| US5710910A (en) | 1994-09-30 | 1998-01-20 | University Of Washington | Asynchronous self-tuning clock domains and method for transferring data among domains |
| GB2310738B (en) | 1996-02-29 | 2000-02-16 | Advanced Risc Mach Ltd | Dynamic logic pipeline control |
| KR100300050B1 (ko) * | 1998-09-01 | 2001-09-06 | 김영환 | 비동기센싱차동로직회로 |
| JP3856892B2 (ja) | 1997-03-03 | 2006-12-13 | 日本電信電話株式会社 | 自己同期型パイプラインデータパス回路および非同期信号制御回路 |
| US6208171B1 (en) * | 1998-04-20 | 2001-03-27 | Nec Corporation | Semiconductor integrated circuit device with low power consumption and simple manufacturing steps |
| US6169422B1 (en) * | 1998-07-20 | 2001-01-02 | Sun Microsystems, Inc. | Apparatus and methods for high throughput self-timed domino circuits |
| US7054279B2 (en) | 2000-04-07 | 2006-05-30 | Broadcom Corporation | Method and apparatus for optimizing signal transformation in a frame-based communications network |
| US6829716B2 (en) * | 2000-06-16 | 2004-12-07 | International Business Machines Corporation | Latch structure for interlocked pipelined CMOS (IPCMOS) circuits |
| US6420907B1 (en) | 2000-09-29 | 2002-07-16 | Sun Microsystems, Inc. | Method and apparatus for asynchronously controlling state information within a circuit |
| US6848060B2 (en) | 2001-02-27 | 2005-01-25 | International Business Machines Corporation | Synchronous to asynchronous to synchronous interface |
| US6784744B2 (en) * | 2001-09-27 | 2004-08-31 | Powerq Technologies, Inc. | Amplifier circuits and methods |
| TWI230855B (en) * | 2002-01-05 | 2005-04-11 | Via Tech Inc | Transmission line circuit structure saving power consumption and operating method thereof |
| JP2003209616A (ja) * | 2002-01-15 | 2003-07-25 | Fujitsu Ltd | 半導体装置および携帯端末装置 |
| JP3860075B2 (ja) | 2002-05-30 | 2006-12-20 | シャープ株式会社 | テスト回路を有する自己同期型論理回路および自己同期型論理回路のテスト方法 |
| US6946869B2 (en) * | 2003-10-15 | 2005-09-20 | International Business Machines Corporation | Method and structure for short range leakage control in pipelined circuits |
| US7266707B2 (en) | 2004-09-16 | 2007-09-04 | International Business Machines Corporation | Dynamic leakage control circuit |
| US7511535B2 (en) * | 2007-02-28 | 2009-03-31 | Agere Systems Inc. | Fine-grained power management of synchronous and asynchronous datapath circuits |
-
2007
- 2007-12-26 US US11/964,072 patent/US8527797B2/en active Active
-
2008
- 2008-12-24 WO PCT/US2008/088322 patent/WO2009086462A2/en active Application Filing
- 2008-12-24 KR KR1020107016672A patent/KR101274630B1/ko active IP Right Grant
- 2008-12-24 JP JP2010540899A patent/JP2011508573A/ja not_active Withdrawn
- 2008-12-24 CN CN200880126520.XA patent/CN101939915B/zh active Active
- 2008-12-24 EP EP08868798.3A patent/EP2232707B1/en active Active
-
2012
- 2012-10-31 JP JP2012240198A patent/JP5524312B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1417946A (zh) * | 2001-11-07 | 2003-05-14 | 华为技术有限公司 | 电信号加扰装置 |
| US7065665B2 (en) * | 2002-10-02 | 2006-06-20 | International Business Machines Corporation | Interlocked synchronous pipeline clock gating |
| CN1858722A (zh) * | 2006-03-31 | 2006-11-08 | 清华大学 | 用异步电路提高sram工艺fpga设计安全的系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090172452A1 (en) | 2009-07-02 |
| CN101939915A (zh) | 2011-01-05 |
| EP2232707A2 (en) | 2010-09-29 |
| US8527797B2 (en) | 2013-09-03 |
| JP5524312B2 (ja) | 2014-06-18 |
| WO2009086462A2 (en) | 2009-07-09 |
| WO2009086462A3 (en) | 2009-08-27 |
| KR101274630B1 (ko) | 2013-06-13 |
| JP2013065317A (ja) | 2013-04-11 |
| KR20100096264A (ko) | 2010-09-01 |
| JP2011508573A (ja) | 2011-03-10 |
| EP2232707B1 (en) | 2018-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101939915B (zh) | 异步系统中的泄漏控制的系统和方法 | |
| CN101501634B (zh) | 使用标量/向量指令处理数据的系统和方法 | |
| TWI383682B (zh) | 用以有效地編碼及解碼視訊資料之方法、裝置及系統 | |
| WO2020140766A1 (zh) | 包括乘累加模块的芯片、控制方法、电子设备及存储介质 | |
| US7000140B2 (en) | Data processor and data processing system | |
| CN101821712B (zh) | 在多级数据处理管线中执行指令的系统和方法 | |
| CN102591619B (zh) | 用于处理器中的算术逻辑和移位装置 | |
| CN1322785C (zh) | 移动数据终端及其通信方法 | |
| JP5146046B2 (ja) | 情報処理装置および情報処理装置の制御方法 | |
| CN101258465B (zh) | 控制多线程处理器内的多个程序线程的系统和方法 | |
| JP2007220026A (ja) | タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置 | |
| KR100955555B1 (ko) | 디지털 신호 프로세서에서 ２의 보수 연산들을 수행하는시스템 및 방법 | |
| CN114968867B (zh) | 一种复用音频总线的设备及方法 | |
| US7647067B2 (en) | Information processing apparatus and a cellular phone | |
| CN111583927A (zh) | 多通道i2s语音唤醒低功耗电路数据处理方法及装置 | |
| CN105320107A (zh) | 一种hkc单设备控制多台显示设备的方法和系统 | |
| US20040001510A1 (en) | Method and system for processing communications data | |
| CN107209533B (zh) | 具有广泛操作电压范围的时钟分配方案 | |
| CN104853416A (zh) | 一种非连续通信方法、相关设备以及系统 | |
| JP2008118584A (ja) | デジタル無線機 | |
| CN117971030A (zh) | 一种可提升穿戴设备操作系统显示性能的方法及系统 | |
| JP2000148278A (ja) | 通信機能付きデータ処理装置、および、通信機能付きデータ処理装置のクロック制御方法 | |
| KR20070074689A (ko) | 이동통신단말기의 백라이트 유닛 제어방법 | |
| JP2008236357A (ja) | 無線通信装置と制御方法 | |
| Gatherer et al. | The History of DSP Based Architectures in Second Generation Cellular Handsets |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |