JP2000148278A - 通信機能付きデータ処理装置、および、通信機能付きデータ処理装置のクロック制御方法 - Google Patents
通信機能付きデータ処理装置、および、通信機能付きデータ処理装置のクロック制御方法Info
- Publication number
- JP2000148278A JP2000148278A JP10319646A JP31964698A JP2000148278A JP 2000148278 A JP2000148278 A JP 2000148278A JP 10319646 A JP10319646 A JP 10319646A JP 31964698 A JP31964698 A JP 31964698A JP 2000148278 A JP2000148278 A JP 2000148278A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- cpu
- speed
- clock
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Executing Machine-Instructions (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 通信時におけるＣＰＵの消費電力量を抑制可
能とした通信機能付きデータ処理装置を実現する。 【解決手段】 通信時には通信速度を決定し、ＣＰ
Ｕクロック変更器１０１により、得られた通信速度をも
とにＣＰＵ１０３の動作クロックを変更する。このこと
により、通信時におけるＣＰＵの消費電力量を下げるこ
とができる。
能とした通信機能付きデータ処理装置を実現する。 【解決手段】 通信時には通信速度を決定し、ＣＰ
Ｕクロック変更器１０１により、得られた通信速度をも
とにＣＰＵ１０３の動作クロックを変更する。このこと
により、通信時におけるＣＰＵの消費電力量を下げるこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は、蓄電池駆動可能な
通信機能付きデータ処理装置、および、その通信機能付
きデータ処理装置のクロック制御方法に関するものであ
る。
通信機能付きデータ処理装置、および、その通信機能付
きデータ処理装置のクロック制御方法に関するものであ
る。
【０００２】
【従来の技術】バッテリ駆動の可能な計算機において
は、バッテリの駆動時間を長時間化するために、内蔵Ｃ
ＰＵを駆動させなくても良い場合には、そのＣＰＵへ供
給するクロックを停止するなどの工夫が行われている。
は、バッテリの駆動時間を長時間化するために、内蔵Ｃ
ＰＵを駆動させなくても良い場合には、そのＣＰＵへ供
給するクロックを停止するなどの工夫が行われている。
【０００３】一方、通信機能を持つバッテリ駆動の可能
な計算機においては、通信中のデータの送受信は常に行
われるので、通信中であってもＣＰＵは通常状態で稼働
している。
な計算機においては、通信中のデータの送受信は常に行
われるので、通信中であってもＣＰＵは通常状態で稼働
している。
【０００４】
【発明が解決しようとする課題】しかし、通信機能を持
つバッテリ駆動の可能な計算機において、その通信速度
がＣＰＵのクロック周波数に比べて充分に遅い場合（換
言すると、通信速度に比べて、ＣＰＵの処理能力が過剰
に大きな場合）には、ＣＰＵは行うべき処理が無いのに
通常状態で稼働する不要な時間が存在するため、バッテ
リを無駄に消費してしまうという問題点があった。
つバッテリ駆動の可能な計算機において、その通信速度
がＣＰＵのクロック周波数に比べて充分に遅い場合（換
言すると、通信速度に比べて、ＣＰＵの処理能力が過剰
に大きな場合）には、ＣＰＵは行うべき処理が無いのに
通常状態で稼働する不要な時間が存在するため、バッテ
リを無駄に消費してしまうという問題点があった。
【０００５】よって本発明の目的は、上述の点に鑑み、
通信時におけるＣＰＵの消費電力量を抑制可能とした通
信機能付きデータ処理装置、および、通信機能付きデー
タ処理装置のクロック制御方法を提供することにある。
通信時におけるＣＰＵの消費電力量を抑制可能とした通
信機能付きデータ処理装置、および、通信機能付きデー
タ処理装置のクロック制御方法を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第１の形態は、蓄電池駆動可能な通信機
能付きデータ処理装置において、通信時におけるデータ
の通信速度を決定する通信速度決定手段と、前記通信速
度決定手段からの出力情報に応答して、当該データ処理
装置に搭載されているＣＰＵの動作クロック周波数を変
更するクロック制御手段とを具備したものである。ここ
で、前記通信速度決定手段からの出力情報が、前記ＣＰ
Ｕの処理速度と比べて十分に遅いことを表しているとき
には、前記クロック制御手段は前記ＣＰＵの動作クロッ
ク周波数を下げるよう制御するのが好適である。
めに、本発明の第１の形態は、蓄電池駆動可能な通信機
能付きデータ処理装置において、通信時におけるデータ
の通信速度を決定する通信速度決定手段と、前記通信速
度決定手段からの出力情報に応答して、当該データ処理
装置に搭載されているＣＰＵの動作クロック周波数を変
更するクロック制御手段とを具備したものである。ここ
で、前記通信速度決定手段からの出力情報が、前記ＣＰ
Ｕの処理速度と比べて十分に遅いことを表しているとき
には、前記クロック制御手段は前記ＣＰＵの動作クロッ
ク周波数を下げるよう制御するのが好適である。
【０００７】本発明の第２の形態は、蓄電池駆動可能な
通信機能付きデータ処理装置を作動させるにあたり、通
信時におけるデータの通信速度を決定する通信速度決定
ステップと、前記通信速度決定ステップにおける出力情
報に応答して、当該データ処理装置に搭載されているＣ
ＰＵの動作クロック周波数を変更するクロック制御ステ
ップとを具備した、通信機能付きデータ処理装置のクロ
ック制御方法である。ここで、前記通信速度決定ステッ
プからの出力情報が、前記ＣＰＵの処理速度と比べて十
分に遅いことを表しているときには、前記クロック制御
ステップは前記ＣＰＵの動作クロック周波数を下げるよ
う制御するのが好適である。
通信機能付きデータ処理装置を作動させるにあたり、通
信時におけるデータの通信速度を決定する通信速度決定
ステップと、前記通信速度決定ステップにおける出力情
報に応答して、当該データ処理装置に搭載されているＣ
ＰＵの動作クロック周波数を変更するクロック制御ステ
ップとを具備した、通信機能付きデータ処理装置のクロ
ック制御方法である。ここで、前記通信速度決定ステッ
プからの出力情報が、前記ＣＰＵの処理速度と比べて十
分に遅いことを表しているときには、前記クロック制御
ステップは前記ＣＰＵの動作クロック周波数を下げるよ
う制御するのが好適である。
【０００８】本発明の第３の形態は、蓄電池駆動可能な
通信機能付きデータ処理装置を作動させるにあたり、通
信時におけるデータの通信速度を決定する通信速度決定
ステップと、前記通信速度決定ステップにおける出力情
報に応答して、当該データ処理装置に搭載されているＣ
ＰＵの動作クロック周波数を変更するクロック制御ステ
ップとを、読み出し可能なプログラムの形態で記憶した
記憶媒体である。ここで、前記通信速度決定ステップに
おける出力情報が、前記ＣＰＵの処理速度と比べて十分
に遅いことを表しているときには、前記クロック制御ス
テップは前記ＣＰＵの動作クロック周波数を下げるよう
なプログラムとするのが好適である。
通信機能付きデータ処理装置を作動させるにあたり、通
信時におけるデータの通信速度を決定する通信速度決定
ステップと、前記通信速度決定ステップにおける出力情
報に応答して、当該データ処理装置に搭載されているＣ
ＰＵの動作クロック周波数を変更するクロック制御ステ
ップとを、読み出し可能なプログラムの形態で記憶した
記憶媒体である。ここで、前記通信速度決定ステップに
おける出力情報が、前記ＣＰＵの処理速度と比べて十分
に遅いことを表しているときには、前記クロック制御ス
テップは前記ＣＰＵの動作クロック周波数を下げるよう
なプログラムとするのが好適である。
【０００９】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態の一例を詳述する。
実施の形態の一例を詳述する。
【００１０】図１は、本発明を適用した通信機能付き計
算機の電気的構成を示すブロック図である。また、本計
算機の概観図は図６に示してある。
算機の電気的構成を示すブロック図である。また、本計
算機の概観図は図６に示してある。
【００１１】図１において、１０２は、ＣＰＵに動作ク
ロックを与えるＣＰＵクロック生成器である。１０１
は、ＣＰＵクロック生成機１０１の生成するクロック周
波数を変更するＣＰＵクロック変更器である。１０３
は、ＣＰＵである。１０５は、ＣＰＵが動作するための
プログラム（図２，図３，図４，図５に示す）やデータ
を格納してあるＲＯＭである。１０６は、ＣＰＵが一時
的なデータを格納しておくためのＲＡＭである。１０８
は、ディスプレイ（表示装置）である。１０７は、ディ
スプレイ（表示装置）１０８を駆動するためのディスプ
レイ駆動装置である。１０４は、外部の機器と通信を行
うための通信装置である。１０９は、計算機にデータを
入力するための入力装置であって、本実施の形態ではペ
ン入力型のデジタイザ（図６参照）を用いている。１１
０は、ＣＰＵがＣＰＵクロック変更機１０１、ＲＯＭ１
０５、ＲＡＭ１０６、ディスプレイ駆動装置１０７とデ
ータのやり取りを行うためのバスである。１１１は、通
信装置１０４とデータのやり取りを行うためのＩ／Ｏバ
スである。
ロックを与えるＣＰＵクロック生成器である。１０１
は、ＣＰＵクロック生成機１０１の生成するクロック周
波数を変更するＣＰＵクロック変更器である。１０３
は、ＣＰＵである。１０５は、ＣＰＵが動作するための
プログラム（図２，図３，図４，図５に示す）やデータ
を格納してあるＲＯＭである。１０６は、ＣＰＵが一時
的なデータを格納しておくためのＲＡＭである。１０８
は、ディスプレイ（表示装置）である。１０７は、ディ
スプレイ（表示装置）１０８を駆動するためのディスプ
レイ駆動装置である。１０４は、外部の機器と通信を行
うための通信装置である。１０９は、計算機にデータを
入力するための入力装置であって、本実施の形態ではペ
ン入力型のデジタイザ（図６参照）を用いている。１１
０は、ＣＰＵがＣＰＵクロック変更機１０１、ＲＯＭ１
０５、ＲＡＭ１０６、ディスプレイ駆動装置１０７とデ
ータのやり取りを行うためのバスである。１１１は、通
信装置１０４とデータのやり取りを行うためのＩ／Ｏバ
スである。
【００１２】図６は、上述の如く、通信機能を持つバッ
テリ駆動可能な本計算機の概観を示す。本図において、
６０１は、ＣＰＵクロック生成器１０２、ＣＰＵクロッ
ク変更器１０１、ＣＰＵｌ０３、ＲＯＭｌ０５、ＲＡＭ
１０６、ディスプレイ駆動装置１０７、入力装置１０９
などを格納している本体である。図６の例では、入力装
置１０９がペンで入力できるデジタイザで構成されてお
り、このデジタイザはディスプレイと重ね合わせられて
いる。６０２は、本計算機にデータを入力するためのペ
ン、６０３は、データ通信を行うための無線型電話端末
である。
テリ駆動可能な本計算機の概観を示す。本図において、
６０１は、ＣＰＵクロック生成器１０２、ＣＰＵクロッ
ク変更器１０１、ＣＰＵｌ０３、ＲＯＭｌ０５、ＲＡＭ
１０６、ディスプレイ駆動装置１０７、入力装置１０９
などを格納している本体である。図６の例では、入力装
置１０９がペンで入力できるデジタイザで構成されてお
り、このデジタイザはディスプレイと重ね合わせられて
いる。６０２は、本計算機にデータを入力するためのペ
ン、６０３は、データ通信を行うための無線型電話端末
である。
【００１３】本計算機では、図５における通信処埋を行
うときに、後に詳述するようにＣＰＵの動作クロック周
波数を下げ、消費電力量を下げるものである。
うときに、後に詳述するようにＣＰＵの動作クロック周
波数を下げ、消費電力量を下げるものである。
【００１４】図２は、本計算機の動作を示すメインルー
チンである。本図において、まず最初に通信経路を設定
する（ステップＳ２０２）。このステップは、図６の例
であれば電話をかけることに相当する。
チンである。本図において、まず最初に通信経路を設定
する（ステップＳ２０２）。このステップは、図６の例
であれば電話をかけることに相当する。
【００１５】その後、通信可能なデータ転送速度を探
し、通信速度を決定する（ステップＳ２０３）。
し、通信速度を決定する（ステップＳ２０３）。
【００１６】そして、ＣＰＵのクロック周波数をどのく
らい落とせば良いかを決定する（ステップＳ２０４）。
らい落とせば良いかを決定する（ステップＳ２０４）。
【００１７】図３は、このステップＳ２０４の詳細を示
している。本図において、まず、通信単位量あたりの通
信時間を算出する（ステップＳ３０２）。例えば、通信
レートが１秒間に２４００バイトであり、ＣＰＵが図５
の処理（Ｓ５０２，Ｓ５０４，Ｓ５０５の処理、もしく
はＳ５０２，Ｓ５０３，Ｓ５０６の処理）を行うのに、
１００クロックかかるものとする。この場合には、１秒
間に２４００バイトで送受信できるのであるから、１バ
イトのデータを送信、または受信するのにかかる時間
は、約０．４秒となる。従って、０．４秒の間に１００
クロックの処理を終えなければならないのであるから、
１秒間では２５０クロックで間に合う。余裕を見ても１
０００クロック、１０００Ｈｚのクロック周波数でデー
タ処埋が間に合うことになる。
している。本図において、まず、通信単位量あたりの通
信時間を算出する（ステップＳ３０２）。例えば、通信
レートが１秒間に２４００バイトであり、ＣＰＵが図５
の処理（Ｓ５０２，Ｓ５０４，Ｓ５０５の処理、もしく
はＳ５０２，Ｓ５０３，Ｓ５０６の処理）を行うのに、
１００クロックかかるものとする。この場合には、１秒
間に２４００バイトで送受信できるのであるから、１バ
イトのデータを送信、または受信するのにかかる時間
は、約０．４秒となる。従って、０．４秒の間に１００
クロックの処理を終えなければならないのであるから、
１秒間では２５０クロックで間に合う。余裕を見ても１
０００クロック、１０００Ｈｚのクロック周波数でデー
タ処埋が間に合うことになる。
【００１８】ＣＰＵ１０３はＣＰＵクロック変更器１０
１にアクセスし、現在のＣＰＵクロック周波数を得、Ｒ
ＡＭ１０６にセーブしておく（ステップＳ３０３）。
１にアクセスし、現在のＣＰＵクロック周波数を得、Ｒ
ＡＭ１０６にセーブしておく（ステップＳ３０３）。
【００１９】そして、ＣＰＵクロック変更器１０１に対
して、計算した周波数にクロックを変更するようコマン
ドを入力する（ステップＳ３０４）。
して、計算した周波数にクロックを変更するようコマン
ドを入力する（ステップＳ３０４）。
【００２０】再び図２のメインルーチンに戻り、通信処
理を実行する（ステップＳ２０５）。次に、この通信処
理を、図５を用いて説明する。
理を実行する（ステップＳ２０５）。次に、この通信処
理を、図５を用いて説明する。
【００２１】図５においては、まず通信装置１０４を調
べ、受信したデータがあるか否かをみる（ステップＳ５
０２）。受信したデ一タがあれば、データを読み込み
（ステップＳ５０４）、データをＲＡＭ１０６に格納し
（ステップＳ５０５）、ステップＳ５０２に戻る。
べ、受信したデータがあるか否かをみる（ステップＳ５
０２）。受信したデ一タがあれば、データを読み込み
（ステップＳ５０４）、データをＲＡＭ１０６に格納し
（ステップＳ５０５）、ステップＳ５０２に戻る。
【００２２】受信したデータがなければ、送信すべきデ
ータがあるか否かを調べる（ステップＳ５０３）。受信
したデータがあれば、データを通信装置１０４に書き込
み（ステップＳ５０６）、ステップＳ５０２に戻る。
ータがあるか否かを調べる（ステップＳ５０３）。受信
したデータがあれば、データを通信装置１０４に書き込
み（ステップＳ５０６）、ステップＳ５０２に戻る。
【００２３】送信すべきデータがなければ、通信路が切
断されたか、もしくはプログラムが通信終了の指示を出
したか否かを調べ（ステップＳ５０７）、通信終了でな
ければステップＳ５０２に戻り、通信終了であれば通信
の終了処理を行う。
断されたか、もしくはプログラムが通信終了の指示を出
したか否かを調べ（ステップＳ５０７）、通信終了でな
ければステップＳ５０２に戻り、通信終了であれば通信
の終了処理を行う。
【００２４】再び図２のメインルーチンに戻り、ステッ
プＳ２０７の処理を行う。次に、このステップＳ２０７
について、図４を用いて説明する。
プＳ２０７の処理を行う。次に、このステップＳ２０７
について、図４を用いて説明する。
【００２５】まず、図３のステップＳ３０３でＲＡＭ１
０６にセーブしておいた元のＣＰＵクロック周波数を取
り出す（ステップＳ４０２）。その値に基づき、ＣＰＵ
クロック変更器１０１に対して、元のＣＰＵクロック周
波数になるようコマンドを入力する（ステップＳ４０
３）。
０６にセーブしておいた元のＣＰＵクロック周波数を取
り出す（ステップＳ４０２）。その値に基づき、ＣＰＵ
クロック変更器１０１に対して、元のＣＰＵクロック周
波数になるようコマンドを入力する（ステップＳ４０
３）。
【００２６】以上のように処理することにより、ＣＰＵ
の実行速度より充分に遅い通信を行う際、図５のような
通信処理を行うときにＣＰＵの動作クロック周波数を下
げることができるので、通信時の消費電力量を下げるこ
とができる。
の実行速度より充分に遅い通信を行う際、図５のような
通信処理を行うときにＣＰＵの動作クロック周波数を下
げることができるので、通信時の消費電力量を下げるこ
とができる。
【００２７】なお、これまで説明してきた本実施の形態
では、ＣＰＵの動作クロックを変更するためのＣＰＵク
ロック変更器１０１を設けているが、近年のＣＰＵにお
いてはこの機能をＣＰＵ自身が持っている場合がある。
この場合には、ＣＰＵ自身の機能を使用することで本発
明を実現することができる。
では、ＣＰＵの動作クロックを変更するためのＣＰＵク
ロック変更器１０１を設けているが、近年のＣＰＵにお
いてはこの機能をＣＰＵ自身が持っている場合がある。
この場合には、ＣＰＵ自身の機能を使用することで本発
明を実現することができる。
【００２８】（実施の形態の効果）以上説明した通り、
通信機能を持つバッテリ駆動の可能な計算機において、
通信時の通信速度検出手段、ＣＰＵ動作クロックの変更
手段を持ち、通信速度検出手段からの通信速度を元にＣ
ＰＵ動作クロック周波数を変更するように構成すること
で消費電力量を下げることができ、バッテリ駆動時の計
算機の動作時間を伸ばすことができる。
通信機能を持つバッテリ駆動の可能な計算機において、
通信時の通信速度検出手段、ＣＰＵ動作クロックの変更
手段を持ち、通信速度検出手段からの通信速度を元にＣ
ＰＵ動作クロック周波数を変更するように構成すること
で消費電力量を下げることができ、バッテリ駆動時の計
算機の動作時間を伸ばすことができる。
【００２９】
【発明の効果】以上説明した通り、本発明によれば、通
信時におけるＣＰＵの消費電力量を抑制可能とした通信
機能付きデータ処理装置、および、通信機能付きデータ
処理装置のクロック制御方法を実現することができる。
信時におけるＣＰＵの消費電力量を抑制可能とした通信
機能付きデータ処理装置、および、通信機能付きデータ
処理装置のクロック制御方法を実現することができる。
【図１】本発明の一実施の形態による通信機能付き計算
機を示すブロック図である。
機を示すブロック図である。
【図２】本計算機の全体的動作を示すフローチャートで
ある。
ある。
【図３】ＣＰＵクロックを変更する場合の処理手順を示
すフローチャートである。
すフローチャートである。
【図４】変更したＣＰＵクロックを元に戻す処理手順を
示すフローチャートである。
示すフローチャートである。
【図５】通信機能を用いて通信を行う場合の処理手順を
示すフローチャートである。
示すフローチャートである。
【図６】通信機能を持った本計算機の外観図である。
１０１ ＣＰＵクロック変更器 １０２ ＣＰＵクロック生成器 １０３ ＣＰＵ １０４ 通信装置 １０５ ＲＯＭ １０６ ＲＡＭ １０７ ディスプレイ駆動装置 １０８ ディスプレイ（表示装置） １０９ 入力装置 ６０１ 本体 ６０３ 無線型電話瑞末
Claims (6)
- 【請求項１】 蓄電池駆動可能な通信機能付きデータ処
理装置において、 通信時におけるデータの通信速度を決定する通信速度決
定手段と、 前記通信速度決定手段からの出力情報に応答して、当該
データ処理装置に搭載されているＣＰＵの動作クロック
周波数を変更するクロック制御手段とを具備したことを
特徴とする通信機能付きデータ処理装置。 - 【請求項２】 請求項１に記載の通信機能付きデータ処
理装置において、 前記通信速度決定手段からの出力情報が、前記ＣＰＵの
処理速度と比べて十分に遅いことを表しているときに
は、前記クロック制御手段は前記ＣＰＵの動作クロック
周波数を下げるよう制御することを特徴とする通信機能
付きデータ処理装置。 - 【請求項３】 蓄電池駆動可能な通信機能付きデータ処
理装置を作動させるにあたり、 通信時におけるデータの通信速度を決定する通信速度決
定ステップと、 前記通信速度決定ステップにおける出力情報に応答し
て、当該データ処理装置に搭載されているＣＰＵの動作
クロック周波数を変更するクロック制御ステップとを具
備したことを特徴とする通信機能付きデータ処理装置の
クロック制御方法。 - 【請求項４】 請求項３に記載のクロック制御方法おい
て、 前記通信速度決定ステップからの出力情報が、前記ＣＰ
Ｕの処理速度と比べて十分に遅いことを表しているとき
には、前記クロック制御ステップは前記ＣＰＵの動作ク
ロック周波数を下げるよう制御することを特徴とする通
信機能付きデータ処理装置のクロック制御方法。 - 【請求項５】 蓄電池駆動可能な通信機能付きデータ処
理装置を作動させるにあたり、通信時におけるデータの
通信速度を決定する通信速度決定ステップと、前記通信
速度決定ステップにおける出力情報に応答して、当該デ
ータ処理装置に搭載されているＣＰＵの動作クロック周
波数を変更するクロック制御ステップとを、読み出し可
能なプログラムの形態で記憶したことを特徴とする記憶
媒体。 - 【請求項６】 請求項５に記載の記憶媒体において、 前記通信速度決定ステップにおける出力情報が、前記Ｃ
ＰＵの処理速度と比べて十分に遅いことを表していると
きには、前記クロック制御ステップは前記ＣＰＵの動作
クロック周波数を下げるようなプログラムとしたことを
特徴とする記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10319646A JP2000148278A (ja) | 1998-11-10 | 1998-11-10 | 通信機能付きデータ処理装置、および、通信機能付きデータ処理装置のクロック制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10319646A JP2000148278A (ja) | 1998-11-10 | 1998-11-10 | 通信機能付きデータ処理装置、および、通信機能付きデータ処理装置のクロック制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000148278A true JP2000148278A (ja) | 2000-05-26 |
Family
ID=18112630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10319646A Pending JP2000148278A (ja) | 1998-11-10 | 1998-11-10 | 通信機能付きデータ処理装置、および、通信機能付きデータ処理装置のクロック制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000148278A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261855A (ja) * | 2001-03-01 | 2002-09-13 | Kawasaki Microelectronics Kk | データ伝送装置 |
-
1998
- 1998-11-10 JP JP10319646A patent/JP2000148278A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261855A (ja) * | 2001-03-01 | 2002-09-13 | Kawasaki Microelectronics Kk | データ伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1818894B (zh) | 数据处理系统和数据处理器 | |
| US7007116B2 (en) | Electronic apparatus and startup control method of storage device | |
| US20090204834A1 (en) | System and method for using inputs as wake signals | |
| US7401236B2 (en) | Peripheral device and its control method its main body device and its control method and its program | |
| EP0499440B1 (en) | A circuit arrangement for a mobile telephone | |
| EP1762937A1 (en) | Linkage operation method and mobile communication terminal | |
| US20050254433A1 (en) | Recording media, information processing apparatus, control method and program | |
| JP2006074755A (ja) | 低電力モードで連続的に画面を更新するための装置および方法 | |
| US20060085659A1 (en) | Power saving method for portable information processing unit, and portable information processing system | |
| JP3070527B2 (ja) | 無線携帯端末 | |
| JP2003515765A (ja) | ディスプレイシステム | |
| JP2003158561A (ja) | 携帯電話機 | |
| US6898444B2 (en) | Data processing apparatus | |
| EP0677974B1 (en) | Data buffering device between communicating processors in a cellular mobile telephone terminal | |
| JP2000148278A (ja) | 通信機能付きデータ処理装置、および、通信機能付きデータ処理装置のクロック制御方法 | |
| CN111104012B (zh) | 测距方法及其装置、存储介质及终端设备 | |
| JP2007299367A (ja) | タッチパッド用のデータ処理システムおよび方法 | |
| KR100452844B1 (ko) | 절전기능을 갖는 휴대용 단말기 및 그 제어방법 | |
| JP2004246793A (ja) | カード型デバイス | |
| JP2003248525A (ja) | 電子機器における省電力制御装置及び省電力制御方法 | |
| JP2003256791A (ja) | Ｐｃカード装置 | |
| CN215933161U (zh) | 多路输入待机和唤醒的tft与led综合显示器低功耗电路 | |
| KR100605962B1 (ko) | 휴대폰부와 개인정보단말부 간의 데이터 송수신을제어하기 위한 복합휴대단말장치 및 그 방법 | |
| CN100489736C (zh) | 可携式电脑的作业系统读取电池状态的方法 | |
| CN113791734A (zh) | 编码器读数获取方法、装置、伺服系统以及存储介质 |