CN100502241C - 电信号加扰装置 - Google Patents

电信号加扰装置 Download PDF

Info

Publication number
CN100502241C
CN100502241C CNB011346140A CN01134614A CN100502241C CN 100502241 C CN100502241 C CN 100502241C CN B011346140 A CNB011346140 A CN B011346140A CN 01134614 A CN01134614 A CN 01134614A CN 100502241 C CN100502241 C CN 100502241C
Authority
CN
China
Prior art keywords
signal
interference
control
scrambling
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011346140A
Other languages
English (en)
Other versions
CN1417946A (zh
Inventor
赵春记
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CNB011346140A priority Critical patent/CN100502241C/zh
Publication of CN1417946A publication Critical patent/CN1417946A/zh
Application granted granted Critical
Publication of CN100502241C publication Critical patent/CN100502241C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种电信号加扰装置,包括加扰器和加扰探头,所述加扰探头包括差分接口、加扰电平控制开关、高速模拟开关和升压模块,用于接受所述加扰器的控制,对被测信号施加单一窄脉冲、周期性连续脉冲、固定电平、幅度可控的电平干扰、电磁耦合等干扰,所述高速模拟开关能够产生从ns级到十ns级的单一或周期性窄脉冲;所述加扰器包括同步信号输入接口、时钟相位调整模块、拨码开关、控制信号生成模块和输出加扰控制信号的差分接口;采用上述方案,使得本发明可以对被测信号施加多种干扰;同时可以对被测信号施加范围宽、精度高的干扰信号。

Description

电信号加扰装置
技术领域
本发明涉及一种电子仪器,尤其是能够用于对电信号施加各种干扰的装置。
背景技术
随着数字电路集成度的不断提高,速度越来越快,由其构成的硬件系统的复杂度和速度也在不断增加,功能也越来越多,对硬件系统的可靠性要求也越来越高,但同时硬件系统对信号受到的干扰也越来越敏感,因此,如何提高硬件系统的可靠性是人们都关注的问题。一种解决方法就是对硬件系统进行各种测试,例如,电平加扰测试就是人为模拟信号受到的干扰,用来测试系统健壮性的一种方法。这种方法需要人为地制造各种实际中可能产生的干扰信号以对硬件系统进行不同测试。但目前这方面的加扰装置的功能和精度较差,仅能够对需要测试的硬件系统产生简单的干扰信号,如将数字系统中的信号强制为高电平或者低电平,模拟永久性故障,或产生间歇性高低电平(秒级的持续时间),产生间歇性故障等,对于需要的较高要求的干扰信号则不能产生,例如不能模拟信号的毛刺干扰和电磁干扰。毛刺干扰即窄脉冲,可以在数字电路的竞争冒险中出现,参见卫承华的《毛刺——组合逻辑电路中的竞争冒险》,发表在《计量与测试技术》杂志2001年第2期。电磁耦合干扰可以通过高压辐射实现。但是如何控制窄脉冲信号、电磁干扰精确地施加到被测信号,有针对性地进行信号加扰测试,是目前的加扰装置无法做到的。这使得实际中的硬件系统可靠性验证的工作也越来越难。
发明内容
本发明的目的在于提供一种功能较强、精度较高的电信号加扰装置。
为达到上述目的,本发明提供的电信号加扰装置,包括加扰器和加扰探头,所述加扰探头,用于接受所述加扰器的控制,对被测信号施加单一窄脉冲、周期性连续脉冲、固定电平、幅度可控的电平干扰、电磁耦合等干扰;同时,所述加扰器包括:
同步信号输入接口,用于接收被测信号的同步调整时钟输入信号,并对该信号进行驱动和放大,得到与被测信号的同步的时钟信号和同步信号;
时钟相位调整模块,用于接收同步信号输入接口输出的同步时钟信号,产生与被测信号时钟同步的相位连续可调的控制信号和调整后的时钟信号;
拨码开关,用于使控制信号生成模块产生单—窄脉冲、周期性连续脉冲、固定电平、幅度可控的电平干扰、电磁耦合等加扰控制信号;
控制信号生成模块,用于接收时钟相位调整模块输出的控制信号和所述拨码开关输出的各种干扰信号以及同步信号输入接口输出的同步信号,生成产生ns到十ns级的高速模拟开关需要的单一窄脉冲、周期性连续脉冲、固定电平、幅度可控的电平干扰、电磁耦合等加扰控制信号和探头按钮信号;
差分接口发送端,用于采用差分传输方式传输控制信号生成模块产生的加扰控制信号,以减少所述加扰控制信号的衰减。
所述探头包括:
差分接口接收端,用于接收所述加扰器输出的加扰控制信号,以差分传输方式传输上述信号;
加扰电平控制开关,用于控制是否输出加扰控制信号或升压控制信号,进而控制是否对被测信号施加干扰;
高速模拟开关,用于接收所述差分接口接收端输出的加扰控制信号,产生ns到十ns级的单一或周期性窄脉冲、固定电平、幅度可控的电平干扰,单点电磁耦合干扰;
升压模块,用于产生持续的高压干扰信号。
上述高速模拟开关由下述模块构成:
第一电子开关,用于产生、输出高电平窄脉冲干扰、高电平干扰、固定高电平干扰信号;
第二电子开关,用于产生、输出低电平窄脉冲干扰、低电平干扰、固定低电平干扰信号;
控制逻辑,用于选择所述第一电子开关和第二电子开关之一工作。
上述高速模拟开关还可以采用下述模块构成:
第三电子开关,用于产生并输出高、低电平窄脉冲干扰、电平干扰、固定电平干扰信号;
拨码开关,用于控制所述第三电子开关输出的干扰信号的高、低电平。
上述升压模块电路包括;
直流/交流转换器,用于将直流电信号转换为交流电信号;
升压变压器,用于将直流/交流转换器输出的交流电信号进行升压;
交流/直流转换器,用于将升压变压器输出的高压信号转换为直流高压信号。
由于本发明包括能够对被测信号施加单一窄脉冲、周期性连续脉冲、固定电平、幅度可控的电平干扰、电磁耦合等干扰的加扰探头,以及包括同步信号输入接口、时钟相位调整模块、拨码开关、控制信号生成模块、差分接口的加扰器,使得本发明可以对被测信号施加多种干扰;同时,由于本发明的加扰探头包括的高速模拟开关能够产生从ns级到十ns级的单一或周期性窄脉冲,使得本发明可以对被测信号施加范围宽、精度高的干扰信号。
附图说明
图1是本发明所述装置的实施例框图;
图2是本发明所述装置的加扰探头框图;
图3-1、图3-2、图3-3分别是图2所述的高速模拟开关的第一种、第二种和第三种实施方式图;
图4是图2所述的升压模块电路图;
图5是图1所述装置的加扰器具体电路原理图。
具体实施方式
下面结合附图对本发明作进一步详细的描述。
本发明所述的电信号加扰装置是为了验证数字电路系统的可靠性而开发的一种电信号故障插入装置,通过在电信号上在线插入毛刺(单脉冲或周期性毛刺)、置固定电平(高、低电平)、电平干扰、单点电磁干扰等,扰乱系统原来的正常逻辑运行,以验证系统的冗余保护措施是否能可靠启动进而保护系统,没有冗余装置时、在故障取消后系统能否自动恢复、是否有告警等。
本发明设计是参考了下述功能:①可以在单板任意信号线上加入单脉冲或周期性的毛刺(窄脉冲);②加入的毛刺与被测电信号同步,并且在被测信号上加入毛刺的位置连续可调;③采用加扰探头的方式操作,在不对被测信号施加干扰期间对被测信号影响很小;④可以方便地把被测信号置固定电平(高、低电平),在被测系统中在线模拟信号故障;⑤可以加入幅度可调的电平干扰,验证被测信号的电平干扰容限;⑥可以在单点加入电磁耦合干扰(非接触式)。
图1是本发明所述装置的实施例框图,图中的电信号加扰装置,包括加扰器1和加扰探头2。
所述加扰探头2,用于接受所述加扰器的控制,对被测信号施加单一窄脉冲、周期性连续脉冲、固定电平、幅度可控的电平干扰、电磁耦合等干扰;上述功能是由它包括的下述模块实现的:差分接口接收端21、加扰电平控制开关22、高速模拟开关23、升压模块24。
所述差分接口接收端21,用于接收所述加扰器输出的加扰控制信号,以差分传输方式传输上述信号;它输出的上述信号分别用于控制所述高速模拟开关23和升压模块24。其中高速模拟开关23,用于接收所述差分接口接收端输出的加扰控制信号,产生ns到十ns级的单一或周期性窄脉冲、固定电平、幅度可控的电平干扰,单点电磁耦合干扰;升压模块24,用于产生持续的高压干扰信号。由于实际中需要的加扰信号不同,加扰信号类型由拨码开关14选择。
所述加扰电平控制开关22,用于控制是否输出加扰控制信号或升压控制信号,进而控制是否对被测信号施加干扰;
这样,通过人为地控制所述加扰电平控制开关22,即可从所述探头得到需要的干扰信号。
上述高速模拟开关23本例中可以具有三种方式,分别用于不同干扰信号的产生,第一种方式参考图3-1,它包括:第一电子开关231,用于产生、输出高电平窄脉冲干扰、高电平干扰、固定高电平干扰信号;第二电子开关232,用于产生、输出低电平窄脉冲干扰、低电平干扰、固定低电平干扰信号:控制逻辑233,用于选择所述第一电子开关和第二电子开关之一工作。因此,在控制逻辑233的控制下,可以得到高、低不同电平的干扰信号。实际中,上述第一电子开关231、第二电子开关232可以采用普通的能进行ns级开关的开关电路充当,控制逻辑233可以用“与”逻辑门电路实现。
第二种方式参考图3-2,它包括:第三电子开关235和拨码开关234。其中第三电子开关235,用于产生并输出高、低电平窄脉冲干扰、电平干扰、固定电平干扰信号;拨码开关234,用于控制所述第三电子开关输出的干扰信号的高、低电平。可见,拨码开关234相当于高、低电平选择开关,可以方便地由逻辑门电路实现。
第三种方式参考图3-3,它只包括升压电路236,用于产生施加于被测信号的单点电磁耦合干扰。所述升压电路参考图4,它和升压模块24采用的电路相同。包括:直流/交流转换器242,用于将直流电信号转换为交流电信号;升压变压器241,用于将直流/交流转换器输出的交流电信号进行升压;交流/直流转换器243,用于将升压变压器输出的高压信号转换为直流高压信号。
因此,上述方式中,第一、第二种方式实现对被测信号施加单一或周期窄脉冲、电平干扰、固定电平(高、低);第三种方式是对被测信号施加单点电磁耦合干扰(非接触式)。方式一的工作原理是由控制信号通过控制逻辑选择两个电子开关之一工作,控制输出高低电平窄脉冲、电平干扰或固定电平;方式二的工作原理与方式一类似,区别点是采用一个电子开关,高低开关由拨码开关选择;方式三采用的是升压电路,工作时探头端子与探头地之间产生高压放电,对被测信号施加非接触式电磁耦合干扰。
所述加扰器1包括同步信号输入接口11、时钟相位调整模块12、拨码开关14、控制信号生成模块13、第一差分接口15。其中:
同步信号输入接口11,用于接收被测信号的同步调整时钟输入信号,并对该信号进行驱动和放大,得到与被测信号的同步的时钟信号和同步信号,该模块可以由放大驱动电路构成;时钟相位调整模块12,用于接收同步信号输入接口输出的同步时钟信号,产生与被测信号时钟同步的相位连续可调的控制信号和调整后的时钟信号;该模块包括时钟锁相环电路,用于对控制信号的相位进行调整。拨码开关14,用于使控制信号生成模块产生单一窄脉冲、周期性连续脉冲、固定电平、幅度可控的电平干扰、电磁耦合等加扰控制信号,它相当于多选选一开关,可以方便地由逻辑电路实现;控制信号生成模块13,用于接收时钟相位调整模块输出的控制信号和所述拨码开关输出的各种干扰信号以及同步信号输入接口输出的同步信号,生成产生ns到十ns级的高速模拟开关需要的单一窄脉冲、周期性连续脉冲、固定电平、幅度可控的电平干扰、电磁耦合等加扰控制信号和探头按钮信号;该模块包括异步电路控制门,用于产生ns到十ns级窄脉冲控制信号。差分接口发送端15,用于采用差分传输方式传输控制信号生成模块产生的加扰控制信号,以减少所述加扰控制信号的衰减。
图5是图1所述装置的加扰器具体电路原理图。
图5描述的是加扰控制信号的产生原理和实际实现框图。加扰控制信号用于控制探头产生干扰。加扰控制信号由输入时钟和其他控制信号通过控制逻辑产生,同步于输入时钟信号。通过调整输入时钟的相位就可以调整加扰控制信号的位置。图5中的芯片CY7B9911V用于实现时钟相位调整模块12的功能,即调整时钟的相位,当然实际中它可以通过数字逻辑控制实现;图5中的控制逻辑可以实现图1中加扰器的其它模块的功能。由于芯片CY7B9911V的相位调整步长为0.75ns~1.5ns,但是该芯片的输入时钟频率为15M-110M,因此具体实现时还通过AV9170集成电路对低频的同步时钟进行倍频作为其输入时钟,用于相位的精确控制。其它的输入控制信号用于产生加扰控制信号的大概位置控制。时钟相位的调整可以通过相位调整按钮控制。上述控制逻辑本例中采用xilinx或其他公司的可编程逻辑器件cpld实现,速度没有特殊要求。
由上述可知,加扰控制信号的作用就是经过控制逻辑中的能够实现图1中控制信号生成模块13功能的高速开关控制信号产生电路来产生高速开关控制信号,控制信号的宽度一般是ns级,也可以是十ns级,由不同的输出接口输出;控制逻辑中的高速开关控制信号产生电路由逻辑电路组成,为了降低对输入同步时钟频率及锁相环输出频率速度的要求,窄脉冲控制信号产生电路由异步电路控制门延时产生,可方便地产生宽度为ns级及十ns级控制信号;为了降低此窄脉冲控制信号输出到探头时的衰减,或者说能增加加扰测试装置与加扰探头之间的连接电缆的长度,在控制逻辑中也采用差分传输方式,在加扰探头中也设置高速差分接口芯片;这样,通过加扰探头中的加扰电平控制开关22控制产生单窄脉冲(可由探头上的按钮开关控制是否产生单脉冲)、周期性连续脉冲、固定电平(高、低电平)、幅度可控的电平干扰、单点电磁耦合干扰。

Claims (10)

1、一种电信号加扰装置,包括加扰器和加扰探头,其特征在于:
所述加扰探头,用于接受所述加扰器的控制,对被测信号施加加扰信号;
所述加扰器包括:
同步信号输入接口,用于接收被测信号的同步调整时钟输入信号,并对该信号进行驱动和放大,得到与被测信号的同步的时钟信号和同步信号;
时钟相位调整模块,用于接收同步信号输入接口输出的同步时钟信号,产生与被测信号时钟同步的相位连续可调的控制信号和调整后的时钟信号;
拨码开关,用于选择所述加扰信号的类型,所述加扰信号的类型包括单一窄脉冲、周期性连续脉冲、固定电平、幅度可控的电平干扰、电磁耦合中的一种或多种;
控制信号生成模块,用于根据所述时钟相位调整模块产生的所述控制信号以及所述拨码开关所选择的加扰信号的类型,生成加扰控制信号和探头按钮信号;
差分接口发送端,采用差分传输方式传输控制信号生成模块产生的加扰控制信号,以减少所述加扰控制信号的衰减,
其中,所述加扰探头包括高速模拟开关,所述高速模拟开关根据所述加扰控制信号产生所述加扰信号。
2、根据权利要求1所述的电信号加扰装置,其特征在于所述加扰探头还包括:
升压模块,用于产生持续的高压干扰信号。
3、根据权利要求2所述的电信号加扰装置,其特征在于所述升压模块包括:
直流/交流转换器,用于将直流电信号转换为交流电信号;
升压变压器,用于将直流/交流转换器输出的交流电信号进行升压;
交流/直流转换器,用于将升压变压器输出的高压信号转换为直流高压信号。
4、根据权利要求1所述的电信号加扰装置,其特征在于所述高速模拟开关包括:
第一电子开关,用于产生、输出高电平窄脉冲干扰、高电平干扰、固定高电平干扰信号;
第二电子开关,用于产生、输出低电平窄脉冲干扰、低电平干扰、固定低电平干扰信号;
控制逻辑,用于选择所述第一电子开关和第二电子开关之一工作。
5、根据权利要求1所述的电信号加扰装置,其特征在于所述高速模拟开关包括:
第三电子开关,用于产生并输出高、低电平窄脉冲干扰、电平干扰、固定电平干扰信号;
拨码开关,用于控制所述第三电子开关输出的干扰信号的高、低电平。
6、根据权利要求1所述的电信号加扰装置,其特征在于所述高速模拟开关包括:升压电路,用于产生单点电磁耦合干扰。
7、根据权利要求1所述的电信号加扰装置,其特征在于所述时钟相位调整模块包括:时钟锁相环电路,用于对控制信号的相位进行调整。
8、根据权利要求1所述的电信号加扰装置,其特征在于所述控制信号生成模块包括:异步电路控制门,用于产生ns到十ns级窄脉冲控制信号。
9、根据权利要求1所述的电信号加扰装置,其特征在于所述加扰探头还包括:
差分接口接收端,用于接收所述加扰器输出的加扰控制信号,以差分传输方式传输上述信号。
10、根据权利要求1所述的电信号加扰装置,其特征在于所述加扰探头还包括:
加扰电平控制开关,用于控制是否输出加扰控制信号或升压控制信号,进而控制是否对被测信号施加干扰。
CNB011346140A 2001-11-07 2001-11-07 电信号加扰装置 Expired - Fee Related CN100502241C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011346140A CN100502241C (zh) 2001-11-07 2001-11-07 电信号加扰装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011346140A CN100502241C (zh) 2001-11-07 2001-11-07 电信号加扰装置

Publications (2)

Publication Number Publication Date
CN1417946A CN1417946A (zh) 2003-05-14
CN100502241C true CN100502241C (zh) 2009-06-17

Family

ID=4672613

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011346140A Expired - Fee Related CN100502241C (zh) 2001-11-07 2001-11-07 电信号加扰装置

Country Status (1)

Country Link
CN (1) CN100502241C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5135767B2 (ja) * 2006-11-09 2013-02-06 ソニー株式会社 データ受信装置
US8527797B2 (en) * 2007-12-26 2013-09-03 Qualcomm Incorporated System and method of leakage control in an asynchronous system
CN103313144A (zh) * 2013-07-01 2013-09-18 贵州中科汉天下电子有限公司 射频开关的控制方法

Also Published As

Publication number Publication date
CN1417946A (zh) 2003-05-14

Similar Documents

Publication Publication Date Title
EP0380979A2 (en) Phased locked loop to provide precise frequency and phase tracking of two signals
US6671847B1 (en) I/O device testing method and apparatus
AU1082099A (en) Method and apparatus for coupling signals between two circuits operating in different clock domains
KR850006991A (ko) 고주파 임피던스 정합제어 시스템
TW344895B (en) Delay element tester and integrated circuit with test function
TW346540B (en) Test method of integrated circuit devices by using a dual edge clock technique
KR970010006B1 (en) Semiconductor integrated circuit and method of testing the same
CN100502241C (zh) 电信号加扰装置
US7239969B2 (en) System and method of generating test signals with injected data-dependent jitter (DDJ)
US7079612B2 (en) Fast bit-error-rate (BER) test
US6441602B1 (en) Method and apparatus for determining phase locked loop jitter
CN105785085A (zh) 基于同步时钟信号下的合并单元检测模拟源及输出方法
CN115580275A (zh) 高精度脉冲信号产生装置、fpga芯片和信号处理设备
CN104866008B (zh) 一种时钟系统
Laurin et al. Prediction of delays induced by in-band RFI in CMOS inverters
CN108628795B (zh) 三进制信号产生装置及三进制信号产生方法
CN102124357A (zh) 测试装置及测试方法
KR20010026383A (ko) 신뢰성있는 테스트를 위해 주파수 체배기를 내장하는 고속 반도체 장치
JP2663132B2 (ja) クロック整形回路を備えたクロック・バーン・イン装置
JPS6067869A (ja) タイミング信号発生器
US6400188B1 (en) Test mode clock multiplication
TW328182B (en) Integrated circuit device
JP3329081B2 (ja) Dutの良否判定回路
JPS6438671A (en) Apparatus for testing integrated circuit
JPH0210277A (ja) 回路試験方法及びその装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20161107