KR20010026383A - 신뢰성있는 테스트를 위해 주파수 체배기를 내장하는 고속 반도체 장치 - Google Patents

신뢰성있는 테스트를 위해 주파수 체배기를 내장하는 고속 반도체 장치 Download PDF

Info

Publication number
KR20010026383A
KR20010026383A KR1019990037673A KR19990037673A KR20010026383A KR 20010026383 A KR20010026383 A KR 20010026383A KR 1019990037673 A KR1019990037673 A KR 1019990037673A KR 19990037673 A KR19990037673 A KR 19990037673A KR 20010026383 A KR20010026383 A KR 20010026383A
Authority
KR
South Korea
Prior art keywords
semiconductor device
clock signal
test
frequency
high speed
Prior art date
Application number
KR1019990037673A
Other languages
English (en)
Inventor
신동학
김형동
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990037673A priority Critical patent/KR20010026383A/ko
Publication of KR20010026383A publication Critical patent/KR20010026383A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

신뢰성있는 테스트를 위해 주파수 체배기를 내장하는 고속 반도체 장치를 공개한다. 높은 동작 주파수를 갖는 본 발명에 따른 고속의 반도체 장치는 테스트 모드 선택신호에 응답하여 고속의 반도체 장치가 테스트 모드이면 외부로부터 N개이 채널을 통해 전송되는 낮은 주파수의 테스트 클럭신호들를 동작 주파수로 체배하여 체배된 테스트 클럭신호들을 출력하고, 고속의 반도체 장치가 테스트 모드가 아니면 외부로부터 전송되는 동작 주파수와 같은 주파수를 갖는 시스템 클럭신호를 출력하는 클럭신호 선택부들을 구비하고, 클럭신호 선택부는, 테스트 클럭신호를 받아들여 상기 동작 주파수로 체배하는 주파수 체배기 및 테스트 모드 선택신호에 응답하여, 각각은 체배된 테스트 클럭신호와 시스템 클럭신호중 하나를 선택하여 출력하는 선택부를 구비하는 것을 특징으로 하고, 클럭신호 선택부(14)를 통해, 낮은 주파수의 테스트 클럭신호를 반도체 장치(12)의 동작 주파수에 맞게 체배시키므로써, 비록 테스트 장비(10)에서 출력되는 테스트 클럭신호가 낮더라도 반도체 장치(12)를 정상적인 동작상태로 하여 테스트할 수 있다.

Description

신뢰성있는 테스트를 위해 주파수 체배기를 내장하는 고속 반도체 장치{High speed semiconductor device having frequency multipliers for reliable test}
본 발명은 반도체 장치의 테스트에 관한 것으로, 특히, 저속의 테스트 장비를 이용하여 신뢰성 높은 반도체 장치의 테스트를 가능하게 하도록 주파수 체배기를 내장한 반도체 장치에 관한 것이다.
임의의 주파수 이상인 시스템 클럭에서 정상적인 특성을 가지는 고속 반도체 장치를 테스트할 경우, 고속의 반도체 장치를 신뢰성있게 테스트하기 위해서는 고속의 반도체 장치를 정상 동작상태로 한 후 테스트해야한다. 그러나, 고속의 반도체 장치를 정상적으로 동작시키는 클럭을 발생시키기 위한 테스트 장비는 매우 비싸다. 따라서, 시스템 운용 비용을 절감하기 위해 반도체 장치의 동작 주파수 보다 낮은 시스템 장비를 사용하는 경우가 많다.
도 4는 종래의 고속 반도체 장치를 테스트 방법을 설명하기 위한 도면으로, 테스트 장비(40)와 디.엘.엘.(DLL:Delay Locked Loop,44)을 포함하는 고속의 반도체 장치를 도시한다.
도 4를 참조하면, 테스트 장비(40)는 고속의 반도체 장치(42)를 동작시키기 위해 발생하는 클럭을 N개의 채널을 통해 고속 반도체 장치(42)로 전달된다. 고속 반도체 장치(42)는 N개의 채널을 통해 전달된 클럭을 기준 클럭으로하고, DLL은 N개이 채널을 통해 전달되는 클럭을 반도체 장치의 동작과 동기시키기 위한 블럭이다.
한편, 테스트 장비(40)에서 발생되는 클럭신호의 주파수는 고속의 테스트 장치(42)의 동작 주파수보다 낮다. 이처럼, 주파수가 낮은 테스트 장비(40)를 이용하여 고속의 반도체 장치(42)를 테스트하는 경우 비용은 절감되지만, 테스트 신뢰성이 떨어진다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 테스트 장비의 시스템 클럭이 고속의 반도체 장치의 동작 주파수보다 낮더라도, 고속의 반도체 장치가 정상적인 고속 시스템에서의 동작특성을 테스트할 수 있는 주파수 체배기를 내장하는 고속의 반도체 장치를 제공하는 데 있다.
도 1은 본 발명에 따른 고속의 반도체 장치의 테스트를 설명하기 위한 도면이다.
도 2는 도 1에 도시된 클럭신호 선택부를 개략적으로 나타내는 블록도이다.
도 3(a)~(d)는 도 2에 도시된 장치의 각 부의 출력 파형도들이다.
도 4는 종래의 고속 반도체 장치를 테스트 방법을 설명하기 위한 도면이다.
상기 과제를 이루기 위해, 높은 동작 주파수를 갖는 본 발명에 따른 고속의 반도체 장치는 테스트 모드 선택신호에 응답하여 고속의 반도체 장치가 테스트 모드이면 외부로부터 N개이 채널을 통해 전송되는 낮은 주파수의 테스트 클럭신호들를 동작 주파수로 체배하여 체배된 테스트 클럭신호들을 출력하고, 고속의 반도체 장치가 테스트 모드가 아니면 외부로부터 전송되는 동작 주파수와 같은 주파수를 갖는 시스템 클럭신호를 출력하는 클럭신호 선택부들을 구비하고, 클럭신호 선택부는, 테스트 클럭신호를 받아들여 상기 동작 주파수로 체배하는 주파수 체배기 및 테스트 모드 선택신호에 응답하여, 각각은 체배된 테스트 클럭신호와 시스템 클럭신호중 하나를 선택하여 출력하는 선택부를 구비하는 것이 바람직하다.
이하, 본 발명에 따른 고속의 반도체 장치의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 1은 본 발명에 따른 고속의 반도체 장치의 테스트를 설명하기 위한 도면으로, 테스트 장비(10)와, 클럭신호 선택부(14) 및 DLL(16)을 포함하는 고속의 반도체 장치(12)를 나타낸다.
도 1을 참조하면, 테스트 장비(10)는 N개의 채널을 통해 고속의 반도체 장치를 테스트하기 위한 클럭신호들을 발생한다. 고속의 반도체 장치(12)의 클럭신호 선택부(14)는 N개의 채널을 통해 전달되는 테스트 클럭신호들을 받아들여 주파수 체배를 하고, 또한 외부로 부터 시스템 클럭신호(SCK)를 받아들인다. 여기서, 시스템 클럭신호(SCK)는 고속의 반도체 장치(12)가 정상적인 동작을 할 경우 외부의 시스템으로부터 받아들이는 신호이며, 이 신호는 반도체 장치(12)의 동작 주파수와 동일한 주파수를 갖는 신호이다. 또한, 도 1에는 표시하지 않았지만, 반도체 장치(12)가 정상동작을 할 경우에는 N개의 채널에 테스트 장비(10)대신 반도체 장치(12)의 동작을 제어하기 위한 시스템 제어부(미도시)가 연결된다.
클럭신호 선택부(14)는 테스트 모드 선택신호(TS)에 응답하여 테스트 장비(10)로 부터 발생되는 테스트 클럭신호를 받아들여 이를 반도체 장치(12)의 동작주파수로 체배하여 출력하거나 아니면 시스템 제어부(미도시)로부터 발생되는 시스템 클럭신호(SCK)를 선택하여 출력한다. DLL(16)은 클럭신호 선택부(14)에서 출력되는 신호를 내부의 동작 주기에 맞게 동기시킨다.
결국, 클럭신호 선택부(14)는 반도체 장치(12)의 동작 주파수에 맞게, 입력되는 테스트 클럭신호를 체배시킴으로써, 비록 테스트 장비(10)에서 출력되는 테스트 클럭신호의 주파수가 낮더라도 반도체 장치(12)를 정상적인 동작상태로 하여 테스트할 수 있다.
도 2는 도 1에 도시된 클럭신호 선택부(14)를 개략적으로 나타내는 블록도이다. 클럭신호 선택부(14)는 N개의 주파수 체배기(20~22), N개의 선택부(30~32)를 포함하여 구성된다.
도 1 및 도2를 참조하면, 주파수 체배기(20)는 제1채널로 입력되는 테스트 클럭신호를 받아들여 반도체 장치(12)의 동작 주파수로 체배하고, 체배된 테스트 클럭신호를 출력한다. 선택부(30)는 테스트 모드 선택신호(TS)에 응답하여, 체1채널(CH1)로 입력되는 신호와 주파수 체배기(20)에서 출력되는 체배된 테스트 클럭신호를 선택하여 출력한다. 반도체 장치(12)가 테스트 모드이면 제1채널(CH1)로는 테스트 장비(10)에서 출력되는 낮은 주파수의 테스트 클럭신호가 입력되므로, 선택부(30)는 주파수 체배기(20)를 통해 반도체 장치(12)의 동작주파수로 체배된 테스트 클럭신호를 선택해서 출력한다. 반면, 반도체 장치(12)가 정상적인 동작 모드이면 제1채널(CH1)로는 외부의 제어부(미도시)로부터 발생되는 높은 주파수의 시스템 클럭신호(SCK)가 입력되므로, 선택부(30)는 제1채널(CH1)로 입력되는 신호를 선택해서 출력한다. 여기서, 주파수 체배기들(20~22) 및 선택부들(30~32)의 동작은 모두 동일하므로 나머지 주파수 채배기들과 선택부들에 대한 동작 설명은 생략한다.
도 3(a)~(d)는 도 2에 도시된 장치의 각 부의 출력 파형도들로서, 도 3(a)는 테스트 모드 선택신호(TS)를 나타내고, 도 3(b)는 제1채널(CH1)로 입력되는 테스트 클럭신호를 나타내고, 도 3(c)는 주파수 체배기(20)의 출력 파형도를 나타내고, 도 3(d)는 선택기(30)에서 출력되는 신호를 나타낸다.
도 3(a)~(d)를 참조하여, 도 3(a)에서와 같이 테스트 모드 선택신호(TS)가 인에이블되면 주파수 체배기(30)는 제1채널(CH1)로 입력되는 도 3(b)에 도시된 테스트 클럭신호를 체배하여 도 3(c)에 도시된 바와 같은 체배된 테스트 클럭신호를 발생한다. 결국, 테스트가 진행되는 구간동안 도 3(d)에 도시된 바와 같이, 반도체 장치(12)의 동작주파수로 체배된 테스트 클럭신호가 출력됨을 알 수 있다.
상술한 바와 같이, 본 발명에 따른 신뢰성있는 테스트를 위해 주파수 체배기를 내장하는 고속 반도체 장치는 클럭신호 선택부(14)를 통해, 낮은 주파수의 테스트 클럭신호를 반도체 장치(12)의 동작 주파수에 맞게 체배시키므로써, 비록 테스트 장비(10)에서 출력되는 테스트 클럭신호가 낮더라도 반도체 장치(12)를 정상적인 동작상태로 하여 테스트할 수 있다.

Claims (1)

  1. 높은 동작 주파수를 갖는 고속의 반도체 장치에 있어서,
    테스트 모드 선택신호에 응답하여 상기 고속의 반도체 장치가 테스트 모드이면 외부로부터 N개이 채널을 통해 전송되는 낮은 주파수의 테스트 클럭신호들를 상기 동작 주파수로 체배하여 체배된 테스트 클럭신호들을 출력하고, 상기 고속의 반도체 장치가 테스트 모드가 아니면 외부로부터 전송되는 상기 동작 주파수와 같은 주파수를 갖는 시스템 클럭신호를 출력하는 클럭신호 선택부들을 구비하고,
    상기 클럭신호 선택부는,
    상기 테스트 클럭신호를 받아들여 상기 동작 주파수로 체배하는 주파수 체배기; 및
    상기 테스트 모드 선택신호에 응답하여, 각각은 상기 체배된 테스트 클럭신호와 상기 시스템 클럭신호중 하나를 선택하여 출력하는 선택부를 구비하는 것을 특징으로 하는 신뢰성있는 테스트를 위해 주파수 체배기를 내장하는 고속 반도체 장치.
KR1019990037673A 1999-09-06 1999-09-06 신뢰성있는 테스트를 위해 주파수 체배기를 내장하는 고속 반도체 장치 KR20010026383A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990037673A KR20010026383A (ko) 1999-09-06 1999-09-06 신뢰성있는 테스트를 위해 주파수 체배기를 내장하는 고속 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990037673A KR20010026383A (ko) 1999-09-06 1999-09-06 신뢰성있는 테스트를 위해 주파수 체배기를 내장하는 고속 반도체 장치

Publications (1)

Publication Number Publication Date
KR20010026383A true KR20010026383A (ko) 2001-04-06

Family

ID=19610232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990037673A KR20010026383A (ko) 1999-09-06 1999-09-06 신뢰성있는 테스트를 위해 주파수 체배기를 내장하는 고속 반도체 장치

Country Status (1)

Country Link
KR (1) KR20010026383A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100588595B1 (ko) * 2005-04-22 2006-06-14 삼성전자주식회사 반도체 메모리 장치의 내부 클록 생성방법 및 이를 이용한반도체 메모리 장치
KR100618825B1 (ko) * 2004-05-12 2006-09-08 삼성전자주식회사 지연 동기 루프를 이용하여 내부 신호를 측정하는집적회로 장치 및 그 방법
KR100825779B1 (ko) * 2006-09-28 2008-04-29 삼성전자주식회사 반도체 메모리장치 및 이에 대한 웨이퍼 레벨 테스트 방법
KR100906998B1 (ko) * 2006-12-07 2009-07-08 주식회사 하이닉스반도체 Ｄｌｌ 회로의 동작 주파수 제어 장치 및 방법
KR101043379B1 (ko) * 2004-10-29 2011-06-21 주식회사 하이닉스반도체 반도체 메모리 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618825B1 (ko) * 2004-05-12 2006-09-08 삼성전자주식회사 지연 동기 루프를 이용하여 내부 신호를 측정하는집적회로 장치 및 그 방법
KR101043379B1 (ko) * 2004-10-29 2011-06-21 주식회사 하이닉스반도체 반도체 메모리 장치
KR100588595B1 (ko) * 2005-04-22 2006-06-14 삼성전자주식회사 반도체 메모리 장치의 내부 클록 생성방법 및 이를 이용한반도체 메모리 장치
KR100825779B1 (ko) * 2006-09-28 2008-04-29 삼성전자주식회사 반도체 메모리장치 및 이에 대한 웨이퍼 레벨 테스트 방법
KR100906998B1 (ko) * 2006-12-07 2009-07-08 주식회사 하이닉스반도체 Ｄｌｌ 회로의 동작 주파수 제어 장치 및 방법
US7573312B2 (en) 2006-12-07 2009-08-11 Hynix Semiconductor Inc. Apparatus and method of controlling operation frequency in DLL circuit

Similar Documents

Publication Publication Date Title
US7860472B2 (en) Receiver circuit and receiver circuit testing method
JP4690854B2 (ja) ソース同期サンプリング方法
US20070266290A1 (en) Test apparatus, test method, and program
US8299951B1 (en) Clocking analog components operating in a digital system
US7305598B1 (en) Test clock generation for higher-speed testing of a semiconductor device
US20030063626A1 (en) Method and apparatus for synchronizing a multiple-stage multiplexer
TW346540B (en) Test method of integrated circuit devices by using a dual edge clock technique
KR20010026383A (ko) 신뢰성있는 테스트를 위해 주파수 체배기를 내장하는 고속 반도체 장치
US7876118B2 (en) Test equipment
KR20140090736A (ko) 내부 스큐를 보상하는 반도체 장치 및 그것의 동작 방법
KR20010035839A (ko) 지연동기루프 회로를 구비하는 반도체 메모리장치
US20070085935A1 (en) Trigger signal generator
EP1653239B1 (en) Test apparatus with waveform formatter
KR102319127B1 (ko) 비동기 패턴 데이터를 제공하는 피검사 디바이스 테스트 시스템
CN109828632B (zh) 一种基于fpga的可调超窄多路同步脉冲发生装置及方法
US4755758A (en) Wave formatter for a logic circuit testing system
JP3792556B2 (ja) 通信回線テスト方法
CN110389262B (zh) 测量结构
KR100642275B1 (ko) 선택신호 발생, 비동기 직렬신호 복원 그리고 전송 장치 및 이와 관련된 방법
JP2003198521A (ja) 通信システムにおけるクロック・スキューの調整回路及び方法
KR100201400B1 (ko) 클럭 동기회로
KR960009775A (ko) 국설교환기의 기준클럭선택 장치 및 그 제어방법
JP2745775B2 (ja) 同期動作適合測定装置
JP2019134349A (ja) 通信装置とその遅延特性測定方法
KR100332413B1 (ko) 통신 시스템의 중계선상 비이알 보정 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination