JP2011258881A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011258881A JP2011258881A JP2010134153A JP2010134153A JP2011258881A JP 2011258881 A JP2011258881 A JP 2011258881A JP 2010134153 A JP2010134153 A JP 2010134153A JP 2010134153 A JP2010134153 A JP 2010134153A JP 2011258881 A JP2011258881 A JP 2011258881A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- semiconductor device
- sealing resin
- lead
- dicing blade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置1は、リード4と、半導体チップ2と、リード4および半導体チップ2を封止する封止樹脂5とを含む。封止樹脂5は、第1主面6、第1主面6とは反対側の第2主面7、ならびに第1主面6および第2主面7に連なる側面8を有している。封止樹脂5は、第1主面6および側面8においてリード4の表面が露出する状態でリード4を封止している。封止樹脂5の側面8は、第1主面6寄りに配置された第1側面部9と、第2主面7寄りに配置された第2側面部10とを有している。第2側面部10は第1側面部9よりも外方に張り出して、第1側面部9と第2側面部10との間に段差12が生じている。第1主面6から段差12までの距離Xは、第1主面6に直交する方向におけるリード4の厚さTよりも大きい。
【選択図】図2
Description
MAPタイプのSONが適用された半導体装置は、リードフレームと、半導体チップと、これらを封止する封止樹脂とを含む。リードフレームは、封止樹脂の下面および側面において露出するように封止樹脂に封止されている。このような半導体装置の製造工程では、複数の半導体装置のパッケージ構造が一括して作製される。すなわち、複数の半導体装置にそれぞれ対応した複数の領域を有するリードフレームと、複数の半導体装置にそれぞれ対応した複数の半導体チップとが、一括して樹脂封止される。こうして、複数の半導体装置を含む半製品が作製される。この半製品をダイシングブレードで切断することにより、個別の半導体装置が切り出される。
ダイシングブレードは、リードフレーム、封止樹脂および粘着層に同時に接した状態で半製品を切断していく。このとき、リードフレームの切断時に生じる金属粉が、粘着層を構成する糊と混ざり合い、切断位置付近の半導体装置(パッケージ)の表面に付着する。このような金属粉は、回路短絡の原因となるおそれがある。
そこで、この発明の目的は、製造時に生じる金属粉が表面に残留しにくい構造の半導体装置を提供することである。
より具体的には、幅広のダイシングブレードで第1側面部に対応する溝部を形成しておき、その後に、幅狭のダイシングブレードで前記溝の底部から封止樹脂が切断される。この切断の際、たとえば、封止樹脂の第2主面は支持テープに貼り付けられる。したがって、幅狭のダイシングブレードは、支持テープの粘着層に接することになる。しかし、前述の通り、幅狭のダイシングブレードは金属フレームに接触しないから、金属フレームの切断に伴って生じる金属粉と粘着層を構成する糊との混合を最小限に抑制できる。したがって、切り出された半導体装置の表面に金属粉が残留しにくくなる。
前記第1主面から前記段差までの距離は、前記第1主面に直交する方向における前記金属フレームの厚さの2倍以上であることが好ましい(請求項3)。これにより、第2側面部に対応する領域を幅狭のダイシングブレードで切断するときに、このダイシングブレードと金属フレームとの接触を確実に回避できる。これにより、金属粉の残留を一層抑制できる。さらに、第1側面部に対応する領域を幅広のダイシングブレードで切断するときに、金属フレームの切断によりダイシングブレードの切断歯部が目詰まりする場合がある。この目詰まりは、封止樹脂を切断することによって、改善または解消される。したがって、幅広のダイシングブレードによって金属フレームと同程度の厚さに渡って封止樹脂が切断されるように第1側面部の領域を設定しておくことにより、ダイシングブレードの目詰まりを改善または解消できる。したがって、半導体装置の側面は良好な切断面となり、エッジ部の欠け等の少ない良品が得られる。
この発明の半導体装置の製造方法は、金属フレームと、半導体チップと、前記金属フレームおよび半導体チップを封止した封止樹脂とを含む半製品を切断して半導体装置を製造する方法を提供する。前記封止樹脂は、第1主面と、前記第1主面とは反対側の第2主面を含み、前記第1主面において前記金属フレームの表面が露出する状態で前記金属フレームを封止している。この発明の製造方法は、基材部の表面に粘着層を形成した支持テープに前記封止樹脂の前記第2主面を貼り付ける工程と、第1幅のダイシングブレードによって、前記第1主面側から前記封止樹脂の厚さ方向途中位置に至り、前記金属フレームの厚さよりも深い第1溝部を形成する工程と、前記第1幅よりも小さい第2幅のダイシングブレードによって、前記第1溝部の底部から前記第2主面を超えて前記支持テープに達する深さの第2溝部を形成することにより、前記半製品を切断する工程とを含む(請求項6)。
前記第1溝部は、前記金属フレームの厚さの2倍以上の深さに形成されることが好ましい(請求項8)。これにより、第2幅のダイシングブレードによる切断の際に、このダイシングブレードと金属フレームとの接触を確実に回避できる。これにより、金属粉の残留を一層抑制できる。さらに、第1幅のダイシングブレードでの切断の際に、金属フレームの切断によりダイシングブレードの切断歯部が目詰まりする場合がある。この目詰まりは、封止樹脂を切断することによって、改善または解消される。したがって、第1幅のダイシングブレードによって金属フレームと同程度の厚さに渡って封止樹脂が切断されるように第1溝部の深さを設定しておくことにより、ダイシングブレードの目詰まりを改善または解消できる。したがって、半導体装置の側面は良好な切断面となり、エッジ部の欠け等の少ない良品が得られる。
図1(a)は、本発明の一実施形態に係る半導体装置を斜め上方から見た斜視図であり、図1(b)は、半導体装置を斜め下方から見た斜視図であり、図1(c)は、上下が逆になった半導体装置を横方向から見た側面図である。図2は、図1(c)の切断面線A−Aにおける断面図である。ただし、上下方向は、説明の都合のために、便宜的に定めた方向に過ぎない。たとえば、実装面を上方に向けた配線基板の上面に半導体装置を表面実装する場合の姿勢が図1(a)に示されている。
側面8は、第1主面6および第2主面7に連なっている。詳しくは、側面8は、半導体装置1において第1主面6および第2主面7を除いた全周に形成されている。換言すれば、半導体装置1は、第1主面6および第2主面7のそれぞれの4辺に連なる4つの側面8を有している。
第1側面部9は、第1主面6に連なっており、第2主面7へ向かって略垂直に延びている。第2側面部10は、第2主面7に連なっており、第1主面6へ向かって略垂直に延びている。つまり、第1側面部9は、第1主面6寄りに配置されており、第2側面部10は、第2主面7寄りに配置されている。各側面8において、第2側面部10は、第1側面部9よりも横方向(第1および第2主面6,7に平行な方向)における外方に張り出している。第2側面部10の第1側面部9に対する張出量Q(図2参照)は、10μm〜100μmであることが好ましい。また、第1主面6に直交する方向(上下方向)における第2側面部10の幅P(図2参照)は、30μm〜200μmであることが好ましい。
この実施形態では、上下方向において、第1主面6から段差12までの距離Xは、約500μm〜800μmであり、リード4の厚さT(ここでは、約100〜200μm)よりも大きい。距離Xは、厚さTの2倍以上であることが望ましい。
リードフレーム30のダイパッド3上に、たとえば、高融点はんだ(融点が260℃以上のはんだ)や銀ペーストなどからなる接合材(図示せず)を介して半導体チップ2(図2参照)がダイボンディングされる。
その後、リードフレーム30が、封止用の金型に入れられ、図4Aに示すように、ダイパッド3の下面14、リード34(フレーム部32)の下面35が露出するように、リードフレーム30および半導体チップ2が封止樹脂36によって封止される(樹脂封止工程)。封止樹脂36は、たとえば、エポキシ樹脂からなる。
樹脂封止工程が完了すると、半製品37が完成する。図4Aは、完成した半製品37を示している。半製品37は、リードフレーム30と、半導体チップ2と、これらを封止した封止樹脂36とを含んでいる。封止樹脂36は、リードフレーム30を覆う板状をなしている。封止樹脂36は、その底面をなす第1主面26と、その天面をなす第2主面27とを含んでいる。第2主面27は、第1主面26の反対側である。第1主面26から、ダイパッド3の下面14、リード34(フレーム部32)の下面35が露出される。半製品37では、第1主面26側が表面である。
まず、図3に示すように、半製品37が支持テープ31に貼り付けられる(貼り付け工程)。この際、たとえば2つの半製品37が、平行に並んで配置された状態で、円形状の支持テープ31に貼り付けられる。なお、図3では、各半製品37において、半導体チップ2(図4A参照)などの図示が省略されている。
次いで、ダイパッド3の下面14、リード34の下面35に、半田濡れ性を有する金属材料を用いためっきにより、めっき層49が形成される(めっき工程)。なお、めっき層49を形成するには、電解めっき法により行なってもよいし、無電解めっき法などの方法で行なってもよい。
ダイシングブレード51は、その円板形状の中心軸線まわりに回転しながら、ダイシングライン50(図3参照)上を移動する。その際、ダイシングブレード51は、フレーム部32の下面側(半製品37の表面側)から入れられる。
そして、各ダイシングライン50(図3参照)に沿ってダイシングブレード51を移動させると、同様の溝部52が、各ダイシングライン50に一致する位置に形成される。これにより、各リード34(図4A参照)がフレーム部32から切り離されてリード4となり、封止樹脂36(図4A参照)が溝部52の両側で切り分けられて封止樹脂5となる。そして、各ダイパッド3とフレーム部32とをつなぐ吊りリード部33(図3参照)を切断すると、半導体装置1の個片が得られる。各半導体装置1において、ダイパッド3の下面14のめっき層49(図4A参照)は、ダイパッドめっき層15となり、リード34の下面35のめっき層49(図4A参照)は、リードめっき層18となる。
ダイシング工程の際、図示しない水源につながった給水ノズル59から半製品37の表面に流水が供給される。これにより、半製品37の表面上の金属粉54、樹脂粉55、糊屑56、粘着金属粉57および粘着樹脂粉58のうち、金属粉54および樹脂粉55は、流水によって容易に洗い流されて半製品37の表面上から排除される。しかし、糊屑56、粘着金属粉57および粘着樹脂粉58は、糊の粘着力によって半製品37の表面に付着しているので、流水に洗い落とされにくく、半製品37の表面上に残る。これらのうち、図4Cに示す粘着金属粉57は、半導体装置1が配線基板(図示せず)上へ実装されたときに、回路の短絡故障の原因となる虞がある。
この実施形態の製造方法では、前述しためっき工程までの工程は、前述した比較例に係る製造方法と同様に行われる。
つまり、まず、図3に示すリードフレーム30のダイパッド3上に、たとえば、前述した高融点はんだや銀ペーストなどからなる接合材(図示せず)を介して半導体チップ2(図2参照)がダイボンディングされる。
その後、リードフレーム30が、封止用の金型に入れられ、図5Aに示すように、ダイパッド3の下面14、リード34(フレーム部32)の下面35が露出するように、リードフレーム30および半導体チップ2が封止樹脂36によって封止される(樹脂封止工程)。封止樹脂36による封止方法としては、前述したトランスファーモールド法などの方法が採用される。
その後、半製品37を切断して半導体装置1を個別に切り出す工程が行われる。
まず、図5Aに示すように、半製品37が支持テープ31に貼り付けられる(貼り付け工程)。貼り付け工程では、半製品37において封止樹脂36の第2主面27が、支持テープ31の粘着層39に貼り付けられる。
以降の工程は、前記比較例に係る製造方法におけるダイシング工程とは異なる。この実施形態では、第1幅Wを有する第1のダイシングブレード65と、第1のダイシングブレード65よりも狭い第2幅Nを有する第2のダイシングブレード66とが用いられる(図3参照)。本実施形態では、第1幅Wは、たとえば、約300μmであり、第2幅Nは、第1幅Wよりも小さく、たとえば、約240μmである。第1のダイシングブレード65および第2のダイシングブレード66は、ともに、円板形状の砥石であって、それぞれの周端面に切断歯部が形成されている。
つまり、第1溝部67は、前記比較例の製造方法におけるダイシング工程で形成される溝部52(図4C参照)よりも浅く形成され、半製品37を切断しない。第1溝部67が形成される際、リード34(図5A参照)および封止樹脂36が切削されるので、半製品37の表面には、金属粉54と樹脂粉55とが発生する(図5B参照)。しかし、このとき、第1のダイシングブレード65によって粘着層39は切削されないので、糊屑56、粘着金属粉57および粘着樹脂粉58(図4B参照)は発生しない。金属粉54および樹脂粉55は、第1ダイシング工程中に給水ノズル59(図5B参照)からの流水によって洗い流され、第1ダイシング工程後、図5Cに示すように、半製品37の表面上から排除される。
次いで、図5Dに示すように、第1のダイシングブレード65の後に続く第2のダイシングブレード66が、その円板形状の中心軸線まわりに回転しながら、第1のダイシングブレード65が通ったダイシングライン50(図3参照)上を移動する。この際、第2のダイシングブレード66は、第1溝部67に入れられる。
第2溝部68が形成される際、封止樹脂36および粘着層39が切削されるので、樹脂粉55と、糊屑56と、粘着樹脂粉58とが発生する(図5D参照)。しかし、第2のダイシングブレード66は、第1溝部67の側壁の壁面に露出されたリード4に接触しないので、リード4を切削することはない(図5D参照)。そのため、粘着金属粉57(図4C参照)は、発生しない。樹脂粉55および粘着樹脂粉58は、給水ノズル59(図5D参照)からの流水によって洗い流され、図5Eに示すように、各半導体装置1の表面上から無くなる。なお、微量の糊屑56が半導体装置1の表面上に残ることがあるが、特に問題はない。
以上の方法により、半導体装置1を製造できる。図5Bに示すように、第1のダイシングブレード65(幅広のダイシングブレード)は、第1側面部9に相当する部分を切断する際にリード4に接するけれども、封止樹脂36の厚さ方向途中位置に達するに過ぎず、支持テープ31には達しない。したがって、第1のダイシングブレード65による切断によって生じる金属粉54は、粘着層39を構成する糊と混合しない。また、図5Dに示すように、第2のダイシングブレード66(幅狭のダイシングブレード)は、第1のダイシングブレード65によって形成された第1溝部67の底部から、第1側面部9に非接触状態で、封止樹脂36(第2側面部10に相当する部分)を切断する。そのため、第2のダイシングブレード66とリード4との接触を回避できる。したがって、第2のダイシングブレード66は粘着層39に接するけれども、粘着層39を構成する糊と金属粉との混合は最小限に抑制できる。これにより、図5Eに示すように、切り出された半導体装置1の表面への金属粉の付着を抑制できる。
これにより、図5Dに示すように第2側面部10に対応する領域を第2のダイシングブレード66で切断する際に、第2のダイシングブレード66とリード4との接触を回避できる。これにより、金属粉の残留を一層確実に抑制できる。
これにより、図5Dに示すように、第2側面部10に対応する領域を第2のダイシングブレード66で切断するときに、第2のダイシングブレード66とリード4との接触をより確実に抑制できる。これにより、金属粉の残留をより確実に抑制できる。
これにより、図5Dに示すように、第2側面部10に対応する領域を第2のダイシングブレード66で切断するときに、第2のダイシングブレード66とリード4との接触を確実に回避できる。これにより、金属粉の残留を一層抑制できる。
図7(a)は、エンボスキャリアテープの要部の斜視図であり、図7(b)は、エンボスキャリアテープのポケットに半導体装置が収容された状態を示す図解的な断面図である。
半製品37から切り分けられた各半導体装置1は、たとえば、図7(b)に示すように、エンボスキャリアテープ80の各ポケット81内に収容される。この状態で、半導体装置1では、ダイパッド3の下面14だけが載置部83に接する。したがって、半導体装置1の底面の周縁部の各リード4は、ポケット81の底面から離間している。また、半導体装置1のフランジ部13が、ポケット81の側壁面に対向している。フランジ部13は、リード4よりも外方に張り出しているから、半導体装置1の底面の周縁部の各リード4は、ポケット81の側壁面から離間した状態に保たれる。つまり、各リード4は、ポケット81の内壁面(側壁面および底面)に対して非接触の状態に保持される。
また、この発明は、ダイパッド3が無い構成の半導体装置1にも適用することができる。
前述した実施形態では、リード4が、封止樹脂5の第1主面6においてダイパッド3を挟んで対向する2辺に設けられているが(図1(b)参照)、図8に示すように、第1主面6における残りの2辺にも設けられていても構わない。この場合、第1主面6の4辺にリード4が設けられている。各リード4では、下面16が、封止樹脂5の第1主面6の端部から露出している。各リード4の下面16は、封止樹脂5の第1主面6と面一になっている。また、各リード4では、下面16に連続して略垂直に延びる一側面17が、封止樹脂5の側面8の第1側面部9の下端部から露出している。一側面17は、第1側面部9と面一になっている。
ここで、第1主面6においてリード4が設けられない辺がある場合、この辺に連続する側面8を形成する際に、リード4が切断されないので、前述した粘着金属粉57(図4C参照)が発生する虞はない。そのため、この側面8は、段差12が生じるように形成される必要はなく、この側面8において第1側面部9と第2側面部10とは面一であってもよい。そのため、この側面8を形成する場合、封止樹脂36(図3参照)を1種類のダイシングブレードで一度に切断すればよい。
2 半導体チップ
4 リード
5 封止樹脂
6 第1主面
7 第2主面
8 側面
9 第1側面部
10 第2側面部
12 段差
26 第1主面
27 第2主面
31 支持テープ
34 リード
36 封止樹脂
37 半製品
38 基材部
39 粘着層
65 第1のダイシングブレード
66 第2のダイシングブレード
67 第1溝部
68 第2溝部
N 第2幅
P 幅
Q 張出量
R 厚さ
S 厚さ
T 厚さ
W 第1幅
X 距離
Claims (8)
- 金属フレームと、
半導体チップと、
第1主面、前記第1主面とは反対側の第2主面、ならびに前記第1主面および第2主面に連なる側面を有し、前記金属フレームおよび前記半導体チップを封止する封止樹脂とを含み、
前記封止樹脂が、前記第1主面および側面において前記金属フレームの表面が露出する状態で前記金属フレームを封止しており、
前記封止樹脂の側面が、前記第1主面寄りに配置された第1側面部と、前記第2主面寄りに配置された第2側面部とを有し、前記第2側面部が前記第1側面部よりも外方に張り出して、前記第1側面部と前記第2側面部との間に段差が生じており、前記第1主面から前記段差までの距離が、前記第1主面に直交する方向における前記金属フレームの厚さよりも大きい、半導体装置。 - 前記段差が、前記第1主面よりも前記第2主面の近くに位置している、請求項1記載の半導体装置。
- 前記第1主面から前記段差までの距離が、前記第1主面に直交する方向における前記金属フレームの厚さの2倍以上である、請求項1または2記載の半導体装置。
- 前記第1主面に直交する方向における前記第2側面部の幅が30μm〜200μmである、請求項1〜3のいずれか一項に記載の半導体装置。
- 前記第2側面部の前記第1側面部に対する張出量が、10μm〜100μmである、請求項1〜4のいずれか一項に記載の半導体装置。
- 金属フレームと、半導体チップと、前記金属フレームおよび半導体チップを封止した封止樹脂とを含む半製品を切断して半導体装置を製造する方法であって、
前記封止樹脂は、第1主面と、前記第1主面とは反対側の第2主面を含み、前記第1主面において前記金属フレームの表面が露出する状態で前記金属フレームを封止しており、
前記方法は、
基材部の表面に粘着層を形成した支持テープに前記封止樹脂の前記第2主面を貼り付ける工程と、
第1幅のダイシングブレードによって、前記第1主面側から前記封止樹脂の厚さ方向途中位置に至り、前記金属フレームの厚さよりも深い第1溝部を形成する工程と、
前記第1幅よりも小さい第2幅のダイシングブレードによって、前記第1溝部の底部から前記第2主面を超えて前記支持テープに達する深さの第2溝部を形成することにより、前記半製品を切断する工程とを含む、半導体装置の製造方法。 - 前記第1溝部が、前記封止樹脂の厚さの半分よりも深く形成される、請求項6記載の半導体装置の製造方法。
- 前記第1溝部が前記金属フレームの厚さの2倍以上の深さに形成される、請求項6または7記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010134153A JP5555065B2 (ja) | 2010-06-11 | 2010-06-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010134153A JP5555065B2 (ja) | 2010-06-11 | 2010-06-11 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011258881A true JP2011258881A (ja) | 2011-12-22 |
JP5555065B2 JP5555065B2 (ja) | 2014-07-23 |
Family
ID=45474702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010134153A Active JP5555065B2 (ja) | 2010-06-11 | 2010-06-11 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5555065B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017175131A (ja) * | 2016-03-17 | 2017-09-28 | ローム株式会社 | 半導体装置およびその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208571A (ja) * | 2001-01-12 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2002280491A (ja) * | 2001-03-22 | 2002-09-27 | Matsushita Electric Ind Co Ltd | 電子部品およびその製造方法 |
JP2003037236A (ja) * | 2001-07-26 | 2003-02-07 | Rohm Co Ltd | 半導体装置の製造方法、およびこの方法により製造された半導体装置 |
JP2003124149A (ja) * | 2001-10-09 | 2003-04-25 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2006237471A (ja) * | 2005-02-28 | 2006-09-07 | Yamaha Corp | 半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ並びに半導体素子の製造方法 |
JP2008306085A (ja) * | 2007-06-11 | 2008-12-18 | Sumitomo Metal Mining Package Materials Co Ltd | 半導体装置の製造方法とその製造に用いる半導体装置製造用基板 |
-
2010
- 2010-06-11 JP JP2010134153A patent/JP5555065B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208571A (ja) * | 2001-01-12 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2002280491A (ja) * | 2001-03-22 | 2002-09-27 | Matsushita Electric Ind Co Ltd | 電子部品およびその製造方法 |
JP2003037236A (ja) * | 2001-07-26 | 2003-02-07 | Rohm Co Ltd | 半導体装置の製造方法、およびこの方法により製造された半導体装置 |
JP2003124149A (ja) * | 2001-10-09 | 2003-04-25 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2006237471A (ja) * | 2005-02-28 | 2006-09-07 | Yamaha Corp | 半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ並びに半導体素子の製造方法 |
JP2008306085A (ja) * | 2007-06-11 | 2008-12-18 | Sumitomo Metal Mining Package Materials Co Ltd | 半導体装置の製造方法とその製造に用いる半導体装置製造用基板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017175131A (ja) * | 2016-03-17 | 2017-09-28 | ローム株式会社 | 半導体装置およびその製造方法 |
JP2022087155A (ja) * | 2016-03-17 | 2022-06-09 | ローム株式会社 | 半導体装置 |
JP7228063B2 (ja) | 2016-03-17 | 2023-02-22 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5555065B2 (ja) | 2014-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7228063B2 (ja) | 半導体装置 | |
CN104685615B (zh) | 半导体器件的制造方法及半导体器件 | |
TW498443B (en) | Singulation method for manufacturing multiple lead-free semiconductor packages | |
JP3685792B2 (ja) | リードフレームの製造方法 | |
JP5479247B2 (ja) | 半導体装置の製造方法 | |
JPWO2011142006A1 (ja) | 半導体装置およびその製造方法 | |
JP6394634B2 (ja) | リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法 | |
TW201626473A (zh) | 具有改良接觸引腳之平坦無引腳封裝 | |
US8884447B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2019160882A (ja) | 半導体装置およびその製造方法 | |
JP2013258348A (ja) | 半導体装置の製造方法 | |
KR100679598B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100369203B1 (ko) | 반도체 장치의 제조 방법 | |
JP2011211159A (ja) | 半導体装置の製造方法 | |
JP2001244399A (ja) | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 | |
JP5555065B2 (ja) | 半導体装置およびその製造方法 | |
JP2001267470A (ja) | 半導体装置およびその製造方法 | |
WO2016107298A1 (zh) | 一种微型模塑封装手机智能卡以及封装方法 | |
JP2006245459A (ja) | 半導体装置の製造方法 | |
CN210272320U (zh) | 一种预防分层的封装结构 | |
CN114300437A (zh) | 一种无框架的半导体封装结构及其制备工艺 | |
JP4979661B2 (ja) | 半導体装置の製造方法 | |
JP4723776B2 (ja) | 半導体装置の製造方法 | |
JP5121807B2 (ja) | 半導体装置の製造方法 | |
CN118263138A (zh) | 半导体器件的制作方法以及半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5555065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |