JP2003124149A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003124149A
JP2003124149A JP2001311619A JP2001311619A JP2003124149A JP 2003124149 A JP2003124149 A JP 2003124149A JP 2001311619 A JP2001311619 A JP 2001311619A JP 2001311619 A JP2001311619 A JP 2001311619A JP 2003124149 A JP2003124149 A JP 2003124149A
Authority
JP
Japan
Prior art keywords
cutting
cutting blade
semiconductor device
base material
boundary line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001311619A
Other languages
English (en)
Inventor
Yusuke Hasuo
裕介 蓮尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2001311619A priority Critical patent/JP2003124149A/ja
Publication of JP2003124149A publication Critical patent/JP2003124149A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 半導体装置の四隅のバリの発生防止と、加工
時間の短縮が可能な半導体装置の製造方法を提供する。 【解決手段】 絶縁性基材５の一方面に金属等の良導体
にて複数の半導体装置の回路パターンをマトリックス状
に集合して形成し、半導体チップを各半導体装置の回路
パターンに対応して搭載し、対応する回路パターンに電
気的に接続し、複数の半導体装置の回路パターンと複数
の半導体チップとを一括して樹脂封止し樹脂封止体４Ｔ
を形成後、形成された各半導体装置単位部４Ｔ１が隣接
する境界線４ｉ１〜４ｉ８を切断刃により切断して各半
導体装置を製造する半導体装置の製造方法であり、絶縁
性基材５を境界線４ｉ１〜４ｉ８に沿って第１切断刃ｋ
ｃ１によって切断する第１切断工程と、切断された境界
線４ｉ１〜４ｉ８に沿って樹脂封止体４Ｔを第１切断刃
ｋｃ１より幅広の第２切断刃ｋｃ２によって切断し境界
線４ｉ１〜４ｉ８に沿って分離する第２切断工程とを含
む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に形成され
る複数の半導体装置の回路パターンに対応して搭載さ
れ、該回路パターンに電気的に接続される複数の半導体
チップと該回路パターンとを一括して樹脂封止後、切断
して分割することにより各半導体装置を製造する半導体
装置の製造方法に関する。
【０００２】
【従来の技術】半導体チップが一方面にモールドされ、
他方面にハンダ・ボールがエリア状に形成されるＢＧＡ
(Ball Grid Array)などの半導体装置１００は、図１
１に示すように、絶縁性基材１０１上の各半導体装置１
００毎の回路パターン１０２に対応して半導体チップ１
０９が接着剤１０９ｓ等により絶縁性基材１０１に搭載
され、半導体チップ１０９の電極１０９ｄが回路パター
ン１０２にボンディングワイヤ１０７を介して電気的に
接続されている。
【０００３】また、絶縁性基材１０１の半導体チップ１
０９搭載面側全体が封止樹脂１０４にて樹脂封止される
とともに、必要に応じて絶縁性基材１０１の裏面側には
半田ボール１０３がスルーホール１０１ｔを埋設して回
路パターン１０２に電気的に導通されて突設されてい
る。
【０００４】上記構成のＢＧＡ等の半導体装置を製造す
る方法として、近年、以下に記す製造方法が採用されて
いる。
【０００５】すなわち、図１２(ａ)に示すように、帯状
或いは短冊状に形成された絶縁性基材１０１の母材を用
意する。
【０００６】そして、絶縁性基材１０１の表面に銅等の
金属材料により複数の半導体装置の回路パターン１０２
が集合したマトリックス状の回路パターン集合体１０２
ｔを形成し、各半導体装置の回路パターン１０２に対応
して絶縁性基材１０１上に半導体チップ１０９を接着剤
１０９ｓ等により搭載する。
【０００７】続いて、各半導体装置毎に半導体チップ１
０９の電極１０９ｄをボンディングワイヤ１０７を用い
て回路パターン１０２に電気的に接続し、その後、絶縁
性基材１０１表面に複数の半導体チップ１０９が実装さ
れた回路パターン集合体１０２ｔを一括して封止樹脂１
０４にて樹脂封止し樹脂封止体１１１を形成する。
【０００８】なお、必要によっては、半田ボール１０３
を絶縁性基材１０１に穿孔されるスルーホール１０１ｔ
を埋設して回路パターン１０２に電気的に導通させ絶縁
性基材１０１の裏面側に突設させて外部接続端子を形成
する。
【０００９】続いて、樹脂封止体１１１における各半導
体装置に相当する単位樹脂封止体１１１ｔが隣接する境
界部１１１ｋをダイシングソー等の切断刃により切断す
ることにより分割し、各半導体装置１００を製造する。
【００１０】上記方法によれば、複数の半導体装置１０
０を一括して樹脂封止し製造できるため、樹脂封止工程
を簡略化することが可能で生産性を向上することができ
る。
【００１１】
【発明が解決しようとする課題】ところで、上述のマト
リックス状に配置された複数の半導体チップ１０９を一
括して樹脂封止し、その後、樹脂封止体１１１を切断し
て各半導体装置へ分割する半導体装置の製造方法は、特
に絶縁性基材１０１としてポリイミド等の軟質の材料を
使用した場合、図１２(ｂ)に示すように、各半導体装置
１００への分割時の切断によって絶縁性基材１０１の四
隅にバリ１００ｂが発生し易いという問題がある。
【００１２】上記バリ１００ｂの発生原因としては、半
導体装置１００における絶縁性基材１０１の四隅部は回
路パターン１０２を形成する金属材料と絶縁性基材１０
１とが積層構造をなしており、絶縁性基材１０１は積層
構造を成す金属材料と弾性係数が異なりまた該四隅部は
絶縁性基材１０１と外部空間との境界であるため切断刃
による切断に際して外部空間側で機械的支持がなくなる
ので切断時に絶縁性基材１０１に塑性変形が発生し易
い、さらには絶縁性基材１０１の切断時の熱変形が挙げ
られる。
【００１３】本発明は上記実状に鑑みて、半導体装置の
四隅のバリの発生を未然に防止することが可能でバリに
起因する実装不良や外観不良、寸法不良を防止すること
ができるとともに、加工時間を短縮をすることが可能な
半導体装置の製造方法の提供を目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するべ
く、本発明の請求項１に関わる半導体装置の製造方法
は、薄板の絶縁性基材の一方面に金属等の良導体にて複
数の半導体装置の回路パターンをマトリックス状に集合
して形成し、半導体チップを各半導体装置の回路パター
ンに対応して搭載するとともに対応する回路パターンに
電気的に接続し、複数の半導体装置の回路パターンと複
数の半導体チップとを一括して樹脂封止し樹脂封止体を
形成後、形成された各半導体装置単位部が隣接する境界
線を切断刃により切断して分割し各半導体装置を製造す
る半導体装置の製造方法であって、絶縁性基材を境界線
に沿って第１切断刃によって切断する第１切断工程と、
切断された境界線に沿って樹脂封止体を第１切断刃より
幅広の第２切断刃によって切断し境界線に沿って分離す
る第２切断工程とを含むことを特徴としている。
【００１５】本発明の請求項２に関わる半導体装置の製
造方法は、薄板の絶縁性基材の一方面に金属等の良導体
にて複数の半導体装置の回路パターンをマトリックス状
に集合して形成し、半導体チップを各半導体装置の回路
パターンに対応して搭載するとともに対応する回路パタ
ーンに電気的に接続し、複数の半導体装置の回路パター
ンと複数の半導体チップとを一括して樹脂封止し樹脂封
止体を形成後、形成された各半導体装置単位部が隣接す
る境界線を切断刃により切断して分割し各半導体装置を
製造する半導体装置の製造方法であって、絶縁性基材を
境界線に沿って第１切断刃によって切断する第１切断工
程と、切断された境界線に沿って樹脂封止体を第１切断
刃より幅狭の第２切断刃によって切断し境界線に沿って
分離する第２切断工程とを含むことを特徴としている。
【００１６】
【発明の実施の形態】以下、実施例を示す図面に基づい
て、本発明を詳細に説明する。
【００１７】本発明に関わる半導体装置の製造方法を用
いて製造された第１実施例の半導体装置１は、図１に示
すように、偏平状の直方体形状を呈しており、絶縁性基
材５表面に形成された銅箔等の回路パターン２に対応し
て半導体チップ９が接着剤９ｓ等により絶縁性基材５に
搭載され、半導体チップ９の電極９ｄがボンディングワ
イヤ７を介して回路パターン２に電気的に接続されてい
る。
【００１８】また、絶縁性基材５の半導体チップ９搭載
面側全体が封止樹脂４にて樹脂封止されるとともに、絶
縁性基材５の裏面側にはスルーホール５ｔを埋設してボ
ール状の半田ボール３が突設されて回路パターン２に電
気的に接続され外部接続端子を形成している。
【００１９】上述した半導体装置１の製造方法は、ま
ず、ポリイミド等の絶縁性樹脂を、図２に示すように、
帯状或いは短冊状薄板に成形し絶縁性基材５を製造す
る。
【００２０】そして、絶縁性基材５の表面に良導体であ
る銅箔を接着材等を用いて貼着し、銅箔が貼着された絶
縁性基材５の所定の箇所にプレス機械によるパンチング
等によりスルーホール５ｔ、５ｔ、…を穿孔する。
【００２１】なお、絶縁性基材５の側部領域には半導体
装置の製造工程において位置決めに使用されるガイドホ
ール(図示せず)が所定の位置に穿孔される。
【００２２】次いで、絶縁性基材５に貼着された銅箔を
エッチングして各半導体装置毎の回路パターンが隣接し
マトリックス状に集合した回路パターン集合体２Ｓを形
成する。
【００２３】ここで、回路パターン集合体２Ｓは、絶縁
性基材５表面に長手方向に沿って複数形成されている。
【００２４】続いて、絶縁性基材５における各半導体装
置毎の回路パターン２に対応して、図１、図２(ｂ)に示
すように、半導体チップ９を銀ペースト等の接着剤９ｓ
や接着テープ９ｓを介して絶縁性基材５の回路パターン
形成面に搭載し、半導体チップ９の電極９ｄと回路パタ
ーン２とをボンディングワイヤ７を介して接続し半導体
チップ９と回路パターン２とを電気的に接続する。
【００２５】なお、半導体チップ９と回路パターン２と
の電気的接続は、ボンディングワイヤ７を用いたワイヤ
ボンディングに代えてフリップチップ接続を採用しても
よい。
【００２６】そして、図２に示すように、絶縁性基材５
上に各半導体装置毎の回路パターン２に対応してマトリ
ックス状に搭載した複数の半導体チップ９と回路パター
ン集合体２Ｓとを覆って、エポキシ等の封止樹脂４によ
って一括し樹脂封止して樹脂封止体４Ｔを形成する。
【００２７】さらに、必要に応じて樹脂封止体４Ｔを形
成した絶縁性基材５の裏面に、図２(ｂ)に示すように、
半田ボール３、…をスルーホール５ｔ、…を埋設し突設
して回路パターン２に導通させた外部接続端子を形成す
る。
【００２８】続いて、図３に示すように、円形で短径を
有する第１切断刃ｋｃ1と円形で長径を有する第２切断
刃ｋｃ2とをスピンドル軸ｋｄに装着した切断装置を用
意する。
【００２９】第１切断刃ｋｃ1と第２切断刃ｋｃ2とはと
もにダイヤモンドブレードが採用され、第１切断刃ｋｃ
1としては幅狭な刃、例えば幅１８０μｍ厚の刃が使用
され、第２切断刃ｋｃ2としては幅広な刃、例えば幅２
００μｍ厚の刃が使用されている。
【００３０】樹脂封止体４Ｔが形成された絶縁性基材５
の各半導体装置１への切断に際しては、図３に示すよう
に、樹脂封止体４Ｔが形成された絶縁性基材５を樹脂封
止体形成面を下方に向けて加工ライン(図示せず)上に載
置する。
【００３１】そして、第１切断刃ｋｃ1、第２切断刃ｋ
ｃ2を装着したスピンドル軸ｋｄを樹脂封止体４Ｔが形
成された絶縁性基材５の裏面側である上方に位置させ、
第１切断刃ｋｃ1と第２切断刃ｋｃ2との間隔を樹脂封止
体４Ｔが形成された絶縁性基材５における各半導体装置
に相当する単位樹脂封止体(半導体装置単位部)４Ｔ1の
幅１ｌと等しい距離に設定する。
【００３２】そして、第１切断刃ｋｃ1が樹脂封止体４
Ｔにおける最外周部の単位封止樹脂体４Ｔ1の最外側の
境界線４ｉ1に沿う位置(ｉ1)にスピンドル軸ｋｄを設定
する。
【００３３】続いて、第１切断刃ｋｃ1、第２切断刃ｋ
ｃ2を装着したスピンドル軸ｋｄを矢印ａ１に示すよう
に移動させて、図４(ａ)に示すように、第１切断刃ｋｃ
1を用いて樹脂封止体４Ｔの境界線４ｉ1に沿って絶縁性
基材５を切断幅ｃl1をもって切断する。
【００３４】図５(ａ)に上記第１切断刃ｋｃ1による切
断前の詳細断面を示し、図５(ｂ)に上記第１切断刃ｋｃ
1による切断後の詳細断面を示している。
【００３５】上記切断を終了した第１切断刃ｋｃ1、第
２切断刃ｋｃ2を装着したスピンドル軸ｋｄを、図３に
示す位置(ｉ２)から一つの半導体装置に相当する単位樹
脂封止体４Ｔ1の幅１ｌと等しい距離を絶縁性基材５の
長さ方向に向って矢印ａ２に示すように移動させて、ス
ピンドル軸ｋｄに装着された第１切断刃ｋｃ1が樹脂封
止体４Ｔにおける単位樹脂封止体４Ｔ1の境界である境
界線４ｉ2に沿うとともに、第２切断刃ｋｃ2が最外周部
の単位封止樹脂体４Ｔ1の外側の境界線４ｉ1に沿うよう
に位置(ｉ３)に位置させる。
【００３６】そして、第１切断刃ｋｃ1、第２切断刃ｋ
ｃ2を装着したスピンドル軸ｋｄを矢印ａ３に示すよう
に移動させて、図４(ｂ)に示すように、第１切断刃ｋｃ
1を用いて樹脂封止体４Ｔの境界線４ｉ2に沿って絶縁性
基材５を切断幅ｃl1をもって切断する。
【００３７】図５(ａ)に上記第１切断刃ｋｃ1による切
断前の詳細断面を示し、図５ (ｂ)に上記第１切断刃ｋ
ｃ1による切断後の詳細断面を示している。
【００３８】この時、スピンドル軸ｋｄに装着された第
２切断刃ｋｃ2は樹脂封止体４Ｔの境界線４ｉ1に沿って
移動され、図４(ｂ)に示すように、第２切断刃ｋｃ2を
用いて樹脂封止体４Ｔの境界線４ｉ1に沿って封止樹脂
体４Ｔおよび第１切断刃ｋｃ1で切断されなかった絶縁
性基材５の残余部とを切断幅ｃｌ2をもって切断する。
【００３９】図５(ｂ)に上記第２切断刃ｋｃ2による切
断前の詳細断面を示し、図５(ｃ)に上記第２切断刃ｋｃ
2による切断後の詳細断面を示している。
【００４０】上記絶縁性基材５の残余部とは、図５
(ｂ)、(ｃ)に示すように、刃幅１８０μｍである第１切
断刃ｋｃ1による絶縁性基材５の切断幅ｃｌ1と刃幅２０
０μｍである第２切断刃ｋｃ2による絶縁性基材５の切
断幅ｃｌ2との差に相当する第１切断刃ｋｃ1で切断され
なかった絶縁性基材５の箇所ｃｌ3(図５(ｂ)参照)をい
う。
【００４１】上記切断を終了した第１切断刃ｋｃ1、第
２切断刃ｋｃ2を装着したスピンドル軸ｋｄを、図３に
示す位置(ｉ４)から単位樹脂封止体４Ｔ1の幅１ｌと等
しい距離を絶縁性基材５の長さ方向に向って矢印ａ４に
示すように移動させて、スピンドル軸ｋｄに装着された
第１切断刃ｋｃ1が樹脂封止体４Ｔにおける単位樹脂封
止体４Ｔ1の境界である境界線４ｉ3に沿うとともに、第
２切断刃ｋｃ2が単位封止樹脂体４Ｔ1の境界線４ｉ2に
沿うように位置(ｉ５)に位置させる。
【００４２】以下、上述と同様な切断工程を繰り返すこ
とにより、樹脂封止体４Ｔが形成された絶縁性基材５が
境界線４ｉ2、境界線４ｉ3、境界線４ｉ4に沿って切断
される。
【００４３】その後、第１切断刃ｋｃ1、第２切断刃ｋ
ｃ2を装着したスピンドル軸ｋｄを直角方向に転回させ
て第１切断刃ｋｃ1、第２切断刃ｋｃ2を絶縁性基材５の
長手方向に配置し、上述と同様な切断工程を樹脂封止体
４Ｔの境界線４ｉ5、境界線４ｉ6、境界線４ｉ7、境界
線４ｉ8に沿って行うことにより、各々の半導体装置に
分割し半導体装置１(図１参照)を製造する。
【００４４】上述の第１切断刃ｋｃ1と第２切断刃ｋｃ2
とは同軸のスピンドル軸ｋｄに装着したが、多軸タイプ
の切断装置を用いて、図６(ａ)に示すように、第１切断
刃ｋｃ1をスピンドル軸ｋｄ1に装着し、第２切断刃ｋｃ
2を第１切断刃ｋｃ1から単位樹脂封止体４Ｔ1の幅１ｌ
と等しい距離、離間して対向させてスピンドル軸ｋｄ2
に装着して、上記切断工程を行うことも可能である。
【００４５】また、多軸タイプの切断装置を用いて、図
６(ｂ)に示すように、第１切断刃ｋｃ1をスピンドル軸
ｋｄ3に装着し、第２切断刃ｋｃ2を切断方向後方に第１
切断刃ｋｃ1と平行に単位樹脂封止体４Ｔ1の幅１ｌと等
しい距離、縮入させてスピンドル軸ｋｄ4に装着して、
上記切断工程を行うことも可能である。
【００４６】また、多軸タイプの切断装置を用いて、図
６(ｃ)に示すように、第１切断刃ｋｃ1をスピンドル軸
ｋｄ5に装着し、第２切断刃ｋｃ2を第１切断刃ｋｃ1の
同一平面内、後方に並設してスピンドル軸ｋｄ6に装着
して、上記切断工程を行うことも可能である。
【００４７】また、多軸タイプの切断装置を用いて、図
６(ｄ)に示すように、第１切断刃ｋｃ1をスピンドル軸
ｋｄ7に装着し、さらに切断方向後方にスピンドル軸ｋ
ｄ7に装着した第１切断刃ｋｃ1と平行に第２切断刃ｋｃ
2を単位樹脂封止体４Ｔ1の幅１ｌと等しい距離、縮入さ
せてスピンドル軸ｋｄ8に装着し、さらに切断方向後方
にスピンドル軸ｋｄ8に装着した第２切断刃ｋｃ2と平行
に第１切断刃ｋｃ1を単位樹脂封止体４Ｔ1の幅１ｌと等
しい距離、縮入させてスピンドル軸ｋｄ9に装着し、さ
らに切断方向後方にスピンドル軸ｋｄ9に装着した第１
切断刃ｋｃ1と平行に第２切断刃ｋｃ2を単位樹脂封止体
４Ｔ1の幅１ｌと等しい距離、縮入させてスピンドル軸
ｋｄ10に装着して、上記切断工程を行うことも可能であ
る。
【００４８】上記の半導体装置の切断方法によれば、第
１切断工程である薄刃である第１切断刃ｋｃ1の切断に
より絶縁性基材５が切断され、その後、第１切断刃ｋｃ
1より厚刃の第２切断刃ｋｃ２による第２切断工程の切
断により封止樹脂４と絶縁性基材５の残余部とが切断さ
れる。
【００４９】従って、第１切断刃ｋｃ1による切断によ
り絶縁性基材５の大部分が切断されているので、第２切
断工程における第２切断刃ｋｃ2の切断は樹脂封止体４
Ｔと切断量の小さい絶縁性基材５の残余部とであり切断
負荷は小さく、樹脂封止体４Ｔと絶縁性基材５の残余部
とが円滑に切断される。
【００５０】また、たとえ第１切断刃ｋｃ1による切断
で絶縁性基材５にバリが発生しても、第１切断刃ｋｃ1
より幅広の第２切断刃ｋｃ２による切断で発生したバリ
をさらうことができる。
【００５１】また、第２切断刃ｋｃ２による絶縁性基材
５の残余部の切断量は小さいのでバリの発生は殆どな
く、半導体装置のバリの発生を抑制することができる。
【００５２】さらに、第１切断刃ｋｃ1による第１切断
工程と第２切断刃ｋｃ2による第２切断工程とが同時に
行われるので、加工時間のロスが生じない。
【００５３】また、図６に示すように、第１切断刃ｋｃ
1と第２切断刃ｋｃ2との装着状態を変更したり、第１切
断刃ｋｃ1と第２切断刃ｋｃ2とを複数使用することによ
り加工時間の短縮を図ることが可能である。
【００５４】次に、第２実施例について説明する。
【００５５】図２に示すように、絶縁性基材５表面に半
導体チップ９、…と回路パターン２、…とを樹脂封止す
る樹脂封止体４Ｔを形成し、絶縁性基材５のスルーホー
ル５ｔ、…を埋設して回路パターン２に導通する半田ボ
ール３、…を絶縁性基材５裏面に突設して外部接続端子
を形成する過程は、第一実施例と同様であるので同一の
要素には付番に２０の位を付けて表し説明を省略する。
【００５６】切断工程に際しては、図７に示すように、
円形で短径を有した幅広の第３切断刃(請求項２の第１
切断刃)ｋｃ23と円形で長径を有した幅狭の第４切断刃
(請求項２の第２切断刃)ｋｃ24とをスピンドル軸ｋｄ′
に装着した切断装置を用意する。
【００５７】上記第３切断刃ｋｃ23と第４切断刃ｋｃ24
とはともにダイヤモンドブレードが採用され、ダイヤモ
ンド砥粒のサイズや、接合材の硬度、ダイヤモンド砥粒
の集中度等を変更することにより切断刃の硬度が設定さ
れ、第３切断刃ｋｃ23は高硬度の切断刃が使用され、第
４切断刃ｋｃ24は低硬度の切断刃が使用されている。
【００５８】樹脂封止体２４Ｔを形成した絶縁性基材２
５の切断に際しては、図７に示すように、絶縁性基材２
５の樹脂封止体形成面側を下方に向けて加工ライン(図
示せず)上に載置する。
【００５９】そして、第３切断刃ｋｃ23、第４切断刃ｋ
ｃ24を装着したスピンドル軸ｋｄ′を樹脂封止体２４Ｔ
を形成した絶縁性基材２５の裏面側である上方に位置さ
せ、第３切断刃ｋｃ23と第４切断刃ｋｃ24との間隔を樹
脂封止体２４Ｔが形成された絶縁性基材２５における各
半導体装置に相当する単位樹脂封止体(請求項２の半導
体装置単位部)２４Ｔ1の幅２１ｌと等しい距離に設定す
る。
【００６０】そして、第３切断刃ｋｃ23が樹脂封止体２
４Ｔにおける最外周部の単位封止樹脂体２４Ｔ1の最外
側の境界線２４ｉ1に沿う位置(ｉ1′)にスピンドル軸ｋ
ｄ′を設定する。
【００６１】続いて、第３切断刃ｋｃ23、第４切断刃ｋ
ｃ24を装着したスピンドル軸ｋｄ′を矢印ｂ１に示すよ
うに移動させて、図８(ａ)に示すように、第３切断刃ｋ
ｃ23を用いて樹脂封止体２４Ｔの境界線２４ｉ1に沿っ
て絶縁性基材２５を切断する。
【００６２】図９ (ａ)に上記第３切断刃ｋｃ23による
切断前の詳細断面を示し、図９ (ｂ)に上記第３切断刃
ｋｃ23による切断後の詳細断面を示している。
【００６３】第３切断刃ｋｃ23による絶縁性基材２５の
切断によって、図９ (ｂ)に示すように、側面ｇ１、ｇ
１と水平面ｇ２を有する切り欠き部ｇが形成される。
【００６４】上記切断を終了した第３切断刃ｋｃ23、第
４切断刃ｋｃ24を装着したスピンドル軸ｋｄ′を、図７
に示す位置(ｉ２′)から一つの半導体装置に相当する単
位樹脂封止体２４Ｔ1の幅２１ｌと等しい距離を絶縁性
基材２５の長さ方向に向って矢印ｂ２に示すように移動
させて、スピンドル軸ｋｄ′に装着された第３切断刃ｋ
ｃ23が樹脂封止体２４Ｔにおける単位樹脂封止体２４Ｔ
1の境界である境界線２４ｉ2に沿うとともに、第４切断
刃ｋｃ24が最外周部の単位封止樹脂体２４Ｔ1の外側の
境界線２４ｉ1に沿うように位置(ｉ３′)に位置させ
る。
【００６５】そして、第３切断刃ｋｃ23、第４切断刃ｋ
ｃ24を装着したスピンドル軸ｋｄ′を矢印ｂ３に示すよ
うに移動させて、図８(ｂ)に示すように、第３切断刃ｋ
ｃ23を用いて樹脂封止体２４Ｔの境界線２４ｉ2に沿っ
て絶縁性基材２５を切断する。
【００６６】図９(ａ)に上記第３切断刃ｋｃ23による切
断前の詳細断面を示し、図９ (ｂ)に上記第３切断刃ｋ
ｃ23による切断後の詳細断面を示している。
【００６７】この時、スピンドル軸ｋｄ′に装着された
第４切断刃ｋｃ24は樹脂封止体４Ｔの境界線２４ｉ1に
沿って移動され、図８(ｂ)に示すように、第４切断刃ｋ
ｃ24を用いて樹脂封止体２４Ｔの境界線２４ｉ1に沿っ
て封止樹脂体２４Ｔを切断する。
【００６８】図９(ｂ)に上記第４切断刃ｋｃ24による切
断前の詳細断面を示し、図９(ｃ)に上記第４切断刃ｋｃ
24による切断後の詳細断面を示している。
【００６９】図９(ｃ)に示すように、第４切断刃ｋｃ24
による封止樹脂体２４Ｔの切断によって切断面ｓ１、ｓ
１を形成して樹脂封止体２４Ｔが分離される。
【００７０】上記切断を終了した第３切断刃ｋｃ23、第
４切断刃ｋｃ24を装着したスピンドル軸ｋｄ′を、図７
に示す位置(ｉ４′)から単位樹脂封止体２４Ｔ1の幅２
１ｌと等しい距離を絶縁性基材２５の長さ方向に向って
矢印ｂ４に示すように移動させて、スピンドル軸ｋｄ′
に装着された第３切断刃ｋｃ23が樹脂封止体４Ｔにおけ
る単位樹脂封止体２４Ｔ1の境界である境界線２４ｉ3に
沿うとともに、第４切断刃ｋｃ24が単位封止樹脂体２４
Ｔ1の境界線２４ｉ2に沿うように位置(ｉ５′)に位置さ
せる。
【００７１】以下、上述と同様な切断工程を繰り返すこ
とにより、樹脂封止体２４Ｔが形成された絶縁性基材２
５が境界線２４ｉ2、境界線２４ｉ3、境界線２４ｉ4に
沿って切断される。
【００７２】その後、第３切断刃ｋｃ23、第４切断刃ｋ
ｃ24を装着したスピンドル軸ｋｄ′を直角方向に転回さ
せて第３切断刃ｋｃ23、第４切断刃ｋｃ24を絶縁性基材
２５の長手方向に配置し、上述と同様な切断工程を樹脂
封止体２４Ｔの境界線２４ｉ5、境界線２４ｉ6、境界線
２４ｉ7、境界線２４ｉ8に沿って行うことにより、各々
の半導体装置に分割し図１０に示す半導体装置２１を製
造する。
【００７３】上述の第３切断刃ｋｃ23と第４切断刃ｋｃ
24とは同軸のスピンドル軸ｋｄ′に装着したが、第１実
施例と同様に、図６に示す様々な多軸タイプの切断装置
を用いることも可能であり、図６の第１実施例の第１切
断刃ｋｃ1を第３切断刃ｋｃ23に置き換え、図６の第１
実施例の第２切断刃ｋｃ2を第４切断刃ｋｃ24に置き換
えることにより、図６(ａ)〜図６(ｄ)に示す切断方式が
第２実施例にも適用できる。
【００７４】また、第３切断刃ｋｃ23、第４切断刃ｋｃ
24による切断加工条件、例えば、第３切断刃ｋｃ23の回
転数、第４切断刃ｋｃ24の回転数、第３切断刃ｋｃ23と
第４切断刃ｋｃ24との切断速度、第３切断刃ｋｃ23にお
けるダイヤモンド砥粒のサイズ、接合材硬度、ダイヤモ
ンド砥粒の集中度等の第３切断刃ｋｃ23の材質、第４切
断刃ｋｃ24におけるダイヤモンド砥粒のサイズ、接合材
硬度、ダイヤモンド砥粒の集中度等の第４切断刃ｋｃ24
の材質等を適宜、調整することで、第３切断刃ｋｃ23と
第４切断刃ｋｃ24との２種の切断刃の交換頻度を定期化
することが可能である。
【００７５】例えば、第３切断刃ｋｃ23の交換頻度と第
４切断刃ｋｃ24の交換頻度とを２：１の割合になるよう
に上記の種々の条件を調整する等々である。
【００７６】上記の半導体装置の切断方法によれば、第
１切断工程で高硬度の第３切断刃ｋｃ23により絶縁性基
材２５が切断されるのでバリが発生しにくい。
【００７７】その後、第３切断刃ｋｃ23より低硬度且つ
幅狭の第４切断刃ｋｃ24による第２切断工程により樹脂
封止体２４Ｔが切断される。
【００７８】従って、仮に第３切断刃ｋｃ23による第１
切断工程で絶縁性基材２５にバリが発生したとしても、
図８(ｂ)に示すように、樹脂封止体２４Ｔは第２切断工
程において第３切断刃ｋｃ23より幅狭な第４切断刃ｋｃ
24によって切断されるので、図１０、図９(ｂ)、(ｃ)に
示すように、幅狭な第４切断刃ｋｃ24によって切断され
た切断面である封止樹脂２４の側面ｓ１が幅広の第３切
断刃ｋｃ23によって切断された切断面である絶縁性基材
２５の側面ｇ１より外方向に突出しており、封止樹脂２
４の側面ｓ１と絶縁性基材２５の側面ｇ１の間には段差
が形成されているため、発生したバリはこの段差をつく
る側面ｇ１と水平面ｇ２が作る空間内に形成されること
になり、外観上、半導体装置２１にはバリが発生しな
い。
【００７９】また、第３切断刃ｋｃ23による第１切断工
程と第４切断刃ｋｃ24による第２切断工程とが同時に行
われるので、加工時間のロスが生じない。
【００８０】さらに、図６に示すように、第３切断刃ｋ
ｃ23と第４切断刃ｋｃ24との装着状態を変更したり、第
３切断刃ｋｃ23と第４切断刃ｋｃ24とを複数使用するこ
とにより加工時間の短縮を図ることが可能である。
【００８１】従って、半導体装置の四隅のバリの発生を
未然に防止することが可能でバリに起因する実装不良や
外観不良、寸法不良を防止することができるとともに、
加工時間を短縮をすることが可能な半導体装置の製造方
法が実現できる。
【００８２】
【発明の効果】以上、詳述した如く、本発明の請求項１
に関わる半導体装置の製造方法は、薄板の絶縁性基材の
一方面に金属等の良導体にて複数の半導体装置の回路パ
ターンをマトリックス状に集合して形成し、半導体チッ
プを各半導体装置の回路パターンに対応して搭載すると
ともに対応する回路パターンに電気的に接続し、複数の
半導体装置の回路パターンと複数の半導体チップとを一
括して樹脂封止し樹脂封止体を形成後、形成された各半
導体装置単位部が隣接する境界線を切断刃により切断し
て分割し各半導体装置を製造する半導体装置の製造方法
であって、絶縁性基材を境界線に沿って第１切断刃によ
って切断する第１切断工程と、切断された境界線に沿っ
て樹脂封止体を第１切断刃より幅広の第２切断刃によっ
て切断し境界線に沿って分離する第２切断工程とを含む
ことを特徴としている。
【００８３】上記構成によれば、第１切断刃による絶縁
性基材の切断により絶縁性基材が切断されているので、
第２切断刃の切断負荷は小さく済み、円滑に切断され分
離される。
【００８４】また、たとえ第１切断刃による絶縁性基材
の切断でバリが発生しても、第１切断刃より幅広の第２
切断刃による切断で発生したバリをさらうことができ
る。
【００８５】また、第２切断刃による絶縁性基材の切断
量は小さいのでバリの発生は殆どなく、半導体装置のバ
リの発生を抑制することができる。
【００８６】また、第１切断刃と第２切断刃とを装着し
た切断装置により第１切断工程と第２切断工程とを同時
に行えば、加工時間の増加を防止することが可能であ
る。
【００８７】本発明の請求項２に関わる半導体装置の製
造方法は、薄板の絶縁性基材の一方面に金属等の良導体
にて複数の半導体装置の回路パターンをマトリックス状
に集合して形成し、半導体チップを各半導体装置の回路
パターンに対応して搭載するとともに対応する回路パタ
ーンに電気的に接続し、複数の半導体装置の回路パター
ンと複数の半導体チップとを一括して樹脂封止し樹脂封
止体を形成後、形成された各半導体装置単位部が隣接す
る境界線を切断刃により切断して分割し各半導体装置を
製造する半導体装置の製造方法であって、絶縁性基材を
境界線に沿って第１切断刃によって切断する第１切断工
程と、切断された境界線に沿って樹脂封止体を第１切断
刃より幅狭の第２切断刃によって切断し境界線に沿って
分離する第２切断工程とを含むことを特徴としている。
【００８８】上記構成によれば、仮に第１切断刃による
絶縁性基材の切断でバリが発生したとしても、樹脂封止
体は第１切断刃より幅狭な第２切断刃によって切断され
るので、半導体装置における樹脂封止体側面は絶縁性基
材側面より外方向に突出して形成され樹脂封止体側面と
絶縁性基材側面の間には段差が形成されるので、発生し
たバリはこの段差内に納まり、外観上、半導体装置にバ
リが発生しない。
【００８９】また、第１切断刃と第２切断刃とを装着し
た切断装置により第１切断工程と第２切断工程とを同時
に行えば、加工時間の増加を防止することが可能であ
る。
【図面の簡単な説明】
【図１】本発明に関わる半導体装置の製造方法の第１実
施例を示す半導体装置の一部切り欠き断面を含む側面
図。
【図２】(ａ)および(ｂ)は、図１に示す半導体装置の製
造工程を示す絶縁性基材上に樹脂封止体が形成された状
態の平面図、およびＡ−Ａ線断面図。
【図３】図１に示す半導体装置の製造工程における切断
工程を概念的に示す平面図。
【図４】(ａ)および(ｂ)は、図１に示す半導体装置の製
造工程における第１切断工程を概念的に示す一部切り欠
き要部断面を含む側面図、第２切断工程を概念的に示す
一部切り欠き要部断面を含む側面図。
【図５】(ａ)、(ｂ)、(ｃ)は、図１に示す半導体装置の
製造工程を示す切断前の一部切り欠き要部断面を含む側
面図、第１切断工程後の一部切り欠き要部断面を含む側
面図、第２切断工程後の一部切り欠き要部断面を含む側
面図。
【図６】(ａ)、(ｂ)、(ｃ)、(ｄ)は、図１に示す半導体
装置の製造工程における切断工程に用いられる第１切断
刃と第２切断刃とが軸着された多軸タイプ１のスピンド
ル軸を示す側面図、多軸タイプ２のスピンドル軸を示す
側面図、多軸タイプ３のスピンドル軸を示す側面図、多
軸タイプ４のスピンドル軸を示す側面図。
【図７】本発明に関わる半導体装置の製造方法の第２実
施例を示す半導体装置の製造工程における切断工程を概
念的に示す平面図。
【図８】(ａ)および(ｂ)は、第２実施例の半導体装置の
製造工程における第１切断工程を概念的に示す一部切り
欠き要部断面を含む側面図、第２切断工程を概念的に示
す一部切り欠き要部断面を含む側面図。
【図９】(ａ)、(ｂ)、(ｃ)は、第２実施例の半導体装置
の製造工程を示す切断前の一部切り欠き要部断面を含む
側面図、第１切断工程後の一部切り欠き要部断面を含む
側面図、第２切断工程後の一部切り欠き要部断面を含む
側面図。
【図１０】(ａ)および(ｂ)は、第２実施例を示す半導体
装置の一部切り欠き断面を含む側面図、および斜視図。
【図１１】従来の半導体装置の一部切り欠き断面を含む
側面図。
【図１２】(ａ)および(ｂ)は、従来の半導体装置の製造
工程における切断工程を概念的に示す平面図、および従
来の半導体装置の切断工程後の状態を示す斜視図。
【符号の説明】
１…半導体装置、 ２…回路パターン、 ５…絶縁性基材、 ９…半導体チップ、 ２１…半導体装置(請求項２の半導体装置)、 ２２…回路パターン(請求項２の回路パターン)、 ２５…絶縁性基材(請求項２の絶縁性基材)、 ２９…半導体チップ(請求項２の半導体チップ)、 ４ｉ１〜４ｉ８…境界線、 ２４ｉ１〜２４ｉ８…境界線(請求項２の境界線)、 ４Ｔ…樹脂封止体、 ２４Ｔ…樹脂封止体(請求項２の樹脂封止体)、 ４Ｔ１…単位樹脂封止体(半導体装置単位部)、 ２４Ｔ1…単位樹脂封止体(請求項２の半導体装置単位
部)、 ｋｃ1…第１切断刃、 ｋｃ2…第２切断刃、 ｋｃ23…第３切断刃(請求項２の第１切断刃)、 ｋｃ24…第４切断刃(請求項２の第２切断刃)。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 薄板の絶縁性基材の一方面に金属等の
    良導体にて複数の半導体装置の回路パターンをマトリッ
    クス状に集合して形成し、半導体チップを前記各半導体
    装置の回路パターンに対応して搭載するとともに対応す
    る前記回路パターンに電気的に接続し、前記複数の半導
    体装置の回路パターンと前記複数の半導体チップとを一
    括して樹脂封止し樹脂封止体を形成後、形成された各半
    導体装置単位部が隣接する境界線を切断刃により切断し
    て分割し各半導体装置を製造する半導体装置の製造方法
    であって、 前記絶縁性基材を前記境界線に沿って第１切断刃によっ
    て切断する第１切断工程と、 前記切断された境界線に沿って前記樹脂封止体を第１切
    断刃より幅広の第２切断刃によって切断し前記境界線に
    沿って分離する第２切断工程とを含むことを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】 薄板の絶縁性基材の一方面に金属等の
    良導体にて複数の半導体装置の回路パターンをマトリッ
    クス状に集合して形成し、半導体チップを前記各半導体
    装置の回路パターンに対応して搭載するとともに対応す
    る前記回路パターンに電気的に接続し、前記複数の半導
    体装置の回路パターンと前記複数の半導体チップとを一
    括して樹脂封止し樹脂封止体を形成後、形成された各半
    導体装置単位部が隣接する境界線を切断刃により切断し
    て分割し各半導体装置を製造する半導体装置の製造方法
    であって、 前記絶縁性基材を前記境界線に沿って第１切断刃によっ
    て切断する第１切断工程と、 前記切断された境界線に沿って前記樹脂封止体を第１切
    断刃より幅狭の第２切断刃によって切断し前記境界線に
    沿って分離する第２切断工程とを含むことを特徴とする
    半導体装置の製造方法。
JP2001311619A 2001-10-09 2001-10-09 半導体装置の製造方法 Pending JP2003124149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001311619A JP2003124149A (ja) 2001-10-09 2001-10-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001311619A JP2003124149A (ja) 2001-10-09 2001-10-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003124149A true JP2003124149A (ja) 2003-04-25

Family

ID=19130416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001311619A Pending JP2003124149A (ja) 2001-10-09 2001-10-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003124149A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039088A (ja) * 2003-07-16 2005-02-10 Sanyo Electric Co Ltd 切削方法、切削装置及び半導体装置の製造方法
JP2008034704A (ja) * 2006-07-31 2008-02-14 New Japan Radio Co Ltd 半導体装置の製造方法
JP2009126006A (ja) * 2007-11-21 2009-06-11 Tokyo Seimitsu Co Ltd ワークの切削加工方法
JP2011258881A (ja) * 2010-06-11 2011-12-22 Rohm Co Ltd 半導体装置およびその製造方法
JP2016213240A (ja) * 2015-04-30 2016-12-15 Ｔｏｗａ株式会社 製造装置及び製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039088A (ja) * 2003-07-16 2005-02-10 Sanyo Electric Co Ltd 切削方法、切削装置及び半導体装置の製造方法
JP2008034704A (ja) * 2006-07-31 2008-02-14 New Japan Radio Co Ltd 半導体装置の製造方法
JP2009126006A (ja) * 2007-11-21 2009-06-11 Tokyo Seimitsu Co Ltd ワークの切削加工方法
JP2011258881A (ja) * 2010-06-11 2011-12-22 Rohm Co Ltd 半導体装置およびその製造方法
JP2016213240A (ja) * 2015-04-30 2016-12-15 Ｔｏｗａ株式会社 製造装置及び製造方法

Similar Documents

Publication Publication Date Title
US6844619B2 (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
US20040043537A1 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
US6479887B1 (en) Circuit pattern tape for wafer-scale production of chip size semiconductor packages
JP2004031754A (ja) 積層マルチチップパッケージ、これを構成するチップの製造方法及びワイヤボンディング方法
US20090224401A1 (en) Semiconductor device and manufacturing method thereof
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JP3544895B2 (ja) 樹脂封止型半導体装置及びその製造方法
US8994161B2 (en) Semiconductor device package and methods for producing same
US10818637B2 (en) Thin bonded interposer package
JP2001024024A (ja) 半導体パッケージ及びその製造方法
GB2339334A (en) Contacts for semiconductor packages
US6573612B1 (en) Resin-encapsulated semiconductor device including resin extending beyond edge of substrate
JP2003086762A (ja) 半導体装置及びその製造方法
KR19990006158A (ko) 볼 그리드 어레이 패키지
US20050001292A1 (en) Semiconductor device and lead frame
JPH10294418A (ja) 半導体装置
US7741155B2 (en) Method of manufacturing semiconducting device with stacked dice
JP2003124149A (ja) 半導体装置の製造方法
JP2006344827A (ja) 半導体装置の製造方法
JP2016162973A (ja) 製造装置及び製造方法
JP2006245459A (ja) 半導体装置の製造方法
KR100587033B1 (ko) 칩 사이즈 패키지의 제조 방법
US20020135056A1 (en) Semiconductor device and method of manufacturing the same
WO2006030517A1 (ja) 半導体装置及びその製造方法
JP2001223228A (ja) 半導体パッケージ用基板とその製造方法とその装置