JP2011255670A - 記録ヘッド及び記録装置 - Google Patents

Abstract

【課題】記録ヘッドの長尺化により伝送線路が長くなることによる信号転送エラーの発生が懸念されるゆえに、その転送エラーの発生をリアルタイムに検知し、記録装置にその検知結果をフィードバックすることが必要となる。
【解決手段】複数の素子基板をカスケード接続した記録ヘッドにおいて、各素子基板内で記録データ信号の転送に伴ってリアルタイムに検知した転送エラーの情報を、前段素子基板からの入力された情報を考慮して、次段の素子基板へと出力する。そして、全素子基板の情報が加味された情報を最終段の素子基板から出力する。
【選択図】 図４

Description

本発明は記録ヘッド及び記録装置に関し、特に、複数の記録素子とこれら記録素子を駆動する駆動回路とが同一基板に実装された記録ヘッド、及び、その記録ヘッドを用いた記録装置に関する。

インクジェット記録装置は記録信号に応じて記録ヘッドの複数の微細ノズルからインクを吐出することによって記録媒体に情報を記録するように構成されており、用紙等の記録媒体に非接触記録が可能、カラー化が容易、静粛性に富んでいる等の利点がある。

その記録ヘッドは記録素子としてインク液滴を吐出する吐出口に連通する部位に記録素子（ヒータ）を設け、その記録素子に電流を印加し発熱させインクを加熱し、その結果生じるインクの膜沸騰によりインク液滴を吐出させ記録を行う。その記録ヘッドを駆動するため、一列に設けられた複数の吐出口を、複数の吐出口群毎に分割し、記録素子を異なる分割されたブロック毎に時分割で駆動させる方法が一般的に利用されている。このような記録ヘッドは多数の吐出口、記録素子（ヒータ）を高密度に配置することが容易であり、これにより高精細な記録画像を得ることができる。

さて、近年の記録ヘッドには、カラー記録を行うことや記録幅を長くすることや記録の高速化が要求されている。この要求に応じるため、記録装置は複数の記録ヘッドを備えたり、各記録ヘッドは複数の素子基板を備えるようになっている。そして、インク吐出の駆動条件に関する情報は記録装置の本体部から各記録素子基板へシリアルデータ或いはパラレルデータとして送信される。

このような構成において、素子基板の数或いは記録ヘッドの数が増加した際、これらに対する配線やコネクタの数、伝送線路が増大してしまう。その結果、素子基板のサイズは大きくなり、生産コストが増加し、電気的信頼性が低下するという問題が生じる。また、記録ヘッドに転送する信号の増加や伝送線路が長くなることで、記録信号の転送にエラーが生じる可能性がある。特に、画像データ信号やヒートイネーブル信号に転送エラーが生じると、所望の位置に記録がなされなかったたり、所望とは異なるパルス幅をもつヒートイネーブル信号が生じたりする。その結果、記録画像の品質の低下に繋がる。このため、信号配線数の増大や接続構成の複雑化を防ぐため、ｎ個の素子基板とこれら素子基板間の配線などをカスケード接続する技術が開発されている（特許文献１参照）。

特許文献１によれば、各素子基板の素子特性出力端子と温度センサ出力端子は、それぞれ隣接する素子基板の素子特性入力端子と温度センサ入力端子とカスケード接続されている。これにより、これまでは各素子基板から別々の信号経路で読み出す必要のあった情報を、同じ信号経路で全ての素子基板からのデータをシリアルに読み出すことができる。このため、少ない信号配線数で記録装置の本体部に素子基板の素子特性や温度のデータ、信号転送エラーの情報を送信することができる。

また、特許文献２では、画像データ信号を記録装置の制御部側と記録ヘッド側で比較することで転送エラーを検知する構成を開示している。特許文献２によれば、ヘッド駆動回路から転送された記録データは記録装置の制御部内部にあるシフトレジスタと記録ヘッド内部にあるシフトレジスタに転送される。これらのシフトレジスタへ転送された記録データは記録装置の比較器で比較され、転送エラーがあるか判定することができる。転送エラーの判定結果は記録装置の本体部にフィードバックされる。

特開２００２−６７２９０号公報 特開平１０−３２４０４５号公報

上述のように、記録装置が複数の記録ヘッド或いは複数の素子基板を備える構成を採ると、信号配線数の増加によるコスト増大や伝送線路が長くなることによる信号転送エラーの発生が懸念される。従って、記録ヘッドの配線数増加を抑えつつ、記録装置の本体部へリアルタイムにインク吐出の駆動条件に関する情報をフィードバック転送し、適切な記録制御をすることが望まれている。

しかしながら、特許文献１に従う技術では、各素子基板をカスケード接続して配線数を削減しているものの、全ての素子基板からの情報をシリアルに読み出しているため、素子基板数の増加に従い、シリアルに読み出す情報も増加する。このため、全ての情報を読み出すまでに長い時間を要し、結果として記録動作に大きな遅延が生じてしまう。ゆえに信号転送エラーを検知してもその情報をリアルタイムに出力し、制御を行うことが難しい。

また、特許文献２に従う技術では、各素子基板或いは記録ヘッドの信号転送エラーを検知することは可能であるが、素子基板或いは記録ヘッドの数が増えた時には、配線数の増加し回路規模が大きくなるという問題がある。

本発明は上記従来例に鑑みてなされたもので、簡単な構成で記録データの転送エラーをリアルタイムに検出し、その結果に基づいて記録制御が可能な記録ヘッド及び記録装置を提供すること目的としている。

上記目的を達成するために本発明の記録ヘッドは次のような構成からなる。

即ち、複数の記録素子と前記複数の記録素子を駆動する駆動回路とを実装した素子基板を複数、備える記録ヘッドであって、前記複数の素子基板どうしはカスケード接続されており、前記複数の素子基板それぞれは、１素子基板分の記録素子に対応する記録データ信号が転送されラッチされる毎に、前記１素子基板分の記録素子に対応する記録データ信号に転送エラーがあるかどうかを検知するエラー検知回路と、前記エラー検知回路により検知された検知結果を外部に出力するエラー出力回路とを有し、各段の前記エラー出力回路は、前段のエラー出力回路からの検知結果を入力し、前記前段のエラー出力回路からの検知結果が転送エラーを示しているなら、自らの素子基板のエラー検知回路の検知結果に係わらず、前記転送エラーを示す検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力し、前記前段のエラー出力回路からの検知結果が転送エラーなしを示しているなら、自らの素子基板のエラー検知回路の検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力することを特徴とする。

また、その記録ヘッドは、以下のような構成を備えても良い。

即ち、複数の記録素子と前記複数の記録素子をブロック単位で時分割駆動する駆動回路とを実装した記録ヘッドであって、前記複数の素子基板どうしはカスケード接続されており、前記複数の素子基板それぞれは、１ブロック分の記録素子に対応する記録データ信号が転送されラッチされる毎に、前記１ブロック分の記録素子に対応する記録データ信号に転送エラーがあるかどうかを検知するエラー検知回路と、前記エラー検知回路により検知された検知結果を外部に出力するエラー出力回路とを有し、各段の前記エラー出力回路は、前段のエラー出力回路からの検知結果を入力し、前記前段のエラー出力回路からの検知結果が転送エラーを示しているなら、自らの素子基板のエラー検知回路の検知結果に係わらず、前記転送エラーを示す検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力し、前記前段のエラー出力回路からの検知結果が転送エラーなしを示しているなら、自らの素子基板のエラー検知回路の検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力することを特徴とする。

また本発明を別の側面から見れば、上記構成の記録ヘッドを用いて記録を行う記録装置であって、前記記録ヘッドから前記転送エラーの有無を受信する受信手段と、前記受信手段によって受信された前記転送エラーの有無に従って、前記記録データ信号の転送の継続、或いは、再送を制御する制御手段を有することを特徴とする記録装置を備える。

従って本発明によれば、記録ヘッドを構成する各素子基板相互の配線を増加させることなく、また、各素子基板の転送エラーの検知結果を反映した最終的な結果をより少ない情報として出力することができるという効果がある。これにより、その情報の読出しも短時間で行うことができ、回路規模や配線などが大きく或いは多くなることもないという利点がある。

さらに、記録装置は記録ヘッドが得られた転送エラーに係わる情報をフィードバックして記録制御を行うので、記録動作の信頼性向上に繋がる。

本発明の代表的な実施例であるフルラインの記録ヘッドを備えた記録装置の構造を説明するための斜視透視図である。 Ａ０やＢ０サイズの記録媒体を用いる記録装置の外観斜視図である。 図１と図２に示した記録装置の制御構成を示すブロック図である。 実施例１に従う記録ヘッド１０１の回路の構成を示すブロック図である。 素子基板１０２の回路構成を示すブロック図である。 実施例１に従う回路で用いる信号のタイミングチャートである。 記録ヘッド１０１のカスケード接続した様子を示す図である。 カスケード接続を２つのグループに分割した場合の接続図である。 実施例２に従うエラー出力回路２０２の構成を示すブロック図である。 実施例２に従う回路で用いる信号のタイミングチャートである。 実施例３に従う素子基板の構成を示すブロック図である。 メモリ９０１の内容（ＥＲ＿ＭＥＭ）を記録ヘッドの外部に出力する構成を示す図である。 実施例１に従う回路で用いる信号のタイミングチャートである。 実施例１に従う回路で用いる信号のタイミングチャートである。 実施例４に従う回路で用いる信号のタイミングチャートである。

以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。ただし、この実施例に記載されている構成要素の相対配置等は、特定の記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。

なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。

さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。

またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

本発明の最も重要な特徴をなすインクジェット記録ヘッド（以下、記録ヘッド）は、記録ヘッドの素子基板に複数の記録素子とこれら記録素子を駆動する駆動回路とを同一基板に実装している。後述の説明から分かるように、記録ヘッドには複数の素子基板を内蔵し、これらの素子基板をカスケード接続する構造をとっている。従って、この記録ヘッドは相対的に長い記録幅を達成することができる。従って、その記録ヘッドは一般に見られるシリアルタイプの記録装置のみならず、その記録幅が記録媒体の幅に相当するようなフルライン記録ヘッドを備えた記録装置に用いられる。また、その記録ヘッドはシリアルタイプの記録装置の中でも、Ａ０やＢ０などの大きなサイズの記録媒体を用いる大判プリンタに用いられる。

従って、まず本発明の記録ヘッドが用いられる記録装置について説明する。

＜フルライン記録ヘッドを搭載した記録装置（図１）＞
図１はフルラインの記録ヘッド１１Ｋ、１１Ｃ、１１Ｍ、１１Ｙと常に安定したインク吐出を保証するための回復系ユニットを備えた記録装置１の構造を説明するための斜視透視図である。

記録装置１において、記録用紙１５は、フィーダユニット１７から、これら記録ヘッドによる印刷位置に供給され、記録装置の筐体１８に具備された搬送ユニット１６によって搬送される。

記録用紙１５への画像の印刷は、記録用紙１５を搬送しながら、記録用紙１５の基準位置がブラック（Ｋ）インクを吐出する記録ヘッド１１Ｋの下に到達したときに、記録ヘッド１１Ｋからブラックインクを吐出する。同様に、シアン（Ｃ）インクを吐出する記録ヘッド１１Ｃ、マゼンタ（Ｍ）インクを吐出する記録ヘッド１１Ｍ、イエロ（Ｙ）インクを吐出する記録ヘッド１１Ｙの順に、各基準位置に記録用紙１５が到達すると各色のインクを吐出してカラー画像が形成される。こうして画像が印刷された記録用紙１５はスタッカトレイ２０に排出されて堆積される。

記録装置１は、更に搬送ユニット１６、記録ヘッド１１Ｋ、１１Ｃ、１１Ｍ、１１Ｙにインクを供給するための各インク毎に交換可能なインクカートリッジ（不図示）を有している。またさらに、記録ヘッド１１Ｋ、１１Ｃ、１１Ｍ、１１Ｙへのインク供給や回復動作のためのポンプユニット（不図示）、記録装置１全体を制御する制御基板（不図示）等を有している。またフロントドア１９は、インクカートリッジの交換用の開閉扉である。

＜大判の記録媒体を用いる記録装置（図２）＞
図２はＡ０やＢ０サイズの記録媒体を用いる記録装置の外観斜視図であり、図２（ｂ）は図２（ａ）に示した記録装置のアッパカバーを取り外した状態を示す斜視図である。

図２（ａ）に示されるように、記録装置２の前面に手差し挿入口８８が設けられ、その下部に前面へ開閉可能なロール紙カセット８９が設けられており、記録紙等の記録媒体は手差し挿入口８８又はロール紙カセット８９から記録装置内部へと供給される。記録装置２は、２個の脚部９３に支持された装置本体９４、排紙された記録媒体を積載するスタッカ９０、内部が透視可能な透明で開閉可能なアッパカバー９１を備えている。また、装置本体９４の右側には、操作パネル１２、インク供給ユニット及びインクタンクが配設されている。

図２（ｂ）に示されているように、記録装置２はさらに、記録媒体を矢印Ｂ方向（副走査方向）に搬送するための搬送ローラ７０と、記録媒体の幅方向（矢印Ａ方向、主走査方向）に往復移動可能に案内支持されたキャリッジ４とを備えている。記録装置２はさらに、キャリッジ４を矢印Ａ方向に往復移動させるためのキャリッジモータ（不図示）とキャリッジベルト（以下、ベルト）２７０と、キャリッジ４に装着された記録ヘッド１１とを備えている。またさらに、インクを供給するとともに記録ヘッド１１の吐出口の目詰まりなどによるインク吐出不良を解消させるための吸引式インク回復ユニット９も備えられている。

この記録装置の場合、キャリッジ４には、記録媒体にカラー記録を行うために、４つのカラーインクに対応して４つのヘッドからなる記録ヘッド１１が装着されている。即ち、記録ヘッド１１は、例えば、Ｋ（ブラック）インクを吐出するＫヘッド、Ｃ（シアン）インクを吐出するＣヘッド、Ｍ（マゼンタ）インクを吐出するＭヘッド、Ｙ（イエロ）インクを吐出するＹヘッドで構成されている。

以上の構成で記録媒体に記録を行う場合、搬送ローラ７０によって記録媒体を所定の記録開始位置まで搬送する。その後、キャリッジ４により記録ヘッド１１を主走査方向に走査させる動作と、搬送ローラ７０により記録媒体を副走査方向に搬送させる動作とを繰り返すことにより、記録媒体全体に対する記録が行われる。

即ち、ベルト２７０およびキャリッジモータ（不図示）によってキャリッジ４が図２（ｂ）に示された矢印Ａ方向に移動することにより、記録媒体に記録が行われる。キャリッジ４が走査される前の位置（ホームポジション）に戻されると、搬送ローラによって記録媒体が副走査方向（図２（ｂ）に示された矢印Ｂ方向）に搬送され、その後、再び図２中の矢印Ａ方向にキャリッジを走査する。このようにして、記録媒体に対する画像や文字等の記録が行なわれる。さらに上記の動作を繰り返し、記録媒体の１枚分の記録が終了すると、その記録媒体はスタッカ９０内に排紙され、１枚分の記録が完了する。

＜制御構成の説明＞
次に、図１〜図２を用いて説明した記録装置の記録制御を実行するための制御構成について説明する。

図３は記録装置の制御回路の構成を示すブロック図である。図３において、１７００は記録データを入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭ、１７０３は記録データや記録ヘッドに供給される記録信号等のデータを保存しておくＤＲＡＭである。１７０４は記録ヘッドに対する記録信号の供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。コントローラ６００は、ＭＰＵ１７０１、ＲＯＭ１７０２、ＤＲＡＭ１７０３、ゲートアレイ１７０４を備えている。１７１０は記録ヘッド１１（１１Ｋ、１１Ｃ、１１Ｍ、１１Ｙ）を搬送するためのキャリッジモータ、１７０９は記録紙搬送のための搬送モータである。１７０５は記録ヘッドを駆動するヘッドドライバ、１７０６、１７０７はそれぞれ搬送モータ１７０９、キャリッジモータ１７１０を駆動するためのモータドライバである。

なお、図１に示すようなフルライン記録ヘッドを用いる構成の記録装置では、キャリッジモータ１７１０やそのモータを駆動するモータドライバ１７０７は存在しない。このために、図３ではカッコ符号をつけた。

上記制御構成の動作を説明すると、インタフェース１７００に記録データが入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録データが記録用の記録信号に変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って記録ヘッドが駆動され、記録が行われる。また、記録ヘッドで得られた転送エラー（後述）の情報はヘッドドライバ１７０５を介してＭＰＵ１７０１にフィードバックされ、記録制御に反映される。

次に、以上の構成に記録装置に搭載される記録ヘッドについての幾つかの実施例について説明する。

図４は実施例１に従う記録ヘッド１０１の回路の構成を示すブロック図である。

記録ヘッド１０１は長い記録幅を達成するために、複数（Ｎ個）の素子基板１０２をカスケード接続して、記録ヘッド全体として記録幅を長くしている。各素子基板１０２は同じ構成を採用し、前段の素子基板の情報（ＥＲ＿ＩＮ）を受信する端子１０３と、次段の素子基板へと情報（ＥＲ＿ＯＵＴ）を出力する端子１０４を備えている。また、カスケード接続された素子基板の内、最前段（図では最も左側）の素子基板の端子１０５は記録ヘッド外部から供給される電源（ＶＤＤ）を入力する入力パッド１１０に接続される。そして、それ以外の素子基板の端子１０５は接地接続される。素子基板の数に対応して、記録データ信号（ＤＡＴＡ）を入力する端子１０７を備える。この実施例では、４つの素子基板１０２を備えているので、４つの端子１０７を備えている。端子１０７は、それぞれ素子基板の記録データ信号（ＤＡＴＡ）を入力する端子２０５と接続されている。記録装置のコントローラ６００から素子基板毎に、記録データ信号（ＤＡＴＡ）が転送される。

さらに、最終段（図では最も右側）の素子基板の端子１０４からは、全ての素子基板の情報を統合した結果としての信号（ＥＲ＿ＨＥＡＤ）が記録ヘッドの出力パッド１０６に出力される。なお、記録ヘッドにラッチ信号（ＬＴ）を入力する入力パッド１１１は全素子基板のラッチ入力端子２０３と共通に接続されている。

図５は素子基板１０２の回路構成を示すブロック図である。なお、素子基板には複数の記録素子（ヒータ）とこれに対応する複数の駆動回路が実装され、さらに、複数の駆動回路に駆動信号を供給するためにシフトレジスタやラッチやデコーダからなる論理回路が実装されている。しかしながら、これらの構成は公知のため、ここでは説明を簡略にするために図から省略し、本発明の特徴的な構成要素のみを図示している。記録データ信号（ＤＡＴＡ）やクロック信号（ＣＬＫ）は夫々、記録ヘッド１０１に設けられた専用の入力パッド（不図示）を介して供給され、全ての素子基板をシリアルに接続した信号線（不図示）によりシリアル転送される。これにより、全ての素子基板に設けられたシフトレジスタに対して記録データ信号が供給される。

素子基板１０２は、記録装置の本体部から転送されるクロック信号（ＣＬＫ）と記録データ信号（ＤＡＴＡ）を端子２０４、２０５を介して入力し、その転送エラーを判定するエラー検知回路２０１を備える。素子基板１０２はさらに、エラー検知回路２０７の端子２０７から出力される判定情報（ＥＲ＿ＰＡＲ）と前段の素子基板から端子１０３により入力される情報（ＥＲ＿ＩＮ）とを演算するエラー出力回路２０２とを備えている。図５において、端子１０５は既に説明したように、最前段の素子基板では電源入力の入力パッド１１０に接続され、他の段の素子基板では接地接続（ＧＮＤ接続）されている。また、エラー検出回路２０１にはラッチ入力端子２０３を介してラッチ信号（ＬＴ）がリセット入力端子２０６を介してリセット信号（ＲＥＳＥＴ）が夫々入力される。

なお、この実施例では、エラー検知回路２０１としてパリティチェック回路を採用している。エラー検知回路２０１はラッチ信号（ＬＴ）或いはリセット信号（ＲＥＳＥＴ）の入力タイミングで情報を更新し、端子２０７から外部（ここでは、エラー出力回路）にエラー検知結果（ＥＲ＿ＰＡＲ）を出力する。

さて、１素子基板の記録素子に対応する（以下、１素子基板分）記録データ信号（ＤＡＴＡ）にはパリティビットが付加されている。ここで、各データビットの信号レベルが“Ｈｉｇｈ”のときにはデータビットの値を“１”とし、“Ｌｏｗ”のときにはデータビットの値を“０”とする。そして、１素子基板分の記録データ信号（ＤＡＴＡ）毎にパリティビットを含めて、“１”のビットの数が奇数であるようにパリティビットの値が定められている。エラー検知回路２０１は、記録装置の本体部より受信した或いは前段の素子基板より転送された１素子基板分の記録データ信号の“１”であるビットの数をパリティビットを含めて調べる。ここで、“１”のビットの数が偶数個であるなら、その記録データ信号には転送データエラーがあると判断し、“１”のビットの数が奇数個であるなら、その記録データ信号には転送データエラーはないと判断する。

従って、エラー検知回路の端子２０７からは転送エラーがないことを示す信号レベルが“Ｈｉｇｈ”のエラー検知結果（ＥＲ＿ＰＡＲ）或いは転送エラーがあることを示す信号レベルが“Ｌｏｗ”のエラー検知結果（ＥＲ＿ＰＡＲ）が出力される。この出力タイミングはラッチ信号（ＬＴ）が端子２０３に入力されたタイミングである。

図６に実施例１に従う回路で用いる信号のタイミングチャートである。図６によれば１素子基板分の記録データ信号を１転送周期として信号転送がなされる。図６において、この１転送周期においては、図４に示す４つの素子基板に対して、コントローラ６００からそれぞれ記録データ信号が転送される。図４の最も左側の素子基板に転送された記録データ信号（ＤＡＴＡ）に転送エラーがないとすると、その素子基板のエラー検知回路２０１からは次の転送周期のラッチ信号（ＬＴ）により信号レベルが“Ｈｉｇｈ”のエラー検知結果（ＥＲ＿ＰＡＲ）が出力される。

図５を参照して説明を続けると、図４に示す最も左側の素子基板の端子１０５には電源電圧（ＶＤＤ）が入力されるので、その端子の信号レベルは“Ｈｉｇｈ”となる。一方、端子１０３にはどこにも接続されないので、その信号レベルは不定となる。図５に示すエラー出力回路２０２の構成によれば、端子１０５の信号レベルが“Ｈｉｇｈ”であり、端子１０３の信号レベルが不定であれば、ＯＲ回路２０８の出力は“Ｈｉｇｈ”となる。これはＡＮＤ回路２０９の一方の入力となる。一方、ＡＮＤ回路２０９のもう一方の入力はエラー検知結果（ＥＲ＿ＰＡＲ）なので、エラー検知結果（ＥＲ＿ＰＡＲ）の信号レベルが“Ｈｉｇｈ”であれば、素子基板の端子１０４からは信号レベルが“Ｈｉｇｈ”の情報（ＥＲ＿ＯＵＴ）が出力される。これは次段の素子基板１０３の端子１０３への情報（ＥＲ＿ＩＮ）となる。

次段の素子基板でも転送エラーが検知されないと、エラー検知回路２０７からのエラー検知結果（ＥＲ＿ＰＡＲ）の信号レベルは“Ｈｉｇｈ”である。一方、次段の素子基板の端子１０５はＧＮＤ接続されているが、前段の素子基板から入力される端子１０３への情報（ＥＲ＿ＩＮ）の信号レベルが“Ｈｉｇｈ”なので、次段の素子基板からの出力情報（ＥＲ＿ＯＵＴ）の信号レベルも“Ｈｉｇｈ”となる。同様に各段の素子基板で転送エラーが検知されないと、最終段（図４の最も右側）の素子基板の端子１０４から記録ヘッド１０１の出力パッド１０６に出力される信号（ＥＲ＿ＨＥＡＤ）の信号レベルは“Ｈｉｇｈ”となる。このようにして、図６を参照するなら、左から２番目の転送周期のラッチ信号（ＬＴ）のタイミングから記録ヘッドの全ての素子基板の個数分の処理遅延後に、全ての素子基板の情報を統合した結果としての信号（ＥＲ＿ＨＥＡＤ）が得られる。次の１素子基板分以降の記録データ信号（ＤＡＴＡ）に関しても転送エラーが発生しないなら、同様の動作が実行される。

次に、記録データ信号（ＤＡＴＡ）の転送中に、記録ヘッドのｎ段目の素子基板で転送エラーが発生した場合を考える。例えば、記録ヘッド１０１に４つの素子基板を備える構成で説明する。１段目の素子基板で転送エラーが発生した場合について、図１３を用いて説明する。タイミングＴ０の前にエラーを検知し、この検知に従って、タイミングＴ１で１段目の素子基板のＥＲ＿ＯＵＴ１の信号レベルが、"Ｌｏｗ"となる。この信号は、２段目の素子基板に入力される。タイミングＴ２で２段目の素子基板のＥＲ＿ＯＵＴ２の信号レベルが、“Ｌｏｗ”となる。以後、同様に、タイミングＴ３で３段目の素子基板のＥＲ＿ＯＵＴ３の信号レベルが、“Ｌｏｗ”となり、タイミングＴ４で４段目の素子基板のＥＲ＿ＯＵＴ４の信号レベルが、“Ｌｏｗ”となる。従って、タイミングＴ４で、出力パッド１０６から結果信号（ＥＲ＿ＨＥＡＤ）として、信号レベル“Ｌｏｗ”が出力される。タイミングＴ１からタイミングＴ２までの時間、タイミングＴ２からタイミングＴ３までの時間、タイミングＴ３からタイミングＴ４までの時間は、エラー処理回路２０２で信号処理に要する時間に対応する。

次に、４段目の素子基板で転送エラーが発生した場合について、図１４を用いて説明する。ＥＲ＿ＯＵＴ１〜ＥＲ＿ＯＵＴ３の信号レベルは"Ｈｉｇｈ"レベルであるが、タイミングＴ１で４段目の素子基板のＥＲ＿ＯＵＴ４の信号レベルが、“Ｌｏｗ”となる。従って、タイミングＴ１で、出力パッド１０６から結果信号（ＥＲ＿ＨＥＡＤ）として、信号レベル“Ｌｏｗ”が出力される。

以上のように、エラー転送順について上流側の素子基板の転送エラーは、順に下流側の素子基板へ伝達され、出力する。なお、素子基板で転送エラーが発生した場合、エラーが発生した素子基板を特定するために、各素子基板のＥＲ＿ＯＵＴ信号の出力結果をまとめ、そのまとめた情報の信号を、専用の端子から出力する構成を備えてもよい。

従って、以上説明した実施例に従えば、記録ヘッドを構成するＮ個の素子基板のいずれかで転送エラーが検知された場合、記録ヘッド全体としては１ビットの情報出力で、その転送エラー発生を通知することができる。この実施例ではカスケード接続されているのはエラー出力回路２０２のみなので、素子基板の数が増加してもエラー検知回路２０１が動作する分の遅延は増えない。このため、ラッチ信号（ＬＴ）が入力されてから結果信号（ＥＲ＿ＨＥＡＤ）が出力パッド１０６から出力されるまでの遅延をより短くすることができる。また、この実施例により、信号配線の増加を抑制しつつ、素子基板の記録データ信号の転送エラーをその転送に対してリアルタイムにモニタすることができる。

さて、記録ヘッド１０１から結果信号（ＥＲ＿ＨＥＡＤ）は記録装置の本体部にフィードバックされる。記録装置の本体部では、受信した結果信号（ＥＲ＿ＨＥＡＤ）が転送エラーなしを示しているなら、画像データ信号の転送を継続する。これに対して、結果信号（ＥＲ＿ＨＥＡＤ）が転送エラーありを示しているなら、該当する画像データ信号を再送して、転送エラーとなった部分を再記録するように制御しても良い。この記録ヘッドが図１に示すようなフルライン記録ヘッドであるなら記録媒体の搬送を停止して再記録を行うと良い。また、記録解像度が高解像度であり高速記録であるなら、記録はそのまま続行するように制御し、記録ヘッドからフィードバックされた転送エラーの情報を履歴情報として格納しておき、将来の記録制御に用いることもできる。

以上のようにして、記録装置の記録信頼性を向上させることができる。

図７は記録ヘッド１０１のカスケード接続した様子を示す図である。記録装置が複数の記録ヘッドを備える場合、全記録ヘッドの情報をカスケード接続することで、素子基板をカスケード接続した場合と同様に、信号配線の増加を抑制しつつ、記録ヘッド全体の記録データ信号の転送エラーをリアルタイムにモニタすることができる。図７のように記録ヘッドをカスケード接続する構成では、各記録ヘッドが備える素子基板が１つでも複数でも有効である。

また、カスケード接続を複数に分割することもできる。図８はカスケード接続を２つのグループに分割した場合の接続図である。記録ヘッドの数や素子基板の数が極端に増加したり、回路が高速化したりした場合、カスケード接続が１つだけでは遅延が無視できなくなる可能性がある。そのような場合は、端子数を最小にすることはできないものの、カスケード接続を複数に分割することで遅延を小さくし、リアルタイムに転送エラーをモニタすることができる。なお、カスケード接続の配線については図示したもの以外の構成でも実施例と同様の効果を得ることができる。

図９は実施例２に従うエラー出力回路２０２の構成を示すブロック図である。図９において、実施例１において説明した図５に示した構成と共通する部分は同じ番号で示し、それらの説明を省略する。図９によれば、エラー出力回路２０２にはクロック信号（ＣＬＫ）やラッチ信号（ＬＴ）の受信をチェックするためのクロックチェック信号（ＣＬＫ ＣＨＥＣＫ）を入力する。チェック信号出力回路２１０は、記録データ信号（ＤＡＴＡ）の所定のビットに含まれるチェックデータ（ＣＨＫ）の論理レベルに基づいて、クロックチェック信号（ＣＬＫ ＣＨＥＣＫ）を出力する。例えば、チェックデータの論理レベルがハイレベルであれば、ハイレベルのクロックチェック信号（ＣＬＫ ＣＨＥＣＫ）を出力する。一方、チェックデータ（ＣＨＫ）の論理レベルがロウレベルであれば、ロウレベルのクロックチェック信号（ＣＬＫ ＣＨＥＣＫ）を出力する。なお、この制御を行うために、ゲートアレイ１７０４は、記録データ信号（ＤＡＴＡ）にチェックデータ（ＣＨＫ）の論理レベルを定める。エラー出力回路２０２内のスイッチ２１１は、端子１０５より入力される信号レベルが“Ｈｉｇｈ”の時はクロックチェック信号（ＣＬＫ ＣＨＥＣＫ）を選択し、“Ｌｏｗ”の時は端子１０３から入力する情報（ＥＲ＿ＩＮ）を選択する。なお、端子１０５に入力される信号は実施例１で説明したものと同じである。

図１０は実施例２に従う回路で用いる信号のタイミングチャートである。なお、この実施例でも、実施例１の図４で説明したのと同じ構成の記録ヘッドを用いる。図１０によれば１素子基板分の記録データ信号を１転送周期として信号転送がなされる。

まず、１素子基板分の記録データ信号（ＤＡＴＡ）が図４の最も左側の素子基板に転送された場合を考える。ここで、その記録データ信号（ＤＡＴＡ）に転送エラーがないとすると、その素子基板のエラー検知回路２０１からは次の転送周期のラッチ信号（ＬＴ）により信号レベルが“Ｈｉｇｈ”のエラー検知結果（ＥＲ＿ＰＡＲ）が出力される。

最前段（即ち、図４では最も左側）の素子基板では端子１０５は記録ヘッドの入力パッド１１０と接続され、電源電圧ＶＤＤが入力されるので、その信号レベルは“Ｈｉｇｈ”となり、スイッチ２１１はクロックチェック信号（ＣＬＫ ＣＨＥＣＫ）を選択する。図１０では、クロックチェック信号（ＣＬＫ ＣＨＥＣＫ）は１素子基板分の記録データ信号（ＤＡＴＡ）に含まれるように示されている。クロックチェック信号（ＣＬＫ ＣＨＥＣＫ）の信号レベルが“Ｈｉｇｈ”であり、エラー検知結果（ＥＲ＿ＰＡＲ）の信号レベルが“Ｈｉｇｈ”であるなら、最前段の素子基板の端子１０４からは信号レベルが“Ｈｉｇｈ”の情報（ＥＲ＿ＯＵＴ）が出力される。このように出力が得られることは、図９に示されたエラー出力回路２０２のＮＡＮＤ回路２１２、２１３とＮＯＲ回路２１４の回路構成から明らかである。この情報は次段の素子基板の端子１０３に情報（ＥＲ＿ＩＮ）として入力される。

次段の素子基板でも転送エラーが検知されないと、エラー検知回路２０１からのエラー検知結果（ＥＲ＿ＰＡＲ）の信号レベルは“Ｈｉｇｈ”である。一方、次段の素子基板の端子１０５はＧＮＤ接続されるので、スイッチ２１１は端子１０３から入力される情報（ＥＲ＿ＩＮ）を選択する。従って、前段の素子基板から入力される情報（ＥＲ＿ＩＮ）の信号レベルが“Ｈｉｇｈ”であるなら、次段の素子基板からの出力情報（ＥＲ＿ＯＵＴ）の信号レベルも“Ｈｉｇｈ”となる。同様に各段の素子基板で転送エラーが検知されないと、最終段（図４の最も右側）の素子基板の端子１０４から記録ヘッド１０１の出力パッド１０６に出力される信号（ＥＲ＿ＨＥＡＤ）の信号レベルは“Ｈｉｇｈ”となる。

このようにして、Ｎ個分の素子基板の処理遅延後に、全ての素子基板で転送エラーか検知されないなら、最初に入力された１素子基板分の記録データ信号に関して、信号レベルが“Ｈｉｇｈ”の信号（ＥＲ＿ＨＥＡＤ）が得られる。

次に、次の（図１０の左から２番目の）１素子基板分の記録データ信号（ＤＡＴＡ）が最前段の素子基板に転送された場合を考える。この場合、図１０に示すように、クロックチェック信号（ＣＬＫ ＣＨＥＣＫ）の信号レベルは“Ｌｏｗ”に反転している。

さて、最前段の素子基板で記録データ信号（ＤＡＴＡ）の転送エラーがないとすると、エラー検知回路２０１からのエラー検知結果（ＥＲ＿ＰＡＲ）は“Ｈｉｇｈ”の信号レベルとなる。一方、スイッチ２１１はクロックチェック信号（ＣＬＫ ＣＨＥＣＫ）を選択する。従って、図９のエラー出力回路の論理回路構成からすれば、３番目の１素子基板分の記録データ信号のラッチ信号（ＬＴ）の入力タイミングで端子１０４から信号レベルが“Ｌｏｗ”の情報（ＥＲ＿ＯＵＴ）が出力される。後続する各段の素子基板でも転送エラーがない場合、Ｎ個分の素子基板の処理遅延後に、記録ヘッド１０１の出力パッド１０６からは信号レベルが“Ｌｏｗ”の信号（ＥＲ＿ＨＥＡＤ）が出力される。

以下同様にして、１素子基板分の記録データ信号（ＤＡＴＡ）の転送毎にクロックチェック信号（ＣＬＫ ＣＨＥＣＫ）の信号レベルを入れ替えて転送を行うと、出力パッド１０６からは転送周期毎に信号レベルが入れ替わる信号（ＥＲ＿ＨＥＡＤ）が得られる。

ここで、次の（図１０の左から２番目の）１素子基板分の記録データ信号（ＤＡＴＡ）の転送中に、記録ヘッドのｎ段目の素子基板で転送エラーが発生した場合を考える。ここで、その前段、即ち、（ｎ−１）段目の素子基板までは記録データ信号（ＤＡＴＡ）の転送エラーはないとすると、ｎ段目の素子基板の端子１０３には信号レベルが“Ｌｏｗ”の情報（ＥＲ＿ＩＮ）が入力されている。一方、ｎ段目のエラー検知回路２０１の端子２０７からは信号レベルが“Ｌｏｗ”のエラー検知結果（ＥＲ＿ＰＡＲ）が出力される。従って、ｎ段目の素子基板１０２の端子１０４には、図１０に示すように、信号レベルが“Ｈｉｇｈ”の出力情報（ＥＲ＿ＯＵＴ）が出力される。

よって、次段、即ち、（ｎ＋１）段目の素子基板の端子１０３には信号レベルが“Ｈｉｇｈ”の情報（ＥＲ＿ＩＮ）が入力される。従って、（ｎ＋１）段目の素子基板そのものの転送エラーの有無に係わらず、（ｎ＋１）段目の素子基板の端子１０４からは信号レベルが“Ｈｉｇｈ”の情報（ＥＲ＿ＯＵＴ）が出力される。同様にして、記録ヘッド１０１の出力パッド１０６からは信号レベルが“Ｈｉｇｈ”の結果信号（ＥＲ＿ＨＥＡＤ）が出力される。

従って以上説明した実施例に従えば、実施例１で述べた効果に加え、クロックチェック信号の信号レベルを１素子基板分の記録データ信号転送毎に反転するので、クロック信号やラッチ信号の受信不良に伴う異常やエラー出力回路からの出力異常を検知できる。更に、エラー検知回路が偶数パリティチェックを用いた場合、記録データ信号の受信不良時には転送エラーがないと誤検知してしまうが、これも検知することができる。

図１１は実施例３に従う素子基板の構成を示すブロック図である。図１１において、実施例１〜２において既に説明した共通部分は同じ番号で示し、それらの説明を省略する。図１１から分かるように、実施例３の特徴は、素子基板はエラー検知回路２０１からのエラー検知結果（ＥＲ＿ＰＡＲ）の出力を保存するエラー履歴保存用１ビットメモリ（以下、メモリ）２２１を備えている点にある。メモリ９０１は３ステートバッファ２２２を介して、メモリの内容（ＥＲ＿ＭＥＭ）を端子２２３を介して外部に出力する。３ステートバッファ２２２には出力を指示する信号（ＥＲ＿ＳＥＬ）が端子２２０より入力される。この信号は記録装置の本体部より供給される。

図１２はメモリ２２１の内容（ＥＲ＿ＭＥＭ）を記録ヘッドの外部に出力する構成を示す図である。記録ヘッド１０１は複数の素子基板を接続して構成されているが、図１２に示すように各素子基板のメモリからの出力は共通の配線２２４に接続されている。ここで、エラー検知の結果を見たい素子基板の端子２２０にはメモリからの出力を指示する信号（ＥＲ＿ＳＥＬ）が、他の素子基板の端子２２０にはメモリからの出力の抑止を指示する信号（ＥＲ＿ＳＥＬ）を入力する。こうすることで、指定した素子基板のエラー検知履歴が端子１００１から信号（ＥＲ＿ＨＢ）として出力される。

従って以上説明した実施例によれば、実施例１で説明した信号（ＥＲ＿ＨＥＡＤ）を用いてはエラーが発生した素子基板を特定できなかったが、信号（ＥＲ＿ＨＢ）をモニタすることでエラーの発生した素子基板を特定することができる。以上のような構成により、全ての素子基板で発生した転送エラーをリアルタイムに検知すると共に、どの素子基板でエラーが発生したかを少ない配線数で特定することができる。なお、メモリ２２１が保持するデータサイズは１ビットに限定するものではなく、素子基板のスペースなどの制約がなければ、例えば、１６ビットあるいは３２ビットでも構わない。

上述した実施例では、記録ヘッドの全ての記録素子に１回のインク吐出機会を与える記録データ信号の転送時間を１記録周期として説明したが、この１記録周期を、時分割駆動における１ブロック分の記録データ信号（ＤＡＴＡ）の転送時間であっても構わない。図１５は、この実施例に従う信号転送タイミングチャートである。記録ヘッドのすべての記録素子を、時分割駆動を行うための信号の転送を示す。回路構成は、上述の実施例と同様である。相違点は、素子基板がそなえる駆動回路は、記録素子群を３２のブロックに分けて駆動する点である。このために、ＤＡＴＡには、ブロックの識別情報も含まれている。素子基板は、更に、識別情報を判別する判定回路も備えている。

図１５に示すように、１カラム分の記録データ１０２１（ＢＬＫ１〜ＢＬＫ３２）が、ブロック単位で転送される。例えば、期間ＢＬＫ１では、第１ブロックに含まれる記録素子の記録に使用されるデータと識別情報が転送される。同様に、期間ＢＬＫ３２は、第３２ブロックに含まれる記録素子の記録に使用されるデータと識別情報が転送される。記録データ１０２２は、１０２１の次カラムのデータである。ＢＬＫ１やＢＬＫ３２は、１ブロック分の記録周期も示している。

図１５は、記録データ１０２１の期間ＢＬＫ２で転送エラーが発生したために、ＥＲ＿ＯＵＴ信号を期間ＢＬＫ３で出力する様子を示している。また、記録データ１０２２の期間ＢＬＫ２においても、同様に転送エラーが発生したことを示す。

以上のように、時分割駆動を行う記録ヘッドにおいて、ブロック単位でエラーの検知結果を出力することができる。

Claims (9)

1. 複数の記録素子と前記複数の記録素子を駆動する駆動回路とを実装した素子基板を複数、備える記録ヘッドであって、
   前記複数の素子基板どうしはカスケード接続されており、
   前記複数の素子基板それぞれは、
   １素子基板分の記録素子に対応する記録データ信号が転送されラッチされる毎に、前記１素子基板分の記録素子に対応する記録データ信号に転送エラーがあるかどうかを検知するエラー検知回路と、
   前記エラー検知回路により検知された検知結果を外部に出力するエラー出力回路とを有し、
   各段の前記エラー出力回路は、前段のエラー出力回路からの検知結果を入力し、前記前段のエラー出力回路からの検知結果が転送エラーを示しているなら、自らの素子基板のエラー検知回路の検知結果に係わらず、前記転送エラーを示す検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力し、前記前段のエラー出力回路からの検知結果が転送エラーなしを示しているなら、自らの素子基板のエラー検知回路の検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力することを特徴とする記録ヘッド。
2. 前記１素子基板分の記録素子に対応する記録データ信号転送毎に、パリティビットが付加され、
   前記エラー検知回路はパリティチェック回路であることを特徴とする請求項１に記載の記録ヘッド。
3. 複数の前記記録ヘッドをさらにカスケード接続することを特徴とする請求項１又は２に記載の記録ヘッド。
4. 前記複数の素子基板どうしを複数のグループに分割し、該各グループでカスケード接続することを特徴とする請求項１乃至３のいずれか１項に記載の記録ヘッド。
5. 最前段の素子基板は、前記１素子基板分の記録素子に対応する記録データ信号転送毎に信号レベルが反転するチェック信号をさらに入力し、
   各段の素子基板のエラー出力回路は、自らの素子基板で転送エラーない場合は、前記１素子基板分の記録素子に対応する記録データ信号転送毎に信号レベルが反転するチェック信号をそのまま出力し、転送エラーが発生した場合は、前記チェック信号の信号レベルを反転させて出力することを特徴とする請求項１乃至４のいずれか１項に記載の記録ヘッド。
6. 前記複数の素子基板それぞれは、
   自らのエラー検知回路による検知結果を格納するメモリと、
   前記メモリに格納された検知結果の出力を指示する信号を入力する端子とをさらに有し、
   前記複数の素子基板それぞれのメモリからの出力を接続する共通の配線と、
   前記共通の配線からの信号を外部に出力する端子とをさらに有し、
   前記出力を指示する信号により指示された素子基板のメモリから前記検知結果が出力されることを特徴とする請求項１乃至４のいずれか１項に記載の記録ヘッド。
7. 複数の記録素子と前記複数の記録素子をブロック単位で時分割駆動する駆動回路とを実装した記録ヘッドであって、
   前記複数の素子基板どうしはカスケード接続されており、
   前記複数の素子基板それぞれは、
   １ブロック分の記録素子に対応する記録データ信号が転送されラッチされる毎に、前記１ブロック分の記録素子に対応する記録データ信号に転送エラーがあるかどうかを検知するエラー検知回路と、
   前記エラー検知回路により検知された検知結果を外部に出力するエラー出力回路とを有し、
   各段の前記エラー出力回路は、前段のエラー出力回路からの検知結果を入力し、前記前段のエラー出力回路からの検知結果が転送エラーを示しているなら、自らの素子基板のエラー検知回路の検知結果に係わらず、前記転送エラーを示す検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力し、前記前段のエラー出力回路からの検知結果が転送エラーなしを示しているなら、自らの素子基板のエラー検知回路の検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力することを特徴とする記録ヘッド。
8. 前記記録ヘッドはインクジェット記録ヘッドであることを特徴とする請求項１乃至７のいずれか１項に記載の記録ヘッド。
9. 請求項１乃至８のいずれか１項に記載の記録ヘッドを用いて記録を行う記録装置であって、
   前記記録ヘッドから前記転送エラーの有無を受信する受信手段と、
   前記受信手段によって受信された前記転送エラーの有無に従って、前記記録データ信号の転送の継続、或いは、再送を制御する制御手段を有することを特徴とする記録装置。

Images