JP2011250418A - 多帯域のためのデュアルインダクタ回路 - Google Patents

多帯域のためのデュアルインダクタ回路 Download PDF

Info

Publication number
JP2011250418A
JP2011250418A JP2011128130A JP2011128130A JP2011250418A JP 2011250418 A JP2011250418 A JP 2011250418A JP 2011128130 A JP2011128130 A JP 2011128130A JP 2011128130 A JP2011128130 A JP 2011128130A JP 2011250418 A JP2011250418 A JP 2011250418A
Authority
JP
Japan
Prior art keywords
inductor
circuit
terminal
mixer
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011128130A
Other languages
English (en)
Inventor
Parshubha Bhagat Morin
モーリン・パレシュブハイ・バガト
Woolfrey John
ジョン・ウールフレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2011250418A publication Critical patent/JP2011250418A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/12—Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Transmitters (AREA)

Abstract

【課題】２つの異なる周波数帯に対して作動することを可能にする無線通信装置のミキサーに有用でありうるデュアルインダクタ回路の提供。
【解決手段】デュアルインダクタ回路４０は、小さいインダクタ４８が大きいインダクタ４６内に配置されるインダクタ内インダクタ設計を備える。２つのインダクタは、接地端子４５を共有してもよいが、その他の点では、互いに物理的に分離されかつ独立している。内側のインダクタの端子は、例えば、外側のインダクタからタップされておらず、それは、タップ付きインダクタ設計と対比して寄生効果および電磁妨害を低減することができる。インダクタの独立性は、異なるインダクタが異なる共振周波数を定義することを可能にし、それは望ましい。
【選択図】図５

Description

この開示は、無線通信装置内に実装できるインダクタに関し、さらに詳細には、無線通信装置で使用されるオンチップ・インダクタ回路に関する。
インダクタは、無線通信装置および広範囲の他の電子装置内に実装される一般的なの電気回路素子である。インダクタは非常に有用で望ましいが、それらは、多くの場合、スペースを高周波集積回路(RFIC)の最も空間を消費する要素のうちの1つである。RFICでは、インダクタは、一般に「ミキサー」と呼ばれるRFICコンポーネントの増幅器要素内に一般に使用される。ミキサーは、一般に受信キャリア波形からベースバンド信号を生成する(つまり、混合する)RFICの部分を指す。ミキサーはまた、例えば、キャリアに対してベースバンド信号を変調するために発信機側で使用される。
受信機側では、ミキサーは、典型的にはベースバンド・データ信号で変調された搬送波を含む波形を受信する。ミキサーは、受信波形に適切に同調するための増幅器要素を含んでいてもよい。ミキサーは、例えば、装置の局部発振器(LO)を使用して、搬送波のコピーを合成する。その後、ミキサーは、受信波形からのLOによって生成された搬送波を本質的に引くことにより、受信波形からベースバンド信号を除去する。一旦キャリアから取り除かれたならば、例えば、デジタル回路によって、ベースバンド信号はデジタル・サンプルに変換されかつ復調することができる。
インダクタは、ミキサーの性能を特定の動作周波数に設定するためにミキサーの増幅器要素内で使用されてもよい。いくつかの無線通信装置は多数の周波数帯をサポートし、その場合には、多数のミキサーが通常必要とされる。さらに、各ミキサーは、それのインダクタがそれの性能をそれぞれのミキサーに関連した動作周波数に設定することを必要とする。いくつかの異なるミキサーを使用することは、特にその異なるインダクタに対応するためにRFIC内で必要とされる空間消費のために望ましくない。
一般に、この開示は、ミキサーが異なる周波数帯に対して作動することを可能にするために無線通信装置のミキサーにおいて特に有用なデュアルインダクタ回路（dual inductor circuit）について記述する。デュアルインダクタ回路は、小さなインダクタが大きなインダクタ内に配置されるインダクタ設計内のインダクタを備える。2つのインダクタは、接地端子を共有してもよいが、その他の場合では、物理的に分離されて互い独立となされうる。内側のインダクタの端子は、例えば、外側のインダクタからタップされておらず、それは、タップされたインダクタ設計と対比して寄生効果及び電磁妨害を軽減することができる。インダクタの独立性はまた、異なるインダクタが異なる共振周波数を定義することを可能にし、それは非常に望ましい。
1つの態様では、この開示は、受信信号からのベースバンド信号を混合するミキサーを備えた多帯域無線通信装置を提供する。ミキサーは、ダイの端子及び第２の端子を定義する第１のインダクタを含み、その第１のコンダクタは、第１及び第２の端子から接地端子までコイル状をなすデュアルインダクタ回路を備える。デュアルインダクタ回路はさらに、第１のインダクタの内側に配置された第２のインダクタを含んでおり、その第２のインダクタは、第３の端子及び第４の端子を定義し、第2のインダクタは、第３及び第４の端子から接地端子までコイル状をなし、第２のインダクタの第3及び第4の端子は第１のイン
ダクタから独立している。
他の態様では、この開示は、第１の端子および第２の端子を定義し、第１のインダクタは第１及び第２の端子から接地端子までコイル状をなす第１のインダクタと、第１のインダクタの内側に配置され、第３の端子及び第４の端子を定義し、第３及び第４の端子から接地端子までコイル状をなす第２のインタクタを備え、第２のインダクタの第３及び第４の端子は第１のインダクタから独立しているデュアルインダクタ回路を提供する。
他の態様では、この開示は、無線通信装置におけるデュアルインダクタ回路の選択されたインダクタを用いて受信無線信号をベースバンド信号に混合することを備える方法を提供し、デュアルインダクタ回路は、第１の端子及び第２の端子を定義し、第１及び第２の端子から接地端子までコイル状をなす第１のインダクタと、第１のインダクタの内側に配置され、第３の端子及び第４の端子を定義する第２のインダクタを備え、第２のインダクタは、第３及び第４の端子から接地端子までコイル状をなし、第２のインダクタの第３及び第４の端子は第１のインダクタから独立している。
追加の例では、この開示は、キャリアに対してベースバンド信号を混合するミキサーを備えた多帯域無線通信装置を提供する。ミキサーは、第１の端子および第２の端子を定義し、第１及び第２の端子から接地端子までコイル状をなしている第１のインダクタと、第１のインダクタの内側に配置され、第３の端子及び第４の端子を定義し、第３及び第４の端子から接地端子までコイル状をなしている第２のインダクタを含み、第３及び第４の端子が第１のインダクタから独立しているデュアルインダクタ回路を備える。
様々な例の追加の詳細は、添付の図面及び下記の説明に提示される。他の特徴、目的及び利点は、説明及び図面、そして請求項から明白になるだろう。
この開示の１つの実例による多帯域無線通信装置のブロック図である。 この開示の１つの実例による図1の無線通信装置に組み込むのに適したキサーのブロック図である。 この開示のインダクタ回路を使用してもよい1つの増幅器設計のさらに詳細な実例である。 小さな内側のインダクタがより大きなインダクタからタップされたタップ付き構成を実装するインダクタ回路の回路レイアウト・ブロック図である。 この開示の実例によるより大きなインダクタ内に独立に配置されたインダクタを備えるデュアルインダクタ回路の例示的な回路レイアウト・ブロック図である。 この開示の実例によるより大きなインダクタ内に独立に配置されたインダクタを備えるデュアルインダクタ回路の例示的な回路レイアウト・ブロック図である。 ここに記述されるようなデュアルインダクタ回路を実装する無線通信装置によって実行されてもよい方法を例証する流れ図である。
詳細な説明
この開示は、ミキサーが2つの異なる周波数帯のために作動することを可能にするために無線通信装置のミキサーにおいて特に有用なデュアルインダクタ回路について記述する。デュアルインダクタ回路は、小さいインダクタが大きいインダクタ内に配置されるインダクタ設計内のインダクタを備える。2つのインダクタは、接地端子を共有してもよいが、他の場合には、互いから物理的に分離されかつ独立している。内側のインダクタの端子は、例えば、外側のインダクタからタップされておらず、これは、タップ付きインダクタ設計と対比して寄生効果及び電磁妨害を軽減できる。インダクタのそれぞれの独立性はまた、異なるインダクタが異なる共振周波数を定義することを可能にし、それは望ましいことである。
両方のインダクタ間の最大の干渉が、いずれかのインダクタの自己共鳴周波数で生じる。しかし、タップ付きインダクタの自己共鳴周波数は個々のインダクタ・コイルではなくて全構造によって決定される。タップ付きインダクタを使用する適用では、構造の自己共鳴周波数が内側のコイルの所望の動作周波数の近傍で生じてもよいことはありえる。そのような場合には、内側のコイルを使用する回路の性能が強烈に打撃をうける可能性がある。
タップ付きインダクタ設計とは対照的に、ここに記述されるインダクタ・インサイド・インダクタ・トポロジー（inductor-inside-inductor topology）は、各独立したインダクタ・コイルに対して１つずつ、2つの独立した自己共鳴周波数を持っていてもよい。外側のインダクタ・コイルは、内側のインダクタ・コイルより低い自己共振周波数を有することができ、また、いくつかの適用に対しては、この共鳴周波数が内側のインダクタ・コイルの所望の動作周波数に接近することができる。そのような状況では、内側のインダクタ・コイルを使用する回路の性能へのインパクトは、2個の異なるインダクタ・コイル間の隔離により最小限に抑えられることができる。したがって、内側のコイルと外側のコイルの両方の間の低い結合により、2つの別個の自己共鳴周波数が存在することができ、これは、インダクタ・インサイド・インダクタをより望ましくし、かつ、内側のインダクタコイルの性能に対する負の衝撃を軽減又は除去することができる。
図1は、この開示の１つの実例による多帯域無線通信装置10のブロック図である。図1のブロック図は、この開示のデュアルインダクタ回路の説明の目的のために単純化されている。他の多くのコンポーネント(例示せず)も装置10に使用されてもよい。装置10は、セルラー又は衛星無線電話、無線電話基地局、1つ又は複数の無線ネットワーキング基準をサポートするコンピュータ、無線ネットワーキングのための無線アクセスポイント、ポータブルコンピューター内に組込まれたPCMCIAカード、直接の双方向通信装置、無線通信機能を装備した携帯情報端末(PDA)、等を備えてもよい。これらおよび他の多くのタイプの装置は、ここに記述されるデュアルインダクタ回路設計を使用してもよい。
装置10は、種々様々の無線通信基準又は技術の1つ又は複数を実装してもよい。無線通信技術の実例は、周波数分割多元接続(FDMA)、時分割多元接続(TDMA)および様々なスペクトラム拡散技術を含む。無線通信で使用される1つの一般的なスペクトラム拡散技術は、多重通信がスペクトラム拡散信号によって同時に送信される符号分割多元接続(CDMA)信号変調である。
更に、いくつかの無線基準は、TDMAおよびFDMA変調の組合せを使用するGSM（登録商標）システムのような2つ以上の技術を利用する。GSM（登録商標）は「グローバル移動体通信システム」（"Global System for Mobile Communications"）を表わす。多くの無線ネットワーキング基準および他の無線通信基準および技術も、いくつかのIEEE 802.11基準、ブルーツース（Bluetooth）（登録商標）基準、および新興超広帯域(UWB)技術および基準を含めて開発されている。
装置10は、それが2つ以上の無線周波数帯で無線通信をサポートする限りでは、「多帯域」（"multi-band"）と呼ばれてもよい。１つの例として、装置10は1つの周波数帯で、例えば、約2.4ギガヘルツ)(GHz)のまわりでCDMA またはGSM（登録商標）無線通信をサポートし、そしてまた、他の周波数帯で、例えば約800メガヘルツ(MHz)のまわりでレガシーアナログ無線通信（legacy analog wireless communication）をサポートしてもよい。他の例として、装置10は、2つの異なる周波数帯で、例えば、約1.8GHzおよび2.4GHzのまわりでそれぞれCDMAおよび/またはGSM（登録商標）無線通信をサポートしてもよい。ここに記述されたデュアルインダクタ回路設計は、2つの任意の周波数帯をサポートする助けをしてもよく、また、種々様々の無線通信と共に使用されてもよい。ここに掲げられた周波数帯と標準は単に例示である。
装置10はアナログ受信機回路11およびデジタル復調回路19を備えてもよい。アナログ受信機回路11は、いわゆる高周波集積回路(RFIC)を備えてもよい。デジタル復調回路19はデジタル・モデム(変調-復調器)を含んでもよい。回路11は個別のチップあるいは共通のチップ上で作り上げられてもよい。
図示のように、装置10は、無線信号を受信するアンテナ12を含んでいる。無線信号は信号パス分離回路13によって異なるパスへ分離されてもよい。したがって、この二重帯デザイン（dual band design）は、単一のアンテナが2つの異なる信号の周波数を受け取ることを可能にするが、他の場合には、異なる周波数で異なる信号を受け取るために個別のアンテナを使用することができる。図1では、個々の信号のパスについては、それぞれの信号は低雑音増幅器(LNA)14Aあるいは14Bによってスケールされ（scaled）、ミキサー15に搬送される。ミキサー15は、ここに記述されるように、2つの又はそれより多い異なる周波数帯を扱うことを可能にするために、デュアルインダクタ回路16を利用する。特に、デュアルインダクタ回路16は、特にミキサー15の増幅器(図1に示されない)内に実装されてもよい。ミキサー15の増幅器は、LNAs 14Aあるいは14Bのそれぞれの1つからの無線信号をスケール（scales）スケールし、次に、その信号をベースバンドに混合する。
受信無線信号は、ベースバンド信号で変調されたキャリア波形を備えてもよい。サンプリングと復調がベースバンド信号上で行なうことができるように、ミキサー15は受信信号のキャリアからベースバンド信号を除去する。特に、ミキサー15は、装置10の局部発振器(図示なし)によって生成された基準波形を受け取ってもよい。ミキサー15は、キャリアを削除し、かつベースバンド信号を生成するために、受信無線信号から基準波形を差し引く。その後、ベースバンド信号は１または複数のフィルタ17によってフィルタされる。アナログ・デジタル(A/D)コンバータ18は、ベースバンド信号をデジタル・ベースバンド・サンプルに変換し、それらのサンプルは、復調のためにデジタル復調回路19へ転送される。
ミキサー15は、2つの異なる周波数帯、例えば、LNA 14Aからの第１の周波数帯における第１の信号およびLNA 14Bからの第２の周波数帯における第２の信号をそれがサポートするという点で、デュアルバンド・ミキサー（dual band mixer）である。装置10は、2つの異なる周波数帯で無線通信をサポートする2つの異なるモードで作動してもよい。これらの2つのモードは、アナログおよびデジタル・モード、2つの異なるデジタル・モードあるいは恐らく2つの異なるアナログ・モードを含んでもよい。デュアルインダクタ回路16は2つの異なる独立したインダクタを含んでいる。インダクタのうちの1つ(小さい方のコイル)は、他のインダクタ(大きい方のコイル)の内側に配置される。このようにして、デュアルインダクタ回路16は、2つの異なる周波数帯をサポートする能力を提供し、しかも、比較的コンパクトで効率的な二次元の回路設計を達成する。
デュアルインダクタ回路16は、タップ付きインダクタ構成を使用するインダクタ回路と対比して軽減された寄生（parasitics）および電磁妨害を有しうる。デュアルインダクタ回路16の2つのインダクタは、接地端子を共有してもよいが、その他の点では、互いに物理的に分離されかつ独立している。タップ付きインダクタ構成と異なり、例えば、回路16の内側のインダクタの端子は外側のインダクタからタップされていない。これはまた、デュアルインダクタ回路16の2つのインダクタが異なる共振周波数を定義することを可能にする。
この開示の詳細は、例えば、受信信号からのベースバンド信号を混合する受信機側のミキサーを主として指す。しかし、この開示はまた、例えば、ベースバンド信号でキャリアを変調する発信機側のミキサーにおける記述されたデュアルインダクタ回路を使用することを意図している。さらに、無線通信と無関係な装置を含む他の多くの装置が、下記により詳細に概説される開示デュアルインダクタ回路を実装することができた。
図2は、図1のミキサー15に対応してもよい、この開示の例によるミキサー20のブロック図である。図示のように、ミキサー20は、搬送波上で変調されたベースバンド信号を含む無線信号21を受け取る。増幅器22は混合のために無線信号21を調整する同調エレメントである。増幅器22は、この開示に記述されるように、ミキサー20が2つの異なる周波数帯で信号を扱うことを可能にするために、デュアルインダクタ回路25を含んでいる。１つのモードが選択されてもよく、その選択されたモードに基づいて、デュアルインダクタ回路25はそれに応じて設定されてもよい。
ミキシング・スイッチャー26は、増幅器22によって適切にスケール（scaled）無線信号を受け取る。ミキサー・スイッチャー26はまた、周波数シンセサイザ28から基準波形を受け取る。周波数シンセサイザ28は、予想周波数で基準波形を生成するために局部発振器(LO)29にアクセスしてもよい。2つの異なる周波数をサポートするために、周波数シンセサイザ28は、異なる希望の周波数で信号を生成するための加算技法、引き算技法、フィード・フォワード技術、フィード・バック技術、等を実装してもよい。あるいは、2つの異なる局部発信器が使用されてもよい。
いかなる場合も、一旦適切な基準波形が周波数シンセサイザ28によって提供されれば、ミキサー・スイッチャー26は、キャリアおよびベースバンド信号を含む変調された無線信号から基準波形を差し引く。このようにして、ミキサー20は、ベースバンド信号24を生成するためにキャリアを除去する。その後、ベースバンド信号24は処理され、多分、デジタル・サンプルに変換され、次に、復調されうる。しかし、ある場合には、特にレガシー・アナログ無線フォーマットまたは基準に対しては、復調はアナログ・ドメインで行われてもよい。
ここに記述されるように、ミキサー20は少なくとも2つの異なる周波数帯をサポートする。効率的なやり方でそのようなデュアル・モード機能性を達成するために、この開示はデュアルインダクタ回路25を提供する。下記にさらに詳細に記述されるように、デュアルインダクタ回路25は比較的小さいインダクタが比較的大きいインダクタ内に配置される、インダクタ内インダクタ設計（inductor-within-inductor design）を含む。ここでも、2つのインダクタは接地端子を共有してもよいが、他の点では、互いに物理的に分離されかつ独立している。内側のインダクタの端子は、例えば、外側のインダクタからタップされておらず、また、この設計は、タップ付きインダクタ設計に対比して、寄生するおよび電磁妨害を軽減することができる。これはまた、デュアルインダクタ回路25の異なるインダクタが異なる自己共振周波数を定義することを可能にする。
図3は、この開示のインダクタ回路を使用してもよい増幅器22Aの1つの例のさらに詳細な例である。増幅器22Aは図2の増幅器22に対応してもよい。増幅器22Aはそれ自体、異なる周波数帯に関して作動する2つの異なる増幅器回路23Aおよび23Bを含んでいる。特に、増幅器回路23Aは、セルラー帯域の信号をスケールするために使用されてもよく、また、増幅器回路23Bは、PCS帯域の信号をスケールするために使用されてもよい。しかし、重要なことには、増幅器回路23Aおよび23Bのそれぞれは共通のインダクタ回路25Aに結合する。ここに記述されるように、インダクタ回路25Aはインダクタ内インダクタ設計を使用する。インダクタ回路25Aの外側のコイルは増幅器回路23Aによってスケールされたセルラー帯域信号に適応するために使用されてもよく、また、インダクタ回路25Aの内側のコイルは増幅器回路23BによってスケールされたPCS信号に適応するために使用されてもよい。
各複製増幅器回路23Aおよび23Bは、インダクタ回路25Aの適切なインダクタ端子に接続される。各複製増幅器回路23Aおよび23Bの出力は、ミキサー・スイッチャー26(図2)を入る前に互いに接続される。制御信号(「CELL帯域有効」（"Enable CELL Band"）および「PCS帯域有効」（"Enable PCS Band"）)は、任意の所定時間において適切な増幅器を選択するために使用されてもよい。セル帯域を有効にすることは、PCS帯域を無効にすることになり、また、PCS帯域を有効にすることは、セル帯域を無効にすることになる。
図4は、小さい内側のインダクタがより大きいインダクタからタップされる、タップ付き構成を実装するインダクタ回路30の回路レイアウト・ブロック図である。インダクタ回路30は、それが端子31および32から接地端子35までの1つの大きいコイルを使用するので、ここに記述される他のインダクタ回路よりも望ましくない。小さい方のインダクタは、中間の位置で、すなわち、端子33および34によって、大きいインダクタにタッピングすることにより形成される、しかしながら、小さいインダクタは、端子33および34のけるこれらの中間タップを越えて延長し、インダクタ回路30の性能を実質的に低下させる可能性のある実質的なな寄生容量効果および干渉を付加する。さらに、小さいほうのインダクタは、大きいほうのインダクタからタップされているので、インダクタ回路30の異なるインダクタは通常同じ共振周波数を有する。図5および6に示されるインダクタ設計は、図4のインダクタ回路30のこれらまたは他の欠点を克服できる。インダクタ回路30の例示的な寸方が表示されている。
図5および6は、この開示の実例によってより大きいインダクタ内に独立に配置されたインダクタを備えるデュアルインダクタ回路40および50の例示的な回路レイアウト・ブロック図である。デュアルインダクタ回路40および50は、図1および2のインダクタ回路16または25のどちらかに対応してもよいか、あるいは他のタイプの装置で使用されてもよい。コイルが独立しているので、デュアルインダクタ回路40および50の異なるインダクタの共振周波数は、異なって定義することができる。これは高度に望ましい。
特に、タップ付きインダクタ設計とは対照的に、図5および6に示されるインダクタ内インダクタ・トポロジー（inductor-inside-inductor topology）は、各独立インタクタ・コイルに対して１つずつ、2つの独立した自己共振周波数を有しうる。外側のインダクタ・コイルは、内側のインダクタ・コイルより低い自己共振周波数を有することができ、また、いくつかの適用に対しては、この共振周波数は、内側のインダクタ・コイルの希望の動作周波数に接近することができる。そのような状況では、内側のインダクタ・コイルを使用する回路の性能への影響は、2つの異なるインダクタ・コイル間の隔離により最小限に抑えることができる。したがって、内側および外側のコイルの両方の間の低い結合により、2つの別個の自己共振周波数が存在することができ、これが、インダクタ内インダクタをより望ましくし、そして、内側のインダクタ・コイルの性能に対する負の影響を小さくすることができる。
図5に示されるように、デュアルインダクタ回路40は、第１のインダクタ46および第2のインダクタ48を備える。第2のインダクタ48は、第1のインダクタ46の内側に配置される。両方のインダクタ46および48は、二次元の様式で巻回するコイルを備える。このようにして、回路40は、小さいインダクタ・コイル(第2のインダクタ48)が大きいインダクタ・コイル(第1のインダクタ46)内に配置されるインダクタ内インダクタ設計を定義する。例示の目的のために、デュアルインダクタ回路40の寸法が図5に示されている。しかし、この開示の例は、図5に示されたコイルの寸法または形状に必ずしも限定されない。
第1のインダクタ46は第1の端子41および第2の端子42を定義する。第1のインダクタ46は、第１および第２の端子41および42から接地端子45までコイル状をなしている。第2のインダクタ48は、第1のインダクタ46の内側に配置されているが、第1のインダクタ46から独立しており、第1のインダクタ46からタップされていない。このように、デュアルインダクタ回路40は、タップ付き構成を使用する図4のインダクタ回路30とは異なっている。デュアルインダクタ回路40では、第2のインダクタ48は、第3の端子43および第4の端子44を定義する。第２のインダクタ48は、第３および第４の端子43および44から接地端子45へのコイル状をなしている。しかし、ここでも、第2のインダクタ48の第３および第４の端子43および44は、第1のインダクタ46からタップされていない限りでは、第1のインダクタ46から独立している。第1のインダクタ46および第2のインダクタ48は、異なる共振周波数を定義するように形成することができる。
デュアルインダクタ回路40は、ミキサーが2つの異なる周波数帯を扱うことを可能にするためにミキサーの増幅器内に含まれていてもよい。第1のインダクタ46は、第１の周波数帯の利得を設定してもよく、また、第2のインダクタ48は、第２の周波数帯の利得を設定してもよい。さらに、テストとシミュレーションを使用して、第1のインダクタ46は第2のインダクタ48の寄生効果を減殺するように同調でき、また、第2のインダクタ48は第1のインダクタ46の寄生効果を減殺するように同調できる。第1および第2インダクタ46および48は離隔されているので(互いからタップされていない)、図4に示されたようなタップ付き構成と対比して、これらの寄生効果およびフィード・バックが著しく軽減される。
第1のインダクタ46は、無線通信装置の第１の動作モードで使用されてもよく、そして、第2のインダクタ48は、無線通信装置の第２の動作モードで使用されてもよい。第１の動作モードは、約1.0ギガヘルツ(GHz)より低い第１の周波数帯に関連してもよく、また、第2のモードは、約1.0GHzより高い第２の周波数帯に関連してもよい。例示として、第１の周波数帯は約800メガヘルツ(MHz)のまわりのレガシーアナログ帯域でああてもよく、また、第2の周波数帯は約2.4GHzあるいは1.8GHzのまわりの帯域であってもよい。しかし、より一般的には、デュアルインダクタ回路40は、任意の2つの周波数帯に対して同調されうる。
図6は、この開示によるデュアルインダクタ回路50の他の実例となる例を提供する回路レイアウト・ブロック図である。デュアルインダクタ回路50は、第1のインダクタ56および第2のインダクタ58を備える。両方のインダクタ56および58は、二次元の様式で巻回するコイルを備える。第2のインダクタ58の二次元のレイアウトは、第1のインダクタ56の二次元のレイアウトの内側に配置される。デュアルインダクタ回路50の寸法が図6に示されている。しかし、この開示の例は、図6に示されているコイルの寸法または形状に必ずしも限定されない。
多くの点で、図6のデュアルインダクタ回路50は図5のデュアルインダクタ回路40に類似している。特に、デュアルインダクタ回路50では、第1のインダクタ56は、第1の端子51および第2の端子52を定義し、また、第1のインダクタ56は、第１および第２の端子51および52から接地端子55までコイル状をなしている。第2のインダクタ58は、第1のインダクタ56の内側に配置されるが、第1のインダクタ56から独立おり、第1のインダクタ56からタップされていない。このように、デュアルインダクタ回路50は、デュアルインダクタ回路40と同様に、タップ付き構成を定義する図4のインダクタ回路30とは異なる。
デュアルインダクタ回路50では、第2のインダクタ58は第3の端子53および第4の端子54を定義する。第2のインダクタ58は、第３および第４の端子53および54から接地端子55までコイル状をなしている。
第２のインダクタ５８の第３および第４の端子53および54は、第1のインダクタ56からタップされていない限りにおいて、最初のインダクタ56から独立している。これはまた、第1のインダクタ56および第2のインダクタ58が異なる共振周波数を定義するように作成されることを可能にしており、これは非常に望ましい。
デュアルインダクタ回路50は、ミキサーが2つの異なる周波数帯を扱うことを可能にするためにミキサーの増幅器内に含まれていてもよい。第1のインダクタ56は第１の周波数帯に同調されてもよく、また、第2のインダクタ58は第２の周波数帯に同調されてもよい。さらに、シミュレーションとテストを使用して、第1のインダクタ56は、第2のインダクタ58の寄生効果を減殺するように同調することができ、また、第2のインダクタ58は、第1のインダクタ56の寄生効果を減殺するように同調することができる。
デュアルインダクタ回路50は、デュアルインダクタ回路40の第1のインダクタ46と第2のインダクタ48の間のそれと比較して第1のインダクタ56と第2のインダクタ58の間の物理的離隔が大きいので、デュアルインダクタ回路40に対比して寄生効果をさらに低減させる。特に、第2のインダクタ58は、約20ミクロンより大きく第1のインダクタ56から離隔されてもよい。これは、インダクタ56と58の間の電磁妨害および寄生効果をさらに低減または除去するのを助けることができる。デュアルインダクタ回路50に関連した表面積は約0.3平方ミリメートル未満を定義するが、この開示は必ずしもこの点では限定されない。
第1および第2インダクタ56および58は、20ミクロンより大きいスペースによって分離されただけでなく、隔離されている(互いにタップされていない)。上述のように、この隔離はまた、インダクタ56と58の間の寄生効果および電磁結合効果を低減するのに非常に有用である。特に、インダクタ56および58の物理的な隔離は、タップ付き構成とは対照的に、インダクタ56と58の間の寄生容量および電磁結合を著しく低減することができる。さらに、この隔離は、インダクタに56と58が異なる共振周波数を定義することを可能にし、これは、異なるインダクタによって扱われる異なる周波数帯に対する性能の影響をを回避することができる。
第1のインダクタ56は、無線通信装置の第１の動作モードで使用されてもよく、また、第2のインダクタ58は、無線通信装置の第２の動作モードで使用されてもよい。第１の動作モードは、約1.0GHz未満の第１の周波数帯に関連されてもよく、また、第2のモードは、約1.0GHzより高い第２の周波数帯に関連されてもよい。例示の実例として、第１の周波数帯は約800メガヘルツ(MHz)のまわりのレガシーアナログ帯域であってもよく、また、第2の周波数帯は約2.4GHzあるいは1.8GHzのまわりのPCS帯域であってもよい。しかし、より一般的には、デュアルインダクタ回路50は、任意の2つの周波数帯に対してを同調することができるかもしれない。１つの例として、第1のインダクタ56は、約0.35〜0.6ミリメートルの距離にわたって巻回してもよく、また、第2のインダクタ58は、約0.2〜0.32ミリメートルの距離にわたって巻回してもよい。
ここに記述されるようなデュアルインダクタ回路を実装する無線通信装置によって実行されてもよい方法を例証する流れ図である。図7の機能性は、図1の無線通信装置10に関して記述されるであろう。図7に示されるように、装置10は、1.0GHzより高い周波数帯で動作するデジタルPCSモード、あるいは1.0GHz未満の周波数帯で動作するアナログ(あるいは他のモード) のような動作モードを選択する(61)。アンテナ12は、搬送波上に変調されたベースバンド信号を含む無線信号を受信する(62)。動作モードに依存して(63)、ミキサー15のインダクタ回路16は第１の(外側の)コイルあるいは第２の(内側の)コイルのいずれかを選択する。
特に、LNAs 14Aまたは14Bのうちの1つによってスケールすることに従って、受信信号は、ミキサー15に渡される。装置10が第１の動作モード(63の"ONE"ブランチ)で作動している場合には、ミキサー15は混合処理でインダクタ回路16の第１のインダクタを使用する(64)。あるいは、装置10が第２の動作モード(63の" TWO "ブランチ)で動作している場合には、ミキサー15は混合処理でインダクタ回路16の第２のインダクタを使用する(65)。ここに記述されるように、第2のインダクタは第１のインダクタ内に配置されるが、第１のインダクタからタップされていない独立した端子を含んでいる。接地端子は第１および第２
のインダクタによって共有されてもよい。このようにして、ミキサー15は、2つの異なる周波数帯に関連した受信信号に対するベースバンド信号を生成することができる。
ベースバンド信号はA/Dコンバータ18によってデジタル・サンプルに変換することができ(66)、また、デジタル復調回路19はデジタル・ベースバンド・サンプルに関して復調を行なうことができる(67)。もちろん、この開示の技術は、デジタル・サンプルに変換されないであろう純粋にアナログの信号に対しても実行できるが、アナログ・ドメインで復調されるであろう。言いかえれば、装置10の動作モードの１つ又は両方は純粋にアナログのモードでありうる。
多くの実例が記述された。開示されたインダクタ内側インダクタは、高周波集積回路(RFIC)上に製作することができ、そのようなRFIC製作に関連する必要な面積およびコストを低減することができる。RFICチップ上のミキサーに関して記述されたが、開示されたデュアルインダクタ回路は他の装置で使用することもできるであろう。さらに、開示されたインダクタは、キャリア上にベースバンド信号を混合するRF発信機のミキサーで使用することもできるであろう。従って、これらおよび他の例は下記の請求項の範囲内である。
本出願は、2006年7月28日に申請されて、米国仮出願数60/834,129の利益を請求する、その全内容は、基準によってここに組込まれる。
本出願は、2006年7月28日に申請されて、米国仮出願数60/834,129の利益を請求する、その全内容は、基準によってここに組込まれる。
下記に、出願時の請求項１−３３に対応する記載が付記１−３３として表記される。
付記１
受信信号からのベースバンド信号を混合するミキサーを備える多帯域無線通信装置であって、前記ミキサーは、デユアルインダクタ回路を備え、該デユアルインダクタ回路は、
第１の端子および第2の端子を定義し、前記第１および第２端子から接地端子までコイル状を第１のインダクタと、
前記第１のインダクタの内側に配置され、第３の端子および第4の端子を定義し、該第３および第４の端子から接地端子までコイル状をなし、前記第３および第４の端子は「前記第１のインダクタから独立である第2のインダクタと、
を含む、多帯域無線通信装置。
付記２
前記第２のインダクタの前記第３および第４の端子が前記第１のインダクタからタップされていない、付記１の装置。
付記３
前記第１のインダクタは第１の周波数帯域に同調され、前記第2のインダクタは第２の周波数帯に同調される、付記１の装置。
付記４
前記第１のインダクタは、前記第2のインダクタの寄生効果を減殺するように同調され、前記第２のインダクタは、前記第１のインダクタの寄生効果を減殺するように同調される、付記３の装置。
付記５
前記第2のインダクタは、約20ミクロンより大きく前記第１のインダクタから分離されている、付記１の装置。
付記６
デユアルインダクタ回路に関連した表面積が約0.3平方ミリメートル未満を定義する、付記１の装置。
付記７
前記装置は、前記ミキサーが前記第１のインダクタを実装する第１の動作モードおよび前記ミキサーが前記第2のインダクタを実装する第２の動作モードをサポートする、付記１の装置。
付記８
前記第１のモードは約1.0ギガヘルツ(GHz)より低い第１の周波数帯域に関連し、前記第2のモードは、約1.0GHzより高い第２の周波数帯に関連している、付記７の装置。
付記９
前記第１の周波数帯は約800メガヘルツ(MHz)のまわりであり、前記第2の周波数帯は約2.4GHzのまわりである、付記８の装置。
付記１０
前記ミキサーはベースバンド信号を生成し、前記装置は、
前記ベースバンド信号をデジタル・ベースバンド・サンプルに変換するアナログ・デジタル変換器と、
前記デジタル・ベースバンド・サンプルを復調するデジタル復調回路と、
をさらに備える、付記１の装置。
付記１１
前記デユアルインダクタ回路は前記ミキサーの増幅器に含まれる、付記１の装置。
付記１２
前記第１および第２のインダクタは異なる共振周波数を有する、付記１の装置。
付記１３
デユアルインダクタ回路であって、
第１の端子および第2の端子を定義し、前記第１および第２の端子から接地端子までコイル状をなす第１のインダクタと、
前記第１のインダクタの内側に配置され、第３の端子および第4の端子を定義し、前記第3および第4の端子から接地端子までコイル状をなし、前記第３および第４の端子は前記第１のインダクタから独立である第２のインダクタと、
を備える回路。
付記１４
前記第2のインダクタの前記第３および第４の端子は前記第１のインダクタからタップされていない、付記１３の回路。
付記１５
前記第１のインダクタは第１の周波数帯に同調され、前記第2のインダクタは第２の周波数帯に同調される、付記１３の回路。
付記１６
前記第１のインダクタは、前記第2のインダクタの寄生効果を減殺するように同調され、そして、前記第2のインダクタ回路は、前記第１のインダクタの寄生効果を減殺するように同調される、付記１５の回路。
付記１７
前記第2のインダクタは、約20ミクロンより大きいだけ前記第１のインダクタから分離されている、付記１３の回路。
付記１８
前記回路に関連した表面積は、約0.3平方ミリメートル未満を定義する、付記１３の回路。
付記１９
前記回路は、無線通信装置内のミキサーの増幅器に含まれる、付記１３の回路。
付記２０
前記第１および第２のインダクタは異なる共振周波数を有する、付記１３の回路。
付記２１
無線通信装置におけるデユアルインダクタ回路の選択されたインダクタを用いて受信無線信号をベースバンド信号に混合する方法であって、前記デユアルインダクタ回路は、
第１の端子および第２の端子を定義し、前記第１および第２の端子から接地端子までコイル状をなす第１のインダクタと、
前記第１のインダクタの内側に配置され、第３の端子および第４の端子を定義し、前記第３および第４の端子から前記接地端子までコイル状をなし、前記第３および第４の端子は前記第１のインダクタから独立である第２のインダクタと、
を含む、方法。
付記２２
ミキサーが前記第１のインダクタを実装する第１の動作モードと前記ミキサーが前記第２のインダクタを実装する第２の動作モードのと間で選択することをさらに備える、付記２１の方法。
付記２３
前記第１のモードは、約1.0ギガヘルツ(GHz)より低い第１の周波数帯に関連し、前記第2のモードは、約1.0GHzより高い対２の周波数帯に関連している、付記２２の方法。
付記２４
前記第１の周波数帯は、約800メガヘルツ(MHz)のまわりでありかつ前記第2の周波数帯は、約2.4GHzのまわりである、付記２３の方法。
付記２５
前記ベースバンド信号をデジタル・ベースバンド・サンプルに変換すること、
および前記デジタル・ベースバンド・サンプルを復調すること、
をさらに備える、付記２１の方法。
付記２６
前記デユアルインダクタ回路は、前記無線通信装置のミキサーの増幅器に含まれる、付記２１の方法。
付記２７
前記第2のインダクタの前記第３および第４の端子は前記第１のインダクタからタップされていない、付記２１の方法。
付記２８
前記第１のインダクタは第１の周波数帯域に同調され、前記第2のインダクタは第２の周波数帯に同調される、付記２１の方法。
付記２９
前記第１ノインダクタは、前記第2のインダクタの寄生効果を減殺するように同調され、前記第2のインダクタのは、前記第１のインダクタの寄生効果を減殺するように同調される、付記２８の方法。
付記３０
前記第2のインダクタは、約20ミクロンより大きく前記第１のインダクタから分離されている、付記２１の方法。
付記３１
デユアルインダクタ回路に関連した表面積は、約0.3平方ミリメートル未満を定義する、付記２１の方法。
付記３２
前記第１および第２のインダクタは、異なる共振周波数を有する、付記２１の方法。
付記３３
キャリアに対してベースバンド信号を混合するミキサーを備える多帯域無線通信装置であって、前記ミキサーは、
第１の端子および第2の端子を定義し、前記第１および第２の端子から接地端子までコイル状をなす第１のインダクタと、
前記第１のインダクタの内側に配置され、別のインダクタは、第３の端子および第4の端子を定義し、前記第３および第４の端子から前記接地端子までコイル状をなし、前記第３および第４の端子は前記第１のインダクタから独立である第２のインダクタと、
を備える多帯域無線通信装置。

Claims (33)

  1. 受信信号からのベースバンド信号を混合するミキサーを備える多帯域無線通信装置であって、前記ミキサーは、デュアルインダクタ回路を備え、該デュアルインダクタ回路は、
    第１の端子および第2の端子を定義し、前記第１および第２端子から接地端子までコイル状を第１のインダクタと、
    前記第１のインダクタの内側に配置され、第３の端子および第4の端子を定義し、該第３および第４の端子から接地端子までコイル状をなし、前記第３および第４の端子は「前記第１のインダクタから独立である第2のインダクタと、
    を含む、多帯域無線通信装置。
  2. 前記第２のインダクタの前記第３および第４の端子が前記第１のインダクタからタップされていない、請求項１の装置。
  3. 前記第１のインダクタは第１の周波数帯域に同調され、前記第2のインダクタは第２の周波数帯に同調される、請求項１の装置。
  4. 前記第１のインダクタは、前記第2のインダクタの寄生効果を減殺するように同調され、前記第２のインダクタは、前記第１のインダクタの寄生効果を減殺するように同調される、請求項３の装置。
  5. 前記第2のインダクタは、約20ミクロンより大きく前記第１のインダクタから分離されている、請求項１の装置。
  6. デュアルインダクタ回路に関連した表面積が約0.3平方ミリメートル未満を定義する、請求項１の装置。
  7. 前記装置は、前記ミキサーが前記第１のインダクタを実装する第１の動作モードおよび前記ミキサーが前記第2のインダクタを実装する第２の動作モードをサポートする、請求項１の装置。
  8. 前記第１のモードは約1.0ギガヘルツ(GHz)より低い第１の周波数帯域に関連し、前記第2のモードは、約1.0GHzより高い第２の周波数帯に関連している、請求項７の装置。
  9. 前記第１の周波数帯は約800メガヘルツ(MHz)のまわりであり、前記第2の周波数帯は約2.4GHzのまわりである、請求項８の装置。
  10. 前記ミキサーはベースバンド信号を生成し、前記装置は、
    前記ベースバンド信号をデジタル・ベースバンド・サンプルに変換するアナログ・デジタル変換器と、
    前記デジタル・ベースバンド・サンプルを復調するデジタル復調回路と、
    をさらに備える、請求項１の装置。
  11. 前記デュアルインダクタ回路は前記ミキサーの増幅器に含まれる、請求項１の装置。
  12. 前記第１および第２のインダクタは異なる共振周波数を有する、請求項１の装置。
  13. デュアルインダクタ回路であって、
    第１の端子および第2の端子を定義し、前記第１および第２の端子から接地端子までコイル状をなす第１のインダクタと、
    前記第１のインダクタの内側に配置され、第３の端子および第4の端子を定義し、前記第3および第4の端子から接地端子までコイル状をなし、前記第３および第４の端子は前記第１のインダクタから独立である第２のインダクタと、
    を備える回路。
  14. 前記第2のインダクタの前記第３および第４の端子は前記第１のインダクタからタップされていない、請求項１３の回路。
  15. 前記第１のインダクタは第１の周波数帯に同調され、前記第2のインダクタは第２の周波数帯に同調される、請求項１３の回路。
  16. 前記第１のインダクタは、前記第2のインダクタの寄生効果を減殺するように同調され、そして、前記第2のインダクタ回路は、前記第１のインダクタの寄生効果を減殺するように同調される、請求項１５の回路。
  17. 前記第2のインダクタは、約20ミクロンより大きいだけ前記第１のインダクタから分離されている、請求項１３の回路。
  18. 前記回路に関連した表面積は、約0.3平方ミリメートル未満を定義する、請求項１３の回路。
  19. 前記回路は、無線通信装置内のミキサーの増幅器に含まれる、請求項１３の回路。
  20. 前記第１および第２のインダクタは異なる共振周波数を有する、請求項１３の回路。
  21. 無線通信装置におけるデュアルインダクタ回路の選択されたインダクタを用いて受信無線信号をベースバンド信号に混合する方法であって、前記デュアルインダクタ回路は、
    第１の端子および第２の端子を定義し、前記第１および第２の端子から接地端子までコイル状をなす第１のインダクタと、
    前記第１のインダクタの内側に配置され、第３の端子および第４の端子を定義し、前記第３および第４の端子から前記接地端子までコイル状をなし、前記第３および第４の端子は前記第１のインダクタから独立である第２のインダクタと、
    を含む、方法。
  22. ミキサーが前記第１のインダクタを実装する第１の動作モードと前記ミキサーが前記第２のインダクタを実装する第２の動作モードのと間で選択することをさらに備える、請求項２１の方法。
  23. 前記第１のモードは、約1.0ギガヘルツ(GHz)より低い第１の周波数帯に関連し、前記第2のモードは、約1.0GHzより高い対２の周波数帯に関連している、請求項２２の方法。
  24. 前記第１の周波数帯は、約800メガヘルツ(MHz)のまわりでありかつ前記第2の周波数帯は、約2.4GHzのまわりである、請求項２３の方法。
  25. 前記ベースバンド信号をデジタル・ベースバンド・サンプルに変換すること、
    および前記デジタル・ベースバンド・サンプルを復調すること、
    をさらに備える、請求項２１の方法。
  26. 前記デュアルインダクタ回路は、前記無線通信装置のミキサーの増幅器に含まれる、請求項２１の方法。
  27. 前記第2のインダクタの前記第３および第４の端子は前記第１のインダクタからタップされていない、請求項２１の方法。
  28. 前記第１のインダクタは第１の周波数帯域に同調され、前記第2のインダクタは第２の周波数帯に同調される、請求項２１の方法。
  29. 前記第１ノインダクタは、前記第2のインダクタの寄生効果を減殺するように同調され、前記第2のインダクタのは、前記第１のインダクタの寄生効果を減殺するように同調される、請求項２８の方法。
  30. 前記第2のインダクタは、約20ミクロンより大きく前記第１のインダクタから分離されている、請求項２１の方法。
  31. デュアルインダクタ回路に関連した表面積は、約0.3平方ミリメートル未満を定義する、請求項２１の方法。
  32. 前記第１および第２のインダクタは、異なる共振周波数を有する、請求項２１の方法。
  33. キャリアに対してベースバンド信号を混合するミキサーを備える多帯域無線通信装置あって、前記ミキサーは、
    第１の端子および第2の端子を定義し、前記第１および第２の端子から接地端子までコイル状をなす第１のインダクタと、
    前記第１のインダクタの内側に配置され、別のインダクタは、第３の端子および第4の端子を定義し、前記第３および第４の端子から前記接地端子までコイル状をなし、前記第３および第４の端子は前記第１のインダクタから独立である第２のインダクタと、
    を備える多帯域無線通信装置。
JP2011128130A 2006-07-28 2011-06-08 多帯域のためのデュアルインダクタ回路 Pending JP2011250418A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US83412906P 2006-07-28 2006-07-28
US60/834,129 2006-07-28
US11/675,274 US7761078B2 (en) 2006-07-28 2007-02-15 Dual inductor circuit for multi-band wireless communication device
US11/675,274 2007-02-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009522988A Division JP4851592B2 (ja) 2006-07-28 2007-07-30 多帯域のためのデユアルインダクタ回路

Publications (1)

Publication Number Publication Date
JP2011250418A true JP2011250418A (ja) 2011-12-08

Family

ID=38769914

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009522988A Expired - Fee Related JP4851592B2 (ja) 2006-07-28 2007-07-30 多帯域のためのデユアルインダクタ回路
JP2011128130A Pending JP2011250418A (ja) 2006-07-28 2011-06-08 多帯域のためのデュアルインダクタ回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009522988A Expired - Fee Related JP4851592B2 (ja) 2006-07-28 2007-07-30 多帯域のためのデユアルインダクタ回路

Country Status (7)

Country Link
US (2) US7761078B2 (ja)
EP (1) EP2047606B1 (ja)
JP (2) JP4851592B2 (ja)
KR (1) KR101109374B1 (ja)
CN (1) CN101496294B (ja)
TW (1) TW200828828A (ja)
WO (1) WO2008014506A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160096532A (ko) * 2015-02-05 2016-08-16 삼성전자주식회사 인덕터 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8219060B2 (en) 2006-07-28 2012-07-10 Qualcomm Incorporated Dual inductor circuit for multi-band wireless communication device
US8063769B2 (en) * 2007-03-30 2011-11-22 Broadcom Corporation Dual band antenna and methods for use therewith
US8059046B2 (en) * 2007-09-04 2011-11-15 Sierra Wireless, Inc. Antenna configurations for compact device wireless communication
US20090122847A1 (en) * 2007-09-04 2009-05-14 Sierra Wireless, Inc. Antenna Configurations for Compact Device Wireless Communication
US7952528B2 (en) * 2007-09-04 2011-05-31 Sierra Wireless, Inc. Antenna configurations for compact device wireless communication
US8049671B2 (en) 2007-09-04 2011-11-01 Sierra Wireless, Inc. Antenna configurations for compact device wireless communication
US7916090B2 (en) * 2007-09-04 2011-03-29 Sierra Wireless, Inc. Antenna configurations for compact device wireless communication
US20090124215A1 (en) * 2007-09-04 2009-05-14 Sierra Wireless, Inc. Antenna Configurations for Compact Device Wireless Communication
JP2009194302A (ja) * 2008-02-18 2009-08-27 Mitsubishi Electric Corp 半導体集積回路
US7834712B2 (en) * 2008-10-09 2010-11-16 Altera Corporation Techniques for providing option conductors to connect components in an oscillator circuit
US8143987B2 (en) 2010-04-07 2012-03-27 Xilinx, Inc. Stacked dual inductor structure
US9111675B1 (en) 2010-04-07 2015-08-18 Xilinx, Inc. Stacked inductor structure
US20120244802A1 (en) * 2011-03-24 2012-09-27 Lei Feng On chip inductor
US8717723B2 (en) 2012-01-10 2014-05-06 Xilinx, Inc. Driver circuit and method of generating an output signal
US8989691B2 (en) 2012-04-19 2015-03-24 Qualcomm Incorporated Impedance balancing for power supply rejection in single-ended receivers
CN103400820B (zh) * 2013-01-30 2016-08-10 威盛电子股份有限公司 半导体装置
US9048017B2 (en) 2013-03-14 2015-06-02 Xilinx, Inc. Circuits for and methods of implementing a gain stage in an integrated circuit
WO2015016133A1 (ja) * 2013-07-30 2015-02-05 日本電信電話株式会社 情報管理装置及び情報管理方法
DE102013111433A1 (de) * 2013-08-30 2015-03-05 Technische Universität Dresden Planare symmetrische Spule für integrierte HF-Schaltungen
US9543068B2 (en) * 2014-06-17 2017-01-10 Qualcomm Technologies International, Ltd. Inductor structure and application thereof
EP2963646A1 (en) * 2014-07-01 2016-01-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Decoder and method for decoding an audio signal, encoder and method for encoding an audio signal
TW201604902A (zh) 2014-07-30 2016-02-01 瑞昱半導體股份有限公司 積體電感結構
CN105448885A (zh) * 2014-08-06 2016-03-30 瑞昱半导体股份有限公司 集成电感结构
US9922763B2 (en) * 2014-10-28 2018-03-20 Mediatek Singapore Pte. Ltd. Transformer with two transformation ratio
US20160125995A1 (en) * 2014-10-31 2016-05-05 Qualcomm Incorporated Array of interleaved 8-shaped transformers with high isolation between adjacent elements
WO2017205176A1 (en) * 2016-05-23 2017-11-30 X-Card Holdings, Llc Multiple interface electronic card

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020013134A1 (en) * 2000-07-31 2002-01-31 Armand Castillejo Integrated structure of inductances with shared values on a semiconductor substrate
JP2005303839A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd 電圧制御発振装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1093705C (zh) * 1998-02-18 2002-10-30 摩托罗拉公司 接收通信信号的方法和装置
CN1205747C (zh) * 2000-06-01 2005-06-08 皇家菲利浦电子有限公司 射频电路
DE60214280T2 (de) * 2001-05-24 2007-04-19 Nokia Corp. Induktive Anordnung auf einem Chip
JP2003045722A (ja) * 2001-08-01 2003-02-14 Sony Corp インダクタ素子、および、インダクタ素子を用いた集積回路
US6975841B2 (en) * 2001-11-12 2005-12-13 Matsushita Electric Industrial Co., Ltd. Diplexer, and high-frequency switch and antenna duplexer using the same
DE10162263A1 (de) 2001-12-18 2003-07-10 Infineon Technologies Ag Induktives Bauteil
KR20030056243A (ko) * 2001-12-27 2003-07-04 삼성전기주식회사 트리플렉서 회로 및 이를 구현한 적층칩형 트리플렉서
JP2003264348A (ja) 2002-03-07 2003-09-19 Sony Corp 高周波モジュール
US6751470B1 (en) * 2002-04-08 2004-06-15 Nokia Corporation Versatile RF front-end multiband mobile terminals
US6707367B2 (en) * 2002-07-23 2004-03-16 Broadcom, Corp. On-chip multiple tap transformer and inductor
FR2851078A1 (fr) 2003-02-07 2004-08-13 St Microelectronics Sa Inductance integree et circuit electronique l'incorporant
JP4383259B2 (ja) * 2003-08-20 2009-12-16 シャープ株式会社 周波数変換器およびそれを用いた無線通信デバイス
US6972658B1 (en) 2003-11-10 2005-12-06 Rf Micro Devices, Inc. Differential inductor design for high self-resonance frequency
TWI263397B (en) * 2004-01-20 2006-10-01 Delta Electronics Inc Single stage A/D converter with piezo transformer
JP4391263B2 (ja) 2004-02-20 2009-12-24 Ｏｋｉセミコンダクタ株式会社 半導体素子、その製造方法及びその半導体素子を用いた高周波集積回路
US7242274B2 (en) 2004-03-03 2007-07-10 Atheros Communications, Inc. Inductor layout using step symmetry for inductors
US7262681B2 (en) * 2005-02-11 2007-08-28 Semiconductor Components Industries, L.L.C. Integrated semiconductor inductor and method therefor
KR100698617B1 (ko) * 2005-02-15 2007-03-21 삼성전자주식회사 집적 인덕터를 포함한 집적회로
FI20055402A0 (fi) 2005-07-11 2005-07-11 Nokia Corp Induktorilaite monikaistaista radiotaajuista toimintaa varten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020013134A1 (en) * 2000-07-31 2002-01-31 Armand Castillejo Integrated structure of inductances with shared values on a semiconductor substrate
JP2005303839A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd 電圧制御発振装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160096532A (ko) * 2015-02-05 2016-08-16 삼성전자주식회사 인덕터 장치
KR102492575B1 (ko) 2015-02-05 2023-01-30 삼성전자주식회사 인덕터 장치

Also Published As

Publication number Publication date
CN101496294A (zh) 2009-07-29
WO2008014506A2 (en) 2008-01-31
US7761078B2 (en) 2010-07-20
JP2009545278A (ja) 2009-12-17
WO2008014506A3 (en) 2008-03-13
TW200828828A (en) 2008-07-01
US8229385B2 (en) 2012-07-24
KR101109374B1 (ko) 2012-01-30
KR20090046914A (ko) 2009-05-11
US20080024349A1 (en) 2008-01-31
US20100265022A1 (en) 2010-10-21
JP4851592B2 (ja) 2012-01-11
EP2047606A2 (en) 2009-04-15
CN101496294B (zh) 2013-04-24
EP2047606B1 (en) 2015-12-23

Similar Documents

Publication Publication Date Title
JP4851592B2 (ja) 多帯域のためのデユアルインダクタ回路
US8331978B2 (en) Dual inductor circuit for multi-band wireless communication device
CN107636975B (zh) 具有片上匹配和内建的可调谐滤波器的射频低噪声放大器
JP6279556B2 (ja) トランスベースの信号分割を有する、搬送波アグリゲーションのための低ノイズ増幅器
US8559186B2 (en) Inductor with patterned ground plane
KR101231671B1 (ko) Ｒｆ 주파수 변환된 ｂｐｆ를 갖는 소우-리스 수신기
EP2920879B1 (en) Omni-band amplifiers
KR101793148B1 (ko) 멀티-대역 전력 증폭기
KR101703084B1 (ko) 격리를 개선하기 위한 신호 라인들의 루팅 및 실딩
US20130285198A1 (en) Semiconductor device
WO2016039923A1 (en) Dual-band low noise amplifier
CN106797202B (zh) 多频带低噪声放大器
US10832848B2 (en) Low DC resistance and high RF resistance power amplifier choke inductor
US20200106398A1 (en) Transformer Reconfigurability for Wireless Transceivers
Hussaini et al. Green Multi-homing RF Architectures

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305