JP4383259B2 - 周波数変換器およびそれを用いた無線通信デバイス - Google Patents

周波数変換器およびそれを用いた無線通信デバイス Download PDF

Info

Publication number
JP4383259B2
JP4383259B2 JP2004165879A JP2004165879A JP4383259B2 JP 4383259 B2 JP4383259 B2 JP 4383259B2 JP 2004165879 A JP2004165879 A JP 2004165879A JP 2004165879 A JP2004165879 A JP 2004165879A JP 4383259 B2 JP4383259 B2 JP 4383259B2
Authority
JP
Japan
Prior art keywords
signal
switch circuit
frequency converter
balun
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004165879A
Other languages
English (en)
Other versions
JP2005102140A (ja
Inventor
健 満仲
雅之 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004165879A priority Critical patent/JP4383259B2/ja
Priority to US10/922,556 priority patent/US7263343B2/en
Publication of JP2005102140A publication Critical patent/JP2005102140A/ja
Application granted granted Critical
Publication of JP4383259B2 publication Critical patent/JP4383259B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、一般に、2回の周波数変換を行う周波数変換器に関し、より特定的には、RF(radio frequency:高周波)信号をベースバンド周波数までダウンコンバージョンし、90度位相の異なるI信号とQ信号を出力する周波数変換器に関する。この発明は、またそのような周波数変換器を用いた無線通信デバイスに関する。
図11は、従来の無線LANトランシーバのような端末装置のブロック図である。図11を参照して、無線LANトランシーバは、アンテナから受信した信号を周波数変換し、中間周波数の信号を得て、さらに、この中間周波数の信号を増幅し、その後復調し、デジタル信号を取り出すものである。本発明は、この周波数変換を行なう周波数変換器に関する。
さて、現在、このような周波数変換器として、2回の周波数変換を行う受信回路が用いられている(例えば特許文献1参照)。図12は、特許文献1で述べられている周波数変換器の回路図である。
図12に示すように、周波数変換器100は、トランジスタQ1,Q2からなる、第1の信号(RF(+)、RF(-))を増幅する増幅回路50と、第2の信号(LO1(+)、LO1(-))を用いて、1回目の周波数変換を行うスイッチ回路51と、第3の信号(LO2(+)、LO2(-))を用いて2回目の周波数変換を行うスイッチ回路52と、第4の信号(LO3(+)、LO3(-))を用いて2回目の周波数変換を行うスイッチ回路53で構成される。1回目のスイッチ回路51は、1回目の周波数変換を行い、2回目の周波数変換を行うスイッチ回路52、53に、電流信号として分割して供給する。スイッチ回路52、53は、2回目の周波数変換を行い、I側、Q側のベースバンド周波数の信号を出力する。出力信号は、出力負荷54により電圧信号に変換されて出力される。
米国特許第5,448,772号明細書
しかしながら、上記した特許文献1の構成では、以下に記述する課題がある。即ち、上記特許文献1の構成において、増幅回路50は差動で構成されるため、シングルで構成される増幅回路に比べてノイズ発生量は倍になる。このため、高い利得を要する増幅回路を用いて、全体の雑音指数(NF)を抑えることは、周波数変換器に流す電流を増やすことにつながる。
また、出力信号周波数がベースバンド周波数帯であるため、1/fノイズの増加から、最適な電流量をスイッチ回路に流すと、増幅回路であるトランジスタに流す電流量が足りずに利得が足りず、全体のNFは増加する。
また、スイッチ回路51〜53と、増幅回路50において、それぞれに流す電流には、利得、NFや線形性の性能を得るために最適値がある。図13(A)は、スイッチ回路51〜53に流す電流(Isw)とNFとの関係、および電流(Isw)と線形性の指標となる入力3次インターセプト(IIP3)の関係を示すグラフである。図13(B)は、増幅回路50に流す電流(Igm)とNFとの関係、および電流(Igm)と線形性の指標となる入力3次インターセプト(IIP3)との関係を示すグラフである。図13に示すように増幅回路50における電流最適値と、スイッチ回路51〜53における電流最適値は異なる。また、上記した特許文献1の構成では、スイッチ回路52、53に流れる電流の和がスイッチ回路51に流れるため、スイッチ回路51には最適な電流値が流れることにはならない。
本発明は、上記の実情を鑑みてなされたものであり、ノイズの発生を抑制することができるように改良された周波数変換器を提供することを目的とする。
本発明の他の目的は、線形性の良い信号伝達を可能とした周波数変換器を提供することである。
本発明のさらに他の目的は、消費電流の削減を図ることができるように改良された周波数変換器を提供することである。
本発明のさらに他の目的は、そのような周波数変換器を用いた無線通信デバイスを提供することである。
上記した課題を解決するため、本発明における周波数変換器は、第1の信号を、第2、第3の2つの信号にて2度の周波数変換を行うとともに、第1の信号を、第2、第4の2つの信号にて2度の周波数変換を行う周波数変換器であって、上記第1の信号と上記第2の信号を混合して第1の周波数変換を行う第1のスイッチ回路と、上記第1のスイッチ回路の出力信号と上記第3の信号を混合して第2の周波数変換を行う第2のスイッチ回路と、上記第1のスイッチ回路の出力信号と上記第4の信号を混合して第2の周波数変換を行う第3のスイッチ回路と、入力端子と出力端子を有するバラン(a balanced-to-unbalanced (balun) transformer)とを備える。上記バランの上記出力端子は、上記第1のスイッチ回路の入力端子に接続されており、上記バランの上記入力端子から上記第1の信号が導入される。
上記第1のスイッチ回路に上記第1の信号を電流信号で伝達するように構成するのが好ましい。また、上記バランは、半導体基板上に交互に形成された2つのインダクタからなり、その一方のインダクタが入力側インダクタを構成し、他方のインダクタが出力側インダクタを構成する。
上記構成により、バランの差動の出力端の双方において、同じだけの電流信号と直流(以下DC電流という)を第1のスイッチ回路に供給出来る。
また、上記バランの出力側インダクタの中心部に接続点を設け、この接続点に電流供給用の電流源を接続する。
上記構成により、上記バランの差動の出力端の双方において、同じだけの電流信号とDC電流を第1のスイッチ回路に供給出来る。
上記構成においても、バランの差動の出力端の双方において、同じだけの電流信号とDC電流を第1のスイッチ回路に供給出来る。
また、入力端子と出力端子とを有するシングル入出力構成の低ノイズ増幅器をさらに備え、バランの入力側インダクタに、上記低ノイズ増幅器の出力端子が接続されるのが好ましい。この場合、上記低ノイズ増幅器の入力端子から上記第1の信号が導入される。
上記構成により、増幅回路がシングル入出力構成であるため、差動構成である場合に比べ、ノイズ発生量の削減、消費電流の削減につながる。
また、上記第1のスイッチ回路と上記第2のスイッチ回路との接続点、及び、上記第1のスイッチ回路と上記第3のスイッチ回路との接続点に、それぞれ、上記第1のスイッチ回路に電流を供給するための電流源が接続されるとさらに好ましい。これらの電流原はトランジスタで構成されるのが好ましい。
上記した構成により、上記第2および第3のスイッチに流れる電流量を該第2、第3のスイッチのNFおよび線形性の特性に最適な電流値に、かつ上記第1のスイッチに流れる電流量を該第1のスイッチのNFおよび線形性に最適な電流値に調節することができる。
また、第1のスイッチ回路が扱う周波数と第2、第3のスイッチ回路が扱う周波数が異なる場合には、これらのスイッチ回路を構成するトランジスタにおいて、NF、線形性に最適なトランジスタサイズを選ぶのが好ましい。
また、本発明の他の局面に従う周波数変換器は、第1の信号を、第2、第3の2つの信号にて2度の周波数変換を行うとともに、第1の信号を、第2、第4の2つの信号にて2度の周波数変換を行う周波数変換器であって、上記第1の信号と上記第2の信号を混合して第1の周波数変換を行う第1のスイッチ回路と、上記第1のスイッチ回路の出力信号と上記第3の信号を混合して第2の周波数変換を行う第2のスイッチ回路と、上記第1のスイッチ回路の出力信号と上記第4の信号を混合して第2の周波数変換を行う第3のスイッチ回路とを有する。上記第1のスイッチ回路の入力端子には、上記第1の信号を増幅する増幅回路となる差動のトランジスタと、電流供給用の電流源が接続されている。
この場合、電流源がトランジスタで構成される。また、電流源を構成するトランジスタのベースにバイアス電圧を印加するバイアス電圧印加手段を設け、上記バイアス電圧を調整可能とされる。また、上記電流原は、インダクタおよびキャパシタを含むタンク回路で構成してもよい。
上記構成により、第1のスイッチ回路に流れる電流を、ノイズ発生量が抑えられる最適な電流値に設定することができる。
この発明のさらに他の局面に従う無線通信デバイスは、上述の特徴を有する周波数変換器を備える。
本発明によれば、バランを使うことで、増幅回路となるトランジスタはシングルで構成できるため、差動で構成される増幅回路に比べてノイズ発生量が半分になる。このため、全体のNFを抑えることができる。
また、スイッチ回路と、増幅回路であるトランジスタに、NF、線形性において最適な電流量を流すことができるため、回路全体の性能調製を行うことができる。
また、それぞれのスイッチ回路においても、NF、線形性において最適な電流量を流すことができるため、回路全体の性能の調製を最良に行うことができる
図1は、本発明に係る周波数変換器を用いた無線LANトランシーバの端末装置のブロック図である。図1を参照して、アンテナ31から受信した第1の信号(例えば2.4GHz)は、低ノイズ増幅器(LNA)32で増幅され、その後第1のスイッチ回路1に例えば電流信号で伝達される。
第1のスイッチ回路1は、第1回目の周波数変換をするために、上記第1の信号と第2の信号(例えば、3.2GHz)とを混合し、その差である800MHzの信号に変換し、その後、この信号を第2のスイッチ回路2と第3のスイッチ回路3に分割して供給する。
第2および第3のスイッチ回路2、3は、それぞれ、第2回目の周波数変換をするために、送られてきた信号に、例えば800MHzの信号を混合し、その差である0Hz付近のI側またはQ側のベースバンド周波数の信号を生成する。生成したI側、Q側のベースバンド周波数の信号は、ローパスフィルタ33を通過し、その後、可変利得増幅器(VGA)34で増幅され、AD変換器(AD/C)35、復調器36を通って、デジタル信号として取り出される。
以下、この発明の実施例を、図面を用いてさらに詳細に説明する。
図2は、実施例1に係る周波数変換器の構成を示す回路図である。
周波数変換器10は、第1の信号と第2の信号を混合して第1の周波数変換を行う第1のスイッチ回路1と、第1のスイッチ回路1の出力信号と第3の信号を混合して第2の周波数変換を行う第2のスイッチ回路2と、第1のスイッチ回路1の出力信号と第4の信号を混合して第2の周波数変換を行う第3のスイッチ回路3と、バラン12と増幅回路11とを有する。
第1のスイッチ回路1の入力端子には、バラン12の出力端子16aが接続され、バラン12から第1のスイッチ回路1に、第1の信号RFが電流信号で伝達される。バラン12の等価回路図を図3に示す。バラン12は、半導体基板の外側に設けたディスクリート部品のバランで構成してもよいが、本実施例では、周波数変換器であるスイッチ回路1,2,3が形成された半導体基板と同一の半導体基板上に形成されたバランを例にとって説明する。
バラン12は、半導体基板上に2つのインダクタ(入力側インダクタ15,出力側インダクタ16)を交互に形成し、正方形状に巻回されて構成されている。なお、バラン12は、正方形状に限らず、五角、六角、七角、八角等の多角形状、円形状等に巻回されていてもよい。バラン12は、半導体基板の上に形成された、上位メタル層、下位メタル層およびこれらをつなぐ連結層で形成される。上位メタル層と下位メタル層とは層間絶縁膜(図示せず)で隔てられ、層間絶縁膜中に形成されたスルーホールに埋め込まれた連結層により、上位メタル層と下位メタル層は電気的に接続される。
バラン12と第1のスイッチ回路1との接続は、図のように、第1のスイッチ回路1の入力端と、バラン12の出力端16aを接続することによって行なわれる。そして、バラン12の出力側インダクタ16の中心部13に接続点を設け、この接続点を接地する。バラン12の入力側インダクタ15の一端は、AC信号を第1のスイッチ回路1に与えられるように、接地(実際には電源電圧を接続)され、他端はシングル入出力構成の増幅回路11の出力に接続される。
増幅回路11をシングル入出力構成にすることにより、差動で構成される増幅回路に比べてノイズ発生量が半分になる。このため、全体のNFを抑えることができる。また、増幅回路11がシングル入出力構成であるため、差動構成である場合に比べ、消費電流の削減につながる。さらに、上記構成により、バラン12の差動の出力端16a,16aの双方において、同じだけの電流信号とDC電流を第1のスイッチ回路1に供給出来る。
なお、増幅回路11はシングル入出力構成であればどんな構成であっても良く、ここでは、エミッタ接地NPNトランジスタで構成し、RF信号をベースに入力する場合を例示する。
ここで、本実施例1では、第1の信号は高周波信号(以下、第1の信号を第1の信号RFと称する)であり、第2の信号は局部発振器等からの第1のローカル信号(以下、第2の信号を第2の信号LO1と称する)であり、第3の信号は局部発振器等からの第2のローカル信号(以下、第3の信号を第3の信号LO2と称する)であり、第4の信号は局部発振器等からの第3のローカル信号(以下、第4の信号を第4の信号LO3と称する)である。
第2のスイッチ回路2はI信号を出力し、第3のスイッチ回路3はQ信号を出力する。これについては、後述する。
第1〜第3のスイッチ回路1〜3は、いずれもダブルバランス入出力構成のスイッチ回路であり、エミッタが共通に接続された第1及び第2のバイポーラトランジスタM1,M2(NPN)からなるトランジスタ差動対と、エミッタが共通に接続された第3及び第4のバイポーラトランジスタM3,M4(NPN)からなるトランジスタ差動対とを有する。第1のトランジスタM1のエミッタと第2のトランジスタM2のエミッタの接続点は、差動の入力端子の一方の入力端子P1を構成し、第3のトランジスタM3のエミッタと第4のトランジスタM4のエミッタの接続点は、差動の入力端子の他方の入力端子P2を構成する。スイッチ回路1,2,3を差動で構成すると、線形性および安定性がよくなる。
第1のバイポーラトランジスタM1のコレクタと、第3のバイポーラトランジスタM3のコレクタは共通に接続され、この接続点が差動の出力端子の一方の出力端子P3を構成し、また、第2のバイポーラトランジスタM2のコレクタと、第4のバイポーラトランジスタM4のコレクタは共通に接続され、この接続点が差動の出力端子の他方の出力端子P4を構成する。
第1のスイッチ回路1において、第2及び第3のトランジスタM2,M3のベースには局部発振器からの正相の第1のローカル信号LO1(+)(第2の信号に相当)が印加され、第1及び第4のトランジスタM1,M4のベースには逆相の第1のローカル信号LO1(−)(第2の信号に相当)が印加される。この第1のローカル信号LO1の周波数は、第1の信号RFの周波数のN/M倍(N、Mは正の整数)とされている。これにより、第1のスイッチ回路1は、第1の信号RFの周波数のN/M倍(N、Mは正の整数)の第2の信号LO1と、第1の信号RFとの和または差の周波数成分にて中間周波数IF信号を出力する。第1のスイッチ回路1の出力端子P3は、第2及び第3のスイッチ回路2,3の各入力端子P1に接続され、第1のスイッチ回路1の出力端子P4は、第2及び第3のスイッチ回路2,3の各入力端子P2に接続されている。
第2のスイッチ回路2における、第2及び第3のトランジスタM2,M3のベースには局部発振器からの正相ローカル信号LO2(+)(第3の信号に相当)が印加され、第1及び第4のトランジスタM1,M4のベースには逆相ローカル信号LO2(−)(第3の信号に相当)が印加される。また、第3のスイッチ回路3における、第2及び第3のトランジスタM2,M3のベースには局部発振器からの正相ローカル信号LO3(+)(第4の信号に相当)が印加され、第1及び第4のトランジスタM1,M4のベースには逆相ローカル信号LO3(−)(第4の信号に相当)が印加される。
ローカル信号LO2,LO3は、共に周波数が同一であって、第1の信号RFの周波数の|M±N|/M倍の周波数のうちの何れかの周波数に設定されている。さらに、ローカル信号LO2とローカル信号LO3は、その位相が90度異なっている。例えば、ローカル信号LO2(+)の位相が0°、ローカル信号LO2(−)の位相が180°であれば、ローカル信号LO3(+)の位相が90°、ローカル信号LO3(−)の位相が270°である。
このような構成により図4を参照して、第2のスイッチ回路2は、ローカル信号LO2と中間周波数信号IFの和または差の周波数成分にてベースバンド周波数に変換し、I側の信号出力(I,I)を行う。また、スイッチ回路3には、スイッチ回路2に供給される信号周波数と同周波数であり、かつ位相が90度異なるローカル信号LO3が供給されるため、スイッチ回路3は、上記I側の信号出力(I,I)と位相が90度ずれた、Q側のベースバンド周波数の信号出力(Q,Q)を行う。
なお、図2に戻って、スイッチ回路2、スイッチ回路3の出力端子のそれぞれには、出力負荷4が接続されており、出力信号は電圧信号に変換されて出力される。ここで、出力負荷4は、抵抗、インダクタ等で構成される。なお、電流源を介し、電流−電圧変換を行うバッファアンプを、スイッチ回路2、スイッチ回路3の出力端子のそれぞれに接続してもよい。
また、第1のスイッチ回路1が扱う周波数と第2、第3のスイッチ回路2,3が扱う周波数が異なるので、これらのスイッチ回路を構成するトランジスタにおいて、NF、線形性に最適なトランジスタサイズを選ぶのが好ましい。すなわち、周波数が異なるとトランジスタのサイズにも適正値があるので、第1のスイッチ回路1を構成するトランジスタのサイズと、第2又は第3のスイッチ回路2,3を構成するトランジスタのサイズを異ならせるのが好ましい。
図5は、実施例2にかかる周波数変換器の回路図である。図2に示す部材と同一部分には、同一の参照番号を付し、その説明を繰り返さない。
実施例2にかかる周波数変換器では、バラン12の出力側インダクタ16の中心部13に接続点を設け、この接続点にトランジスタ(NPN)で構成される電流源14が接続されている。電流源14を構成するトランジスタのベースにはバイアス電圧Vb3が印加されており、このバイアス電圧Vb3はバイアス回路(図示せず)によって調整可能とされている。出力側インダクタ16の中心部13に電流源14を接続することにより、安定した電流をスイッチ回路1〜3に供給することができる。
図6は、実施例3にかかる周波数変換器の回路図である。図2に示す部材と同一部分には、同一の参照番号を付し、その説明を繰り返さない。
実施例3にかかる周波数変換器では、第1のスイッチ回路1の入力端と、バラン12の出力端のそれぞれに独立して、トランジスタ(NPN)で構成される電流源17、18が接続されている。電流源17、18を構成するトランジスタのベースにはバイアス電圧Vb4が印加されており、このバイアス電圧Vb4はバイアス回路(図示せず)によって調整可能とされている。電流源17、18を設けることにより、安定した電流をスイッチ回路1〜3に供給することができる。また、この場合、バラン12の出力側インダクタ16の中心部には接続点を与えなくて良いため、バラン12を構成するインダクタの中央において、接地線が不要となる。
なお、上記実施例1,2,3では、1回目の周波数変換および2回目の周波数変換は、いずれもダウンコンバージョンであったけれども、1回目の周波数変換はアップコンバージョンし、2回目の周波数変換はベースバンド周波数までダウンコンバージョンするようにしてもよい。
また、このようにI信号用の第2のスイッチ回路2と、Q信号用の第3のスイッチ回路3とを分けて構成すると、回路要素のレイアウトが左右対称になっていなかったり、プロセスのバラツキ等があっても、ローカル信号が入力側に漏れることが少なくなる(例えば,H.Sjoland et al:”A Marged CMOS LNA and Mixer for a WCDMA Receiver”IEEE J. Solid-State Circuits,Vol.38,No.6(2003),pp.1045-1050にも同様のことが書かれている)。
また、第1の信号RFと第2〜4の信号LO1〜LO3の周波数が異なるため、第1の信号端子側に、上記第2〜4の信号が漏洩することがない。このことはDCオフセットの発生を減少させることが出来るため、受信感度の劣化を抑えることが出来る。
図7は実施例4に係る周波数変換器の回路図である。図2に示す部材と同一部分には、同一の参照番号を付し、その説明を繰り返さない。
図7を参照して、第1のスイッチ回路1と、第2スイッチ回路2〜3との接続点には、電流源21、22がそれぞれ接続されている。この電流源21、22はトランジスタ(NPN)で構成されている。電流源21、22を構成するトランジスタのベースにはバイアス電圧Vb1が印加されており、このバイアス電圧Vb1はバイアス回路(図示せず)によって調整可能とされている。
図7から明らかなように、第1のスイッチ回路1に流れる電流量は、第2のスイッチ回路2に流れる電流量と第3のスイッチ回路3に流れる電流量の和である。従って、仮にスイッチ回路2,3に最適な電流量であっても、その和である電流量が必ずしも第1のスイッチ回路1に最適な電流量とはならない。また、同様に、スイッチ回路1に流れる電流量が最適であっても、必ずしも増幅回路11が最適な電流量とはならない。そこで、バイアス電圧Vb1を調整することにより、スイッチ回路1〜3と、増幅回路11に適切な電流が流れるようにすることが可能となる。これにより、スイッチ性能と信号増幅性能を最適な状態にすることができることになる。
なお、図13(A)に示したように、スイッチ回路に流れる電流IswとIIP3(3次歪み)、及び、スイッチ回路に流れる電流IswとNF(雑音指標)は、それぞれ図に示す関係がある。IIP3は大きい値の方が好ましく、NFは小さい値の方が好ましいとされている。そこで、両者のバランスを図るように電流量の調整を行うことにより、最適な電流量が得られることになる。この関係は図13(b)に示した増幅回路11も同様で、IIP3とNFのバランスを図るように電流量の調節を行なうことにより、最適な電流量が得られる。
図8は実施例5に係る周波数変換器の構成を示す回路図である。図2に示す部材と同一部分には、同一の参照番号を付し、その説明を繰り返さない。実施例5に係る周波数変換器では、第1のスイッチ回路1の入力端子に、トランジスタ(NPN)で構成した差動の増幅回路11が、キャパシタ27を介して接続されている。増幅回路11には、差動のRFが入力される。第1のスイッチ回路1の入力端子とキャパシタ27との接続点に、電流源25が接続されている。本実施例では、電流源25はRF周波数にて共振するようにインダクタ26とキャパシタ29を含むタンク回路で構成されており、インダクタ26の中心は接地されている。これにより、スイッチ回路1、2、3を構成するトランジスタのエミッタ−コレクタ間の電位差が増えることにより、スイッチ性能を良化できる。また、第1のスイッチ回路1に流れる電流を、ノイズ発生量が抑えられる最適な電流値に設定することができる。
なお、電流原25は、図9に示すような2個のインダクタと2個のキャパシタを含むタンク回路で形成されてもよい。さらに、電流源25はトランジスタにて構成してもよい。いずれの場合にも増幅回路11と、スイッチ回路1、2、3に流す電流を適切な電流値にすることにより、スイッチ性能と信号増幅性能を最適な状態にすることができる。
図10は実施例6に係る周波数変換器の構成を示す回路図である。図2に示す部材と同一部分には、同一の参照番号を付し、その説明を繰り返さない。
実施例6に係る周波数変換器では、第1のスイッチ回路1の入力端子に差動の増幅回路11が接続されている。差動の増幅回路11はトランジスタ(NPN)で構成され、差動のRFが入力される。第1のスイッチ回路1の出力端子と第2のスイッチ回路2の入力端子との接続点、並びに、第1のスイッチ回路1の出力端子と第3のスイッチ回路3の入力端子との接続点に、それぞれトランジスタ(NPN)で構成される電流源21,22が接続されている。そして、電流源21、22を構成するトランジスタのベースにはバイアス電圧Vb1が印加されており、このバイアス電圧Vb1はバイアス回路(図示せず)によって調整可能とされている。これにより、バイアス電圧Vb1を調整することにより、第1〜第3のスイッチ回路1〜3に適切な電流が流れるようにすることが可能となる。
さらに、第1のスイッチ回路1の入力端子と増幅回路11の出力端子との接続点に、それぞれトランジスタ(PNP)で構成される電流源23,24が接続されている。バイアス電圧Vb2を調整することにより、増幅回路11に適切な電流が流れるようにすることが可能となる。これにより、スイッチ性能と信号増幅性能を最適な状態にすることができる。
なお、上記実施例では、ICチップの各要素を主にバイポーラトランジスタにて実現した例を記述したが、この発明は特にバイポーラトランジスタに限定したものでなく、MOSトランジスタなど他の形式のトランジスタで実現するようにしてもよい。
また、上記実施例1では、バランを用いて第1のスイッチ回路に第1の信号を電流信号で伝達する場合を例示したが、この発明は、これに限られるものでなく、第1のスイッチ回路に第1の信号をバランを用いて電圧信号で伝達するように構成してもよい。
さらに、上記実施例では、無線LANトランシーバに本発明にかかる周波数変換器を適用する場合を例示したが、この発明はこれに限られるものでなく、携帯電話等、広く電波を用いる全ての無線通信デバイスに適用することができる。
また、本発明は、出力信号を2つのリファレンス信号と乗算してローカル信号を生成する位相補償器等にも適用することが可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、RF信号をベースバンド周波数までダウンコンバージョンし、90度位相の異なるI信号とQ信号を出力する周波数変換器であり、無線LANトランシーバのような端末装置の受信回路に用いられる。
本発明に係る周波数変換器を用いた無線LANトランシーバの端末装置のブロック図 実施例1に係る周波数変換器の構成を示す回路図 バランの等価回路図 I側、Q側の出力信号の波形図 実施例2にかかる周波数変換器の回路図 実施例3にかかる周波数変換器の回路図 実施例4に係る周波数変換器の回路図 実施例5に係る周波数変換器の構成を示す回路図 電流原の他の構成例を示す回路図 実施例6に係る周波数変換器の構成を示す回路図 従来の無線LANトランシーバのような端末装置のブロック図 従来の周波数変換器の回路図 (A) スイッチ回路に流れる電流値(Isw)と、NFおよびIIP3との関係を示す図 (B) 増幅回路に流れる電流値(Igm)と、NFおよびIIP3との関係を示す図
符号の説明
1 第1のスイッチ回路
2 第2のスイッチ回路
3 第3のスイッチ回路
4 出力負荷
10 周波数変換器
11 増幅回路
12 バラン
13 出力側インダクタの中心部
15 入力側インダクタ
16 出力側インダクタ

Claims (13)

  1. 第1の信号を、第2、第3の2つの信号にて2度の周波数変換を行うとともに、前記第1の信号を、第2、第4の2つの信号にて2度の周波数変換を行う周波数変換器であって、
    前記第1の信号と前記第2の信号を混合して第1の周波数変換を行う第1のスイッチ回路と、
    前記第1のスイッチ回路の出力信号と前記第3の信号を混合して第2の周波数変換を行う第2のスイッチ回路と、
    前記第1のスイッチ回路の出力信号と前記第4の信号を混合して第2の周波数変換を行う第3のスイッチ回路と、
    入力端子と出力端子を有するバランとを備え、
    前記バランの出力端子は、前記第1のスイッチ回路の入力端子に接続されており、
    前記バランの入力端子から前記第1の信号が導入されており、
    前記第1のスイッチ回路と第2のスイッチ回路と第3のスイッチ回路と前記バランは同一の半導体基板上に形成され、
    前記バランは2つのインダクタからなり、その一方のインダクタが入力側インダクタを構成し、他方のインダクタが出力側インダクタを構成し、
    前記バランの前記出力側インダクタの中心部に接続点が設けられ、該接続点に電流供給用の電流源が接続されている周波数変換器。
  2. 請求項1に記載の周波数変換器において、
    前記第1のスイッチ回路に前記第1の信号を電流信号で伝達することを特徴とする周波数変換器。
  3. 第1の信号を、第2、第3の2つの信号にて2度の周波数変換を行うとともに、前記第1の信号を、第2、第4の2つの信号にて2度の周波数変換を行う周波数変換器であって、
    前記第1の信号と前記第2の信号を混合して第1の周波数変換を行う第1のスイッチ回路と、
    前記第1のスイッチ回路の出力信号と前記第3の信号を混合して第2の周波数変換を行う第2のスイッチ回路と、
    前記第1のスイッチ回路の出力信号と前記第4の信号を混合して第2の周波数変換を行う第3のスイッチ回路と、
    入力端子と出力端子を有するバランとを備え、
    前記バランの出力端子は、前記第1のスイッチ回路の入力端子に接続されており、
    前記バランの入力端子から前記第1の信号が導入されており、
    前記第1のスイッチ回路と第2のスイッチ回路と第3のスイッチ回路と前記バランは同一の半導体基板上に形成され、
    前記バランは2つのインダクタからなり、その一方のインダクタが入力側インダクタを構成し、他方のインダクタが出力側インダクタを構成し、
    前記バランの前記出力側インダクタの中心部に接続点が設けられ、該接続点が接地されていることを特徴とする周波数変換器。
  4. 請求項1〜の何れかに記載の周波数変換器において、
    入力端子と出力端子とを有するシングル入出力構成の低ノイズ増幅器をさらに備え、
    前記バランの前記入力側インダクタに、前記低ノイズ増幅器の出力端子が接続されており、
    前記低ノイズ増幅器の入力端子から前記第1の信号が導入されることを特徴とする周波数変換器。
  5. 請求項1〜の何れかに記載の周波数変換器において、
    前記第1のスイッチ回路と前記第2のスイッチ回路との接続点、及び、前記第1のスイッチ回路と前記第3のスイッチ回路との接続点に、それぞれ、電流供給用の電流源が接続されていることを特徴とする周波数変換器。
  6. 請求項に記載の周波数変換器において、
    前記電流源がトランジスタで構成されていることを特徴とする周波数変換器。
  7. 請求項に記載の周波数変換器において、
    前記電流源を構成する前記トランジスタのベースにバイアス電圧を印加するバイアス電圧印加手段を設け、前記バイアス電圧を調整可能としたことを特徴とする周波数変換器。
  8. 請求項1〜の何れかに記載の周波数変換器において、
    前記第1のスイッチ回路を構成するトランジスタと、前記第2および第3のスイッチ回路を構成するトランジスタは、サイズが異なることを特徴とする周波数変換器。
  9. 第1の信号を、第2、第3の2つの信号にて2度の周波数変換を行うとともに、前記第1の信号を、第2、第4の2つの信号にて2度の周波数変換を行う周波数変換器であって、
    前記第1の信号と前記第2の信号を混合して第1の周波数変換を行う第1のスイッチ回路と、
    前記第1のスイッチ回路の出力信号と前記第3の信号を混合して第2の周波数変換を行う第2のスイッチ回路と、
    前記第1のスイッチ回路の出力信号と前記第4の信号を混合して第2の周波数変換を行う第3のスイッチ回路と、を備え、
    前記第1のスイッチ回路の入力端子には、前記第1の信号を増幅する増幅回路となる差動のトランジスタと、電流供給用の電流源が接続されており、
    前記電流源がトランジスタで構成されており、
    前記電流源を構成する前記トランジスタのベースにバイアス電圧を印加するバイアス電圧印加手段を設け、バイアス電圧を調整可能とした周波数変換器。
  10. 請求項に記載の周波数変換器において、
    前記電流源はインダクタおよびキャパシタを含むタンク回路であることを特徴とする周波数変換器。
  11. 請求項9又は10に記載の周波数変換器において、
    前記第1のスイッチ回路と前記第2のスイッチ回路との接続点、及び、前記第1のスイッチ回路と前記第3のスイッチ回路との接続点に、それぞれ、電流供給用の電流源が接続されていることを特徴とする周波数変換器。
  12. 請求項9〜11の何れか1項に記載の周波数変換器において、
    前記第1のスイッチ回路と、前記第2および/または第3のスイッチ回路を構成するトランジスタは、サイズが異なることを特徴とする周波数変換器。
  13. 請求項1〜12に記載の周波数変換器を備えた無線通信デバイス。
JP2004165879A 2003-08-20 2004-06-03 周波数変換器およびそれを用いた無線通信デバイス Expired - Fee Related JP4383259B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004165879A JP4383259B2 (ja) 2003-08-20 2004-06-03 周波数変換器およびそれを用いた無線通信デバイス
US10/922,556 US7263343B2 (en) 2003-08-20 2004-08-19 Frequency converter and radio communication device using same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003296937 2003-08-20
JP2004165879A JP4383259B2 (ja) 2003-08-20 2004-06-03 周波数変換器およびそれを用いた無線通信デバイス

Publications (2)

Publication Number Publication Date
JP2005102140A JP2005102140A (ja) 2005-04-14
JP4383259B2 true JP4383259B2 (ja) 2009-12-16

Family

ID=34467014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004165879A Expired - Fee Related JP4383259B2 (ja) 2003-08-20 2004-06-03 周波数変換器およびそれを用いた無線通信デバイス

Country Status (1)

Country Link
JP (1) JP4383259B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8219060B2 (en) 2006-07-28 2012-07-10 Qualcomm Incorporated Dual inductor circuit for multi-band wireless communication device
US7761078B2 (en) * 2006-07-28 2010-07-20 Qualcomm Incorporated Dual inductor circuit for multi-band wireless communication device
JP2008206004A (ja) * 2007-02-22 2008-09-04 Sharp Corp ミキサ回路
KR20090014795A (ko) 2007-08-07 2009-02-11 삼성전기주식회사 발룬 트랜스포머
JP4559498B2 (ja) * 2008-02-28 2010-10-06 株式会社日立製作所 アクティブミキサ回路並びにそれを用いた受信回路及びミリ波通信端末
US8270499B2 (en) * 2009-05-15 2012-09-18 Qualcomm, Incorporated Receiver with balanced I/Q transformer
CN110445468A (zh) * 2019-08-14 2019-11-12 厦门科塔电子有限公司 一种双平衡有源混频器

Also Published As

Publication number Publication date
JP2005102140A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
Orsatti et al. A 20-mA-receive, 55-mA-transmit, single-chip GSM transceiver in 0.25-/spl mu/m CMOS
US7332933B2 (en) Circuit for compensating for the declination of balanced impedance elements and a frequency mixer
KR100539978B1 (ko) 주파수 혼합 회로 및 방법과 고주파 수신회로 및 방법
US8577322B1 (en) Signal mixer having a single-ended input and a differential output
Huang et al. GSM transceiver front-end circuits in 0.25-/spl mu/m CMOS
US6529721B1 (en) Low-noise mixer and method
Bouras et al. A digitally calibrated 5.15-5.825 GHz transceiver for 802.11 a wireless LANs in 0.18/spl mu/m CMOS
WO2004057768A1 (ja) 送信回路およびそれを用いた送受信機
US7577418B2 (en) Sub-harmonic mixer and down converter with the same
JP2006033840A (ja) 適応バイアス型ミクサ
JP2009147943A (ja) 受信機、チューナー、およびテレビ信号の処理方法
US5521545A (en) Collector-injection mixer with radio frequency signal applied to collectors of lower transistor pair
JP2004120478A (ja) ミキサ回路及び差動増幅回路
JP2004166204A (ja) 周波数変換器および無線送受信機
JP4383259B2 (ja) 周波数変換器およびそれを用いた無線通信デバイス
US7263343B2 (en) Frequency converter and radio communication device using same
JP2005072735A (ja) 受信装置
TWI473443B (zh) 具有補償直流偏移之直接轉換收發器與其操作方法
Ojefors et al. A 94-GHz monolithic front-end for imaging arrays in SiGe: C technology
Wu et al. 5.2/5.7-GHz 48-dB image rejection GaInP/GaAs HBT Weaver down-converter using LO frequency quadrupler
JP2009071703A (ja) ミキサ回路及びこれを用いた無線通信装置
JP2005102141A (ja) 周波数変換器およびそれを用いた無線通信デバイス
JP2006074341A (ja) 受信回路および無線通信デバイス
Lindberg et al. A SiGe HBT 24 GHz sub-harmonic direct-conversion IQ-demodulator
US20170230014A1 (en) Fully integrated low-noise amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090918

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees