JP2011250412A - ランプ波形生成装置および方法 - Google Patents
ランプ波形生成装置および方法 Download PDFInfo
- Publication number
- JP2011250412A JP2011250412A JP2011117714A JP2011117714A JP2011250412A JP 2011250412 A JP2011250412 A JP 2011250412A JP 2011117714 A JP2011117714 A JP 2011117714A JP 2011117714 A JP2011117714 A JP 2011117714A JP 2011250412 A JP2011250412 A JP 2011250412A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- ramp
- input signal
- voltage
- ramp waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000003111 delayed effect Effects 0.000 claims description 25
- 230000008859 change Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims 3
- 239000013256 coordination polymer Substances 0.000 description 28
- 230000000630 rising effect Effects 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 230000001965 increasing effect Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000036039 immunity Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Electronic Switches (AREA)
Abstract
【課題】本発明は、ランプ波形生成装置および方法に関する。
【解決手段】ランプ波形生成装置は、入力信号を用いて基準波形を生成し、負荷の電圧と基準波形の電圧を比較して第1端子が負荷に連結していて第2端子が電源に連結しているスイッチをオンオフさせる駆動制御信号を生成する。このような駆動制御信号に応じてスイッチのオンオフが反復しながらランプ波形が生成される。
【選択図】図3
【解決手段】ランプ波形生成装置は、入力信号を用いて基準波形を生成し、負荷の電圧と基準波形の電圧を比較して第1端子が負荷に連結していて第2端子が電源に連結しているスイッチをオンオフさせる駆動制御信号を生成する。このような駆動制御信号に応じてスイッチのオンオフが反復しながらランプ波形が生成される。
【選択図】図3
Description
本発明はランプ波形生成装置および方法に関する。
プラズマ表示装置は、気体放電によって生成されたプラズマを用いて文字または映像を表示するプラズマ表示パネルを用いた表示装置である。
プラズマ表示装置では連続的な暗放電(Dark Discharge)の発生を誘導しながらすべてのセルに対して均一な壁電荷が形成されるように、リセット期間に電極の電圧を漸進的に増加させる上昇ランプ波形と電極の電圧を漸進的に減少させる下降ランプ波形を電極に印加する。このようなランプ波形の傾きは、プラズマ表示パネルの画質を決定するのに重要な要素となる。
従来技術によれば、製造工程においてトランジスタのゲートとトランジスタのゲートドライバとの間に連結している可変抵抗を手動で調整することによってランプ波形の傾きを制御している。しかし、このような方法は製造工程を複雑にすると同時に、手作業による調整偏差と追加の工程費用が多く発生する。さらに、ランプ波形の傾きは電力半導体スイッチの変化、基準電圧の変化、および温度特性によって影響を受ける。しかし、製造工程において可変抵抗を手動で調整する方法では、内的要因や外的要因によって変化するランプ波形の傾きを正確に調節することができない。
このような問題点を解決するための技術として、ランプ波形の傾きに関連する画像情報を感知した後、感知した画像情報に基づいてランプ波形の傾きを自動で生成する技術が提案された。しかし、このような技術はランプ波形の傾きに関連する画像情報を感知するためのフィードバックアルゴリズムが極めて複雑であり、アナログデジタルコンバータ(Analog-to-Digital Converter:ADC)やデジタルアナログコンバータ(Digital Converter-to-Analog:DAC)、比較器、フォトカプラーなど多くの素子を必要とする。
ランプ波形の傾きを制御する他の従来技術によれば、トランジスタにかかる電圧を感知し、トランジスタにかかる電圧に応じて誤差増幅器でトランジスタのゲートを制御するためのフィードバックゲインを提供することによってランプ波形の傾きを制御している。しかし、このような方法では内的および外的要因に関係なく安定したランプ波形を生成することは可能であるが、トランジスタにかかる電圧を感知するために高い電気容量を有するブートストラップコンデンサを必要とし、ランプ波形の傾きを変更することも不可能である。
本発明は上述したような問題点を解決するために案出されたものであって、本発明は、内的要因や外的要因によってもランプ波形の傾きをより正確に制御してプラズマ表示パネルを安定的に駆動させることができるランプ波形生成装置および方法を提供することを目的とする。
また、本発明は、プラズマ表示パネルの条件に応じてランプ波形の傾きを変更することができるランプ波形生成装置および方法を提供することを他の目的とする。
本発明の実施形態によれば、第1端子が負荷に連結していて第2端子が電源に連結しているスイッチを制御するランプ波形生成装置が提供される。ランプ波形生成装置はゲートドライバおよびランプ傾き補償回路を含む。ゲートドライバは前記スイッチの制御端に連結しており、前記スイッチのオンオフを制御する駆動制御信号を前記スイッチの制御端に出力して前記負荷の電圧をランプ形態に変更させる。また、ランプ傾き補償回路は所定のデューティを有する入力信号の入力を受け、前記負荷の電圧を感知し、前記負荷の電圧と前記入力信号を用いて前記駆動制御信号を制御する。
本発明の他の実施形態によれば、ランプ波形生成装置において、第1端子が負荷に連結していて第2端子が電源に連結しているスイッチを制御してランプ波形を生成する方法が提供される。ランプ波形生成方法は、所定のデューティを有する入力信号を受信する段階、前記負荷の電圧を感知する段階、前記入力信号を用いて基準波形を生成する段階、前記基準波形の電圧と前記負荷の電圧を比較して駆動制御信号を生成する段階、および前記駆動制御信号に応じて前記スイッチをオンオフさせて前記ランプ波形を生成する段階を含む。
本発明の実施形態によれば、複雑なフィードバックアルゴリズムやADCやDACなどの素子を用いなくても、内的および外的要因に関係なく安定したランプ波形を生成することができる。さらに、ブートストラップコンデンサがなくても、ランプ波形の傾きおよびランプ波形から一ステップの電圧変化幅までも簡単に制御することができる。
以下、添付の図面を参照しながら、本発明の実施形態について本発明が属する技術分野において通常の知識を有する者が容易に実施できるように詳しく説明する。しかし、本発明は多様に相違した形態に実現することができ、ここで説明する実施形態に限定されるものではない。また、図面において本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体に渡って類似する部分については類似する図面符号を付与した。
明細書および請求範囲全体において、ある部分がある構成要素を「含む」とするとき、これは特に反対となる記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことを意味する。また、ある部分が他の部分と連結しているとするとき、これは直接的に連結している場合だけではなく、その中間に他の素子を間において連結している場合も含む。
次に、本発明の実施形態に係るランプ波形生成装置および方法について図面を参照しながら詳細に説明する。
図1は本発明が適用されるプラズマ表示装置の駆動波形を示す図である。図1では説明の便宜のために、プラズマ表示装置においてランプ波形が印加される電極をY電極で示し、リセット期間でY電極に印加される駆動波形のみを示した。
図1を参照すれば、リセット期間の上昇期間にY電極の電圧がVs電圧からVset電圧まで漸進的に増加する上昇ランプ波形がY電極に印加され、リセット期間の下降期間にY電極の電圧がVs電圧からVscl電圧まで漸進的に減少する下降ランプ波形がY電極に印加される。このような上昇ランプ波形および下降ランプ波形によってすべてのセルで暗放電が起こりながら均一な壁電荷が形成される。
図2は本発明が適用されるプラズマ表示装置の駆動装置を示す図である。図2では説明の便宜のために、上昇ランプ波形を印加するための駆動装置のみを示し、1つのY電極と1つのX電極(またはA電極)によって形成される容量性成分をパネルキャパシタ(Cp)で示し、X電極は接地されているものと示した。
図2を参照すれば、プラズマ表示装置の駆動装置は、トランジスタ(Yset)およびランプ波形生成装置10を含む。また、ランプ波形生成装置10は、ランプ傾き補償回路100、ゲートドライバ200、およびランプ補助回路300を含む。このとき、トランジスタ(Yset)はnチャネル電界効果トランジスタ、特にNMOS(n-channel metal oxide semiconductor)トランジスタで示したが、類似して機能する他のトランジスタがトランジスタ(Yset)として用いられてもよい。
トランジスタ(Yset)のソースがパネルキャパシタ(Cp)のY電極に連結しており、トランジスタ(Yset)のドレインがVset電圧を供給する電源(Vset)に連結している。
ランプ傾き補償回路100は負荷、すなわち、パネルキャパシタ(Cp)のY電極の電圧(VCP)を感知し、パネルキャパシタ(Cp)のY電極の電圧(VCP)に応じて駆動制御信号(VOUT)を生成してゲートドライバ200に出力する。
ゲートドライバ200はトランジスタ(Yset)のゲートに連結しており、ランプ傾き補償回路100から出力される駆動制御信号(VOUT)をトランジスタ(Yset)のゲートに出力してトランジスタ(Yset)をオンオフさせる。
ランプ補助回路300はトランジスタ(Yset)のゲートとトランジスタ(Yset)のドレインとの間に連結しており、ゲートドライバ200と共に駆動してY電極の電圧をランプ形態に増加させる。このようなランプ補助回路300は、トランジスタ(Yset)のドレインとトランジスタ(Yset)のゲートとの間に連結しているキャパシタ(C1)およびトランジスタ(Yset)のゲートとゲートドライバ200との間に連結している抵抗(R1)を含んでもよい。
具体的に、ゲートドライバ200からハイレベルの駆動制御信号(VOUT)が出力されれば、キャパシタ(C1)とトランジスタ(Yset)の寄生キャパシタによって形成されるキャパシタンス成分と抵抗(R1)によって形成される経路によってトランジスタ(Yset)のゲート電圧が徐々に増加する。そうすれば、ゲート電圧が徐々に増加するうちにトランジスタ(Yset)が導通し、電源(Vset)からY電極に電流が供給されてY電極の電圧が増加し、これによってトランジスタ(Yset)のソース電圧が増加する。この場合、キャパシタ(C1)によってトランジスタ(Yset)のゲート電圧は維持されるため、トランジスタ(Yset)のゲート−ソース電圧が減少し、トランジスタ(Yset)の閾値電圧よりも低くなるときにトランジスタ(Yset)は遮断される。再びトランジスタ(Yset)のゲート電圧はゲートドライバ200から供給されるハイレベルの駆動制御信号(VOUT)によって徐々に増加し、トランジスタ(Yset)が再び導通してY電極の電圧が再び増加する。このように、トランジスタ(Yset)の導通/遮断の反復によってY電極の電圧がランプ形態に増加することができる。
このように、本発明の実施形態に係るランプ波形生成装置10は、パネルキャパシタ(Cp)のY電極の電圧(VCP)に応じてトランジスタ(Yset)をオンオフする駆動制御信号を生成することにより、内的および外的要因に関係なく安定したランプ波形を生成することができる。
次に、パネルキャパシタ(Cp)のY電極の電圧(VCP)に応じて駆動制御信号(VOUT)を生成する実施形態について、図3〜図11を参照しながら詳しく説明する。
図3は本発明の第1実施形態に係るランプ傾き補償回路を示す図であり、図4は基準波形を生成する一例を示す図である。図3を参照すれば、ランプ傾き補償回路100は、電圧感知部110、基準波形生成器120、比較器130、論理積素子140、およびバッファ150を含む。
電圧感知部110はパネルキャパシタ(Cp)のY電極の電圧(VCP)を感知し、Y電極の電圧(VCP)を比較器130の反転端子(−)に出力する。
基準波形生成器120は、基準波形設定信号(VRS)の入力を受けると、入力信号(VIN)を用いて基準波形(VRAMP)を生成し、生成した基準波形(VRAMP)を比較器130の非反転端子(+)に出力する。このとき、基準波形生成器120は、基準波形(VRAMP)で線状または階段式ランプ波形を生成することができる。一例として、図4に示すように、基準波形生成器120は、入力信号(VIN)がハイレベルの期間に漸進的に増加し、入力信号(VIN)がローレベルの期間にその電圧を維持する形態として基準波形(VRAMP)を生成してもよい。
比較器130は反転端子(−)に入力されるY電極の電圧(VCP)と非反転端子(+)に入力される基準波形(VRAMP)の電圧を比較し、比較した結果によるパルス信号(VFB)を論理積素子140に出力する。
論理積素子140はランプ傾き補償回路100の動作させるイネーブル信号(VEN)と比較器130のパルス信号(VFB)の入力を受け、入力された2つの信号(VFB、VEN)を論理積演算して駆動制御信号(VOUT)を生成する。その後、論理積素子140は駆動制御信号(VOUT)をバッファ150に出力する。
バッファ150は論理積素子140から出力される駆動制御信号(VOUT)を増幅させた後、ゲートドライバ200に出力する。
このようなランプ傾き補償回路100の動作について、図5を参照しながら詳しく説明する。図5は本発明の第1実施形態に係るランプ傾き補償回路の動作タイミング図である。
図5を参照すれば、比較器130は、非反転端子(+)に入力される基準波形の電圧(VRAMP)と反転端子(−)に入力されるY電極の電圧(VCP)とを比較する。このとき、比較器130は、非反転端子(+)に入力される基準波形の電圧(VRAMP)が反転端子(−)に入力されるY電極の電圧(VCP)よりも高い場合にはハイレベルのパルス信号(VFB)を論理積素子140に出力し、非反転端子(+)に入力される基準波形の電圧(VRAMP)が反転端子(−)に入力されるY電極の電圧(VCP)以下である場合にはローレベルのパルス信号(VFB)を論理積素子140に出力する。
論理積素子140は、イネーブル信号(VEN)と比較器130のパルス信号(VFB)を論理積演算して駆動制御信号(VOUT)を生成する。このとき、論理積素子140は、イネーブル信号(VEN)とパルス信号(VFB)がすべてハイレベルの期間にのみハイレベルを出力するため、駆動制御信号(VOUT)はイネーブル信号(VEN)とパルス信号(VFB)がすべてハイレベルであるときにハイレベルを有し、残りの期間にはローレベルを有する。
このように、本発明の実施形態に係る駆動制御信号(VOUT)は、入力信号(VIN)によって生成される基準波形の電圧(VRAMP)とY電極の電圧(VCP)の比較によるパルス信号(VFB)によって決定される。
すなわち、本発明の実施形態に係るランプ傾き補償回路100は、Y電極の電圧(VCP)が基準波形の電圧(VRAMP)に到達するまでハイレベルの駆動制御信号(VOUT)を出力する。これにより、Y電極の電圧(VCP)が基準波形の電圧(VRAMP)を急速に追従できるようになる。
一方、図5の期間(A)のように、パネルキャパシタ(Cp)のY電極の電圧(VCP)が基準波形(VRAMP)の電圧と同じである場合、ローレベルのパルス信号(VFB)が継続して出力される。このようになれば、パルス信号(VFB)がローレベルを有する期間に駆動制御信号(VOUT)も継続してローレベルを有する。このように、駆動制御信号(VOUT)がローレベルまたはハイレベルを有する期間が長くなれば、可変周波数(flexible frequency)による周波数干渉が発生する。
図6は本発明の第2実施形態に係るランプ傾き補償回路を示す図であり、図7および図8はそれぞれ本発明の第2実施形態に係るランプ傾き補償回路の動作タイミング図である。
図6を参照すれば、ランプ傾き補償回路100aは、本発明の第1実施形態に係るランプ傾き補償回路100に比べて最小パルス生成器160および論理和素子170をさらに含む。
最小パルス生成器160は、最小パルス設定信号(VMINS)に応じて入力信号(VIN)を用いて最小デューティを有する最小デューティパルス信号(VMIN)を生成する。一例として、図7に示すように、最小パルス生成器160は、入力信号(VIN)の上昇エッジでトリガされて所定のデューティ(Min)を有する最小デューティパルス信号(VMIN)を生成することができる。このとき、デューティ(Min)は入力信号(VIN)の動作周期に対して0〜50%の範囲で設定されてもよい。
図7を参照すれば、論理和素子170は、最小デューティパルス信号(VMIN)と比較器130のパルス信号(VFB)の入力を受け、入力された2つの信号(VMIN、VFB)を論理合演算して論理積素子140に出力する。このような論理和素子170は、最小デューティパルス信号(VMIN)および比較器130のパルス信号(VFB)がすべてローレベルの期間にのみローレベルの信号を出力するため、期間(A)に最小デューティパルス信号(VMIN)によって最小デューティを有する駆動制御信号(VOUT)が出力される。このとき、最小デューティパルス信号(VMIN)のデューティが小さいため、最小デューティパルス信号(VMIN)によってY電極の電圧(VCP)はほぼ増加しないようになる。
また、図8の期間(A’)のように、ランプ波形の上昇中にパネルキャパシタ(Cp)のY電極の電圧(VCP)が基準波形の電圧(VRAMP)より高い場合に、ローレベルのパルス信号(VFB)が継続して出力される。この期間(A’)にも可変周波数(flexible frequency)による周波数干渉が発生することがある。しかし、本発明の第2実施形態に係るランプ傾き補償回路100aは、最小デューティパルス信号(VMIN)を用いて期間(A’)に最小デューティを有する駆動制御信号(VOUT)を出力することができる。このように、ランプ傾き補償回路100aは、最小デューティパルス信号(VMIN)によって固定周波数動作が可能となり、可変周波数(flexible frequency)による周波数干渉を最小化することができる。
図9は本発明の第3実施形態に係るランプ傾き補償回路を示す図であり、図10および図11は本発明の第3実施形態に係るランプ傾き補償回路の動作タイミング図である。
図9を参照すれば、ランプ傾き補償回路100bは、本発明の第1または第2実施形態に係るランプ傾き補償回路100に比べて遅延器180をさらに含む。図9では、本発明の第2実施形態に係るランプ傾き補償回路100に遅延器180がさらに含まれるランプ傾き補償回路100bを示した。
遅延器180は入力信号(VIN)を定められた遅延比率だけ遅延させ、遅延した入力信号(VIN_D)を論理積素子140に出力する。このとき、遅延比率は入力信号(VIN)の0〜100%の間の値であり、外部で設定してもよい。
一例として、図10に示すように、遅延器180は、入力信号(VIN)を入力信号(VIN)の半周期(50%dealy)だけ遅延させてもよい。しかし、本発明がこれに限定されるものではない。
また、最小パルス生成器160は、遅延した入力信号(VIN_D)の上昇エッジでトリガされて入力信号(VIN_D)よりも小さいデューティ(Min)を有する最小デューティパルス信号(VMIN)を生成してもよい。
このように、ランプ傾き補償回路100bに遅延器180がさらに含まれる場合、論理積素子140bは第2実施形態とは異なって3つの入力端子を有するが、論理積素子140bの3つの入力端子としては、イネーブル信号(VEN)、遅延した入力信号(VIN_D)、および論理和素子170の出力信号(VOR)が入力される。
一方、ランプ傾き補償回路100bは、遅延器180の代わりに入力信号(VIN)を反転して出力するインバータ素子(図示せず)を含んでもよい。そうすれば、最小パルス生成器160はインバータ素子から生成された反転入力信号の上昇エッジでトリガされ、最小デューティパルス信号(VMIN)を生成することができる。論理積素子140bは3つの入力端子に入力される信号(VEN、VIN_D、VOR)がすべてハイレベルの期間にハイレベルの駆動制御信号(VOUT)を出力する。そうすれば、駆動制御信号(VOUT)は図10のように示される。
このように、ランプ傾き補償回路100bも遅延した入力信号(VIN_D)、入力信号(VIN)によって生成される基準波形(VRAMP)の電圧とY電極の電圧(VCP)の比較によるパルス信号(VFB)を用いて駆動制御信号(VOUT)を生成する。
本発明の第3実施形態に係る駆動制御信号(VOUT)は、遅延した入力信号(VIN_D)によって最大デューティが制限される。すなわち、最大デューティ制限がない場合、図11において駆動制御信号(VOUT)は期間(B)にハイレベルに維持される。そうすれば、トランジスタ(Yset)が期間(B)にターンオンの状態に維持される。これは、トランジスタ(Yset)の損傷または破損の原因となり得る。
したがって、本発明の第3実施形態では、駆動制御信号(VOUT)の最大デューティを制御するための遅延した入力信号(VIN_D)または入力信号の反転信号を使用する。しかし、駆動制御信号(VOUT)の最大デューティ制限によって、図11の期間(B)のように、Y電極の電圧(VCP)が基準波形(VRAMP)を追従できないことがある。
以下、駆動制御信号(VOUT)の最大デューティ制限によって発生する問題を解決するための実施形態について、図12を参照しながら説明する。図12は本発明の第4実施形態に係るランプ傾き補償回路を示す図である。
図12を参照すれば、ランプ傾き補償回路100cは、本発明の第3実施形態に係るランプ傾き補償回路100bに比べてフリップフロップ素子、例えばSRラッチ190をさらに含む。このようなフリップフロップ素子は遅延器180の出力端と論理積素子140との間に連結される。
SRラッチ190は、入力信号(VIN)が入力されるリセット端子(R)、遅延器180の遅延した入力信号(VIN_D)が入力されるセット端子(S)、論理積素子140に連結する出力端子(Q)を有する。このようなSRラッチ190は、セット端子(S)に入力される遅延した入力信号(VIN_D)の上昇エッジに同期されてハイレベルを出力し、リセット端子(R)に入力される入力信号(VIN)の上昇エッジに同期されてローレベルを出力する。
すなわち、SRラッチ190は、ハイレベルの遅延した入力信号(VIN_D)をラッチしてハイレベルの出力信号を生成し、入力信号(VIN)の上昇時点に同期されて出力信号をローレベルにリセットさせる。
すなわち、第3実施形態において、入力信号(VIN)のデューティが30%である場合、遅延した入力信号(VIN_D)によって駆動制御信号(VOUT)を生成すれば、Y電極の電圧(VCP)が基準波形(VRAMP)を追従できない場合にも駆動制御信号(VOUT)のデューティは30%を越えることができない。しかし、第4実施形態によれば、SRラッチ190の出力信号に基づいて駆動制御信号(VOUT)を生成するため、駆動制御信号(VOUT)の最大デューティは遅延した入力信号(VIN_D)の上昇時点から入力信号(VIN)の次の上昇時点まで拡張されるため、Y電極の電圧(VCP)が基準波形(VRAMP)を急速に追従できるようになる。
このように、本第4実施形態によれば、遅延した入力信号(VIN_D)の上昇時点から入力信号(VIN)の次の上昇時点までの期間が駆動制御信号(VOUT)の最大デューティとなるため、入力信号(VIN)のデューティとは関係なく最大デューティ限界を設定することができる。
また、本発明の第4実施形態のようにSRラッチ190を用いれば、入力信号(VIN)ノイズ耐性(Noise Immunity)を増加させることができ、駆動制御信号(VOUT)のグリッチ(glitch)現象を予防することができる。
入力信号(VIN)のデューティが高い場合、直前周期の入力信号(VIN)が遅延した直前入力信号(VIN_D)が、現在周期の入力信号(VIN)と重畳が発生することがある。すなわち、遅延した直前周期の入力信号(VIN_D)のハイレベルと現在入力信号(VIN)のハイレベルとの間に重畳が発生することがある。
そうすれば、入力信号(VIN)の上昇時点に基準波形(VRAMP)が増加し始めてY電極の電圧(VCP)よりも再び大きくなり、パルス信号(VFB)が再びハイレベルとなって駆動制御信号(VOUT)が再びハイレベルとなる。これは、駆動制御信号(Vout)が発振して回路の誤動作と高周波ノイズを発生させる原因となり得る。
SRラッチ190のリセット端子(R)に入力される入力信号(VIN)の上昇時点に同期されてローレベルの信号が出力されるため、フィードバック電圧が再びハイレベルになっても駆動制御信号は再びハイレベルにはならない。
このように、SRラッチを用いれば、パルス信号(VFB)のデューティの高低に関係なく、Y電極の電圧(VCP)が許容限度内で基準波形(VRAMP)を急速に追従することができる最大デューティ制御が可能となる。「許容限度内」とは、暗放電で維持されるY電極の電圧範囲を意味する。
このように、本発明の実施形態に係るランプ波形生成装置10は、複雑なフィードバックアルゴリズムやADCやDACなどの素子を用いなくても、内的および外的要因に関係なく安定したランプ波形を生成することができる。また、ブートストラップコンデンサがなくても上昇ランプ波形の傾きおよび上昇ランプ波形から一ステップの電圧変化幅までも制御することができる。
図13A〜図13Cはそれぞれ30%、50%、および70%のデューティを有する入力信号による駆動制御信号を示す図である。図13Aおよび図13Cを参照すれば、入力信号(VIN)のデューティ(30%、50%、および70%)を変更して基準波形(VRAMP)の傾きが変更されても、Y電極の電圧(VCP)が基準波形(VRAMP)を適切に追従することが分かる。
図14Aおよび図14Bは30%および70%の遅延比率を有する遅延した入力信号による駆動制御信号を示す図である。
図14Aおよび図14Bを参照すれば、内的または外的要因によってY電極の電圧(VCP)が基準波形(VRAMP)を追従することができない場合、期間(B)に駆動制御信号(VOUT)がハイレベルになる期間が最大デューティ制限まで増加することが分かる。すなわち、本発明の実施形態に係るランプ波形生成装置10は、Y電極の電圧(VCP)が基準波形(VRAMP)を追従することができないとき、駆動制御信号(VOUT)がハイレベルになる期間を増加させてY電極の電圧(VCP)が基準波形(VRAMP)を急速に追従できるようにし、最大デューティを制限することによってY電極の電圧(VCP)が一ステップの電圧変化幅も制限することができる。
以上で説明した装置および/または方法は、プラズマ表示装置のリセット期間に印加される上昇ランプ波形を例示して説明したが、下降ランプ波形にも同じように適用される。また、以上で説明した装置および/または方法は、プラズマ表示装置以外にも負荷の電圧が傾きを有して上昇および/または下降する波形を必要とする他の装置にも適用される。
以上、本発明の実施形態について詳細に説明したが本発明の権利範囲はこれに限定されるものではなく、添付の特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形および改良形態も本発明の権利範囲に属する。
10:ランプ波形生成装置
100:ランプ傾き補償回路
120:基準波形生成器
130:比較器
140:論理積素子
150:バッファ
160:最小パルス生成器
170:不定論理合素子
180:遅延器
190:SRラッチ
200:ゲートドライバ
100:ランプ傾き補償回路
120:基準波形生成器
130:比較器
140:論理積素子
150:バッファ
160:最小パルス生成器
170:不定論理合素子
180:遅延器
190:SRラッチ
200:ゲートドライバ
Claims (24)
- 第1端子が負荷に連結していて第2端子が電源に連結しているスイッチを制御するランプ波形生成装置であって、
前記スイッチの制御端に連結しており、前記スイッチのオンオフを制御する駆動制御信号を前記スイッチの制御端に出力して前記負荷の電圧をランプ形態に変更させるゲートドライバと、
所定のデューティを有する入力信号の入力を受け、前記負荷の電圧を感知し、前記負荷の電圧と前記入力信号を用いて前記駆動制御信号を制御するランプ傾き補償回路と、
を含む、ランプ波形生成装置。 - 前記ランプ傾き補償回路は、
前記負荷の電圧を感知する電圧感知部と、
前記入力信号を用いて基準波形を生成する基準波形生成器と、
前記負荷の電圧と基準波形の電圧を比較して前記駆動制御信号に対応するパルス信号を出力する比較器と、
を含む、請求項1に記載のランプ波形生成装置。 - 前記ランプ傾き補償回路は、
前記ランプ傾き補償回路の動作期間に所定のレベルを有するイネーブル信号と前記パルス信号を論理演算して前記駆動制御信号を生成する論理素子と、
をさらに含む、請求項2に記載のランプ波形生成装置。 - 前記基準波形は、前記入力信号の第1レベルに電圧が変更し、前記入力信号の第2レベルに前記電圧が維持される階段式ランプ波形を含む、請求項2に記載のランプ波形生成装置。
- 前記ランプ傾き補償回路は、
前記入力信号に同期されて前記入力信号周期の50%未満の所定デューティを有する最小デューティパルス信号を生成する最小デューティパルス生成器と、
前記最小デューティパルス信号と前記パルス信号を論理演算して前記駆動制御信号を生成する論理素子と、
をさらに含む、請求項2に記載のランプ波形生成装置。 - 前記論理素子は、
前記最小デューティパルス信号と前記パルス信号を論理合演算する論理合素子と、
前記論理合素子の出力信号と前記ランプ傾き補償回路の動作期間に所定のレベルを有するイネーブル信号を論理積演算する論理積素子と、
を含む、請求項5に記載のランプ波形生成装置。 - 前記ランプ傾き補償回路は、
前記入力信号を前記入力信号の一周期の所定遅延比率だけ遅延させて前記論理素子に出力する遅延器をさらに含む、請求項5に記載のランプ波形生成装置。 - 前記遅延比率は前記遅延器の外部で調節することができる、請求項7に記載のランプ波形生成装置。
- 前記最小デューティパルス生成器は、前記遅延器から伝達される遅延した入力信号に同期されて前記入力信号周期の50%未満の所定デューティを有する最小デューティパルス信号を生成する、請求項7に記載のランプ波形生成装置。
- 前記論理素子は、
前記最小デューティパルス信号と前記パルス信号を論理合演算する論理合素子と、
前記論理合素子の出力信号、前記ランプ傾き補償回路の動作期間に所定のレベルを有するイネーブル信号、および前記遅延器の出力信号を論理積演算する論理積素子と、
を含む、請求項9に記載のランプ波形生成装置。 - 前記ランプ傾き補償回路は、
前記遅延器から遅延した入力信号のデューティをラッチして出力信号を生成し、前記入力信号の次の周期開始時点に前記出力信号をリセットさせるフリップフロップ素子と、
をさらに含む、請求項7に記載のランプ波形生成装置。 - 前記論理素子は、
前記最小デューティパルス信号と前記パルス信号を論理合演算する論理合素子、および
前記論理合素子の出力信号、前記ランプ傾き補償回路の動作期間に所定のレベルを有するイネーブル信号、および前記フリップフロップ素子の出力信号を論理積演算する論理積素子と、
を含む、請求項11に記載のランプ波形生成装置。 - 前記ランプ傾き補償回路は、
前記入力信号を反転させて前記論理素子に出力するインバータ素子をさらに含む、請求項5に記載のランプ波形生成装置。 - 前記最小デューティパルス生成器は、前記インバータ素子から伝達される反転した入力信号を用いて前記入力信号周期の50%未満の所定デューティを有する最小デューティパルス信号を生成する、請求項13に記載のランプ波形生成装置。
- 前記論理素子は、
前記最小デューティパルス信号と前記パルス信号を論理合演算する論理合素子と、
前記論理合素子の出力信号、前記ランプ傾き補償回路の動作期間に所定のレベルを有するイネーブル信号、および前記インバータの出力信号を論理積演算する論理積素子と、
を含む、請求項14に記載のランプ波形生成装置。 - 前記ランプ傾き補償回路は、
前記駆動制御信号を増幅させた後、前記ゲートドライバに出力するバッファをさらに含む、請求項2に記載のランプ波形生成装置。 - ランプ波形生成装置において、第1端子が負荷に連結していて第2端子が電源に連結しているスイッチを制御してランプ波形を生成する方法であって、
所定のデューティを有する入力信号を受信する段階と、
前記負荷の電圧を感知する段階と、
前記入力信号を用いて基準波形を生成する段階と、
前記基準波形の電圧と前記負荷の電圧を比較して駆動制御信号を生成する段階と、
前記駆動制御信号に応じて前記スイッチをオンオフさせ前記ランプ波形を生成する段階と、
を含む、ランプ波形生成方法。 - 前記駆動制御信号を生成する段階は、
前記基準波形の電圧と前記負荷の電圧を比較してパルス信号を出力する段階と、
前記ランプ波形生成装置の動作期間に所定のレベルを有するイネーブル信号と前記パルス信号を論理演算して前記駆動制御信号を生成する段階と、
を含む、請求項17に記載のランプ波形生成方法。 - 前記駆動制御信号を生成する段階は、
前記入力信号を遅延させる段階をさらに含み、
前記論理演算して前記駆動制御信号を生成する段階は、
前記イネーブル信号と前記パルス信号と遅延させた入力信号を追加で論理演算する段階を含む、請求項18に記載のランプ波形生成方法。 - 前記駆動制御信号を生成する段階は、
前記遅延した入力信号のデューティをラッチして出力信号を生成する段階と、
前記入力信号の次の周期開始時点に前記出力信号をリセットさせる段階と、
をさらに含み、
前記論理演算して前記駆動制御信号を生成する段階は、
前記イネーブル信号と前記パルス信号と前記出力信号を追加で論理演算する段階を含む、請求項19に記載のランプ波形生成方法。 - 前記駆動制御信号を生成する段階は、
前記入力信号に同期されて前記入力信号周期の50%未満の所定デューティを有する最小デューティパルス信号を生成する段階と、
前記基準波形の電圧と前記負荷の電圧を比較してパルス信号を出力する段階と、
前記最小デューティパルス信号と前記パルス信号を論理演算して前記駆動制御信号を生成する段階と、
を含む、請求項17に記載のランプ波形生成方法。 - 前記論理演算して前記駆動信号を生成する段階は、
前記最小デューティパルス信号と前記パルス信号を論理合演算する段階と、
論理合演算した信号と前記ランプ波形生成装置の動作期間に所定のレベルを有するイネーブル信号を論理積演算する段階と、
を含む、請求項21に記載のランプ波形生成方法。 - 前記駆動制御信号を生成する段階は、
前記入力信号を遅延させる段階をさらに含み、
前記最小デューティパルス信号を生成する段階は、
前記入力信号の代わりに前記遅延した入力信号に同期されて前記入力信号周期の50%未満の所定デューティを有する最小デューティパルス信号を生成し、
前記論理積演算する段階は、
前記論理合演算した信号と前記イネーブル信号と遅延させた入力信号を追加で論理積演算する段階を含む、請求項22に記載のランプ波形生成方法。 - 前記駆動制御信号を生成する段階は、
前記入力信号を遅延させる段階と、
遅延した入力信号のデューティをラッチして出力信号を生成する段階と、
前記入力信号の次の周期開始時点に前記出力信号をリセットさせる段階と、
を含み、
前記最小デューティパルス信号を生成する段階は、
前記入力信号の代わりに前記出力信号に同期されて前記入力信号周期の50%未満の所定デューティを有する最小デューティパルス信号を生成し、
前記論理積演算する段階は、
前記イネーブル信号と前記パルス信号と前記出力信号を追加で論理演算する段階を含む、請求項22に記載のランプ波形生成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100049711A KR20110130189A (ko) | 2010-05-27 | 2010-05-27 | 램프 파형 생성 장치 및 방법 |
KR10-2010-0049711 | 2010-05-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011250412A true JP2011250412A (ja) | 2011-12-08 |
Family
ID=45009462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011117714A Withdrawn JP2011250412A (ja) | 2010-05-27 | 2011-05-26 | ランプ波形生成装置および方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8390345B2 (ja) |
JP (1) | JP2011250412A (ja) |
KR (1) | KR20110130189A (ja) |
CN (1) | CN102262852A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101739551B1 (ko) * | 2010-07-29 | 2017-05-25 | 페어차일드코리아반도체 주식회사 | 스위치 제어 장치 |
US8786324B1 (en) * | 2013-05-13 | 2014-07-22 | Via Technologies, Inc. | Mixed voltage driving circuit |
US9225294B2 (en) | 2013-06-28 | 2015-12-29 | Qualcomm Incorporated | Amplifier with improved noise reduction |
CN103366706B (zh) | 2013-07-19 | 2016-03-30 | 深圳市华星光电技术有限公司 | 一种栅极驱动器的电压补偿电路和方法以及液晶显示装置 |
CN103516217B (zh) * | 2013-09-29 | 2015-11-18 | 东南大学 | 一种可调整斜波补偿斜率的开关电源 |
CN103714773B (zh) * | 2013-12-19 | 2016-06-01 | 京东方科技集团股份有限公司 | 斜坡信号发生电路及信号发生器、阵列基板及显示装置 |
CN105139824B (zh) * | 2015-10-16 | 2018-02-06 | 重庆京东方光电科技有限公司 | 栅极驱动器及其配置系统和调节配置方法 |
JP6807792B2 (ja) * | 2017-03-27 | 2021-01-06 | 東京エレクトロン株式会社 | プラズマ生成方法及びこれを用いたプラズマ処理方法、並びにプラズマ処理装置 |
CN109274362A (zh) * | 2018-12-03 | 2019-01-25 | 上海艾为电子技术股份有限公司 | 控制电路 |
TWI797664B (zh) * | 2021-07-02 | 2023-04-01 | 友達光電股份有限公司 | 斜波電壓產生器及顯示面板 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4225825A (en) * | 1978-09-25 | 1980-09-30 | Beckman Instruments, Inc. | Precision self-adjusting slope circuit |
JPS57103431A (en) * | 1980-12-17 | 1982-06-28 | Fujitsu Ltd | Pulse generating circuit |
DE69313833T2 (de) * | 1993-05-31 | 1998-01-22 | St Microelectronics Srl | Verringerung der Ausschaltszeit eines Ausgangsleistungstransistors |
US5828245A (en) * | 1996-10-24 | 1998-10-27 | Stmicroelectronics, Inc. | Driver circuit including amplifier operated in a switching mode |
US5742193A (en) * | 1996-10-24 | 1998-04-21 | Sgs-Thomson Microelectronics, Inc. | Driver circuit including preslewing circuit for improved slew rate control |
KR100438718B1 (ko) * | 2002-03-30 | 2004-07-05 | 삼성전자주식회사 | 플라즈마 디스플레이 패널의 리세트 램프 파형 자동 조정장치 및 방법 |
TWI261216B (en) * | 2002-04-19 | 2006-09-01 | Fujitsu Hitachi Plasma Display | Predrive circuit, drive circuit and display device |
JP2005189314A (ja) * | 2003-12-24 | 2005-07-14 | Fujitsu Hitachi Plasma Display Ltd | 駆動回路、駆動方法、及びプラズマディスプレイ装置 |
US20080054984A1 (en) * | 2006-08-31 | 2008-03-06 | International Rectifier Corporation | High voltage gate driver ic with ramp driver |
KR101183145B1 (ko) * | 2007-10-02 | 2012-09-14 | 주식회사 오리온 | 플라즈마 디스플레이 패널의 전면전극 구동회로 |
KR20090051379A (ko) * | 2007-11-19 | 2009-05-22 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 이의 구동 방법 |
KR20090069803A (ko) * | 2007-12-26 | 2009-07-01 | 삼성전자주식회사 | 램프 신호 발생기 및 이를 포함하는 이미지 센서 |
US8008953B1 (en) * | 2008-11-07 | 2011-08-30 | Silego Technology, Inc. | Gate control circuit |
US9501966B2 (en) * | 2011-02-07 | 2016-11-22 | Infineon Technologies Americas Corp. | Gate driver with multiple slopes for plasma display panels |
-
2010
- 2010-05-27 KR KR1020100049711A patent/KR20110130189A/ko not_active Application Discontinuation
-
2011
- 2011-03-16 US US13/049,149 patent/US8390345B2/en not_active Expired - Fee Related
- 2011-04-22 CN CN2011101034891A patent/CN102262852A/zh active Pending
- 2011-05-26 JP JP2011117714A patent/JP2011250412A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US8390345B2 (en) | 2013-03-05 |
KR20110130189A (ko) | 2011-12-05 |
CN102262852A (zh) | 2011-11-30 |
US20110291709A1 (en) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011250412A (ja) | ランプ波形生成装置および方法 | |
TWI477048B (zh) | 直流對直流轉換器及其電壓轉換方法 | |
TWI458238B (zh) | 直流對直流轉換裝置及其電壓轉換方法 | |
US9780768B2 (en) | Digital clock-duty-cycle correction | |
JP6328075B2 (ja) | 比較回路、電源制御ic、スイッチング電源装置 | |
JP5319986B2 (ja) | パルス生成装置 | |
US7906945B2 (en) | Soft-start voltage circuit | |
US9413236B2 (en) | Voltage converter | |
JP2006087288A (ja) | ランプ信号を較正する方法および装置 | |
JP6556519B2 (ja) | スイッチング電源回路、液晶駆動装置、液晶表示装置 | |
JP2017169401A (ja) | 比較回路、電源制御ic、スイッチング電源装置 | |
TWI479780B (zh) | 降壓轉換器 | |
US9178417B2 (en) | DC-DC converter and voltage conversion method thereof | |
JP2011249942A (ja) | クロック調整回路、デューティ比のずれ検出回路、撮像装置、及び、クロック調整方法 | |
US10143054B2 (en) | Light-emitting diode driver | |
JP2003333839A (ja) | 電源制御方法及び電源制御装置 | |
TW201445858A (zh) | 用於電源轉換器的時間產生器及時間信號產生方法 | |
JP6457242B2 (ja) | スイッチング電源装置 | |
JP6087670B2 (ja) | パルス生成回路 | |
JP2017139946A (ja) | スイッチング電源回路、負荷駆動装置、液晶表示装置 | |
JP2009010623A (ja) | 発振回路およびパルス信号の生成方法 | |
US7432773B2 (en) | Method, system and apparatus for reducing oscillator frequency spiking during oscillator frequency adjustment | |
JP5398422B2 (ja) | スイッチング電源装置 | |
JP6467539B2 (ja) | 比較回路、電源制御ic、スイッチング電源装置 | |
KR101408810B1 (ko) | 시간-인터폴레이션 기법을 이용한 디지털-아날로그 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |