JP2011249783A - 微結晶半導体膜の作製方法及び半導体装置の作製方法 - Google Patents

微結晶半導体膜の作製方法及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2011249783A
JP2011249783A JP2011097784A JP2011097784A JP2011249783A JP 2011249783 A JP2011249783 A JP 2011249783A JP 2011097784 A JP2011097784 A JP 2011097784A JP 2011097784 A JP2011097784 A JP 2011097784A JP 2011249783 A JP2011249783 A JP 2011249783A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
layer
gas
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011097784A
Other languages
English (en)
Other versions
JP2011249783A5 (ja
JP5695961B2 (ja
Inventor
Satoshi Chokai
聡志 鳥海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011097784A priority Critical patent/JP5695961B2/ja
Publication of JP2011249783A publication Critical patent/JP2011249783A/ja
Publication of JP2011249783A5 publication Critical patent/JP2011249783A5/ja
Application granted granted Critical
Publication of JP5695961B2 publication Critical patent/JP5695961B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】良質な微結晶半導体膜を形成することが可能な複数の結晶核を生成し、該複数の結晶核を成長させる微結晶半導体膜の作製方法を提供することを課題とする。
【解決手段】微結晶半導体膜の作製に際して、連続放電によりプラズマを発生させて複数の結晶核を生成させる第１の工程と、パルス放電によりプラズマを発生させて前記複数の結晶核の間隙を埋める第２の工程と、を行い、前記第２の工程は前記第１の工程の後に行う。前記第１の工程と前記第２の工程は更に複数回繰り返してもよい。
【選択図】図１

Description

本発明は、微結晶半導体膜の作製方法及び半導体装置の作製方法に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えばトランジスタ（薄膜トランジスタなど）が挙げられる。また、液晶表示装置などの表示装置も半導体装置に含まれる。
薄膜トランジスタに適用可能な半導体膜として、微結晶半導体膜の開発が盛んに進められている。微結晶半導体膜は、例えば、プラズマＣＶＤ法により作製することができる。プラズマＣＶＤ法により微結晶半導体膜を作製する際には、例えばプラズマの放電条件により膜の性質を調整することができる。ここで、膜の性質とは、膜の結晶性、膜中に含まれる物質の分布の均一性及び膜表面の平坦性などをいう。
ところで、微結晶半導体膜は、薄膜トランジスタのみならず光電変換装置にも適用することができる。微結晶半導体膜として微結晶シリコンを用いた、高い光電変換効率を有する光電変換装置の作製方法として、例えば特許文献１が挙げられる。
特許文献１には、ｐｉｎ接合を有し、且つシリコン系半導体からなる第１光電変換層、第２光電変換層及び第３光電変換層を光入射側からこの順に重ねて形成し、第１光電変換層及び第２光電変換層は非晶質のシリコン系半導体からなるｉ型非晶質層を有し、第３光電変換層は微結晶のシリコン系半導体からなるｉ型微結晶層を有するように形成され、第１光電変換層のｉ型非晶質層は連続放電プラズマにより形成され、第２光電変換層のｉ型非晶質層はパルス放電プラズマにより形成される積層型光電変換装置の製造方法が開示されている。
特開２００８−１８１９６０号公報
連続放電のみによって作製した結晶性が高い微結晶半導体膜は、そのまま結晶成長させるとエピタキシャル成長する。しかし、微結晶半導体膜の成膜では、堆積性ガスの希釈率を極めて高く（すなわち、成膜ガス中において、希釈ガスの流量に対する堆積性ガスの流量を極めて小さく）することが一般的であり、堆積性ガスの希釈率が十分でない場合には、膜が非晶質化しやすい。そのため、成膜ガスの希釈率を調整することは、微結晶半導体膜の成膜において重要である。
しかしながら、希釈率の高い成膜ガスにより微結晶半導体膜を成膜すると、結晶を成長させるのに十分な堆積性ガスが供給されず、微結晶半導体膜中の結晶が疎になってしまう（複数の結晶の間に隙間（鬆）を生じる）という問題がある。これは、微結晶半導体膜の厚さが増加するにつれ、顕著である。
一方で、パルス放電では、結晶核の生成に要する十分なエネルギーを供給することが難しい。パルス放電のみによる微結晶半導体膜の作製では、パルス放電をオフにする時間が長くなるほど作製される微結晶半導体膜の結晶性が低下する。
なお、本明細書において、パルス放電とは、上部電極と下部電極の間に短い時間だけ電圧を加えることで起こす放電をいう。ここで、「短い時間」は、概ね１．０×１０−４秒以上１．０秒以下とすればよい。例えば、電源周波数１３．５６ＭＨｚで正弦波交流波形の周波数を１ｋＨｚとした場合、デューティ比２０％以上３０％以下であるときには、２．０×１０−４秒以上１．０秒以下とするとよい。または、デューティ比１０％であるときには、１．０×１０−４秒以上１．０秒以下とするとよい。
なお、本明細書において、デューティ比とは、パルス周期を基準とした上部電極に電圧が加えられている時間（上部電極に電力が供給されている時間）の比率をいう。すなわち、デューティ比が１００％になると連続放電である。
本発明の一態様は、良質な微結晶半導体膜を形成することが可能な複数の結晶核を生成させ、該複数の結晶核を成長させる微結晶半導体膜の作製方法を提供することを課題とする。
本発明の一態様は、良質な微結晶半導体膜を厚く形成することが可能な微結晶半導体膜の作製方法を提供することを課題とする。
本発明の一態様は、連続放電とパルス放電を交互に組み合わせた微結晶半導体膜の作製方法である。該微結晶半導体膜は、半導体装置に適用することができる。
本発明の一態様は、堆積性ガスを含む雰囲気中で連続放電を行うことによりプラズマを発生させて複数の結晶核を生成させる第１の工程と、前記堆積性ガスを含む雰囲気中でパルス放電を行うことによりプラズマを発生させて前記複数の結晶核の間を埋める第２の工程と、を有し、前記第２の工程は前記第１の工程の後に行うことを特徴とする微結晶半導体膜の作製方法である。
本発明の一態様は、堆積性ガスを含む雰囲気中で連続放電を行うことによりプラズマを発生させて複数の結晶核を生成させる第１の工程と、前記堆積性ガスを含む雰囲気中でパルス放電を行うことによりプラズマを発生させて前記複数の結晶核の間を埋める第２の工程と、を有し、前記第２の工程は前記第１の工程の後に行い、前記第２の工程の後に、前記第１の工程を行い、その後前記第２の工程を更に行うことを特徴とする微結晶半導体膜の作製方法である。
本発明の一態様は、堆積性ガスを含む雰囲気中で連続放電を行うことによりプラズマを発生させて複数の結晶核を生成させる第１の工程と、前記堆積性ガスを含む雰囲気中でパルス放電を行うことによりプラズマを発生させて前記複数の結晶核の間を埋める第２の工程と、を有し、前記第２の工程は前記第１の工程の後に行い、前記第２の工程の後に、前記第１の工程と前記第２の工程をこの順に更に複数回行うことを特徴とする微結晶半導体膜の作製方法である。
なお、最後の工程が第１の工程であってもよい。即ち、第１の工程と第２の工程は少なくとも１回行えばよく、第１の工程と第２の工程の順に交互に行い、最後の工程は第１の工程であっても第２の工程であってもよい。
本発明の一態様は、ゲート電極層を形成し、前記ゲート電極層を覆ってゲート絶縁層を形成し、前記ゲート絶縁層上に前記いずれか一態様の微結晶半導体膜の作製方法により微結晶半導体膜を形成し、該微結晶半導体膜上にソース及びドレインを形成することを特徴とする半導体装置の作製方法である。
なお、本明細書において、「膜」とは、ＣＶＤ法（プラズマＣＶＤ法などを含む。）またはスパッタリング法などにより、被形成面の全面に形成されたものをいう。一方で、「層」とは、「膜」が加工されたもの、または被形成面の全面に形成された状態で加工を要しないものをいう。ただし、「膜」と「層」を特に区別することなく用いることがあるものとする。
なお、本明細書において、「成膜」とは、膜を形成する工程をいう。
なお、本明細書において、「ソース」と表記する場合には、ソース電極とソース領域の双方を含むものとする。「ドレイン」と表記する場合には、ドレイン電極とドレイン領域の双方を含むものとする。なお、ソース領域は、不純物半導体膜により設けられたソース電極と接する部分を指し、ドレイン領域は、不純物半導体膜により設けられたドレイン電極と接する部分を指す。
本発明の一態様を適用することによって、良質な微結晶半導体膜を作製することが可能な複数の結晶核を生成させ、良質な微結晶半導体膜を作製することができる。
本発明の一態様によれば、良質な微結晶半導体膜を厚く形成することができる。
微結晶半導体膜の作製方法を説明する概念図。 連続放電のみで成膜した半導体膜のＳＥＭ像。 第１の工程と第２の工程を行った後更に第１の工程と第２の工程を行って成膜した半導体膜を用いた薄膜トランジスタのＩｄ−Ｖｇカーブ。 連続放電のみ（Ａ）、及びパルス放電のみ（Ｂ）で成膜した半導体膜のＳＴＥＭ像。 微結晶半導体膜の作製に用いるプラズマＣＶＤ装置の放電のタイミングを示す図。 微結晶半導体膜の作製に用いるプラズマＣＶＤ装置の一例を説明する図。 微結晶半導体膜の作製に用いるプラズマＣＶＤ装置の一例を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製に用いる装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 電子機器の一例を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。また、便宜上、絶縁層は上面図には表さない場合がある。なお、各図面において示す各構成の、大きさ、層の厚さ、または領域は、明瞭化のために誇張して表記されている場合がある。従って、必ずしもそのスケールに限定されるものではない。
（実施の形態１）
本実施の形態は、本発明の一態様である半導体膜の作製方法について図１乃至図７を参照して説明する。
図１は、本実施の形態にて説明する、プラズマＣＶＤ法を用いた半導体膜の作製方法の一例を説明する概念図である。
まず、基板１００上に複数の結晶核を生成させ、該複数の結晶核を成長させて第１の半導体膜１０２を成膜する。ここで、第１の半導体膜１０２の成膜に用いるプラズマは、連続放電により生じさせる。第１の半導体膜１０２は、結晶核が概略等方的に成長したものであるため、結晶間に隙間が多く存在し、表面に凹凸を有する（図１（Ａ））。
図２（Ａ）及び（Ｂ）は、連続放電のみを行ったときの半導体膜のＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像の一例であって、図２（Ａ）は１０万倍に拡大したものであり、図２（Ｂ）は２０万倍に拡大したものである。このように連続放電のみにより結晶核を生成させて成長させると、表面に大きな凹凸を有することになる。
次に、第１の半導体膜１０２の凹部を埋めるように第１の半導体膜１０２上に第２の半導体膜１０４を成膜する。ここで、第２の半導体膜１０４の成膜に用いるプラズマは、パルス放電により生じさせる（図１（Ｂ））。
本実施の形態の半導体膜の成膜は、連続放電により第１の半導体膜１０２を成膜し、パルス放電により第２の半導体膜１０４を成膜することを特徴の一とする。
ここで、基板１００上に結晶性半導体膜として第１の半導体膜１０２のみを成膜して作製した薄膜トランジスタの電界効果移動度（μＦＥ＝０．３５）と、基板１００上に結晶性半導体膜として第２の半導体膜１０４のみを成膜して作製した薄膜トランジスタのＩｄ−Ｖｇカーブ（μＦＥ＝０．３２）と、基板１００上に結晶性半導体膜として上記したように第１の半導体膜１０２と第２の半導体膜１０４を積層して作製した薄膜トランジスタのＩｄ−Ｖｇカーブ（μＦＥ＝０．３９）を示す。これらを比較すると、基板１００上に結晶性半導体膜として第１の半導体膜１０２と第２の半導体膜１０４を積層して作製した薄膜トランジスタの電界効果移動度が最も高い。ここで、これらの薄膜トランジスタは、後の実施の形態２にて説明するものを用いた。
本実施の形態の半導体膜の成膜は、第１の工程及び第２の工程を各々一回のみ行ってもよいが、その後同様の工程を更に一回または複数回行うことが好ましい。ここで、本実施の形態の半導体膜の成膜方法の更に好ましい形態は、連続放電により第１の半導体膜１０２を成膜し、パルス放電により第２の半導体膜１０４を成膜し、連続放電により第３の半導体膜１０６を成膜（図１（Ｃ））し、パルス放電により第４の半導体膜１０８を成膜する（図１（Ｄ））ことを特徴とする。
ここで、第１の工程と第２の工程を行った後に、更に第１の工程と第２の工程を行って作製（第４の半導体膜１０８まで形成された図１（Ｄ）の概念図の状態）した薄膜トランジスタのＩｄ−Ｖｇカーブを図３に示す。ここで、この薄膜トランジスタは、後の実施の形態２にて説明するものを用いた。
なお、Ｉｄ−Ｖｇカーブとは、ドレイン電圧を一定とし、ゲート電圧Ｖｇに対するドレイン電流Ｉｄを測定して得られる曲線をいう。ゲート電圧とは、ソースの電位に対するゲートの電位との電位差をいい、ドレイン電流とは、ソースとドレインの間に流れる電流をいい、ドレイン電圧とは、ソースの電位に対するドレインの電位との電位差をいう。
ここで、連続放電のみにより成膜した第１の半導体膜１０２と第３の半導体膜１０６は、結晶性が高い半導体膜である。一方で、パルス放電のみにより成膜した第２の半導体膜１０４と第４の半導体膜１０８には、結晶が含まれてはいるが、第１の半導体膜１０２及び第３の半導体膜１０６と比較すると結晶性が低い半導体膜である。
第１の半導体膜１０２及び第３の半導体膜１０６のように、連続放電のみによって作製した結晶性が高い微結晶半導体膜は、そのまま結晶成長させるとエピタキシャル成長する。しかし、微結晶半導体膜の成膜では、堆積性ガスの希釈率を極めて高く（すなわち、成膜ガス中において、希釈ガスの流量に対する堆積性ガスの流量を極めて小さく）することが一般的であり、堆積性ガスの希釈率が十分でない場合には、膜が非晶質化しやすい。そのため、成膜ガスの希釈率を調整することは、微結晶半導体膜の成膜において重要である。
しかしながら、希釈率の高い成膜ガスにより微結晶半導体膜を成膜すると、結晶を成長させるのに十分な堆積性ガスが供給されず、微結晶半導体膜中の結晶が疎になってしまう（複数の結晶の間に隙間（鬆）を生じる）という問題がある。これは、膜の厚さが増加するにつれ、顕著である。
ここで、基板１００上に下地膜として窒化シリコン膜を成膜し、該窒化シリコン膜上に第１の半導体膜１０２を成膜したもののＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像（明視野像）を図４（Ａ）に示す。なお、第１の半導体膜１０２上にはＳＴＥＭ像観察のため（ＦＩＢ加工のため）に設けられた炭素膜が形成されている。ここで、両矢印で示す部分の厚さは５４．２ｎｍであった。図４（Ａ）より、第１の半導体膜１０２は窒化シリコン膜に近い側の結晶が密であり、窒化シリコン膜から遠ざかるほど結晶が疎であることがわかる。
一方で、パルス放電では、結晶核の生成に要する十分なエネルギーを供給することが難しい。パルス放電のみによる微結晶半導体膜の作製では、パルス放電をオフにする時間が長くなるほど作製される微結晶半導体膜の結晶性が低下する。
ここで、基板１００上に下地膜として窒化シリコン膜を成膜し、該窒化シリコン膜上に第２の半導体膜１０４を成膜したもののＳＴＥＭ像（明視野像）を図４（Ｂ）に示す。なお、第２の半導体膜１０４上にはＳＴＥＭ像観察のため（ＦＩＢ加工のため）に設けられた炭素膜が形成されている。ここで、両矢印で示す部分の厚さは５５．６ｎｍであった。
連続放電による成膜を行った後にパルス放電による成膜を行うと、連続放電により成膜された微結晶半導体膜の結晶性を引きずることのない半導体膜が堆積した結晶性半導体膜を成膜することができる。従って、第２の半導体膜１０４のように微結晶半導体膜の結晶性を引きずらない半導体膜を堆積することで、膜全体としての結晶が疎になることを防止することができる半導体膜を形成することができる。
なお、本実施の形態の半導体膜は、半導体装置に含まれる薄膜トランジスタのチャネル形成領域を含む半導体膜として用いることができる。本実施の形態の半導体膜は、結晶性が高い第１の半導体膜１０２と第３の半導体膜１０６の間に、第１の半導体膜１０２及び第３の半導体膜１０６よりも結晶性が低い第２の半導体膜１０４を有するが、半導体膜を薄膜トランジスタのチャネル形成領域として用いる場合には、電流は該半導体膜の面内方向（すなわち、基板１００の表面と平行な方向）を流れるため、結晶性が比較的低い半導体膜を間に有していてもキャリア移動度及びオン電流の低下は最小限に抑えられる。本実施の形態においては、結晶性が低い半導体膜を間に介することによるキャリア移動度及びオン電流の低下よりも、半導体膜中の結晶の隙間を結晶性が低い半導体膜にて埋めることによるキャリア移動度及びオン電流の向上のほうが、メリットが大きい。そのため、本実施の形態の半導体膜を用いることで電界効果移動度が高く、オン電流が大きい薄膜トランジスタを得ることができる。
図５は、本実施の形態にて説明する半導体膜の作製に際して、放電のタイミングを示す図である。横軸は時間を示し、縦軸は放電のオンオフを示す。図５（Ａ）は連続放電を示す。図５（Ｂ）はパルス放電を示す。図５（Ｃ）は連続放電とパルス放電を併用した放電を示す。
本実施の形態の半導体膜の作製に際しては、図５（Ａ）のオン状態で結晶核を生成させ、その後放電をオフさせるとほぼ同時に、図５（Ｂ）に示すパルス放電で該結晶核の間を埋めるように半導体膜を作製する。
なお、図５（Ａ）に示す連続放電のみで半導体膜を作製すると、複数の結晶核が粗大化し、粗大化した一部の結晶同士が接し、これらの結晶間の隙間を埋めることが難しく、作製される微結晶半導体膜のキャリア移動度を向上させることが難しい。
図５（Ｂ）に示すパルス放電のみで半導体膜を作製すると、成膜速度が遅くなるばかりか十分な大きさを有する結晶核を生じさせることが困難なため、作製される膜中に非晶質成分が多く含まれ、結晶性が低い。従って、作製される半導体膜のキャリア移動度を十分に高いものとすることは困難である。
従って、図５（Ｃ）に示すように、連続放電とパルス放電を併用することで、結晶性が高い微結晶半導体膜を成膜することができる。
なお、反応ガスとしては、Ｈ２ガスとＡｒ（アルゴン。以下、Ａｒと表す。）ガスの一方または双方によってモノシランを１５０倍〜７５０倍に希釈したガスを用いればよく、成膜条件は、チャンバー内の圧力を４０Ｐａ〜２０００Ｐａ、電源周波数を１３．５６ＭＨｚ〜１００ＭＨｚ、電源電力を１５Ｗ〜１０００Ｗ（電力密度を概ね３５ｍＷ／ｃｍ２〜２４３ｍＷ／ｃｍ２）、上部電極表面と被成膜基板の間隔を７ｍｍ〜２５ｍｍ、基板温度を５０℃〜４００℃とすればよい。
好ましくは、成膜条件は、チャンバー内の圧力を３５０Ｐａ〜１３００Ｐａ、電源周波数を１３．５６ＭＨｚ〜２７．１２ＭＨｚ、電源電力を２０Ｗ〜２００Ｗ、上部電極表面と被成膜基板の間隔を７ｍｍ〜１５ｍｍ、基板温度を２００℃〜３００℃とする。このような成膜条件とすることで、スループットを向上させることができる。
連続放電を行う期間Ｔ１は、作製される半導体膜の厚さが１０ｎｍ程度となるように行うとよい。例えば、反応ガスとしては、Ｈ２ガスとＡｒガスの一方または双方によってモノシランを約３００倍に希釈したガスを用いて、チャンバー内圧力を約３５０Ｐａ、電源周波数を１３．５６ＭＨｚ、電源電力を約６０Ｗ（電力密度を約１４６ｍＷ／ｃｍ２）、上部電極表面と被成膜基板の間隔を約２５ｍｍ、基板温度を約２５０℃とする場合、連続放電を行う期間Ｔ１は約２分〜３分程度であることが好ましい。
パルス放電を行う際には、連続放電と同様の条件で行えばよく、放電方法のみを適宜設定すればよい。パルス放電では、電極間に「短い時間」だけ電圧を加える（上部電極に電力を供給する）ことで放電させるが、この時間は、概ね１．０×１０−４秒以上１．０秒以下とすればよく、例えば電源周波数１３．５６ＭＨｚで正弦波交流波形の周波数を１ｋＨｚとした場合、デューティ比２０％以上３０％以下であるときには、２．０×１０−４秒以上１．０秒以下とするとよい。または、デューティ比１０％であるときには、１．０×１０−４秒以上１．０秒以下とすればよい。なお、デューティ比とは、パルス周期を基準とした上部電極に電圧が加えられている時間（上部電極に電力が供給されている時間）の比率をいう。すなわち、パルス放電でオンになる期間（図５における期間ｔ）は、例えば１．０×１０−３秒程度とすればよい。デューティ比が１００％になると連続放電になる。（図５における期間Ｔ１）
ただし、本発明の一態様である微結晶半導体膜の作製方法では、期間Ｔ２の終了により成膜を終了してもよいし、期間Ｔ４まで成膜を行ってもよい。さらには、期間Ｔ４の後に更に連続放電とパルス放電を一回または複数回繰り返してもよい。
なお、形成する半導体膜が薄膜トランジスタのチャネル形成領域となる場合には、薄く（１１ｎｍ以上５０ｎｍ以下、好ましくは１１ｎｍ以上２５ｎｍ以下で）形成することが好ましい。
このとき、第１の半導体膜１０２は１０ｎｍ以上２０ｎｍ以下とし、第２の半導体膜１０４は１ｎｍ以上５ｎｍ以下とするとよい。ただし、半導体膜の厚さが２０ｎｍを越えた場合であっても、パルス放電期間Ｔ２の満了までは成膜を行うものとする。
なお、上記した成膜条件の説明において、第１の半導体膜１０２、第２の半導体膜１０４、第３の半導体膜１０６及び第４の半導体膜１０８の成膜条件を区別して記載していない。これは、第１の半導体膜１０２から第４の半導体膜１０８の成膜までは、プラズマの放電方法（連続放電かパルス放電か）のみを変化させ、他の成膜条件を変化させることなく成膜を行うからである。従って、ガス流量や基板温度などを変化させつつ行う、従来の複数工程による成膜方法と比べると、操作が簡便であり、反復継続性も高いという利点がある。
なお、上記の記載に限定されず、連続放電期間Ｔ３の満了により成膜を終了してもよい。または、パルス放電期間Ｔ２の満了により成膜を終了してもよい。
ここで、上記した微結晶半導体膜の作製に用いることのできるプラズマＣＶＤ装置の一例について図６を参照して説明する。
図６は、プラズマＣＶＤ装置の一構成例を示す。反応室１５０のチャンバー壁はアルミニウムまたはステンレスなどの剛性のある素材で形成され、内部を真空排気できるように構成されている。本実施の形態で示す反応室１５０は、アルミチャンバーを採用している。また、ステンレスなどの剛性のある素材で形成されたチャンバーの場合には、メンテナンスのために分解が可能なチャンバー構成とし、定期的に再度のアルミニウム溶射を施すことが可能な構成とするとよい。反応室１５０には第１の電極１５１（上部電極とも呼ぶ。）と、第１の電極１５１に対向する第２の電極１５２（下部電極とも呼ぶ。）が備えられている。
第１の電極１５１には高周波電力供給手段１５３が連結されている。第２の電極１５２は接地され、基板を載置できるように構成されている。第１の電極１５１は絶縁材１６６により反応室１５０と絶縁分離されることで、高周波電力が漏洩しないように構成されている。絶縁材１６６として、例えばセラミック材料を用いる場合には、上部電極のシールにナイフエッジ型メタルシールフランジを用いることが困難であるため、Ｏリングシールを用いるとよい。
なお、図６では、第１の電極１５１と第２の電極１５２を有する容量結合型（平行平板型）の構成を示しているが、これに限定されない。高周波電力を供給して反応室１５０の内部にグロー放電プラズマを発生させることができるものであれば、誘導結合型など他の構成を適用してもよい。
第１の電極１５１は、凸部１８１及び凹部１８３が規則的に、好ましくは等間隔で配置された凹凸電極である。即ち、凸部１８１を構成する凸状の構造体が規則的に、好ましくは等間隔で配置されている。また、第１の電極１５１の凸部１８１には、ガス供給手段１５８に接続された中空部１８２が設けられており、第１の電極１５１の凹部１８３には、ガス供給手段１５８に接続された中空部１８４が設けられている。即ち、ガス供給口が設けられる共通平面が凹部１８３である。このような構造とすることにより、凸部１８１と凹部１８３から反応室１５０に供給されるガス種を異ならせることができる。なお、ここでは、第２の電極１５２の表面との距離が近いガス供給口を有する領域を凸部１８１とし、第２の電極１５２の表面との距離が遠いガス供給口を有する領域を凹部１８３として示す。
ここで、中空部１８２と中空部１８４から流すガスの種類は適宜決定すればよい。例えば、中空部１８２から堆積性ガスを流し、中空部１８４からＨ２ガスを流してもよい。または、中空部１８２からＨ２ガスを流し、中空部１８４から堆積性ガスを流してもよい。または、中空部１８２から堆積性ガスとＨ２ガスの混合ガスを流し、中空部１８４から堆積性ガスを流してもよい。または、中空部１８２から堆積性ガスを流し、中空部１８４から堆積性ガスとＨ２ガスの混合ガスを流してもよい。または、中空部１８２から堆積性ガスとＨ２ガスの混合ガスを流し、中空部１８４からＨ２ガスを流してもよい。最も好ましくは、中空部１８２からＨ２ガスを流し、中空部１８４から堆積性ガスとＨ２ガスの混合ガスを流すことである。中空部１８２からＨ２ガスを流し、中空部１８４から堆積性ガスとＨ２ガスの混合ガスを流すことで、形成される微結晶半導体膜の結晶性を向上させることができる。
なお、成膜途中でガスの流量比を変えてもよい。例えば、成膜初期には堆積性ガスの流量比を高くし、成膜後期には希釈率を高くすることで、結晶性を向上させることができる。
ここで、中空部１８２は、ガスライン１８５を介してガス供給手段１５８のシリコンまたはゲルマニウムを含む堆積性ガスもしくは希釈ガスが充填されたシリンダ１６０ａ及びＨ２ガスが充填されたシリンダ１６０ｂに接続されている。中空部１８４は、ガスライン１８６を介してガス供給手段１５８のＨ２ガスが充填されたシリンダ１６０ｂ及びシリコンまたはゲルマニウムを含む堆積性ガスもしくは希釈ガスが充填されたシリンダ１６０ｃに接続されている。
ガス供給手段１５８は、ガスが充填された複数のシリンダ１６０（シリンダ１６０ａ、１６０ｂ、１６０ｃ）、複数の圧力調整弁１６１、複数のストップバルブ１６２、複数のマスフローコントローラ１６３などで構成されている。なお、シリンダ１６０ｃは、必ずしも設けられていなくてもよい。
シリンダ１６０ａ及び／又はシリンダ１６０ｃに充填されたシリコンまたはゲルマニウムを含む堆積性ガスとして、例えば、モノシラン（ＳｉＨ４）ガス、ジシラン（Ｓｉ２Ｈ６）ガス、ゲルマン（ＧｅＨ４）ガス、ジゲルマン（Ｇｅ２Ｈ６）ガスなどがあるが、他の堆積性ガスを用いることもできる。
シリンダ１６０ａ及び／又はシリンダ１６０ｃに充填された希釈ガスとしては、Ａｒ、Ｘｅ（キセノン）、Ｋｒ（クリプトン）などが挙げられる。
ヒータコントローラ１６５により温度が制御される基板加熱ヒータ１６４は、第２の電極１５２内に設けられている。基板加熱ヒータ１６４が第２の電極１５２内に設けられている場合、熱伝導加熱方式が採用される。基板加熱ヒータ１６４は、例えばシーズヒータで構成される。
高周波電力供給手段１５３には、高周波電源１５４、整合器１５６、高周波カットフィルタ１７９が含まれている。高周波電源１５４から供給される高周波電力は、第１の電極１５１に供給される。
高周波電源１５４は、６０ＭＨｚ以下の高周波で発振して電力を供給する。また、第２の電極１５２上に載置される基板が第７世代以上の大面積基板の場合には、高周波電源１５４として、波長が概ね１０ｍ以上の高周波で発振することが好ましい。例えば、１３．５６ＭＨｚ以下、例えば３ＭＨｚ以上１３．５６ＭＨｚ以下の周波数で発振することが好ましい。高周波電源１５４が、前記範囲の周波数で発振することで、第７世代以上の大面積基板を第２の電極１５２上に載置してグロー放電を行っても表面定在波の影響を受けることなく均一なプラズマを発生させることができるため、基板が大面積であっても基板全体に均質で良質な膜を形成することができる。
また、高周波電源１５４として周波数１３．５６ＭＨｚで発振する電源を用いる場合、高周波カットフィルタ１７９として１０ｐＦ〜１００ｐＦの可変コンデンサを用いるとよい。
また、高周波カットフィルタ１７９として、更にコイルを用いて、コイルと可変コンデンサとを用いる並列共振回路を構成してもよい。
反応室１５０に接続されている排気手段１５９は、真空排気する機能と、反応ガスを流す際に反応室１５０内を所定の圧力に保持するように調整する機能が含まれている。排気手段１５９の構成としては、バタフライバルブ１６７、バタフライバルブ１６８、ストップバルブ１６９〜１７４、ターボ分子ポンプ１７５、ターボ分子ポンプ１７６、ドライポンプ１７７などが含まれる。なお、ターボ分子ポンプ１７６はストップバルブ１７４を介してドライポンプ１７７と連結されている。
反応室１５０内を真空排気する場合には、まず、粗引き用のストップバルブ１６９と粗引き用のストップバルブ１７１を開き、反応室１５０内をドライポンプ１７７で排気する。その後、ストップバルブ１６９を閉じて、バタフライバルブ１６７、ストップバルブ１７０を開き、真空排気を行う。さらに、反応室１５０内を１０−５Ｐａよりも低い圧力の超高真空まで排気する場合には、反応室１５０内をドライポンプによって排気した後、バタフライバルブ１６７、ストップバルブ１７０及びストップバルブ１７１を閉じ、バタフライバルブ１６８、ストップバルブ１７２〜１７４、ターボ分子ポンプ１７５及び１７６を開き、直列接続されたターボ分子ポンプ１７５、ターボ分子ポンプ１７６及びドライポンプ１７７による排気を行って真空排気する。また、真空排気を行った後に、反応室１５０内を加熱処理して内壁からの脱ガス処理を行うことが好ましい。
第１の電極１５１と第２の電極１５２の間隔（ギャップ間隔とも呼ぶ）は適宜変更できるように構成されている。このギャップ間隔の調節は、反応室１５０内で第２の電極１５２の高さの調整により行うことができる。ベローズ１５７を用いることで、反応室１５０内を真空に保持しつつ、ギャップ間隔の調節を行うことができる。
また、第１の電極１５１は、複数の拡散板を有してもよい（図７を参照）。図７では、ガスライン１８５から供給されたガスは、拡散板１９１で拡散した後、拡散板１９１の貫通孔１９３を通過して、凸部１８１に設けられる中空部１８２の導入口から、反応室１５０に供給される。また、ガスライン１８６から供給されたガスは、拡散板１９２で拡散した後、拡散板１９２の貫通孔１９４を通過して、凹部１８３に設けられた中空部１８４の導入口から、反応室１５０に供給される。図７に示すように、第１の電極１５１は拡散板１９１及び拡散板１９２を有することにより、ガスライン１８５及びガスライン１８６から導入されたガスが第１の電極１５１内で十分に拡散し、均質なガスを反応室１５０に供給することができるため、基板上に均質で良質な膜を形成することができる。
なお、本発明の一態様である微結晶半導体膜の作製方法に用いるプラズマＣＶＤ装置は、図６及び図７に示す構成に限定されるものではない。例えば、ガス供給口は、凸部と凹部のいずれか一方にのみ設けられていてもよい。または、第１の電極１５１は凸部と凹部を有していなくてもよい。すなわち、平行平板型の電極であってもよい。
以上説明したように、微結晶半導体膜を作製することができる。
（実施の形態２）
本実施の形態では、本発明の一態様である半導体装置の作製方法について説明する。本実施の形態にて作製する半導体装置には、実施の形態１にて説明した微結晶半導体膜の作製方法を適用する。なお、本実施の形態にて説明する半導体装置としては、薄膜トランジスタを例示する。
本実施の形態の薄膜トランジスタは、結晶性半導体を有する。一般に、結晶性半導体を有するｎ型薄膜トランジスタは、結晶性半導体を有するｐ型薄膜トランジスタよりもキャリア移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができる。そのため、ここでは、ｎ型の薄膜トランジスタの作製方法について説明する。ただし、これに限定されるものではない。
まず、基板２００上にゲート電極層２０２を形成する（図８（Ａ）を参照）。基板２００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなどのフュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度以上の耐熱性を有するプラスチック基板などを用いることができる。または、金属基板（ステンレス合金基板など）の表面に絶縁層を設けた基板を用いてもよい。すなわち、基板２００としては、絶縁性表面を有していればよく、特定のものに限定されない。
ゲート電極層２０２は、導電性材料により形成すればよい。導電性材料としては、例えば、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ若しくはＳｃなどの金属材料またはこれらを主成分とする合金材料を用いることができる。または、一導電型を付与する不純物元素を添加した結晶性シリコンを用いてもよい。ゲート電極層２０２は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ａｌ層若しくはＣｕ層上にＴｉ層若しくはＭｏ層が積層された二層の積層構造、またはＡｌ層若しくはＣｕ層をＴｉ層若しくはＭｏ層により挟持した三層の積層構造とすることが好ましい。または、Ｔｉに代えて窒化チタンを用いてもよい。
なお、本明細書において、Ｍｏはモリブデン、Ｔｉはチタン、Ｃｒはクロム、Ｔａはタンタル、Ｗはタングステン、Ａｌはアルミニウム、Ｃｕは銅、Ｎｄはネオジム、Ｓｃはスカンジウム、Ａｇは銀、Ａｕは金を表す。
ゲート電極層２０２は、スパッタリング法または真空蒸着法により基板２００上に導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法などによりレジストマスクを形成し、該レジストマスクを用いて導電膜をエッチングして形成することができる。または、Ａｇ、Ａｕ若しくはＣｕなどの導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極層２０２と基板２００との密着性を向上させ、ゲート電極層２０２を構成する材料が下地へと拡散することを防ぐバリアメタルとして、前記金属材料の窒化物層を基板２００とゲート電極層２０２の間に設けてもよい。ここでは、基板２００上に導電膜を形成し、フォトマスクを用いて形成したレジストマスクにより該導電膜をエッチングして形成する。
なお、ゲート電極層２０２は、テーパー形状に加工することが好ましい。ゲート電極層２０２上には、後の工程で少なくとも半導体層及びソース配線（信号線）を形成するためである。また、この工程でゲート配線（走査線）も同時に形成することができる。なお、走査線とは、画素を選択する配線をいう。
次に、ゲート電極層２０２を覆ってゲート絶縁層２０４を形成する（図８（Ｂ）を参照）。ゲート絶縁層２０４は、ＣＶＤ法またはスパッタリング法などを用いて、例えば、窒化シリコンにより形成することができる。または、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンを用いることもできるが、少なくともゲート絶縁層２０４の表面は窒化シリコンにより形成する。ゲート絶縁層２０４は、５０ｎｍ以上、好ましくは５０ｎｍ以上４００ｎｍ以下、より好ましくは１５０ｎｍ以上３００ｎｍ以下の厚さとなるように形成する。ただし、これに限定されず、作製するトランジスタの特性に応じて、ゲート絶縁層２０４の厚さは適宜調整してもよい。なお、周波数が高い（例えば１ＧＨｚ以上の）プラズマＣＶＤ装置を用いてゲート絶縁層２０４を形成すると、緻密な窒化シリコン層を形成することができ、好ましい。
なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
なお、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が前記範囲内に含まれるものとする。
次に、ゲート絶縁層２０４上に第１の半導体膜２０６Ａ、第２の半導体膜２０８Ａ、及び不純物半導体膜２１０Ａを形成する（図８（Ｃ）を参照）。ここで、ゲート絶縁層２０４、第１の半導体膜２０６Ａ、第２の半導体膜２０８Ａ及び不純物半導体膜２１０Ａは、大気に曝すことなく、同一の反応室内で連続して成膜するとよい。ただし、これに限定されず、例えば第１の半導体膜２０６Ａの形成前に、ゲート絶縁層２０４を大気雰囲気に曝してもよい。さらには、ゲート絶縁層２０４を大気雰囲気に曝した後にプラズマ処理を行ってもよい。マルチチャンバ方式のプラズマＣＶＤ装置の構成の概略図の一例を図１１に示す。上記したように連続して成膜する場合であっても、大気に曝す場合であっても、図１１に示すマルチチャンバ方式のプラズマＣＶＤ装置を用いることが可能である。
図１１は、複数の反応室を備えたマルチ・チャンバ・プラズマＣＶＤ装置の一例の概略図を示す。この装置は、共通室２７０、ロード／アンロード室２７１、第１の反応室２５０ａ、第２の反応室２５０ｂ、第３の反応室２５０ｃ及び第４の反応室２５０ｄを備えている。ロード／アンロード室２７１は、カセットに装填される基板が共通室２７０の搬送機構２７４によって各反応室に搬出入される枚葉式の構成である。共通室２７０と各室の間にはゲートバルブ２７３が備えられ、各反応室で行われる処理が、相互に干渉しないように構成されている。
なお、第２の反応室２５０ｂは、図６に示す反応室１５０と同様のものであることが好ましい。すなわち、上部電極に凹部または凸部が設けられていることが好ましい。
なお、図６に示すように上部電極に凹部または凸部が設けられているプラズマＣＶＤ装置は、ゲート絶縁層の形成にも用いることができる。図６に示す上部電極に凹部または凸部が設けられているプラズマＣＶＤ装置をゲート絶縁層の形成に用いると、均質で良質なゲート絶縁層２０４を形成することができ、信頼性の高い薄膜トランジスタを作製することができる。
図１１に示す複数の反応室を備えたマルチ・チャンバ・プラズマＣＶＤ装置は、形成する薄膜の種類によって区分されている。勿論、反応室の数はこれに限定されるものではなく、適宜、増減させることができる。なお、一の反応室で一の膜を成膜する構成としてもよいし、一の反応室で複数の膜を成膜する構成としてもよい。
図１１に示すマルチ・チャンバ・プラズマＣＶＤ装置の各反応室には、排気手段２５９が接続されている。排気手段２５９は図１１に示す真空ポンプの組み合わせに限定されるものではなく、概略１０−５Ｐａから１０−１Ｐａの真空度にまで排気できるものであれば他の真空ポンプを適用してもよい。
なお、ロード／アンロード室２７１に超高真空まで真空排気が可能なクライオポンプ２７５を連結してもよい。クライオポンプ２７５を用いることで、ロード／アンロード室２７１の圧力を１０−５Ｐａよりも低い圧力の超高真空とすることができ、反応室中の基板に堆積される膜に含まれる大気成分などを少なくすることができる。また、クライオポンプ２７５は、ターボ分子ポンプ及びドライポンプと比較して排気速度が速いため、開閉頻度の高いロード／アンロード室２７１にクライオポンプ２７５を設けることで、スループットを向上させることができる。
ガス供給手段２５８は、ガスが充填されたシリンダ２６０、圧力調整弁２６１、ストップバルブ２６２、マスフローコントローラ２６３などで構成されている。ここでは図示しないが、ガスが充填されたシリンダは、シリコンまたはゲルマニウムを含む堆積性ガスが充填されたシリンダ、Ｈ２ガスが充填されたシリンダ、希釈ガスが充填されたシリンダ、反応性ガス（酸化性ガス、窒化性ガス、ハロゲンガスなど）が充填されたシリンダまたは一導電型を付与する不純物元素を含むガスが充填されたシリンダなどを有する。
図１１に示すマルチ・チャンバ・プラズマＣＶＤ装置の各反応室には、プラズマを生成させるための高周波電力供給手段が連結されている。高周波電力供給手段には、少なくとも高周波電源２５４と整合器２５６が含まれる。
図１１に示すマルチ・チャンバ・プラズマＣＶＤ装置の各反応室は、成膜する薄膜の種類によって使い分けることが可能である。それぞれの薄膜は最適な成膜温度があるので、反応室を個別に分けておくことで成膜温度を形成する膜ごとに管理することが容易となる。さらに、同じ種類の膜を繰り返し成膜することができるので、前に形成された膜に起因する残留物の影響を排除することができる。
薄膜トランジスタのチャネル形成領域として機能する第１の半導体膜２０６Ａには、ｐ型を付与する不純物元素（例えば、ボロン）を形成と同時に、または形成した後に添加して閾値電圧Ｖｔｈを調整してもよい。ｐ型を付与する不純物元素としては、例えば、ボロンがあり、Ｂ２Ｈ６またはＢＦ３などの不純物元素を含むガスを１ｐｐｍ〜１０００ｐｐｍ、好ましくは１ｐｐｍ〜２００ｐｐｍの割合で水素化シリコンに混入させることができる。そして、第１の半導体膜２０６Ａにおけるボロンの濃度は、例えば１×１０１４ａｔｏｍｓ／ｃｍ３〜６×１０１６ａｔｏｍｓ／ｃｍ３とするとよい。
ここで、第２の半導体膜２０８Ａは高抵抗領域として機能するため、薄膜トランジスタのオフ電流を低減させ、スイッチング特性を向上させることができる。スイッチング特性の高い薄膜トランジスタを、例えば液晶表示装置のスイッチング素子として用いると、液晶表示装置のコントラストを向上させることができる。なお、第２の半導体膜２０８ＡはＮＨ基またはＮＨ２基を含むことが好ましい。第２の半導体膜２０８ＡにＮＨ基またはＮＨ２基を含ませることで、ダングリングボンドを架橋することができ、オフ電流を抑制しつつオン電流を向上させることができる。なお、第２の半導体膜２０８ＡにＮＨ基またはＮＨ２基を含ませるためには、形成に用いるガス中にＮＨ３（アンモニア）ガスを含ませればよい。
第２の半導体膜２０８Ａは、好ましくは、非晶質構造を含み、微小結晶粒を有する。第２の半導体膜２０８Ａは、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない。すなわち、従来の非晶質半導体と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体層であるといえる。このような半導体層は、結晶性半導体層の形成と同様の条件を用いて、且つ形成ガスに窒素を含ませることで形成することができる。
ただし、第２の半導体膜２０８Ａはこれに限定されず、非晶質半導体により形成してもよい。第２の半導体膜２０８Ａは、少なくとも第１の半導体膜２０６Ａよりもキャリア移動度の低い材料により設ければよい。また、第２の半導体膜２０８Ａを非晶質半導体により形成する場合であっても、ＮＨ基またはＮＨ２基が含まれていてもよい。
なお、第１の半導体膜２０６Ａは、実施の形態１にて説明したように、１１ｎｍ以上５０ｎｍ以下、好ましくは１１ｎｍ以上２５ｎｍ以下の厚さで形成するとよい。なお、第２の半導体膜２０８Ａは、１０ｎｍ以上５００ｎｍ以下の厚さで形成するとよい。これらの厚さは、例えば、堆積性ガスの流量と形成時間により調整することができる。
なお、第２の半導体膜２０８Ａには、リンやボロンなどの一導電型を付与する不純物元素が含まれていないことが好ましい。または、第２の半導体膜２０８Ａにリンやボロンなどが含まれる場合であっても、リンやボロンなどの濃度がＳＩＭＳ（二次イオン質量分析）法における検出下限以下となるように調整するとよい。例えば、第１の半導体膜２０６Ａにボロンを含み、且つ第２の半導体膜２０８Ａにリンを含む場合には、第１の半導体膜２０６Ａと、第２の半導体膜２０８Ａとの間にＰＮ接合が形成されてしまう。また、第２の半導体膜２０８Ａにボロンを含み、且つソース領域及びドレイン領域２１０にリンを含む場合には、第２の半導体膜２０８Ａと、ソース領域及びドレイン領域２１０との間にＰＮ接合が形成されてしまう。または、第２の半導体膜２０８Ａに、ボロンとリンの双方が混入することで再結合中心を生じ、リーク電流を生じさせる一因となるためである。また、ソース領域及びドレイン領域２１０となる不純物半導体膜２１０Ａと、第１の半導体膜２０６Ａとの間に、リン及びボロンなどの不純物元素を含まない第２の半導体膜２０８Ａを有することで、チャネル形成領域となる第１の半導体膜２０６Ａへの不純物元素の侵入を防止することができる。
不純物半導体膜２１０Ａは、後に加工されてソース領域及びドレイン領域２１０を形成する。ソース領域及びドレイン領域２１０は、第２の半導体層２０８とソース電極及びドレイン電極層２１２をオーミック接触させることを目的として設ける層である。このような不純物半導体膜２１０Ａは、形成ガスに一導電型を付与する不純物元素を含ませることで形成することができる。導電型がｎ型の薄膜トランジスタを形成する場合には、例えば、不純物元素としてリンを添加すればよく、水素化シリコンにＰＨ３（ホスフィン）などのｎ型の導電型を付与する不純物元素を含むガスを加えて形成することができる。導電型がｐ型の薄膜トランジスタを形成する場合には、例えば、不純物元素としてボロンを添加すればよく、水素化シリコンにＢ２Ｈ６（ジボラン）などのｐ型の導電型を付与する不純物元素を含むガスを加えて形成することができる。
なお、ソース領域及びドレイン領域２１０となる不純物半導体膜２１０Ａは結晶性であってもよいし、非晶質であってもよいが、結晶性半導体により設けられていることが好ましい。ソース領域及びドレイン領域２１０を結晶性半導体により形成すると、オン電流が大きくなるからである。なお、ソース領域及びドレイン領域２１０は、２ｎｍ以上６０ｎｍ以下の厚さで形成するとよい。
このように、ゲート絶縁層２０４からソース領域及びドレイン領域２１０となる不純物半導体膜２１０Ａまでを形成することができる。
次に、不純物半導体膜２１０Ａ上にレジストマスク２２０を形成する（図９（Ａ）を参照）。レジストマスク２２０は、フォトリソグラフィ法により形成することができる。または、インクジェット法などにより形成してもよい。
次に、レジストマスク２２０を用いて第１の半導体膜２０６Ａ、第２の半導体膜２０８Ａ及び不純物半導体膜２１０Ａをエッチングすることで素子毎に分離して、第１の半導体層２０６、第２の半導体層２０８Ｂ及び不純物半導体層２１０Ｂを有する積層体２２２が形成される（図９（Ｂ）を参照）。その後、レジストマスク２２０を除去する。
なお、このエッチング処理では、第１の半導体層２０６、第２の半導体層２０８Ｂ及び不純物半導体層２１０Ｂを有する積層体２２２の側面は、テーパー形状となるようにエッチングを行うことが好ましい。ここで、テーパー角は３０°以上９０°以下、好ましくは４０°以上８０°以下とする。側面をテーパー形状とすることで、後の工程でこれらの上に形成される層（例えば、配線層）の被覆性を向上させることもできる。従って、段差に起因する配線切れなどを防止することができる。
次に、不純物半導体層２１０Ｂ及びゲート絶縁層２０４上に導電膜２１２Ａを形成する（図９（Ｃ）を参照）。導電膜２１２Ａは、後に加工されてソース電極及びドレイン電極層２１２を形成するものであり、導電性材料であれば特に限定されない。導電性材料として、例えば、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ若しくはＳｃなどの金属材料またはこれらを主成分とする合金材料を用いることができる。または、一導電型を付与する不純物元素を添加した結晶性シリコンを用いてもよい。また、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ａｌ層またはＣｕ層上にＴｉ層またはＭｏ層が積層された二層の積層構造、またはＡｌ層またはＣｕ層をＴｉ層またはＭｏ層により挟持した三層の積層構造とすることが好ましい。または、Ｔｉ層に代えて窒化チタン層を用いてもよい。
導電膜２１２Ａは、スパッタリング法または真空蒸着法などを用いて形成する。または、導電膜２１２Ａは、Ａｇ、ＡｕまたはＣｕなどの導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法などを用いて吐出し、焼成することで形成してもよい。
次に、導電膜２１２Ａ上にレジストマスク２２４を形成する（図９（Ｃ）を参照）。レジストマスク２２４は、レジストマスク２２０と同様にフォトリソグラフィ法またはインクジェット法により形成する。
次に、レジストマスク２２４を用いて導電膜２１２Ａをエッチングし、ソース電極及びドレイン電極層２１２を形成する（図１０（Ａ）を参照）。ここではエッチングにドライエッチングを用いたが、ウエットエッチングを用いてもよい。このソース電極及びドレイン電極層２１２は薄膜トランジスタのソース電極及びドレイン電極のみならず、信号線も構成する。
次に、レジストマスク２２４が形成された状態で、不純物半導体層２１０Ｂ及び第２の半導体層２０８Ｂをエッチングしてソース領域及びドレイン領域２１０とバックチャネル部に凹部を有する第２の半導体層２０８を形成する（図１０（Ａ）を参照）。
ここで、エッチングはＯ２を含んだガスによるドライエッチングを行うとよい。Ｏ２を含んだガスにより、レジストマスクを後退させつつ不純物半導体層２１０Ｂと第２の半導体層２０８Ｂをエッチングすることができ、ソース領域及びドレイン領域２１０と第２の半導体層２０８をテーパー形状にすることができる。エッチングガスとしては、例えば、４フッ化メタン（ＣＦ４）ガスに酸素（Ｏ２）ガスを含ませたエッチングガスまたは塩素（Ｃｌ２）ガスにＯ２ガスを含ませたエッチングガスを用いるとよい。ソース領域及びドレイン領域２１０の側面と、第２の半導体層２０８をテーパー形状にすることで電界の集中を防ぎ、オフ電流を低減させることができる。一例として、ＣＦ４とＯ２の流量比を４５：５５（ｓｃｃｍ）とし、チャンバー内の圧力を２．５Ｐａ、チャンバー側壁の温度を７０℃にして、コイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板側に２００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負のバイアスパワーを加え、自己バイアス電圧を生成することでエッチングを行うことができる。
第２の半導体層２０８は、一部がエッチングされて凹部（バックチャネル部）が設けられているが、バックチャネル部と重畳する第２の半導体層２０８の少なくとも一部を残存させることが好ましい。ソース領域及びドレイン領域２１０と重畳する部分の第２の半導体層２０８は、ソース領域及びドレイン領域２１０の形成プロセスにおいてエッチングされないが、この部分の厚さは概ね８０ｎｍ以上５００ｎｍ以下であり、好ましくは１５０ｎｍ以上４００ｎｍ以下であり、更に好ましくは２００ｎｍ以上３００ｎｍ以下である。上記したように、第２の半導体層２０８を十分に厚くすることで、第１の半導体層への大気成分などの侵入を防止することができる。このように、第２の半導体層２０８は、第１の半導体層２０６の保護層としても機能する。
次に、レジストマスク２２４を除去する（図１０（Ａ）を参照）。
なお、バックチャネル部にはエッチング工程により生じた副生成物、レジストマスクの残渣、及びレジストマスクの除去に用いる装置内の汚染源となりうる物質、剥離液の成分物質などが付着し、または堆積などするが、これらがオフ電流増大の一因となっている。そのため、これらの除去を目的として、低ダメージ条件でのエッチング、好ましくは無バイアスのドライエッチングを行うことが好ましい。または、バックチャネル部に対してプラズマ処理を行ってもよいし、洗浄を行ってもよい。または、これらの工程を組み合わせて用いてもよい。
以上の工程により、薄膜トランジスタを作製することができる。
なお、上記説明した薄膜トランジスタは表示装置の画素トランジスタとして用いることができる。以下に、その後の工程について説明する。
まず、上記のように作製した薄膜トランジスタを覆って絶縁層２１４を形成する（図１０（Ｂ）を参照）。絶縁層２１４は、ゲート絶縁層２０４と同様に形成することができるが、窒化シリコンにより形成することが特に好ましい。特に、大気中に浮遊する有機物や金属、水蒸気などの汚染源となりうる物質の侵入を防ぐことができるよう、緻密な窒化シリコン層とすることが好ましい。高周波（具体的には１３．５６ＭＨｚ以上）のプラズマＣＶＤ法により窒化シリコン層を形成することで緻密な窒化シリコン層を形成することができる。
なお、絶縁層２１４はソース電極及びドレイン電極層２１２に達する開口部２１６を有し、ソース電極及びドレイン電極層２１２の一方が、絶縁層２１４に設けられた開口部２１６を介して画素電極層２１８に接続されている（図１０（Ｃ）を参照）。
画素電極層２１８は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極層２１８は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはアニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体などがあげられる。
画素電極層２１８は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができる。
画素電極層２１８は、ソース電極及びドレイン電極層２１２などと同様に、全面に形成した後にレジストマスクなどを用いたエッチングを行って形成すればよい。
なお、図示していないが、絶縁層２１４と画素電極層２１８との間に、スピンコーティング法などにより形成した有機樹脂により形成される絶縁層を有していてもよい。
なお、上記した説明では、ゲート電極と走査線が同一の工程で形成され、ソース電極及びドレイン電極と信号線が同一の工程で形成される場合について説明したが、これに限定されない。電極と、該電極に接続される配線を異なる工程により形成してもよい。
なお、本実施の形態の薄膜トランジスタの作製方法は上記の説明に限定されない。例えば、多階調マスクにより厚さの異なる複数の領域を有するレジストマスク（凹凸を有するレジストマスク）を形成し、これを用いてもよい。この場合について、以下に簡単に説明する。
なお、多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、例えば、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行うものをいう。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（例えば、二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。多階調マスクとしては、半露光領域が回折格子部により構成されるグレートーンマスク、または半露光領域が半透過膜により構成されるハーフトーンマスクを用いることができる。
まず、基板３００上に設けられたゲート電極層３０２を覆ってゲート絶縁層３０４を形成し、ゲート絶縁層３０４上に第１の半導体膜３０６Ａ、第２の半導体膜３０８Ａ及び不純物半導体膜３１０Ａを形成する。そして、不純物半導体膜３１０Ａ上に導電膜３１２Ａを形成し、導電膜３１２Ａ上に厚さの異なる複数の領域を有するレジストマスク３２０を形成する（図１２（Ａ）を参照）。
レジストマスク３２０において、ソース電極及びドレイン電極層３１２が形成される領域には凸部（厚い部分）が形成され、ソース電極及びドレイン電極層３１２を有さず半導体層が露出して形成される領域には凹部（薄い部分）が形成される。
次に、レジストマスク３２０を用いてパターニングを行い、第１の半導体層３０６、第２の半導体層３０８Ｂ、不純物半導体層３１０Ｂ及び導電層３１２Ｂを形成する（図１２（Ｂ）を参照）。
次に、レジストマスク３２０を後退（縮小）させることで、レジストマスク３２４を形成する（図１２（Ｂ）を参照）。レジストマスク３２０を後退（縮小）させるには、酸素プラズマによるアッシングなどを行えばよい。エッチング条件などは、実施の形態１と同様である。
次に、レジストマスク３２４を用いて導電層３１２Ｂをエッチングしてソース電極及びドレイン電極層３１２を形成する（図１２（Ｃ）を参照）。ここではエッチングにはドライエッチングを用いたが、ウエットエッチングを用いてもよい。
その後、不純物半導体層３１０Ｂ及び第２の半導体層３０８Ｂの一部をエッチングすることで、ソース領域及びドレイン領域３１０及びバックチャネル部に凹部を有する第２の半導体層３０８を形成する（図１３（Ａ）を参照）。
その後、レジストマスク３２４を除去し、開口部を有する絶縁層３１４と画素電極層３１８を形成することで画素トランジスタとすることができる（図１３（Ｂ）を参照）。
以上説明したように、多階調マスクを用いることで、使用するフォトマスクの枚数を減らすことができる。
以上、本実施の形態にて説明したように、本発明の一態様である表示装置のアレイ基板を作製することができる。
従って、本実施の形態にて作製した表示装置のアレイ基板を用いて表示パネルまたは発光パネルを作製し、表示装置に組み込むことができる。
（実施の形態３）
実施の形態１及び実施の形態２にて説明した薄膜トランジスタ及び表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用のモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
実施の形態２にて説明した表示装置は、例えば電子ペーパーに適用することができる。電子ペーパーは、情報を表示するあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適用することができる。
図１４（Ａ）は、電子書籍の一例を示している。図１４（Ａ）に示す電子書籍は、筐体４００及び筐体４０１で構成されている。筐体４００及び筐体４０１は、蝶番４０４により連結され、開閉させることができ、紙の書籍と同様に扱うことができる。
筐体４００には表示部４０２が組み込まれ、筐体４０１には表示部４０３が組み込まれている。表示部４０２及び表示部４０３は、一の画面を分割して表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば、右側の表示部（図１４（Ａ）では表示部４０２）に文章を表示し、左側の表示部（図１４（Ａ）では表示部４０３）に画像を表示することができる。表示部４０２及び表示部４０３は、実施の形態２で説明した表示装置を適用することができる。
図１４（Ａ）では、筐体４００に、電源入力端子４０５、操作キー４０６及びスピーカ４０７などが備えられている。操作キー４０６は、例えば頁を送る機能を備えていてもよい。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備えていてもよいし、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）または記録媒体挿入部などを備えていてもよい。なお、図１４（Ａ）に示す電子書籍は、さらには、無線で情報を送受信できる構成を備えていてもよい。
図１４（Ｂ）は、デジタルフォトフレームの一例を示している。図１４（Ｂ）に示すデジタルフォトフレームは、筐体４１１に表示部４１２が組み込まれた構成である。表示部４１２は、実施の形態２で説明した表示装置を適用することができる。
なお、図１４（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とするとよい。これらの構成は、表示部と同一面に備えられていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部４１２に表示させることができる。なお、図１４（Ｂ）に示すデジタルフォトフレームは、無線で情報を送受信出来る構成としてもよい。
図１４（Ｃ）は、テレビジョン装置の一例を示している。図１４（Ｃ）に示すテレビジョン装置は、筐体４２１に表示部４２２が組み込まれ、スタンド４２３により筐体４２１が支持されている。表示部４２２は、実施の形態２で説明した表示装置を適用することができる。
図１４（Ｃ）に示すテレビジョン装置の操作は、筐体４２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の調整を行うことができ、表示部４２２に表示される映像を選択することができる。また、リモコン操作機自体に、当該リモコン操作機から出力する情報を表示する表示部が設けられていてもよい。
なお、図１４（Ｃ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、更にモデムを介して有線または無線による通信ネットワークに接続することで、片方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１４（Ｄ）は、携帯電話機の一例を示している。図１４（Ｄ）に示す携帯電話機は、筐体４３１に組み込まれた表示部４３２の他、操作ボタン４３３、操作ボタン４３７、外部接続ポート４３４、スピーカ４３５、及びマイク４３６などを備えている。表示部４３２は、実施の形態２で説明した表示装置を適用することができる。
図１４（Ｄ）に示す携帯電話機は、表示部４３２がタッチパネルであってもよい。この場合、電話の発信、或いはメールの作成などは、表示部４３２をタッチパネルとして使用することで行うことができる。
表示部４３２の画面は、主として３つのモードがある。第１のモードは、画像の表示を主とする表示モードであり、第２のモードは、文字などの情報の入力を主とする入力モードである。第３のモードは表示モードと入力モードの２つのモードが混合した表示／入力モードである。
例えば、電話の発信、或いはメールを作成する場合には、表示部４３２を、文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合には、表示部４３２の画面の大部分を使用してキーボードまたは番号ボタンを表示させることが好ましい。
図１４（Ｄ）に示す携帯電話機の内部に、ジャイロ、加速度センサなどの傾きを検出するセンサを備えた検出装置を設けることで、携帯電話機の向き（縦または横）に応じて、表示部４３２の表示情報を自動的に切り替える構成とすることもできる。
画面モードの切り替えは、表示部４３２への接触、または筐体４３１の操作ボタン４３７の操作により行われる構成としてもよいし、表示部４３２に表示される画像の種類によって切り替わる構成としてもよい。
入力モードにおいて、表示部４３２の光センサで検出される信号を検知し、表示部４３２のタッチ操作が一定期間行われていない場合に、画面のモードを入力モードから表示モードに切り替える構成としてもよい。
表示部４３２は、イメージセンサとして機能させることもできる。例えば、表示部４３２を掌や指で触れ、掌紋及び指紋などをイメージセンサで撮像することで、本人認証を行うことができる。表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
以上説明したように、実施の形態１及び実施の形態２にて説明した薄膜トランジスタ及び表示装置は様々な電子機器に適用することができる。
１００ 基板
１０２ 第１の半導体膜
１０４ 第２の半導体膜
１０６ 第３の半導体膜
１０８ 第４の半導体膜
１５０ 反応室
１５１ 第１の電極
１５２ 第２の電極
１５３ 高周波電力供給手段
１５４ 高周波電源
１５６ 整合器
１５７ ベローズ
１５８ ガス供給手段
１５９ 排気手段
１６０ 複数のシリンダ
１６０ａ シリンダ
１６０ｂ シリンダ
１６０ｃ シリンダ
１６１ 複数の圧力調整弁
１６２ 複数のストップバルブ
１６３ 複数のマスフローコントローラ
１６４ 基板加熱ヒータ
１６５ ヒータコントローラ
１６６ 絶縁材
１６７ バタフライバルブ
１６８ バタフライバルブ
１６９ ストップバルブ
１７０ ストップバルブ
１７１ ストップバルブ
１７２ ストップバルブ
１７３ ストップバルブ
１７４ ストップバルブ
１７５ ターボ分子ポンプ
１７６ ターボ分子ポンプ
１７７ ドライポンプ
１７９ 高周波カットフィルタ
１８１ 凸部
１８２ 中空部
１８３ 凹部
１８４ 中空部
１８５ ガスライン
１８６ ガスライン
１９１ 拡散板
１９２ 拡散板
１９３ 貫通孔
１９４ 貫通孔
２００ 基板
２０２ ゲート電極層
２０４ ゲート絶縁層
２０６ 第１の半導体層
２０６Ａ 第１の半導体膜
２０８ 第２の半導体層
２０８Ａ 第２の半導体膜
２０８Ｂ 第２の半導体層
２１０ ソース領域及びドレイン領域
２１０Ａ 不純物半導体膜
２１０Ｂ 不純物半導体層
２１２ ソース電極及びドレイン電極層
２１２Ａ 導電膜
２１４ 絶縁層
２１６ 開口部
２１８ 画素電極層
２２０ レジストマスク
２２２ 積層体
２２４ レジストマスク
２５０ａ 第１の反応室
２５０ｂ 第２の反応室
２５０ｃ 第３の反応室
２５０ｄ 第４の反応室
２５４ 高周波電源
２５６ 整合器
２５８ ガス供給手段
２５９ 排気手段
２６０ シリンダ
２６１ 圧力調整弁
２６２ ストップバルブ
２６３ マスフローコントローラ
２７０ 共通室
２７１ ロード／アンロード室
２７３ ゲートバルブ
２７４ 搬送機構
２７５ クライオポンプ
３００ 基板
３０２ ゲート電極層
３０４ ゲート絶縁層
３０６ 第１の半導体層
３０６Ａ 第１の半導体膜
３０８ 第２の半導体層
３０８Ａ 第２の半導体膜
３０８Ｂ 第２の半導体層
３１０ ソース領域及びドレイン領域
３１０Ａ 不純物半導体膜
３１０Ｂ 不純物半導体層
３１２ ソース電極及びドレイン電極層
３１２Ａ 導電膜
３１２Ｂ 導電層
３１４ 絶縁層
３１８ 画素電極層
３２０ レジストマスク
３２４ レジストマスク
４００ 筐体
４０１ 筐体
４０２ 表示部
４０３ 表示部
４０４ 蝶番
４０５ 電源入力端子
４０６ 操作キー
４０７ スピーカ
４１１ 筐体
４１２ 表示部
４２１ 筐体
４２２ 表示部
４２３ スタンド
４３１ 筐体
４３２ 表示部
４３３ 操作ボタン
４３４ 外部接続ポート
４３５ スピーカ
４３６ マイク
４３７ 操作ボタン

Claims (4)

  1. 堆積性ガスを含む雰囲気中で連続放電を行うことによりプラズマを発生させて複数の結晶核を生成させる第１の工程と、
    前記堆積性ガスを含む雰囲気中でパルス放電を行うことによりプラズマを発生させて前記複数の結晶核の間を埋める第２の工程と、を有し、
    前記第２の工程は前記第１の工程の後に行い、
    前記第２の工程の後に、前記第１の工程を更に行い、その後前記第２の工程を更に行うことを特徴とする微結晶半導体膜の作製方法。
  2. 堆積性ガスを含む雰囲気中で連続放電を行うことによりプラズマを発生させて複数の結晶核を生成させる第１の工程と、
    前記堆積性ガスを含む雰囲気中でパルス放電を行うことによりプラズマを発生させて前記複数の結晶核の間を埋める第２の工程と、を有し、
    前記第２の工程は前記第１の工程の後に行い、
    前記第２の工程の後に、前記第１の工程と前記第２の工程をこの順に更に複数回行うことを特徴とする微結晶半導体膜の作製方法。
  3. 請求項１または請求項２において、
    前記堆積性ガスがシリコンまたはゲルマニウムを含むことを特徴とする微結晶半導体膜の作製方法。
  4. ゲート電極層を形成し、
    前記ゲート電極層を覆ってゲート絶縁層を形成し、
    前記ゲート絶縁層上に請求項１乃至請求項３のいずれか一に記載の微結晶半導体膜の作製方法により微結晶半導体膜を形成し、
    該微結晶半導体膜上にソース及びドレインを形成することを特徴とする半導体装置の作製方法。
JP2011097784A 2010-04-27 2011-04-26 微結晶半導体膜の作製方法 Expired - Fee Related JP5695961B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011097784A JP5695961B2 (ja) 2010-04-27 2011-04-26 微結晶半導体膜の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010102205 2010-04-27
JP2010102205 2010-04-27
JP2011097784A JP5695961B2 (ja) 2010-04-27 2011-04-26 微結晶半導体膜の作製方法

Publications (3)

Publication Number Publication Date
JP2011249783A true JP2011249783A (ja) 2011-12-08
JP2011249783A5 JP2011249783A5 (ja) 2014-04-17
JP5695961B2 JP5695961B2 (ja) 2015-04-08

Family

ID=44816144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011097784A Expired - Fee Related JP5695961B2 (ja) 2010-04-27 2011-04-26 微結晶半導体膜の作製方法

Country Status (4)

Country Link
US (1) US8343857B2 (ja)
JP (1) JP5695961B2 (ja)
KR (1) KR20110119549A (ja)
TW (1) TWI512981B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733712B (zh) * 2015-12-18 2021-07-21 美商應用材料股份有限公司 用於沉積腔室的擴散器及用於沉積腔室的電極
KR102402116B1 (ko) * 2019-02-25 2022-05-25 가부시키가이샤 알박 플라즈마 cvd 장치 및 플라즈마 cvd 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897436A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子とその製造方法
JP2006100551A (ja) * 2004-09-29 2006-04-13 Mitsubishi Heavy Ind Ltd プラズマ製膜方法、プラズマ処理装置、太陽電池及び太陽電池の製造方法
US20090047759A1 (en) * 2007-08-17 2009-02-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20100216285A1 (en) * 2009-01-13 2010-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing Crystalline Semiconductor Film and Method for Manufacturing Thin Film Transistor

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP2581371B2 (ja) 1992-02-04 1997-02-12 日新電機株式会社 薄膜トランジスタ用の膜形成方法
JPH0793273B2 (ja) 1992-02-04 1995-10-09 日新電機株式会社 薄膜トランジスタ用の膜形成方法
JP2924441B2 (ja) 1992-04-27 1999-07-26 日本電気株式会社 薄膜トランジスタ及びその製造方法
US5648293A (en) 1993-07-22 1997-07-15 Nec Corporation Method of growing an amorphous silicon film
US5796116A (en) 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
EP0717435A1 (en) 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
TW303526B (ja) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
TW460943B (en) 1997-06-11 2001-10-21 Applied Materials Inc Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
US6703290B2 (en) 1999-07-14 2004-03-09 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
JP3619119B2 (ja) 2000-05-15 2005-02-09 キヤノン株式会社 真空処理方法
DE10064942A1 (de) 2000-12-23 2002-07-04 Aixtron Ag Verfahren zum Abscheiden insbesondere kristalliner Schichten
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
US6869641B2 (en) 2002-07-03 2005-03-22 Unaxis Balzers Ltd. Method and apparatus for ALD on a rotary susceptor
TW560076B (en) 2002-09-27 2003-11-01 Chi Mei Optoelectronics Corp Structure and manufacturing method of thin film transistor
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
TWI234288B (en) 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
US20090321849A1 (en) 2006-05-23 2009-12-31 Nec Corporation Semiconductor device, integrated circuit, and semiconductor manufacturing method
US7582515B2 (en) 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
JP4484886B2 (ja) 2007-01-23 2010-06-16 シャープ株式会社 積層型光電変換装置の製造方法
TWI556309B (zh) 2009-06-19 2016-11-01 半導體能源研究所股份有限公司 電漿處理裝置，形成膜的方法，和薄膜電晶體的製造方法
KR20110021654A (ko) 2009-08-25 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법
US9177761B2 (en) 2009-08-25 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897436A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子とその製造方法
JP2006100551A (ja) * 2004-09-29 2006-04-13 Mitsubishi Heavy Ind Ltd プラズマ製膜方法、プラズマ処理装置、太陽電池及び太陽電池の製造方法
US20090047759A1 (en) * 2007-08-17 2009-02-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009071290A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20100216285A1 (en) * 2009-01-13 2010-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing Crystalline Semiconductor Film and Method for Manufacturing Thin Film Transistor
JP2010186988A (ja) * 2009-01-13 2010-08-26 Semiconductor Energy Lab Co Ltd 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法

Also Published As

Publication number Publication date
TW201208072A (en) 2012-02-16
TWI512981B (zh) 2015-12-11
US20110263080A1 (en) 2011-10-27
KR20110119549A (ko) 2011-11-02
US8343857B2 (en) 2013-01-01
JP5695961B2 (ja) 2015-04-08

Similar Documents

Publication Publication Date Title
US8513664B2 (en) Thin film transistor, semiconductor device and electronic device
JP5436200B2 (ja) 微結晶シリコン膜の作製方法
US8119468B2 (en) Thin film transistor and method for manufacturing the same
JP5361468B2 (ja) 半導体装置の作製方法
JP5690499B2 (ja) トランジスタ
JP5478380B2 (ja) プラズマ成膜装置
US8591650B2 (en) Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
US8344380B2 (en) Thin film transistor and display device
US20100096631A1 (en) Thin film transistor and method for manufacturing the same
JP5553703B2 (ja) 半導体膜の作製方法および半導体装置の作製方法
JP5695961B2 (ja) 微結晶半導体膜の作製方法
JP5878603B2 (ja) 半導体装置の作製方法
JP5495775B2 (ja) 半導体装置
JP5711463B2 (ja) 薄膜トランジスタ
JP5602389B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150209

R150 Certificate of patent or registration of utility model

Ref document number: 5695961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees