JP2011239103A5 - - Google Patents

Claims (3)

1. １対のＰＭＯＳトランジスタと、第一電流源を有し、２つの入力電圧に基づき出力電流を流す第一入力段と、
   １対のＮＭＯＳトランジスタと、第二電流源を有し、前記２つの入力電圧に基づき出力電流を流す第二入力段と、
   前記第一入力段の出力電流を流し込まれ、前記第二入力段の出力電流を引き抜かれることにより、電圧を出力する折り返しカスコード増幅段と、
   前記折り返しカスコード増幅段の電圧に基づき、出力電圧を出力する出力段と、
   前記第一電流源の出力電流に基づき、第一補正電流を前記出力段に流し込む第一補正電流発生回路と、
   前記第二電流源の出力電流に基づき、第二補正電流を前記出力段から引き抜く第二補正電流発生回路と、
   を備えることを特徴とする差動増幅回路。
2. 前記第一補正電流発生回路は、
   前記１対のＰＭＯＳトランジスタの１つと、同一のサイズで、且つ、ゲートを互いに接続した第三のＰＭＯＳトランジスタと、
   前記第三のＰＭＯＳトランジスタのソースに設けられ、前記第一電流源の半分の電流を流す第三電流源と、を有し、
   前記第二補正電流発生回路は、
   前記１対のＮＭＯＳトランジスタの１つと、同一のサイズで、且つ、ゲートを互いに接続した第三のＮＭＯＳトランジスタと、
   前記第三のＮＭＯＳトランジスタのソースに設けられ、前記第二電流源の半分の電流を流す第四電流源と、を有する、
   ことを特徴とする請求項１記載の差動増幅回路。
3. 前記折り返しカスコード増幅段のカレントミラー回路の一端に設けられる第一クランプ回路と、
   前記カレントミラー回路の他端に設けられる第二クランプ回路と、
   前記出力段の出力端子に設けられる第三クランプ回路と、
   をさらに備えることを特徴とする請求項１または２記載の差動増幅回路。