JP2011239011A - 無線基地局装置 - Google Patents

Abstract

【課題】信頼性の高い無線基地局装置を提供する。
【解決手段】
無線基地局装置として、サーデスインターフェイスを持つ大電力増幅器を備えた無線部（ＲＥ）と、当該無線部を制御する上位装置である無線制御部（ＲＥＣ）とを用いて構成する。この無線部は、サーデスから再生クロックを抽出するデータ／クロック再生回路部を備える。抽出された再生クロックは、多出力位相同期回路部を用いて、各部と同期させられる。また、サーデスの異常を検知して、このクロックの同期状態を監視する監視回路部を備える。
【選択図】図２

Description

本発明は無線基地局装置に係り、サーデス（ＳｅｒＤｅｓ）を用いて無線制御部（ＲＥＣ）と無線部（ＲＥ）の制御を行う無線基地局装置に関する。

近年、第３世代の携帯電話方式である３Ｇシステムの発展により、さらに次世代の無線通信技術として、無線通信に対する３ＧＰＰ、３ＧＰＰ−ＬＴＥ無線規格のような高速なデジタル通信方式のシステムが用いられている。
このように高速なデジタル通信方式のための無線基地局用の電波送受信のシステムとして、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）出力のための高出力増幅器（ｈｉｇｈ−ｐｏｗｅｒｅｄ ＡＭＰ）を備えた無線部（Ｒａｄｉｏ Ｅｑｕｉｐｍｅｎｔ、ＲＥ）と、この無線部を制御する上位装置である無線制御部（Ｒａｄｉｏ Ｅｑｕｉｐｍｅｎｔ Ｃｏｎｔｒｏｌ、ＲＥＣ）を備える無線基地局装置のシステムが用いられている。

ここで、近年の高速なデジタル通信方式による情報量の増大により、この無線制御部と無線部の間も、高速な信号通信を行う必要があった。
この無線制御部と無線部の間は、通常、一般的なインターフェイスを用いて、有線のデータ通信を行っていた。近年の高速化により、この無線制御部と無線部の間のプロトコル・インタフェースとして、ＣＰＲＩ（Ｃｏｍｍｏｎ Ｐｕｂｌｉｃ Ｒａｄｉｏ Ｉｎｔｅｒｆａｃｅ）やＯＢＳＡＩ（Ｏｐｅｎ Ｂａｓｅ Ｓｔａｔｉｏｎ Ｓｔａｎｄａｒｄ Ｉｎｉｔｉａｔｉｖｅ）を利用したものが一般的になりつつあった。

ＣＰＲＩやＯＢＳＡＩにおいては、光又は電気により、Ｄｉｇｉｔａｉｚｅｄ Ｒａｄｉｏ Ｂａｓｅ Ｓｔａｔｉｏｎ Ｉｎｔｅｒｎａｌ ｉｎｔｅｒｆａｃｅのようなインターフェイスに基づく信号であるデジタルベースバンド信号を送受信する。この際に、高速シリアル信号通信方式であるサーデス（ＳＥＲｉａｌｉｚｅｒ／ＤＥＳｅｒｉａｌｉｚｅｒ、ＳｅｒＤｅｓ又はＳＥＲＤＥＳ）を用いた、高速シリアル・インターフェイスを用いて通信している。サーデスにおいては、回路内のパラレル（並列）データを符号化し、外部の機器間に対して高速シリアル（直列）信号を用いて、デジタルベースバンド信号で送受信することができる。

この際、例えば無線基地局の構築において、ＲＲＨ（Ｒｅｍｏｔｅ Ｒａｄｉｏ Ｈｅａｄ）という構成を用いることがある。ＲＲＨにおいては、最大５０ｋｍ離れて、無線制御部と無線部を設置することがあった。このため、無線部と無線制御部のインターフェイスとして、サーデスを用いることが必須であった。

ここで、無線部のクロックの同期は、上位の無線制御部や無線部からのサーデス等の信号による「運用系」の同期方法を用いることがあった。
この同期方法においては、無線部の装置の基準クロックを供給するための電圧制御発振器として、ＶＣＸＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｘｔａｌ Ｏｓｃｉｌｌａｔｏｒ）を用いる。
しかしながら、高速周波数に対応したＶＣＸＯは高価であるという問題があった。
このため、ＶＣＯを内蔵したＰＬＬ ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を利用することで、５０ＭＨｚ以下のＶＣＸＯを用いるようにしている。この５０ＭＨｚ以下のＶＣＸＯは、水晶振動子の周波数として得られやすいため、コストを抑えて使用できる。
しかしながら、電圧制御発振器１９０として、このような５０ＭＨｚ以下のＶＣＸＯを用いると、位相同期回路（ＰＬＬ）が２段となる「２段ＰＬＬ構成」を用いる必要があった。

ここで、図６を参照して、従来のサーデスを用いた無線基地局装置の２段ＰＬＬ構成による回路構成及び制御方式について説明する。
この図６（ａ）のブロック図は、無線部において、上述の高速シリアル通信規格であるサーデスからクロックを取り出す従来の回路である多出力位相同期回路部１３を示している。
具体的に説明すると、このような構成の無線部は、無線制御部と接続するためにはスレーブとしてサーデスで通信し、カスケード接続時には、下位装置に対してマスターとして通信する。このようにスレーブとして接続された場合には、マスターの装置と同期するため、サーデスから再生クロック（Ｒｅｃｏｖｅｒｙ Ｃｌｏｃｋ）を抽出する必要がある。

図６（ａ）の多出力位相同期回路部１３は、より具体的には、コネクタ１２０と、サーデス送受信部１４０と、データ／クロック再生回路部１５０と、位相比較器１７０と、ローパスフィルタ１８０と、電圧制御発振器１９０と、分周器２００と、基準クロック２１０と、供給クロック生成部２２０とから構成される。

さらに具体的に説明すると、コネクタ１２０は、無線制御部用インターフェイス・コネクタである。このコネクタ１２０は、例えば、ＳＦＰ（Ｓｍａｌｌ Ｆｏｒｍ−Ｆａｃｔｏｒ Ｐｌｕｇｇａｂｌｅ）のコネクタを用いることが可能である。
このＳＦＰコネクタのようなコネクタ１２０には、上位装置である無線制御部、又は上位装置である無線制御部から、上述のサーデスを用いたデジタルベースバンド信号５が入力される。
ここで、ベースバンド信号５は、電気あるいは光で無線部に到達するため、コネクタ１２０には変換インターフェイスが必要になる。ＳＦＰコネクタには、このような変換インターフェイスとして変換モジュールを差し込むことができるように構成されている。
このため、コネクタ１２０は、ベースバンド信号５が光でも電気でも、共通回路で実現できる。コネクタ１２０で変換インターフェイスを通った信号は、上述のクロックを備えたサーデス信号としてサーデス送受信部１４０へ出力される。

サーデス送受信部１４０は、サーデストランシーバ内蔵のＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）を用いることができる。
具体的には、このサーデス送受信部１４０は、データを伝送するためにシリアル化する回路であるシリアライザー（ＳＥＲｉａｌｉｚｅｒ）と、データの受信側で該シリアルデータをパラレルデータに変換する回路（ＤＥＳｅｒｉａｌｉｚｅｒ、デシリアライザ）を備えている。
なお、サーデス送受信部１４０は、ＦＰＧＡ以外にも、サーデス対応トランシーバＩＣを用いることができる。

これに加えて、サーデス送受信部１４０は、データ／クロック再生回路部１５０を用いて、サーデスの信号から同期信号であるクロックを再生、抽出することができる。
なお、従来の同期方法として、原子時計を備えた人工衛星からのＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号を受信して同期する同期方法や、測定器の擬似同期等を用いる同期方法等があるが、本発明においては技術分野として対象としない。

ここで、図６（ｂ）を参照して、従来のサーデス送受信部１４０のより具体的な機能構成について説明する。
サーデス送受信部１４０は、サーデスを受信する側の回路として、インターポレータ／クロック再生部１５１０、シリアル／パラレルデータ変換部１５２０を備えている。また、逓倍クロックシンセサイザ部１４１０を備えている。
ここで、データ／クロック再生回路部１５０は、インターポレータ／クロック再生部１５１０、シリアル／パラレルデータ変換部１５２０から構成される。
なお、サーデス送受信部１４０には、この他にサーデスを送信する側の回路も備えているが図示しない。

逓倍クロックシンセサイザ部１４１０には、後述する供給クロック２３０（図６（ａ））の一部である内部動作クロック２０５が入力される。この内部動作クロック２０５は、サーデス送受信部１４０が動作するための基準クロックとなる。すなわち、逓倍クロックシンセサイザ部１４１０は、この内部動作クロック２０５を基に、他の部位の論理回路を駆動する。
インターポレータ／クロック再生部１５１０は、サーデス信号１３０からマスター側のクロックを再生、抽出して出力する。このクロックの一部は、再生クロック１６０として出力され、残りはサーデス信号１３０のデシリアライズを行うのに用いる。
シリアル／パラレルデータ変換部１５２０は、上述の再生、抽出されたクロックを用いて、サーデス信号１３０を、各種符号化を用いてデシリアライズし、パラレルデータに変換する。以降、このパラレルデータは受信データとして用いることができる。

ここで、図６（ａ）を再び参照して説明を続ける。
上述した再生クロック１６０は、インターフェイス伝送速度等に依存して、抽出されるクロック周波数が、システム仕様等により異なる。
このため、位相同期回路（ＰＬＬ、Ｐｈａｓｅ−ｌｏｃｋｅｄ ｌｏｏｐ）を用いて、入力された再生クロック１６０の信号を基に、フィードバック制御を加えて、位相が同期したクロックの信号を出力する。
ここで、位相比較器１７０と、ローパスフィルタ１８０と、電圧制御発振器１９０と、分周器２００とは、１段目の位相同期回路を構成する。また、供給クロック生成部２２０は、２段目の位相同期回路を構成する。

位相比較器１７０は、再生クロック１６０と、基準クロック２１０とを位相比較する位相比較器の機能部位である。
位相比較器１７０は、上位装置である無線制御部１からの位相と同期をとるために、再生クロック１６０をチャージポンプ回路（ＶＣＰ、Ｖｏｌｔａｇｅ Ｃｈａｒｇｅ Ｐｕｍｐ）のＶＣＰ電圧によって周波数制御する。

ローパスフィルタ１８０は、フィードバック制御の帰還ループのフィルタとして備えられるローパスフィルタ（ＬＰＦ、Ｌｏｗ−ｐａｓｓ ｆｉｌｔｅｒ）である。このローパスフィルタ１８０は、比較周波数に依存する。
フィードバック制御を行う場合、短周期の信号変動が増幅され、発振が起こることがある。これを避けるために、ローパスフィルタ１８０により、不要な周期の変動を抑制する。

電圧制御発振器１９０は、入力された電圧によって出力周波数を制御し、周波数調整ができる回路である。電圧制御発振器１９０は、高速なシリアル信号であるサーデスを送受信するために、低位相雑音特性が求められる。
このため、電圧制御発振器１９０は、電圧制御発振器（ＶＣＸＯ、Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ． Ｘｔａｌ Ｏｓｃｉｌｌａｔｏｒ）を用いることが必要であった。
ＶＣＸＯは、電圧によって周波数を可変することができる水晶発振器で、ＶＸＯ（Ｖａｒｉａｂｌｅ Ｘｔａｌ Ｏｓｃｉｌｌａｔｏｒ）の可変キャパシタンスを可変容量ダイオードに置換したものが一般的である。

分周器２００は、入力された周波数を整数分の１にして出力する分周器（Ｄｌｖｉｄｅｒ）である。
分周器２００は、信号の周波数を精確な倍率で高めて、電圧制御発振器１９０に依存した基準クロック２１０（Ｒｅｆｅｒｅｎｃｅ Ｃｌｏｃｋ）を出力する。
この基準クロック２１０は、２段目の位相同期回路の基準クロックにもなる。すなわち、位相比較器１７０ヘフィードバックするクロックと、２段目の位相同期回路に出力するクロックがここから制御出力（ドライブ）される。
なお、サーデス送受信部１４０への供給クロックをここから供給してもよい。

供給クロック生成部２２０は、上述したように２段目の位相同期回路である。供給クロック生成部２２０としては、位相同期回路、分周器、制御出力部（Ｄｒｉｖｅｒ）のような機能を内蔵したＩＣを用いることができる。
供給クロック生成部２２０は、供給先に必要な周波数のクロックである供給クロック２３０を生成し、各機能部位に分配する。また、供給クロック生成部２２０は、多種類の周波数に対応し、多出力に対応することができる。
供給クロック２３０は、各部への供給されるクロックである。この供給クロック２３０の一部は、内部動作クロック２０５に用いることができる。
このように構成することで、上位装置である無線制御部やカスケード接続時の無線部からのサーデス信号１３０のクロックを再生、抽出して、無線部を同期させることができる。

ここで、位相同期回路の位相比較器は、比較する周波数が入力されなくなると、チャージポンプ回路がロー（Ｌｏｗ）側に貼りついてしまう「アンロック」状態になるという問題があった。アンロック状態は、位相同期回路が所定の範囲でクロックを同期させる「ロック状態」から外れた状態を示す。
このため、上述の機器やデジタルベースバンド信号５の切替え等により、２段目の位相同期回路の供給クロック生成部２２０に再生、抽出されたクロックが入力されなくなると、供給クロック生成部２２０のＰＬＬ ＩＣはアンロック状態になってしまい、出力がストップしてしまっていた。
このような状態になった場合、１段目の位相同期回路の電圧制御発振器１９０もアンロック状態になる。これは、サーデスからクロックを抽出するには、１段目の位相同期回路の電圧制御発振器１９０も非同期で動作した状態になっているためである。
同様に，２段目の位相同期回路の供給クロック生成部２２０からクロックを供給してもらうデバイスは全てアンロック状態となる。
このため、無線部２のシステム全体のリブートによる再同期が必要になる。

このように、従来の多出力位相同期回路部１３は、デジタルベースバンド信号５等に含まれるシステムのクロックがストップ（断線）すると、２段目の位相同期回路の供給クロック生成部２２０のＰＬＬ ＩＣがロック状態を保つことができず、アンロック状態になってしまうという問題があった。
このため、従来、クロックの同期方法を変更する場合には、いちいち無線部を再設定する必要があった。さらに、異なるネットワークにぶら下がる無線制御部や測定器との接続を切替える際には、物理的にデジタルベースバンド信号５を切替えて、最初から再設定し直す必要があった。

なお、このアンロック状態を防ぐため、入力信号と出力信号の位相を同期させる性能が高い、すなわち、緩やかに位相を追従する高性能な位相同期回路を用いて、ロック状態を保つように構成することが考えられる。
しかしながら、従来の多出力位相同期回路部１３に高性能な位相同期回路を用いても、無線基地局装置のような過酷な環境で使用される機器に用いることは難しかった。
たとえば、高温・長寿命（例えば、８５℃、２５年以上の保障）を維持できることを保証できなかった。

ここで、従来の無線通信装置として、特許文献１を参照すると、上位装置とフレーム同期を行うため、上位装置からの基準クロックと、生成するシステムクロックを分周した分周出力とを用いて、システムクロックを出力する電圧制御発振器の周波数を制御する位相制御回路が記載されている（以下、従来技術１とする）。
従来技術１の位相制御回路は、制御切替器に、基準クロックと分周出力と反転分周出力とを入力し、位相制御信号に従って、入力したもののうちの一つを選択クロック信号として選択し、位相比較器に引き渡す。その後、位相制御部は、制御切替器に与える位相制御信号により、通常の場合、基準クロックを選択させ、上位装置とのフレーム再同期が必要な場合、分周出力または反転分周出力を選択させる。
このように構成することで、従来技術１の位相制御回路は、無線基地局のシステム運用中にフレーム位相の再同期が必要になったときに、再同期制御を可能にする簡易な構成の位相制御回路およびそれを用いた携帯電話システムを実現することができる。

特開２００１−１８６１１６号公報

しかしながら、近年、無線基地局への伝送処理のスピードが高速化し、無線基地局装置の無線部の制御基販においても、高速のクロックを扱うことが多くなった。
この際に、従来技術１の位相制御回路は、サーデスからのクロックの再生、抽出には対応できないという問題があった。

本発明は、このような状況に鑑みてなされたものであり、上述の課題を解消することを課題とする。

本発明の無線基地局装置は、サーデスインターフェイスを持つ大電力増幅器を備えた無線部と、該無線部を制御する上位装置である無線制御部とを備えた無線基地局装置において、前記無線部は、サーデスから再生クロックを抽出するデータ／クロック再生回路部と、前記再生クロックを同期させる多出力位相同期回路部と、前記サーデスの異常を検知して前記再生クロックの同期状態を監視する監視回路部とを備えることを特徴とする。

本発明によれば、サーデスからのクロックを再生、抽出しても、２段目の位相同期回路のアンロック状態を防ぐことができる無線基地局装置を提供することができる。

（ａ）本発明の第１の実施の形態に係る通信システムＸのシステム構成図、（ｂ）無線制御部１と無線部２との接続を通信レイヤ構成で示す概念図である。 本発明の第１の実施の形態に係るアナログスイッチを用いた多出力位相同期回路部１０の制御構成を示すブロック図である。 本発明の第１の実施の形態に係るアナログスイッチを用いた多出力位相同期回路部１０の動作処理のフローチャートである。 本発明の第２の実施の形態に係るＰＷＭを用いた多出力位相同期回路部１１の制御構成を示すブロック図である。 本発明の第２の実施の形態に係るＰＷＭを用いた多出力位相同期回路部１１の動作処理のフローチャートである。 従来の（ａ）多出力位相同期回路部１３の制御構成を示すブロック図、（ｂ）従来のサーデス送受信部１４０のサーデス入力の回路の構成例の一部を示すブロック図である。

＜第１の実施の形態＞
〔通信システムＸの制御構成〕
以下で、本発明の第１の実施の形態に係る通信システムＸについて、図面を参照して詳しく説明する。
まず、図１を参照して、通信システムＸの構成例を説明する。図１（ａ）を参照すると、通信システムＸは、無線制御部１（ＲＥＣ）、無線部２（ＲＥ）、塔設増幅器部３（ＴＭＡ）、空中線４を含む無線基地局装置のシステムである。
無線制御部１と無線部２とは、サーデスを用いたデジタルベースバンド信号５にて接続されている。デジタルベースバンド信号５は、無線制御部１から無線部２への受信信号の流れ（ＤＬ、Ｄｏｗｎ Ｌｉｎｋ）と、無線部２から無線制御部１への送信信号の流れ（ＵＬ、Ｕｐ Ｌｉｎｋ）を用いて接続されている。
以下で、この通信システムＸの各構成部位を詳しく説明する。

無線制御部１は、無線部２を制御する上位装置となる無線制御部（ＲＥＣ）である。無線制御部１は、デジタル・ベースバンド領域でのデジタル信号を送受信するための無線基地局機能を実現するために用いられる装置である。
無線制御部１は、通信システムＸが例えば携帯基地局網の場合は、３ＧＰＰ、３ＧＰＰ−ＬＴＥ無線規格等の通信ネットワーク用の信号を外部のネットワーク等（図示せず）とパケット等の単位で送受信する。
無線制御部１は、また、電波の送受信のためのデータをサーデスを用いたデジタルベースバンド信号５にて無線部２との間で送受信する。

無線部２は、電波（ＲＦ、Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を送受信する際のアナログ動作部における無線基地局機能（周波数確度）を実現するために用いられる大電力増幅装置である。
すなわち、無線部２は、無線制御部１との間で、電波の送受信のためのデータをデジタルベースバンド信号５にて送受信する。また、電波信号を、塔設増幅器部３に出力する。

塔設増幅器部３は、無線部２から出力された出力された電波の信号を増幅する塔設増幅器（ＴＭＡ、Ｔｏｗｅｒ Ｍｏｕｎｔｅｄ Ａｍｐｌｉｆｉｅｒ）等である。
空中線４は、塔設増幅器部３にて増幅された電波信号を送受信するためのアンテナ等から構成される部位である。

次に、図１（ｂ）を参照して、無線制御部１と無線部２の構成を、通信レイヤ構成を用いた概念図にて、より詳しく説明する。
図１（ｂ）によると、無線制御部１と無線部２との間のインターフェイスは、上述したように、サーデスを用いたデジタルベースバンド信号５で実現している。
無線制御部１は、ネットワーク・インターフェイスに接続されてパケット単位のデータを受信する。無線制御部１は、論理層等の上位レイヤーであるレイヤーＩＩにて、このパケット単位のデータを送受信のためのユーザ信号に、制御・管理信号、同期信号を加える。
この上で、無線制御部１は、物理層のような下位レイヤーであるレイヤーＩにて、ユーザ信号、制御・管理信号、同期信号が入れ込まれた高速なシリアル通信であるサーデスの信号を作成し、これをデジタルベースバンド信号５として送信する。この際に、８Ｂ／１０Ｂ符号化や６４Ｂ／６６Ｂ符号化等のサーデス用の符号化を用いることができる。
すなわち、このデジタルベースバンド信号５には、管理信号であるＣ＆Ｍ（Ｃｏｎｔｒｏｌ＆Ｍａｎａｇｅｍｅｎｔ）信号と、クロックの基になる同期信号が含まれている。

より具体的に、無線制御部１と無線部２の両装置間のインターフェイスとなるデジタルベースバンド信号５は、機能的には位相制御とＩＱデータに基づくインターフェイスで定義されている。
ＩＱデータは、正弦波の振幅および位相の変化により表されるデータである。すなわち、振幅と位相を所定の方法で規則的に変化させて変調することで、情報の符号化を行うことができる。

無線部２は、映像、データ、音声等を電波にて送受信するための電波の信号を作成する大電力増幅器（ｈｉｇｈ−ｐｏｗｅｒｅｄ ＡＭＰ）装置を用いて構成することができる。無線部２は、上位装置である無線制御部１とシステム的に同期して動作する必要があり、上述のデジタルベースバンド信号５を介して同期情報を取得する。
無線部２においては、無線制御部１と通信を同期させるために、サーデスから再生クロックの再生、抽出が必要となる。このクロックの再生、抽出を多出力位相同期回路部１０にて行うことができる。
なお、無線部２が、他の無線部２とカスケード接続される構成も可能である。また、図１（ｂ）に示した多出力位相同期回路部１０と同様の構成の回路を、無線制御部１に備えることも可能である。
また、上述したように、同期信号を取得する手段として、ＧＰＳ装置より取得する方式があるが、本実施形態の通信システムＸはこれを用いない。

〔多出力位相同期回路部１０の構成〕
ここで、図２を参照して、本発明の実施の形態に係る多出力位相同期回路部１０の制御構成について説明する。この多出力位相同期回路部１０は、図６に記載した従来の多出力位相同期回路部１３と同一の符号は同様の構成部位を示している。
これに加えて、多出力位相同期回路部１０は、サーデス送受信部１４５、固定電圧２６０、スイッチ部２７０を備えている。
多出力位相同期回路部１０は、アナログ回路のスイッチ（Ａｎａｌｏｇ ＳＷ）を用いて多出力の位相同期回路を構成することで、サーデス信号を用いた無線基地局において、信頼性・耐久性を備えた位相同期回路を実現することができる。

サーデス送受信部１４５は、サーデストランシーバ内蔵のＦＰＧＡや、当該ＦＰＧＡの内部のプロセッサ・コアや外部に接続されたＣＰＵ（Ｃｅｎｔｒａｌ Ｐｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等を含む制御部である。
サーデス送受信部１４５は、図６（ａ）と同様のデータ／クロック再生回路部１５０に加えて、監視回路部２４０を備えている。
監視回路部２４０は、データ／クロック再生回路部１５０から、監視信号２３５を受信して、スイッチ切替え信号２５０を送信する制御を行う部位である。
この監視信号２３５は、光や電気の制御信号であり、サーデスに含まれているＣ＆Ｍ信号から復号化したり、コネクタ１２０のＳＦＰの制御信号を用いることができる。以下では、ＳＦＰの制御信号を１例として説明する。
監視回路部２４０は、監視信号２３５として、例えば、ＳＦＰからのフレーム損失（ＬＯＦ、Ｌｏｓｓ ｏｆ Ｆｒａｍｅ）や信号消失（ＬＯＳ、Ｌｏｓｓ ｏｆ Ｓｉｇｎａｌ）のアラーム信号であるＬＯＳ／ＬＯＦ信号、回線障害であるＴＸ＿ＦＡＵＬＴ信号等を受信することができる。また、無線制御部１や無線部２等の構成に従って、実装／未実装の情報を検出して受信できる。さらに、信号経路になんらかの異常があった場合にはこれを判定することもできる。
これらにより、監視回路部２４０は、サーデスからクロックの抽出力が困難と判定すると、スイッチ部２７０の出力を変更させるスイッチ切替え信号２５０を出力する。

固定電圧２６０は、後述する「自走モード」用に、電圧制御発振器１９０のＶＣＸＯに供給するための固定された直流電圧である。例えば、電圧制御発振器１９０のＶＣＸＯから、電圧を抵抗で分圧して生成する固定電圧を用いることができる。また、サーデス送受信部１４５からのＰＷＭ信号とローパスフィルタにて生成することも可能である。
スイッチ部２７０は、固定電圧２６０からの直流（ＤＣ）を通すか、位相比較器１７０からの信号を通すアナログ回路のスイッチである。

〔多出力位相同期回路部１０の位相同期処理〕
スレーブ装置である無線部２においては、サーデス送受信部１４５が上位装置である無線制御部１と同期するため同期信号を監視し、チャージポンプ回路の信号レベルであるＶＣＰ電圧を自動的、もしくは強制的に切替えるように構成している。これにより、多出力位相同期回路部１０のクロックの同期の動作モードを切替えることができる。
以下で、無線制御部１の同期信号を基にクロックを同期するモードを「同期モード」という。また、再生クロック１６０を利用しないで多出力位相同期回路部１０のＶＣＸＯ等で作成されるクロックのみを使用するモードを「自走モード」とよぶ。
この処理について、図３のフローチャートを参照して、多出力位相同期回路部１０の位相同期のための動作シーケンスについて詳しく説明する。

まず、ステップＳ１００において、サーデス送受信部１４５の監視回路部２４０は、スイッチプルダウン処理を行う。
具体的には、多出力位相同期回路部１０が起動された際、デフォルト（標準）の状態では、多出力位相同期回路部１０を自走モ一ドで起動する。ここでは、監視回路部２４０は、スイッチ切替え信号２５０を、スイッチ部２７０が自走モードになるような自走モード切替信号を送信する。
このスイッチ切替え信号２５０からの自走モード切替信号により、スイッチ部２７０は、例えば、位相比較器１７０からの入力信号がないときに、固定電圧２６０を用いるような「プルダウン」を行う。
この自走モードの詳細については、後述する。

次に、ステップＳ１０１において、監視回路部２４０は、電源異常であるか判定する。ここでは、電源（図示せず）や固定電圧２６０に異常なく多出力位相同期回路部１０が動作できるか否か判定する。
Ｙｅｓの場合、監視回路部２４０は、位相同期処理の動作シーケンスを終了する。
Ｎｏの場合、監視回路部２４０は、処理をステップＳ１０２に進める。

ステップＳ１０２において、監視回路部２４０は、サーデス監視処理を行う。
具体的に、監視回路部２４０は、監視信号２３５に、例えば、ＳＦＰのＬＯＦ／ＬＯＳ信号、ＴＸ＿ＦＡＵＬＴ信号、クロック信号であるＳＦＰ ＤＥＦ等が含まれているか等について監視する。
これにより、監視回路部２４０は、デジタルベースバンド信号５のサーデスが正常に復号化され、クロックが正常に再生、抽出できたか等を監視することができる。これらの信号がすべて正常であれば、監視回路部２４０は、サーデスが正常であると判定できる。逆に、これらの信号のうち１つでも異常があれば、監視回路部２４０は、サーデスが異常であると判定できる。
なお、別のクロックをサーデス送受信部１４５へ供給し、クロックが一定時間途切れたのをきっかけにモード信号を切替えるように構成することも可能である。これにより、監視回路部２４０自体が動作しない場合でも、モードを自走モードに切替えられる。
また、監視回路部２４０が再生クロック１６０の出力自体を監視する構成も可能である。

次に、ステップＳ１０３において、監視回路部２４０は、サーデスが正常であるか否か判定する。
Ｙｅｓの場合、監視回路部２４０は、処理をステップＳ１０４に進める。
Ｎｏの場合、監視回路部２４０は、処理をステップＳ１０５に進める。

サーデスが正常な場合、ステップＳ１０４において、監視回路部２４０は、スイッチ部同期モード処理を行う。
具体的には、監視回路部２４０は、スイッチ切替え信号２５０として、同期モードに切替える同期モード切替信号を出力する。
同期モード切替信号により、スイッチ部２７０は同期モードとなるように、位相比較器１７０からの信号を通過させるように制御する。
これにより、従来の位相同期回路部と同様に、１段目の位相同期回路により無線制御部１のクロックと合わせることができる。
その後、監視回路部２４０は、処理をステップＳ１０１に戻す。

サーデスが異常な場合、ステップＳ１０５において、監視回路部２４０は、スイッチ部自走モード処理を行う。
すなわち、監視回路部２４０は、スイッチ切替え信号２５０として、自走モードに切替える自走モード切替信号を出力する。
これにより、上述のように、スイッチ部２７０は、固定電圧２６０をローパスフィルタ１８０に供給する。
ここで、自走モードにて供給されるＶＣＰ電圧（電位のレベル）は、例えば、

ＶＣＰ電圧＝ＶＤＤ（電源電圧）／２

のような所定値に設定することができる。
すなわち、この所定値になるような基準クロック２１０が、２段目の位相同期回路である供給クロック生成部２２０に供給される。これにより、供給される基準クロック２１０が、供給クロック生成部２２０のロック範囲に必ず納まるようにできる。
その後、監視回路部２４０は、処理をステップＳ１０１に戻す。
以上により、位相同期処理の動作シーケンスを終了する。

このように構成することで、本発明の第１の実施の形態に係る多出力位相同期回路部１０は、スイッチ切替え信号２５０を用いて、例えば位相比較器１７０とローパスフィルタ１８０の間に配置したスイッチ部２７０を切替えることができる。
これにより、サーデスが異常であり、無線制御部１からクロックが再生、抽出できない場合でも、２段目の位相同期回路である供給クロック生成部２２０に基準クロック２１０が供給される。
よって、供給クロック生成部２２０において、ロック範囲外にＶＣＸＯの周波数が移動するのを防ぐことができる。
これにより、システムの再起動等をする必要がなく、無線基地局である通信システムＸを安定して稼働することができる。

＜第２の実施の形態＞
〔多出力位相同期回路部１１の構成〕
次に、図４を参照して、本発明の第２の実施の形態に係る多出力位相同期回路部１１の制御構成について説明する。多出力位相同期回路部１１は、上述の通信システムＸと同様の無線基地局装置のシステムにおいて用いられる多出力位相同期回路である。
図４においては、図２に記載した本発明の第１の実施の形態に係る多出力位相同期回路部１０、及び図６に記載した従来の多出力位相同期回路部１３と同一の符号は同様の構成部位を示している。
これに加えて、多出力位相同期回路部１１は、サーデス送受信部１４７と、ローパスフィルタ２８０とを備えている。

サーデス送受信部１４７は、データ／クロック再生回路部１５０に加え、監視回路部２４１とパルス幅変調生成回路部２４５を備えている。
また、監視回路部２４１は、上述の第１の実施の形態に係る多出力位相同期回路部１０の監視回路部２４０と同様の機能に加え、サーデスが異常であった場合に、パルス幅変調生成回路部２４５と位相比較器１７１を制御することができる。
ここで、本実施形態に係る位相比較器１７１は、同期式シリアル通信信号２５７にて制御が可能なデバイスであり、監視回路部２４１により、後述するトライステートの状態にすることができる。また、監視回路部２４１は、排他制御として、パルス幅変調生成回路部２４５も同様にトライステート出力にできる。
なお、同期式シリアル通信信号２５７は、クロックにあわせてビット・データを入出力し、それを必要回繰り返すことで制御するようなＳＰＩ通信の信号等を用いることができる。

パルス幅変調生成回路部２４５は、パルス波のデューティー比を変化させて変調する変調方法であるパルス幅変調（ＰＷＭ、Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）の信号を生成する回路である。
パルス幅変調生成回路部２４５は、監視回路部２４１の状態に従って、任意のＰＷＭ信号であるパルス幅変調信号２５５を出力する。
具体的には、パルス幅変調生成回路部２４５は、供給クロック作成部２２０がアンロックしない安全範囲の中央となるようなＶＣＰ電圧が得られるような所定値を用いて、ＰＷＭ信号を作成する。
すなわち、本実施形態においては、パルス幅変調生成回路部２４５は、予め最適なＰＷＭ信号の値を記億しておくことができ、このＰＷＭ信号にてＶＣＰ電圧を制御する。

ローパスフィルタ２８０は、パルス幅変調信号２５５をＶＣＰ電圧にするローパスフィルタ（ＬＰＦ）である。

〔多出力位相同期回路部１１の位相同期処理〕
本実施形態に係る多出力位相同期回路部１１においては、パルス幅変調信号２５５を用いて、上述のように２段目の位相同期回路がアンロック状態にならないように制御する。
すなわち、本実施形態の多出力位相同期回路部１１においては、多出力位相同期回路部１０と同様に、２段目の位相同期回路である供給クロック作成部２２０に供給するＶＣＰ電圧を切替える。
本実施形態においては、上述のように、この切替えるＶＣＰ電圧の電位レベルは、サーデス送受信部１４７のＦＰＧＡ等であるパルス幅変調生成回路部２４５にて生成したＰＷＭ信号であるパルス幅変調信号２５５と、ローパスフィルタ２８０のＬＰＦを用いて制御する。
以下で、図５のフローチャートを参照して、多出力位相同期回路部１１の位相同期処理の詳細を説明する。

まず、ステップＳ２００において、監視回路部２４１は、自立モード設定処理を行う。
具体的に、本実施形態においては、デフォルト（標準）の状態では、上述の多出力位相同期回路部１０と同様に自走モードに設定する。
本実施形態の多出力位相同期回路部１１においては、自走モードでは、位相比較器１７１をトライステートに設定し、パルス幅変調生成回路部２４５からパルス幅変調信号２５５を出力する。
本実施形態におけるトライステート（Ｔｒｉ−ｓｔａｔｅ）は、「１」「０」「Ｈｉ−Ｚ（又はオープン）」の３つの電気的状態の出力を備えた論理回路において、Ｈｉ−Ｚ状態であることを示す。ここでのＨｉ−Ｚ状態は、出力が切断され／出力信号がオープンのままにされ、他の回路によって駆動される、又は未定義状態を避けるために提供される抵抗によってプルアップ／プルダウンされるハイインピーダンス状態のことをいう。
すなわち、多出力位相同期回路部１１の自走モードにおいては、位相比較器１７１の出力が遮断され、上述のように所定値のＶＣＰ電圧が得られるようなＰＷＭ信号であるパルス幅変調信号２５５が出力される。

次に、ステップＳ２０１において、監視回路部２４１は、電源異常であるか判定する。この判定は、上述のステップＳ１０１（図３）と同様に行う。
Ｙｅｓの場合、監視回路部２４１は、位相同期処理の動作シーケンスを終了する。
Ｎｏの場合、監視回路部２４１は、処理をステップＳ２０２に進める。

ステップＳ２０２において、監視回路部２４１は、サーデス監視処理を行う。
このサーデス監視処理についても、上述のステップＳ１０２（図３）と同様に行う。すなわち、ＳＦＰのＬＯＦ／ＬＯＳ信号、ＴＸ＿ＦＡＵＬＴ、再生されたクロック等を監視する。

ステップＳ２０３において、監視回路部２４１は、サーデスが正常であるか判定する。この判定も、上述のステップＳ１０３（図３）と同様に判定できる。
Ｙｅｓの場合、監視回路部２４１は、処理をステップＳ２０４に進める。
Ｎｏの場合、監視回路部２４１は、処理をステップＳ２０６に進める。

サーデスが正常である場合、ステップＳ２０４において、監視回路部２４１は、パルス幅変調トライステート設定処理を行う。
ここでは、監視回路部２４１は、同期モードに切替えるよう設定する。
この際、ステップＳ２０４では、監視回路部２４１は、サーデスが正常である状態を確認したため、パルス幅変調生成回路部２４５をトライステートに設定する。このため、パルス幅変調信号２５５は、出力されなくなる。

次に、ステップＳ２０５において、監視回路部２４１は、位相比較器通常出力設定処理を行う。
具体的に、監視回路部２４１は、同期式シリアル通信信号２５７を位相比較器１７１に送信し、トライステートから通常の位相比較を行う状態に復帰させる。
これにより、位相比較器１７１に、再生、抽出された再生クロック１６０が入力されて、第１段の位相同期回路として、上位装置とのクロックの同期を行うことができる。よって、多出力位相同期回路部１１は、同期モードにて動作することができる。
その後、監視回路部２４１は、処理をステップＳ２０１に戻す。

サーデスが異常である場合、ステップＳ２０６において、監視回路部２４１は、位相比較器トライステート設定処理を行う。
具体的に、監視回路部２４１は、上述のように自走モードに切替えるよう設定する。
このステップＳ２０６では、監視回路部２４１はまず、同期式シリアル通信信号２５７を出力し、位相比較器１７１をトライステートにする。
これにより、位相比較器１７１の出力が遮断される。

次に、ステップＳ２０７において、監視回路部２４１は、パルス幅変調出力処理を行う。
具体的には、監視回路部２４１は、パルス幅変調生成回路部２４５がパルス幅変調信号２５５を出力するように制御する。
その後、パルス幅変調生成回路部２４５から、上述の所定値のＶＣＰ電圧が得られるようなＰＷＭ信号となるパルス幅変調信号２５５が出力される。
これにより、多出力位相同期回路部１１は、自走モードにて動作することができる。
その後、監視回路部２４１は、処理をステップＳ２０１に戻す。
以上により、位相同期処理の動作シーケンスを終了する。

このように、本発明の第２の実施の形態に係る多出力位相同期回路部１１は、供給クロック作成部２２０のロック範囲の中央となるようなＶＣＰ電圧をかけるための所定値を予め設定して備えることができる。
このため、第１の実施の形態に係る多出力位相同期回路部１０の効果に加えて、さらに確実に第２段の位相同期回路である供給クロック生成部２２０のアンロック状態を防ぐことができる。
よって、無線基地局装置の長寿命化を可能にし，異常時は状態を維持することができる。

＜他の実施の形態＞
なお、他の実施の形態として、１段目の位相同期回路の位相比較器とローパスフィルタとの間に、監視回路部を備える構成も可能である。
この場合は、ＡＤＣ（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）を介して、位相比較器からの信号をデジタル信号に変換して監視回路部に入力する。
その上で、監視回路部から、ＤＡＣ（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）した信号又はＰＷＭ信号をローパスフィルタに出力する。
このような構成により、常にサーデスからの再生クロック１６０を監視しておき、クロックの停止を検知したら．ＶＣＰ電圧を保持することができる。これにより、レイテンシ等が少ない状態で、より確実に位相同期を行うことができる。

以上のように構成することで、以下のような効果を得ることができる。
まず、従来の２段ＰＬＬ構成の多出力位相同期回路は、断線やノイズ等によってサーデス異常が起こると、再生クロック１６０が停止し、第２段の位相同期回路の供給クロック生成部２２０がロック範囲に納まるＶＣＰ電圧のレベルを維持できないという問題があった。
しかしながら、サーデスからクロックを抽出するためには、１段目の位相同期回路として高速なクロックが必要になっていた。
このため、再生クロック１６０が停止すると、アンロックを起こして異常動作をするため、リブートが必要となる問題があった。

これに対して、本発明の第１の実施の形態又は第２の実施の形態に係る通信システムＸにおいては、２段ＰＬＬ構成の弊害となる、２段目の位相同期回路が出力停止することを回避できる。
つまり、再生クロック１６０が停止すると、ＶＣＰ電圧が張りついてしまい、２段目の位相同期回路の許容範囲を超えてアンロックが起こり、出力を停止してしまうことを防ぐことができる。

また、周波数の高いＶＣＸＯは高額部品となるデバイスであった。
しかしながら、従来の多出力位相同期回路部において、高性能で高額な部品であるＶＣＸＯを用いても、アンロック状態を抑えることは難しかった。
このため、長寿命を求めらるインフラ製品である無線基地局装置に求められる高温・長寿命での動作（例えば、８５℃、２５年以上の保障）を維持できる保証をすることができなかった。

これに対して本発明の第１の実施の形態に係る多出力位相同期回路部１０又は第２の実施の形態に係る多出力位相同期回路部１１等にて、安価な低周波数のＶＣＸＯを用いた２段構成ＰＬＬを実現できる。
すなわち、高額部品である高周波数ＶＣＸＯを利用することなく．ＶＣＯ内蔵のＰＬＬ ＩＣを利用して、安価で多種多出力クロック源を構築することができ、さらに高温・長寿命の多出力位相同期回路部を提供することができる。

また、従来のＰＬＬ ＩＣには、周波数可変範囲を安定させる為にキャリブレーションを事前に要求するものがあった。具体的に、ＶＣＸＯは高温箇所では劣化が早くなるため、長寿命を求めるインフラ製品では、キャリブレーションが必須であった。
ここで、従来の２段ＰＬＬ構成の多出力位相同期回路は、同期してからのキャリブレーションが求められていた。このため、無線制御部と無線部を接続して調整を行う必要があり、人的コストがかかっていた。また、この人的コストを差し置いても、異常時復旧後に毎回リブートする起動時間が必要になるため、インフラストラクチャーとして求められている迅速な復旧ができなかった。
これに対して、多出力位相同期回路部１０又は多出力位相同期回路部１１は、全体的な安定範囲内でロック状態を保つよう、予め自走モードにて動作する。このため、同期していなくてもキャリブレーションすることができる。すなわち、設置時の上位装置と接続していない状況でも問題なく起動できる。これにより、設置コストや時間的コストを削減することができる。

なお、上述したように、無線部の同期系統は、上位の無線制御部や無線部からのサーデス等の信号による「運用系」の同期の他にも、ＧＰＳを用いた同期や測定器の擬似同期等を用いることができる。
このような場合、すなわち異なるネットワークにぶら下がる無線制御部や測定器との接続を切替えたり、物理的にデジタルベースバンド信号を切替える際にも、自走モードによる装置クロックにより、動作異常を起こすことなく切替えが可能になる。
すなわち、無線制御部と無線部との接続において、プラグ・アンド・プレイを実現することができる。
また、無線部から無線制御部へのクロックの同期を行うような構成も可能である。

また、本発明の無線基地局装置は、サーデスインターフェイスを持つ大電力増幅器を備えた無線部と、該無線部を制御する上位装置である無線制御部とを備えた無線基地局装置において、前記無線部は、サーデスから再生クロックを抽出するデータ／クロック再生回路部と、前記再生クロックを同期させる多出力位相同期回路部と、前記サーデスの異常を検知して前記クロックの同期状態を監視する監視回路部とを備えることを特徴とする。

また、本発明の無線基地局装置は、サーデスインターフェイスを持つ大電力増幅器を備えた無線部と、該無線部を制御する上位装置である無線制御部とを備えた無線基地局装置において、前記無線部は、１段目の位相同期回路と２段目の位相同期回路とを備え、前記１段目の位相同期回路は、サーデスから再生クロックを抽出するデータ／クロック再生回路部と、前記再生クロックを同期させる多出力位相同期回路部と、前記サーデスの異常を検知して前記クロックの同期状態を監視する監視回路部とを備え、前記監視回路部は、サーデスが異常であった場合には、前記２段目の位相同期回路がアンロックしないような信号を出力することを特徴とする。

また、無線部が安定して動作することで、大電力増幅器の波高率（クレスト・ファクター）低減（ＣＦＲ、ｃｒｅｓｔ ｆａｃｔｏｒ ｒｅｄｕｃｔｉｏｎ）を行うことができる。さらに、デジタル・プレディストーション（ＤＰＤ、ｄｉｇｉｔａｌ ｐｒｅｄｉｓｔｏｒｔｉｏｎ）方式の歪み補償としても用いることができる。

なお、上記実施の形態の構成及び動作は例であって、本発明の趣旨を逸脱しない範囲で適宜変更して実行することができることは言うまでもない。

１ 無線制御部
２ 無線部
３ 塔設増幅器部
４ 空中線
５ デジタルベースバンド信号
１０、１１、１３ 多出力位相同期回路部
１２０ コネクタ
１３０ サーデス信号
１４０、１４５、１４７ サーデス送受信部
１５０ データ／クロック再生回路部
１６０ 再生クロック
１７０、１７１ 位相比較器
１８０、２８０ ローパスフィルタ
１９０ 電圧制御発振器
２００ 分周器
２０５ 内部動作クロック
２１０ 基準クロック
２２０ 供給クロック生成部
２３０ 供給クロック
２３５ 監視信号
２４０、２４１ 監視回路部
２４５ パルス幅変調生成回路部
２５０ スイッチ切替え信号
２５５ パルス幅変調信号
２５７ 同期式シリアル通信信号
２６０ 固定電圧
２７０ スイッチ部
１４１０ 逓倍クロックシンセサイザ部
１５１０ インターポレータ／クロック再生部
１５２０ シリアル／パラレルデータ変換部
Ｘ 通信システム

Claims (1)

1. サーデスインターフェイスを持つ大電力増幅器を備えた無線部と、該無線部を制御する上位装置である無線制御部とを備えた無線基地局装置において、
   前記無線部は、
   サーデスから再生クロックを抽出するデータ／クロック再生回路部と、
   前記再生クロックを同期させる多出力位相同期回路部と、
   前記サーデスの異常を検知して前記再生クロックの同期状態を監視する監視回路部とを備える
   ことを特徴とする無線基地局装置。

Images