JP2011176590A - クロック切り替え回路 - Google Patents

Abstract

【課題】クロック切り替えの時間を短縮すること。
【解決手段】本発明は、光ケーブルを介して入力された光信号から抽出したクロック信号と、自回路内部のクロック源からのクロック信号との切り替えを行うクロック切り替え回路に適用される。本発明のクロック切り替え回路は、光信号からクロック信号を抽出するクロック抽出部と、前記クロック抽出部にて抽出されたクロック信号を、互いに異なる分周数で分周する複数の分周器と、前記複数の分周器にそれぞれ対応して設けられ、対応する分周器にて分周されたクロック信号のクロック周波数が所定のクロック周波数と一致する場合に同期信号を出力する複数の同期検出部と、光ケーブル接続が切断された場合、同期信号を出力した同期検出部に対応する分周器にて分周されたクロック信号から、当該クロック信号と同じクロック周波数成分を持ったクロック源からのクロック信号への切り替えを行うスイッチと、を有する。
【選択図】図１

Description

本発明は、クロック切り替え回路に関する。

ＣＰＲＩ（Common Public Radio Interface）仕様では、ＲＥ（Radio Equipment）は、光ケーブルを介して、ＲＥＣ（Radio Equipment Control）と接続される。さらに、ＲＥは、同軸ケーブルを介して、移動通信用の基地局装置であるＢＴＳ（Base Transceiver Station）とも接続され、ＲＥＣとＢＴＳとでＲＥを共用することが可能である。

ＲＥは、ＲＥＣから光ケーブルを介して入力された光信号から抽出したクロック信号を基準に動作を行うが、ＲＥＣとの光ケーブル接続が切断状態となってもＢＴＳとの間で運用が継続できるよう、予備としてクロック源を設け、そのクロック源からのクロック信号への切り替えを行うクロック切り替え回路を搭載する（特許文献１参照）。

図５を参照すると、関連するクロック切り替え回路が示されている。このクロック切り替え回路は、ＣＰＲＩ仕様で規定されているＲＥ５００の内部に搭載される。

図５に示すクロック切り替え回路は、Ｏ／Ｅ変換部５０１と、ＳＥＲＤＥＳ（SERializer/DESerializer）５０２と、ＬＯＳ（Loss Of Signal）判定部５０３と、分周器５０４と、スイッチ５０５と、ＰＬＬ（Phase Lock Loop）回路５０６と、クロック源５０７と、を有している。

Ｏ／Ｅ変換部５０１は、光トランシーバなどに代表される、光信号Ｓ５００をシリアル電気信号へ変換して出力する機能を持つ。

ＳＥＲＤＥＳ５０２は、Ｏ／Ｅ変換部５０１からのシリアル電気信号をパラレル信号に変換して出力し、かつ、シリアル電気信号から抽出クロック信号を生成し、リカバリクロック信号Ｓ５０１として出力する機能を持つ。

ＬＯＳ判定部５０３は、ＳＥＲＤＥＳ５０２からのパラレル信号との同期を行ってＬＯＳ発生の有無を判定し、ＬＯＳが発生している場合は信号Ｓ５０６を出力する。また、ＬＯＳ判定部５０３は、ＬＯＳが発生している場合は、クロック信号Ｓ５０３の経路が選択されるようスイッチ５０５の経路切り替えを行う信号Ｓ５０７を出力する。

分周器５０４は、ＳＥＲＤＥＳ５０２からのリカバリクロック信号Ｓ５０１に対して任意に設定された分周数で分周を行い、クロック信号Ｓ５０２として出力する。分周数の設定は、ＬＯＳ判定部５０３からの信号Ｓ５０６を受信するたびに変更される。

クロック源５０７は、光ケーブル接続が切断された場合にＲＥ５００内のクロック信号が非同期で動作するのを防ぐため、周波数精度の高いクロック信号をＲＥ５００の外部から入力できるインタフェース機能を持つ。

スイッチ５０５は、分周器５０４からのクロック信号Ｓ５０２とクロック源５０７からのクロック信号Ｓ５０３との経路切り替えを行って、どちらか一方のクロック信号をクロック信号Ｓ５０４として出力する。

ＰＬＬ回路５０６は、スイッチ５０５からのクロック信号Ｓ５０４を基準信号として発振器の発振周波数を制御してクロック信号を生成するＰＬＬ回路である。ＰＬＬ回路５０６にて生成されたクロック信号は、ＲＥ５００内部のクロック信号として使用したり、クロック信号Ｓ５０５としてＳＥＲＤＥＳ５０２へ戻されたりする。

特開２００７−３０６３６２号公報

しかしながら、図５に示したクロック切り替え回路には、次のような課題がある。
（１）第１の課題
図５に示したクロック切り替え回路は、ＬＯＳが発生すると、分周器５０４の設定を変更する。このため、光信号の伝送レートと分周器５０４の初期分周設定値とが一致していない場合、ＲＥ５００内のクロック信号は正しいクロック周波数とはならない。したがって、ＬＯＳ発生の有無の判定と分周器５０４の設定変更に要する時間を確保しないと、クロック切り替え時にクロック周波数が安定しなくなり、また、安定を確認してからクロック切り替えを行おうとすると切り替えに時間を要することになってしまう。
（２）第２の課題
図５に示したクロック切り替え回路は、ＬＯＳ発生の判定結果のみに基づきスイッチ５０５を切り替える。そのため、クロック信号Ｓ５０２とクロック信号Ｓ５０３の位相が合わない場合があり、この場合、クロック信号Ｓ５０５のクロック周波数に変動が生じ、ＲＥ５００として動作が不安定になることがある。

そこで、本発明の目的は、上述した課題のいずれかを解決することができるクロック切り替え回路を提供することにある。

本発明のクロック切り替え回路は、
光ケーブルを介して入力された光信号から抽出したクロック信号と、自回路内部のクロック源からのクロック信号との切り替えを行うクロック切り替え回路であって、
光信号からクロック信号を抽出するクロック抽出部と、
前記クロック抽出部にて抽出されたクロック信号を、互いに異なる分周数で分周する複数の分周器と、
前記複数の分周器にそれぞれ対応して設けられ、対応する分周器にて分周されたクロック信号のクロック周波数が所定のクロック周波数と一致する場合に同期信号を出力する複数の同期検出部と、
光ケーブル接続が切断された場合、同期信号を出力した同期検出部に対応する分周器にて分周されたクロック信号から、当該クロック信号と同じクロック周波数成分を持ったクロック源からのクロック信号への切り替えを行うスイッチと、を有する。

本発明のクロック切り替え回路によれば、光信号の伝送レートを判断するのに、複数設けられた分周器と同期検出部で並列に処理を行い、判断時間の短縮を図っている。

これにより、光信号の伝送レートに応じた正しいクロック周波数のクロック信号へのクロック切り替えの時間を短縮することができるという効果が得られる。

本発明の一実施形態のクロック切り替え回路の構成の一例を示すブロック図である。 図１に示したクロック切り替え回路によるクロック切り替え動作の一例を説明するフローチャートである。 図１に示したクロック切り替え回路によるクロック切り替え動作の他の例を説明するフローチャートである。 図１に示したクロック切り替え回路を搭載しているＲＥの周辺構成の一例を示す図である。 関連するクロック切り替え回路の構成の一例を示すブロック図である。

以下に、本発明を実施するための形態について図面を参照して説明する。

図１を参照すると、本発明の一実施形態としてのクロック切り替え回路が示されている。このクロック切り替え回路は、ＣＰＲＩ仕様で規定されているＲＥ１の内部に搭載される。

図１に示す本実施形態のクロック切り替え回路は、Ｏ／Ｅ変換部１０１と、ＳＥＲＤＥＳ１０２と、分周器２０１〜２０３と、同期検出部３０１〜３０３と、判断部４０１と、スイッチ４０２と、位相器４０３と、クロック源４０４と、位相比較器４０５と、スイッチ４０６と、ＰＬＬ回路４０７と、を有している。なお、Ｏ／Ｅ変換部１０１とＳＥＲＤＥＳ１０２とで、クロック抽出部を構成している。

Ｏ／Ｅ変換部１０１は、光トランシーバなどに代表される、光信号Ｓ２０をシリアル電気信号へ変換する機能を持つ。

ＳＥＲＤＥＳ１０２は、Ｏ／Ｅ変換部１０１からのシリアル電気信号をパラレル信号に変換して出力し（この出力は図示せず）、かつ、シリアル電気信号から抽出クロック信号を生成し、リカバリクロック信号Ｓ１０１として出力する機能を持つ。

分周器２０１、分周器２０２、分周器２０３は、ＳＥＲＤＥＳ１０２からのリカバリクロック信号Ｓ１０１を、任意に設定された分周数で分周して出力する機能を持つ（それぞれ、クロック信号Ｓ３−１、クロック信号Ｓ３−２、クロック信号Ｓ３−３として出力）。この分周器は、使用する光信号の複数の伝送レートに対応し、使用する伝送レートが２種類であれば分周器は２つ、３種類であれば分周器は３つを備える。そして、設定する分周数は、使用する伝送レートのパターンに応じて必ず同じ周波数のクロック信号がいずれかの分周器から出力されるような分周数を設定する。

同期検出部３０１、同期検出部３０２、同期検出部３０３は、分周器２０１、分周器２０２、分周器２０３にそれぞれ対応して設けられており、クロック信号Ｓ３−１、Ｓ３−２、Ｓ３−３が、ある設定されたクロック周波数であるかを検出し、設定されたクロック周波数であることが検出されれば同期信号を、検出されなければ非同期信号を生成し、信号Ｓ４−１として出力する機能を持つ。また、同期検出部３０１、同期検出部３０２、同期検出部３０３は、クロック信号Ｓ３−１、Ｓ３−２、Ｓ３−３をそのまま出力する機能を持つ（それぞれ、クロック信号Ｓ３−１１、Ｓ３−１２、Ｓ３−１３として出力）。

判断部４０１は、同期検出部３０１〜３０３からの信号Ｓ４−１を用いて、同期検出部３０１〜３０３の中から同期信号を出力した同期検出部を検出し、その検出結果を信号Ｓ４−２として出力する機能を持つ。

スイッチ４０２は、判断部４０１からの信号Ｓ４−２を基に、同期信号を出力した同期検出部の経路に切り替えて、その経路から入力されたクロック信号をクロック信号Ｓ４−３として出力する機能を持つ。また、スイッチ４０２は、経路を切り替えたことを示すトリガ信号として信号Ｓ４−６を出力する機能を持つ。

位相器４０３は、スイッチ４０２からのクロック信号Ｓ４−３に対して位相制御を行い出力する機能を持つ。

クロック源４０４は、光ケーブル接続が切断された場合にＲＥ１内のクロック信号が非同期で動作するのを防ぐため、周波数精度の高い発振回路を持つ。

位相比較器４０５は、クロック源４０４からのクロック信号Ｓ４−５と位相器４０３からのクロック信号Ｓ４−４との位相比較を行い、比較結果を信号Ｓ４−７として位相器４０３に出力することでクロック信号Ｓ４−４の位相を制御する機能を持つ。また、位相比較器４０５は、クロック信号Ｓ４−４とクロック信号Ｓ４−５の位相が一致すると、トリガ信号として信号Ｓ４−８を出力する機能を持つ。

スイッチ４０６は、クロック信号Ｓ４−４またはクロック信号Ｓ４−５を切り替えて、クロック信号Ｓ１０２として出力する機能を持つ。なお、この切り替えはトリガ信号Ｓ４−８により行う。

ＰＬＬ回路４０７は、スイッチ４０６からのクロック信号Ｓ１０２を基準信号として発振器の発振周波数を制御してクロック信号を生成するＰＬＬ回路である。ＰＬＬ回路４０７にて生成されたクロック信号は、ＲＥ１内部のクロック信号として使用したり、クロック信号Ｓ１０３としてＳＥＲＤＥＳ１０２へ戻されたりする。

なお、図１では、機能ブロックを物理的に分離しているが、ＦＰＧＡ（Field Programmable Gate Array）などにより複数の機能ブロックを同一ハードウェアに集約してもよい。

また、クロック源４０４については、周波数精度の高いクロック信号をＲＥ１の外部から入力できるインタフェース機能を持つことで構成することもできる。

以下、本実施形態のクロック切り替え回路によるクロック切り替え動作について説明する。

以下では、ＣＰＲＩ仕様に基づきＲＥとＲＥＣ間が光ケーブルで接続され、さらにＲＥとＢＴＳ間も同軸ケーブルで接続されていて、ＲＥＣとＢＴＳとでＲＥを共用する構成において、ＲＥは、ＲＥＣとの光ケーブル接続が切断状態となってもＢＴＳとの間で運用が継続できるよう、本実施形態のクロック切り替え回路を搭載しているものとする。

上記の構成を図４に示す。ＲＥ１は、ＣＰＲＩインタフェースの信号を通す光ケーブルＳ２００を介してＲＥＣ２０と接続される。また、ＲＥ１は、ＲＦ信号を通す同軸ケーブルＳ３００を介してＢＴＳ３０と接続される。ＲＥ１のアンテナ１０からは、ＲＥＣ２０からの信号とＢＴＳ３０からの信号が送信される。
（１）クロック切り替え動作例１
本動作例は、ＲＥ１を起動してから、光ケーブル接続が切断状態になって、ＲＥ１内のクロック源からのクロック信号への切り替えを行う場合の例である。本動作例を、図２に示すフローチャートを用いて説明する。

図２を参照すると、ＲＥ１が起動し光ケーブルが接続状態になると、光信号Ｓ２０が入力され（ステップＦ２−１）、ＳＥＲＤＥＳ１０２は、光信号Ｓ２０からクロック信号を抽出し、リカバリクロック信号Ｓ１０１として出力する（ステップＦ２−２）。

リカバリクロック信号Ｓ１０１は、分周器２０１〜２０３に入力され、分周器２０１〜２０３は、それぞれ、自己に設定されている分周数で分周し（ステップＦ２−３）、クロック信号Ｓ３−１〜Ｓ３−３として出力する（ステップＦ２−４）。

クロック信号Ｓ３−１〜Ｓ３−３は、それぞれ、同期検出部３０１〜３０３に入力され、同期検出部３０１〜３０３は、それぞれ、クロック信号Ｓ３−１〜Ｓ３−３のクロック周波数が、設定されている周波数と一致するか否かを検出し（ステップＦ２−５）、周波数が一致する場合は同期信号を、周波数が一致しない場合は非同期信号を、信号Ｓ４−１として出力する（ステップＦ２−６）。

判断部４０１は、信号Ｓ４−１を基に同期信号を出力した同期検出部を判断し、その同期検出部からのクロック信号が位相器４０３へ出力されるよう、スイッチ４０２に対して経路切り替え信号Ｓ４−２を出力する（ステップＦ２−７）。この経路切り替えにより、同期検出部３０１〜３０３からのクロック信号Ｓ３−１１〜Ｓ３−１３のうち同期信号を出力した同期検出部からのクロック信号が、位相器４０３にクロック信号Ｓ４−３として、さらに、位相器４０３を経由してスイッチ４０６にクロック信号Ｓ４−４として入力される。

スイッチ４０６は、初期設定では、位相器４０３からのクロック信号Ｓ４−４がクロック信号Ｓ１０２として出力されるような経路に設定される（ステップＦ２−８）。スイッチ４０６から出力されるクロック信号Ｓ１０２は、ＰＬＬ回路４０７へ入力され、ＲＥ１内部のクロック信号として使用したり、クロック信号Ｓ１０３としてＳＥＲＤＥＳ１０２へ戻されたりする。

ここで、光ケーブル接続の切断が発生した場合（ステップＦ２−９のＹｅｓ）、光信号Ｓ２０からの抽出クロック信号であるリカバリクロック信号Ｓ１０１がＳＥＲＤＥＳ１０２から出力されなくなるため、同期検出部３０１〜３０３からの同期／非同期信号Ｓ４−１は全て非同期信号となる。そのため、判断部４０１は、スイッチ４０６に対する切り替え信号を信号Ｓ４−９として出力する（ステップＦ２−１０）。

スイッチ４０６は、信号Ｓ４−９の指示により、クロック源４０４からのクロック信号Ｓ４−５がクロック信号Ｓ１０２として出力されるように経路を切り替える（ステップＦ２−１１）。

これにより、クロック源４０４からのクロック信号Ｓ４−５を基準とした信号が、ＲＥ１内部のクロック信号として使用される。このときは、光ケーブル切断によりＲＥＣ２０との通信が不可能となるため、位相調整は行わずにクロック切り替えを実施することとする。このため、位相比較器４０５は使用しない。

ここで、本動作例の具体例として、光信号Ｓ２０の伝送レートが１．２２８８Ｇｂｐｓであり、この光信号Ｓ２０が、ＳＥＲＤＥＳ１０２にてシリアル電気信号から１０ビットのパラレル信号に変換される例を説明する。

ＳＥＲＤＥＳ１０２は、光信号Ｓ２０が入力されると（ステップＦ２−１）、光信号Ｓ２０の１．２２８８Ｇｂｐｓの１０分の１である１２２．８８ＭＨｚの周波数成分を持ったクロック信号を、リカバリクロック信号Ｓ１０１として出力する（ステップＦ２−２）。

また、分周器２０１の分周数を１、分周器２０２の分周数を２、分周器３の分周数を４に設定しておくと、クロック信号Ｓ３−１、Ｓ３−２、Ｓ３−３の周波数は、それぞれ１２２．８８ＭＨｚ、６１．４４ＭＨｚ、３０．７２ＭＨｚとなり（ステップＦ２−３）、これらのクロック信号が分周器２０１〜２０３から出力される（ステップＦ２−４）。

次に、同期検出部３０１〜３０３にクロック周波数として６１．４４ＭＨｚを設定すると（ステップＦ２−５）、同期検出部３０１と同期検出部３０３からは非同期信号が、同期検出部３０２からは同期信号が出力されることになる（ステップＦ２−６）。

次に、判断部４０１は、この同期／非同期信号を基に、同期検出部３０２からのクロック信号Ｓ３−１２をクロック信号Ｓ４−３として出力するよう、経路切り替え信号Ｓ４−２をスイッチ４０２に出力する（ステップＦ２−７）。

経路切り替え信号Ｓ４−２に従ってスイッチ４０２が経路切り替えを行うので（ステップＦ２−８）、位相器４０３から出力されるクロック信号Ｓ４−４は、６１．４４ＭＨｚの周波数成分を持ったクロック信号となり、スイッチ４０６経由でＰＬＬ回路４０７に入力されてＲＥ１内で必要なクロック信号を生成することができる。

また、光ケーブル接続が切断状態となった際は（ステップＦ２−９のＹｅｓ）、６１．４４ＭＨｚの周波数成分を持ったクロック源４０４からのクロック信号Ｓ４−５が、スイッチ４０６で切り替えられて（ステップＦ２−１０、Ｆ２−１１）、クロック信号Ｓ１０２として出力される。

このように、本実施形態においては、複数設けられた分周器と同期検出部で並列に処理を行い、光信号の伝送レートを判断する時間の短縮を図っている。

これにより、光信号の伝送レートに応じた正しいクロック周波数のクロック信号へのクロック切り替えの時間を短縮することができる。
（２）クロック切り替え動作例２
本動作例は、ＲＥ１内のクロック源を使用しているときに、光ケーブル接続が復旧して、光信号から抽出したクロック信号への切り替えを行う場合の例である。本動作例を、図３に示すフローチャートを用いて説明する。

本動作例の動作開始時には、ＲＥ１内のクロック源４０４からのクロック信号で動作しているため、スイッチ４０６の経路切り替え設定は、クロック源４０４のクロック信号Ｓ４−５がクロック信号Ｓ１０２として出力される設定となっている。

ここで、光ケーブル接続が復旧すると、光信号Ｓ２０が入力され（ステップＦ３−１）、ＳＥＲＤＥＳ１０２は、光信号Ｓ２０からクロック信号を抽出し、リカバリクロック信号Ｓ１０１として出力する（ステップＦ３−２）。

リカバリクロック信号Ｓ１０１は、分周器２０１〜２０３に入力され、分周器２０１〜２０３は、それぞれ、自己に設定されている分周数で分周し（ステップＦ２−３）、クロック信号Ｓ３−１〜Ｓ３−３として出力する（ステップＦ３−４）。

クロック信号Ｓ３−１〜Ｓ３−３は、それぞれ、同期検出部３０１〜３０３に入力され、同期検出部３０１〜３０３は、それぞれ、クロック信号Ｓ３−１〜Ｓ３−のクロック周波数が、設定されている周波数と一致するか否かを検出し（ステップＦ３−５）、周波数が一致する場合は同期信号を、周波数が一致しない場合は非同期信号を、信号Ｓ４−１として出力する（ステップＦ３−６）。

判断部４０１は、信号Ｓ４−１を基に同期信号を出力した同期検出部を判断し、その同期検出部からのクロック信号が位相器４０３へ出力されるよう、スイッチ４０２に対して経路切り替え信号Ｓ４−２を出力する（ステップＦ３−７）。

スイッチ４０２は、経路切り替え信号Ｓ４−２に従い、経路切り替えした後に、トリガ信号Ｓ４−６を出力する。

位相比較器４０５は、トリガ信号Ｓ４−６に従い、位相器４０３からのクロック信号Ｓ４−４とクロック源４０４からのクロック信号Ｓ４−５との位相比較を開始する（ステップＦ３−８）。

このとき、位相器４０３に対し、クロック信号Ｓ４−５を基準としてクロック信号Ｓ４−４の位相を調整させるため、位相比較器４０５は、クロック信号Ｓ４−４とクロック信号Ｓ４−５との位相比較結果を制御信号Ｓ４−７として出力する。

位相器４０３は、制御信号Ｓ４−７を基にクロック信号Ｓ４−４の位相を制御し（ステップＦ３−９）、位相比較器４０５は、クロック信号Ｓ４−４とクロック信号Ｓ４−５との位相が一致した時点で、位相比較終了信号として信号Ｓ４−８を出力する（ステップＦ３−１０）。

スイッチ４０６は、信号Ｓ４−８をトリガとして、クロック信号Ｓ４−４がクロック信号１０２として出力されるように経路切り替えを行う（ステップＦ３−１１）。

スイッチ４０６の切り替え元であるクロック信号Ｓ４−５と切り替え先であるクロック信号Ｓ４−４とは位相が一致しているので、スイッチ４０６で切り替えてもクロック信号Ｓ１０２の位相変動はなく、ＰＬＬ回路４０７から出力されるクロック信号Ｓ１０３の周波数成分が変化することはない。

ただし、リカバリクロック信号Ｓ１０１からクロック信号Ｓ１０３までの遅延量が位相器４０３の制御前と制御後で異なってしまう。この場合、ＳＥＲＤＥＳ１０２内の信号処理でクロックタイミングの相違が発生してしまう。

これを回避するため、位相比較器４０５は、信号Ｓ４−８の出力によりスイッチ４０６が経路切り替えを行った後に、信号Ｓ４−７にて位相器４０３で制御した位相制御をクロック周波数の周波数変動が起きない程度に緩やかに元に戻す（ステップＦ３−１２）。位相器４０３が初期値に戻ることでリカバリクロック信号Ｓ１０１からクロック信号Ｓ１０３までの遅延量が、クロック切り替え前後で変わらないため、ＳＥＲＤＥＳ１０２内での信号処理も問題なく行うことが可能となる。

ここで、本動作例の具体例として、光信号Ｓ２０の伝送レートが２．４５７６Ｇｂｐｓであり、この光信号Ｓ２０が、ＳＥＲＤＥＳ１０２にてシリアル電気信号から１０ビットのパラレル信号に変換される例を説明する。

本動作例の動作開始時には、光ケーブル接続が切断状態でクロック源４０４からのクロック信号（クロック周波数：６１．４４ＭＨｚ）Ｓ４−５が、クロック信号Ｓ４−５へ経路切り替えされているスイッチ４０６を通ってＰＬＬ回路４０７に入力されている。

この状態で光ケーブル接続が復旧状態になると（ステップＦ３−１）、ＳＥＲＤＥＳ１０２は、光信号Ｓ２０の２．４５７６Ｇｂｐｓの１０分の１である２４５．７６ＭＨｚの周波数成分を持ったクロック信号を、リカバリクロック信号Ｓ１０１として出力する（ステップＦ３−２）。

また、分周器２０１の分周数を１、分周器２０２の分周数を２、分周器２０３の分周数を４と設定すると、クロック信号Ｓ３−１、Ｓ３−２、Ｓ３−３の周波数は、それぞれ２４５．７６ＭＨｚ、１２２．８８ＭＨｚ、６１．４４ＭＨｚとなり（ステップＦ３−３）、これらのクロック信号が出力される（ステップＦ３−４）。

次に、同期検出部３０１、３０２、３０３にクロック周波数として６１．４４ＭＨｚを設定すると（ステップＦ３−５）、同期検出部３０１と３０２からは非同期信号が、同期検出部３０３からは同期信号が出力されることになる（ステップＦ３−６）。

次に、判断部４０１は、この同期／非同期信号を基に、同期信号を出力している同期検出部３０３からのクロック信号Ｓ３−１３を位相器４０３に出力するよう、スイッチ４０２に経路切り替え信号Ｓ４−２を出力する（ステップＦ３−７）。

スイッチ４０２は、経路切り替え信号Ｓ４−２に従い、経路切り替えした後に、トリガ信号Ｓ４−６を出力し、位相比較器４０５は、トリガ信号Ｓ４−６をトリガにして、６１．４４ＭＨｚのクロック周波数を持つクロック信号Ｓ４−５と、６１．４４ＭＨｚのクロック周波数を持つクロック信号Ｓ４−４との位相比較を開始する（ステップＦ３−８）。

位相比較器４０５は、位相比較結果である信号Ｓ４−７で位相器４０３を制御して（ステップＦ３−９）、クロック信号Ｓ４−４の位相がクロック信号Ｓ４−５の位相と一致したら位相比較終了信号として信号Ｓ４−８を出力し（ステップＦ３−１０）、スイッチ４０６の経路切り替えを行い、クロック信号Ｓ４−４がクロック信号Ｓ１０２として出力されるようにする。以降のステップＦ３−１１，Ｆ３−１２は先に述べた通りである。

上述したように本実施形態においては、光信号の伝送レートを判断するのに、複数設けられた分周器と同期検出部で並列に処理を行い、判断時間の短縮を図っている。

これにより、光信号の伝送レートに応じた正しいクロック周波数のクロック信号へのクロック切り替えの時間を短縮することができる。

また、本実施形態においては、光ケーブル接続が復旧した場合、光信号から抽出したクロック信号へのクロック切り替えを、そのクロック信号とＲＥ１内のクロック源からのクロック信号とでの位相が一致してから、行っている。

これにより、クロック切り替え時のクロック周波数の周波数変動を抑えることができる。

また、本実施形態においては、光ケーブル接続が復旧した場合、光信号から抽出したクロック信号へのクロック切り替え後、そのクロック信号の位相を元に戻している。

これにより、クロック切り替え前後で、リカバリクロック信号Ｓ１０１からクロック信号Ｓ１０３までの遅延量が変わらないようにできるため、ＳＥＲＤＥＳ１０２内の信号処理でクロックタイミングを相違させないようにすることができる。

１ ＲＥ
１０１ Ｏ／Ｅ変換部
１０２ ＳＥＲＤＥＳ
２０１〜２０３ 分周器
３０１〜３０３ 同期検出部
４０１ 判断部
４０２ スイッチ
４０３ 位相器
４０４ クロック源
４０５ 位相比較器
４０６ スイッチ
４０７ ＰＬＬ回路

Claims (3)

1. 光ケーブルを介して入力された光信号から抽出したクロック信号と、自回路内部のクロック源からのクロック信号との切り替えを行うクロック切り替え回路であって、
   光信号からクロック信号を抽出するクロック抽出部と、
   前記クロック抽出部にて抽出されたクロック信号を、互いに異なる分周数で分周する複数の分周器と、
   前記複数の分周器にそれぞれ対応して設けられ、対応する分周器にて分周されたクロック信号のクロック周波数が所定のクロック周波数と一致する場合に同期信号を出力する複数の同期検出部と、
   光ケーブル接続が切断された場合、同期信号を出力した同期検出部に対応する分周器にて分周されたクロック信号から、当該クロック信号と同じクロック周波数成分を持ったクロック源からのクロック信号への切り替えを行うスイッチと、を有するクロック切り替え回路。
2. 光ケーブル接続が復旧した場合、クロック源からのクロック信号と、同期信号を出力した同期検出部に対応する分周器にて分周されたクロック信号と、の位相を比較する位相比較器と、
   前記位相比較器による位相の比較結果に基づいて、同期信号を出力した同期検出部に対応する分周器にて分周されたクロック信号の位相を、クロック源からのクロック信号の位相と一致させる位相器と、をさらに有し、
   前記位相比較器は、位相が一致した時点で、前記スイッチに対し、同期信号を出力した同期検出部に対応する分周器にて分周されたクロック信号への切り替えを指示する、請求項１に記載のクロック切り替え回路。
3. 前記位相器は、同期信号を出力した同期検出部に対応する分周器にて分周されたクロック信号への切り替えの切り替え後、当該クロック信号の位相を元に戻す、請求項２に記載のクロック切り替え回路。

Images