JP2011238675A - 電子回路構成部品実装構造 - Google Patents

電子回路構成部品実装構造 Download PDF

Info

Publication number
JP2011238675A
JP2011238675A JP2010107017A JP2010107017A JP2011238675A JP 2011238675 A JP2011238675 A JP 2011238675A JP 2010107017 A JP2010107017 A JP 2010107017A JP 2010107017 A JP2010107017 A JP 2010107017A JP 2011238675 A JP2011238675 A JP 2011238675A
Authority
JP
Japan
Prior art keywords
solder
electrode land
electronic circuit
mounting structure
central region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010107017A
Other languages
English (en)
Inventor
Keiko Ueno
恵子 上之
Kaoru Uchiyama
内山　　薫
Atsushi Matsui
淳 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2010107017A priority Critical patent/JP2011238675A/ja
Priority to PCT/JP2011/060345 priority patent/WO2011138921A1/ja
Publication of JP2011238675A publication Critical patent/JP2011238675A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】はんだ接合部の内部におけるボイドを低減する。
【解決手段】回路基板の基材２の表面に設けた電極ランド３、４と、回路基板に実装する部品２２と、電極ランド３、４と部品２２の端子２１とを電気的に接続するはんだ５とを含む電子回路構成部品実装構造において、電極ランドの表面の中央領域とその周辺領域とで成分を異ならせる。これにより、はんだ５を溶融した際、電極ランド３、４の成分の溶出における物質伝達速度に差が生じ、液状となったはんだ５の内部における電極ランド３、４の成分の拡散に伴う流動により撹拌が促進される。
【選択図】図４

Description

本発明は、電子回路構成部品実装構造に関する。
回路基板に集積回路等を実装する技術の一つとしてボールグリッドアレイ実装技術（ＢＧＡ実装技術）がある。
従来のＢＧＡ実装技術は、回路基板の電極ランドにはんだペーストを印刷し、その上部にボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ：ＢＧＡ）をはんだリフローにより実装するものであり、電極ランドの表面は、１種類の金属材料で形成されている。この１種類の金属材料に含まれる成分がはんだリフロー時にはんだ中の金属に溶解して相互拡散し、金属結合を形成する。
ここで、ＢＧＡとは、集積回路等のパッケージの底面に径の小さいはんだで形成されたボール状電極（バンプともいう。）をディスペンサで格子状に並べたものをいう。
特許文献１には、導体金属部材との金属の拡散性が異なる複数種類の電極ランドが各々、導体金属部材と接合されている接合構造が開示されている。
特許文献２には、半導体チップのボンディングパッド上に形成された金属薄膜と、この金属薄膜上に突出して形成された、銅などで構成された逆台形状の第１の金属層、及びはんだで構成された第２の金属層からなるバンプ電極とを具備し、第２の金属層が炭素、硫黄及び酸素を含有する半導体装置が開示されている。
特開２００２−４３３６５号公報 特開平０７−２１１７２２号公報
特許文献１の接合構造は、異なる電極ランドの長所を利用するものであるが、はんだ溶融時における流動性に着眼したものではない。
また、特許文献２の半導体装置の電極構造は、接合されて固定された電極構造の内部における応力を緩和するものであり、これもはんだ溶融時における流動性に着眼したものではない。
従来技術においては、リフロー工程におけるはんだ溶融時、電極ランドの表面又ははんだ合金の内部に残留したフラックス、及びフラックスから発生するガスがはんだ外部へ抜け難く、リフロー後のはんだの内部にボイドが残留しやすい。はんだ内部のボイドは、はんだの機械的及び電気的な接合信頼性に影響を与えるため、フラックス及びボイドを極力低減することが課題となっている。
はんだの内部のフラックス及びボイドを除去するためには、はんだを溶融させた際に液状のはんだを十分に流動させる必要がある。しかし、ＢＧＡのように多数のはんだボールのリフローを行う場合、はんだの内部に機械的な攪拌手段を設けることは困難である。
本発明は、機械的な攪拌手段を用いることなく、溶融状態にあるはんだを流動させ、はんだ接合部の内部におけるボイドを低減することを目的とする。
本発明の電子回路構成部品実装構造は、回路基板の基材の表面に設けた電極ランドと、端子を有し前記回路基板に実装する電子回路構成部品と、前記電極ランドと前記端子とを電気的に接続するはんだとを含むものであって、前記電極ランドは、その表面の中央領域とその周辺領域とで成分が異なることを特徴とする。これにより、前記はんだを溶融した際、前記中央領域及び前記周辺領域の成分の溶出における物質伝達速度（拡散速度）に差が生じ、液状となった前記はんだの内部における前記中央領域及び前記周辺領域の成分の拡散に伴う流動により撹拌が促進される。
本発明によれば、はんだ接合部の内部のフラックス及びボイドが極めて少ない電子回路構成部品実装構造を実現することができ、はんだの接合信頼性を向上させることができる。
実施例に係る実装基板の全体構成を示す断面図である。 実施例に係る電極ランド（ＮＳＭＤ構造、円形）を示す上面図である。 図２の電極ランドを示す断面図である。 実施例に係る電子回路構成部品実装構造を示す断面図である。 実施例に係る電極ランド（ＮＳＭＤ構造、中央領域が楕円形）を示す上面図である。 実施例に係る電極ランド（ＮＳＭＤ構造、電極ランド全体が楕円形）を示す上面図である。 実施例に係る電極ランド（ＳＭＤ構造、円形）を示す上面図である。 実施例に係る電極ランド（ＳＭＤ構造）を示す断面図である。 実施例に係る電極ランド（ＳＭＤ構造、電極ランド全体が楕円形）を示す上面図である。 実施例に係るＢＧＡ実装工程（はんだペースト印刷工程）を示す断面図である。 実施例に係るＢＧＡ実装工程（ＢＧＡ設置工程）を示す断面図である。 実施例に係るＢＧＡ実装工程（ＢＧＡ接合工程）を示す断面図である。 電極ランドの変形例（電極ランドが横長の長方形、中央領域が略正方形）を示す上面図である。 電極ランドの変形例（電極ランドが横長の長方形、中央領域が縦長の長方形）を示す上面図である。 電極ランドの変形例（電極ランドが縦長の長方形、中央領域が縦長の長方形）を示す上面図である。 電極ランドとはんだボールとの組み合わせの変形例（１か所の電極ランドを複数個のはんだボールで接合する場合）を示す上面図である。 回路基板の変形例（１個の集積回路に対して６か所の電極ランドを有する回路基板）を示す上面図である。 実施例に係る集積回路実装工程（集積回路設置工程）を示す断面図である。 図１５Ｂの集積回路実装工程（集積回路設置工程）を示す上面図である。 実施例に係る集積回路実装工程（集積回路接合工程）を示す断面図である。 加熱時のはんだボールの内部における流動状態（周辺領域からの拡散の影響が大きい場合）を示す断面図である。 加熱時のはんだボールの内部における流動状態（中央領域からの拡散の影響が大きい場合）を示す断面図である。
本発明は、ボールグリッドアレイ（以下、ＢＧＡとも呼ぶ。）等、はんだを用いる回路基板の電子回路構成部品実装構造に関し、特に、はんだ接続の長期信頼性が求められる車載用コントロールユニット、又は、小型化が急速に進む民生電子機器に用いる電子回路構成部品実装構造に関する。
以下、本発明の一実施形態に係る電子回路構成部品実装構造並びにこの電子回路構成部品実装構造を有する実装基板、半導体装置及び電子機器について説明する。
前記電子回路構成部品実装構造は、回路基板の基材の表面に設けた電極ランドと、端子を有し基材に実装する電子回路構成部品と、電極ランドと端子とを電気的に接続するはんだとを含むものであって、電極ランドは、その表面の中央領域とその周辺領域とで成分が異なっている。
前記電子回路構成部品実装構造において、中央領域の成分のはんだの内部における物質伝達速度は、周辺領域の成分のはんだの内部における物質伝達速度に比べて小さい。
前記電子回路構成部品実装構造において、中央領域の成分のはんだの内部における物質伝達速度は、周辺領域の成分のはんだの内部における物質伝達速度に比べて大きい。
前記電子回路構成部品実装構造において、はんだは、スズ（Ｓｎ）を含む。
前記電子回路構成部品実装構造において、温度が等しい場合に、中央領域の成分がスズ中に拡散する際の拡散係数は、周辺領域の成分がスズ中に拡散する際の拡散係数に比べて小さい。
前記電子回路構成部品実装構造において、温度が等しい場合に、中央領域の成分がスズ中に拡散する際の拡散係数は、周辺領域の成分がスズ中に拡散する際の拡散係数に比べて大きい。
前記電子回路構成部品実装構造において、中央領域の成分のはんだへの中央領域の単位面積当たりの溶出量は、周辺領域の成分のはんだへの周辺領域の単位面積当たりの溶出量に比べて小さい。
前記電子回路構成部品実装構造において、中央領域の成分のはんだへの中央領域の単位面積当たりの溶出量は、周辺領域の成分のはんだへの周辺領域の単位面積当たりの溶出量に比べて大きい。
前記電子回路構成部品実装構造において、中央領域の面積は、電極ランド全体の面積の２５分の１〜４分の１である。
前記電子回路構成部品実装構造において、中央領域の高さは、周辺領域の高さよりも高い。
前記電子回路構成部品実装構造において、電子回路構成部品は、ボールグリッドアレイであり、はんだは、ボールグリッドアレイのはんだボールである。
前記実装基板は、上記の電子回路構成部品実装構造を有する。
前記半導体装置は、上記の実装基板を含む。
前記電子機器は、上記の半導体装置を含む。
前記電子回路構成部品実装構造においては、ＢＧＡ等、はんだを用いる回路基板の電極ランドの表面部に、その中央領域と中央領域以外の部分（電極ランドの表面部の中央領域に対して周辺領域と呼ぶ。）とではんだの成分であるスズ（Ｓｎ）への拡散速度が同一温度において異なる成分を含む材料を配置する。Ｓｎは、はんだ接合において電極ランドの溶出成分と合金を形成して接合を確実にする成分であるため、電極ランドの溶出成分は、Ｓｎに溶出しやすく、拡散しやすいことがその特性として要求される。
ここで、拡散速度は、物質伝達速度Ｎ（ｋｇ／（ｍ２・ｓ））として下記数式（１）で表されるものであり、拡散係数及び濃度勾配に依存する。
Figure 2011238675
ここで、ＤＡＢは拡散係数（ｍ２／ｓ）、ｄＣ／ｄｘ（ｋｇ／ｍ４）は濃度勾配である。
したがって、電極ランドから溶出してＳｎと合金を形成する成分の拡散速度（物質伝達速度Ｎ）が速いほど、すなわち、拡散係数が高く、濃度勾配が大きいほど、拡散に伴うはんだの流動による攪拌が促進される。また、濃度勾配に影響を与える因子として、電極ランドから溶出してＳｎと合金を形成する成分の溶解度がある。
両成分の同一温度におけるＳｎ中における拡散係数の関係は、（中央領域の成分の拡散係数）＜（周辺領域の成分の拡散係数）又は（中央領域の成分の拡散係数）＞（周辺領域の成分の拡散係数）である。また、中央領域と周辺領域とでＳｎとの共晶温度が異なる成分を含む材料を配置する。
はんだを溶融した際、中央領域及び周辺領域の成分の溶出における物質伝達速度（拡散速度）に差が生じ、液状となったはんだの内部における中央領域及び周辺領域の成分の拡散に伴う流動により撹拌が促進される。
これにより、リフロー時においてはんだ合金の内部にはんだの流れを発生させ、はんだ内部に残留するフラックス及びボイドがはんだ合金の外部へ抜け易くなり、リフロー後にはんだ内部に残留するフラックス及びボイドが極めて少ない電子回路構成部品実装構造を実現する。
ここで、電子機器には、各種の車載用コントロールユニット、民生電子機器等が含まれる。車載用コントロールユニットには、エンジン、ブレーキ等の制御機器、カーナビゲーションシステム等も含まれる。民生電子機器には、パーソナルコンピュータ、携帯電話、ゲーム機、液晶ディスプレイ及びプラズマディスプレイを含む表示機器、ビデオカメラ、プリンタ、電子手帳、電子辞書等も含まれる。
以下、図を用いて説明する。
図１は、ＢＧＡ実装後の全体構造断面図を示したものである。
本図において、回路基板の基材２の表面には、ＢＧＡ基板６がはんだボール５を介して接合されている。ＢＧＡ基板６の接合面と反対側の表面は、封止樹脂１０で被覆されている。
破線で囲んで示した８はＢＧＡであり、９ははんだ接合部である。
図２は、ＢＧＡはんだボールを実装する回路基板の電極ランドを示す上面図である。
電極ランド３、４は、回路基板の基材２の表面に設置してある。電極ランド１０１は、電極ランド３、４を合わせた電極ランド全体を表す。
電極ランド４の周辺の基材２の表面は、レジスト１によって被覆してある。ただし、本図においては、電極ランド４とレジスト１との間に隙間が設けてあり、基材２の表面を露出させている。すなわち、レジスト１が電極ランド３、４にかからないＮＳＭＤ構造（Ｎｏｎ Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）を有している。
また、電極ランド４は円形であり、その表面の中央領域に円形の電極ランド３が設置してある。すなわち、電極ランド４の中央領域は電極ランド３によって被覆され、電極ランド４の周辺領域（周辺部分）が露出した構成としてある。
さらに、電極ランド３と電極ランド４とは互いに異なる材料を用いている。これらの材料としては、金属材料、又ははんだ付けの際にはんだに溶出する成分を含むセラミックス等が望ましい。
図３は、図２の電極ランドの断面図である。
本図においては、回路基板の基材２の表面に設置された電極ランド４の表面の中央領域に電極ランド３が設置してある。すなわち、電極ランド３の高さは、電極ランド４の高さよりも高くなっている。また、電極ランド４において表面が露出した部分は、電極ランド３、４の周辺領域（周縁部）を構成している。
ここで、電極ランド３に含まれる成分であってはんだ付けの際にはんだに溶出する成分と、電極ランド４に含まれる成分であってはんだ付けの際にはんだに溶出する成分とに関して、はんだに含まれるスズ（Ｓｎ）中における拡散速度（拡散係数）を比較すると、電極ランド３に含まれる成分のＳｎ中における拡散速度（拡散係数）は、電極ランド４に含まれる成分のそれよりも小さくしてある。
また、電極ランド３に含まれる成分であってはんだ付けの際にはんだに溶出する成分のＳｎとの共晶温度は、電極ランド４に含まれる成分であってはんだ付けの際にはんだに溶出する成分のＳｎとの共晶温度とは異なる。
図４は、ＢＧＡ実装後のはんだ接合部を示す断面図である。
本図は、図１のはんだ接合部９を拡大して示したものであり、電極ランド３、４は、図２及び３に示したものである。
ＢＧＡ基板６の回路基板側の表面には、端子２１及びレジスト７が設けてある。端子２１とレジスト７との間には隙間が設けてある。
本図において、はんだボール５は、レジスト１、７に接触することなく、端子２１及び電極ランド３、４に接合されている。１か所の電極ランド３及び４に対してＢＧＡ基板６の１個のはんだボール５が対応して接合されている。
本図に示す電子回路構成部品実装構造は、回路基板の基材２の表面に設けた電極ランド３、４と、基材２に実装する集積回路等の部品２２（電子回路構成部品）と、電極ランド３、４と部品２２の端子２１とを電気的に接続するはんだ５とを含み、電極ランド３、４の表面において中央領域と周辺領域とで成分を異ならせる。これにより、はんだ５を溶融した際における電極ランド３、４の成分の拡散速度に差が生じ、液状となったはんだ５の内部において拡散に伴う流動が生じ、はんだ５の撹拌が促進される。
ここで、回路基板とは、集積回路（チップ）等の部品を実装する前の基板をいう。また、実装基板とは、部品を実装した後の基板をいう。
電極ランド３、４の形状は、図２に示す円形だけではなく、例えば、楕円の形状も可能である。
図５は、電極ランドの中央領域のみを楕円形状とした例を示したものである。
本図においては、電極ランド４を円形とし、電極ランド３（中央領域）を楕円形状としてある。
図６は、電極ランドの中央領域及び周辺領域を楕円形状とした例を示したものである。
本図においては、電極ランド３（中央領域）だけでなく、電極ランド４（周辺領域）も楕円形状としてある。これに伴って、レジスト１と電極ランド４との間の隙間の形状も楕円の環状部の形状となっている。
図７は、電極ランドがＳＭＤ構造（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）を有するものである。図８は、図７の電極ランドの断面図を示したものである。
すなわち、これらの図においては、電極ランド４の外周部の一部がレジスト１によって覆われた構造となっている。
図９は、電極ランドがＳＭＤ構造を有し、かつ、楕円形状である例を示したものである。
この場合の電極ランドの断面形状は、図８に示したものと同様の形状となる。
以上のように、実施例の電極ランドは、ＮＳＭＤ構造だけではなく、ＳＭＤ構造も採用可能である。
次に、実装工程を説明する。
図１０Ａ、１０Ｂ及び１０Ｃは、実装工程のフローを示したものである。これらの図は、ＢＧＡを回路基板に設置する工程を表したものである。
まず、回路基板の基材２に設けた電極ランド１０１にはんだペースト１１を印刷する（図１０Ａ：印刷工程）。
つぎに、ＢＧＡ８（封止樹脂１０で被覆されたＢＧＡ基板６を含む。）のＢＧＡ基板６にあらかじめ付着させたはんだボール１０２をはんだペースト１１の表面に設置する（図１０Ｂ：設置工程）。
その後、ＢＧＡ８を設置した回路基板をリフロー炉に入れて加熱し、はんだを溶融させてＢＧＡ８と回路基板とを接合し、実装基板１２とする（図１０Ｃ：リフロー工程）。ここで、リフロー炉の内部は、窒素雰囲気（酸素濃度は、例えば１０００ｐｐｍ以下である。）とする。
リフロー工程においてはんだが溶融した際、はんだの内部にフラックスが残留し、さらにフラックスからガスが発生する。
従来のように、１種類の電極ランドを用いた場合、これらのフラックス及びガスがはんだの外部に抜けずにボイドとして残留し、はんだの接続信頼性が低下する要因となる。
一方、実施例においては、はんだボールを設置する電極ランドが２種類の材料を組み合わせたものであり、電極ランドの中央領域と周辺領域とで材料を異ならせてある。そして、〔電極ランド中央領域の成分のＳｎ中での拡散速度（拡散係数）〕＜〔電極ランド周辺領域の成分のＳｎ中での拡散速度（拡散係数）〕又は〔電極ランド中央領域の成分のＳｎ中での拡散速度（拡散係数）〕＞〔電極ランド周辺領域の成分のＳｎ中での拡散速度（拡散係数）〕であるため、リフロー工程におけるはんだ溶融時に、電極ランド中央領域と電極ランド周辺領域とで電極ランドの成分の拡散速度の違いに基づいてはんだ合金内部に流れが発生する。
このため、はんだ内部に取り残されたフラックス及びフラックスから発生したガスは、はんだ溶融時にはんだの外部へ排出され易く、リフロー後は、ボイドが極めて少ないはんだ接合部を形成することができる。これにより、はんだ接合部の長寿命化や、良好かつ設計値通りの放熱性の確保を実現することが可能となる。
図１１〜図１３は、電極ランドの変形例を示したものである。
図１１は、電極ランドの外形が横長の長方形であって、電極ランド中央領域が略正方形である場合を示す上面図である。
本図において、電極ランドの周辺領域を構成する電極ランド４は横長の長方形であり、電極ランドの中央領域を構成する電極ランド３は略正方形である。この電極ランド３、４に接合するはんだは、ボール状（はんだボール）であってもよいし、線状（糸状）であってもよい。
図１２は、電極ランドの外形が横長の長方形であって、電極ランド中央領域が縦長の長方形である場合を示す上面図である。
本図において、電極ランドの周辺領域を構成する電極ランド４は横長の長方形である。また、電極ランドの中央領域を構成する電極ランド３は縦長の長方形であり、その端部が電極ランド４の上辺及び下辺に達している。この電極ランド３、４に接合するはんだは、ボール状（はんだボール）であってもよいし、線状（糸状）であってもよい。
図１３は、電極ランドが縦長の長方形であって、電極ランド中央領域が縦長の長方形である場合を示す上面図である。
本図において、電極ランドの周辺領域を構成する電極ランド４は縦長の長方形である。また、電極ランドの中央領域を構成する電極ランド３も縦長の長方形であり、その端部が電極ランド４の上辺及び下辺に達している。この電極ランド３、４に接合するはんだは、ボール状（電極ランド３の表面に直線状に配列した複数個のはんだボール）であってもよいし、線状（糸状又は板状）であってもよい。
図１１〜１３においても、電極ランド３、４の中央領域と周辺領域とで成分を異ならせることにより、円形の電極ランドと同様の撹拌作用を生じさせることができる。はんだが線状（糸状）である場合、はんだの側面部に上昇流又は下降流が生じることにより、撹拌作用が生じる。
図１４は、電極ランドとはんだボールとの組み合わせの変形例であって、１か所の電極ランドを４個のはんだボールで接合する場合を示す上面図である。
本図においては、電極ランド３、４がともに横長の長方形であり、電極ランド３の長方形の４角にはんだボール５を設置している。この場合、４個のはんだボールが溶融時に合体することにより、１個のはんだとなって電極ランド３、４の中央領域と周辺領域に接し、所望の拡散による流動を生じさせることができる。
図１５Ａ〜１５Ｄは、側面部に端子を有する集積回路を回路基板に実装する場合について示したものである。
図１５Ａは、６か所の電極ランドを有する回路基板を示す上面図である。
本図に示す回路基板は、１個の集積回路に設けた６個の端子を６か所の電極ランド３１に接合するためのものである。
本図において、電極ランド３１は、周辺領域を構成する縦長の長方形状の電極ランド４１、及び中央領域を構成する横長の長方形状の電極ランド４２で形成されている。これにより、図１２の場合と同様の撹拌作用を生じさせることができる。
図１５Ｂは、集積回路を回路基板に設置する工程（集積回路設置工程）を示す断面図である。
本図において、集積回路３３の両側面部には、端子３４が設けてある。一方、回路基板の基材２の電極ランド３１には、はんだペースト３２が塗布（印刷）してある。端子３４と電極ランド３１（はんだペースト３２）とが接するように回路基板の上に集積回路３３を設置する。
図１５Ｃは、図１５Ｂの集積回路実装工程（集積回路設置工程）を示す上面図である。
本図において、端子３４は、電極ランド３１に接するように設置される。
図１５Ｄは、集積回路を回路基板に接合する工程（集積回路接合工程）を示す断面図である。
本図においては、リフローによってはんだ３５（図１５Ａのはんだペースト３２）が溶融し、端子３４と電極ランド３１とがはんだ付け（接合）されている。はんだ３５は、端子３４の側面部だけでなく、上面部にも付着している。これは、はんだ３５の端子３４の表面に対する濡れ性によるものである。
図１６は、加熱時のはんだボールの流動状態の一例を示す断面図である。
基本的な構成は、図４の電子回路構成部品実装構造と同様である。
加熱時（はんだ溶融時）においては、はんだボール５の内部に電極ランド３、４の成分が溶出し、それぞれの成分の拡散係数及び溶出量の違いによってはんだボール５の内部に流動が生ずる。
本図において、周辺領域を構成する電極ランド４の拡散成分１１１は、中央領域を構成する電極ランド３の拡散成分１１２よりも拡散に起因する流速が速い。このため、液状のはんだボール５の外表面近傍においては、図中上方に向かう流速が速く、液状のはんだボール５の中心軸部分においては、図中下方に向かう流速が速くなる傾向がある。
すなわち、電極ランド３の成分に比べて電極ランド４の成分の拡散係数が大きい場合、又は、電極ランド４の成分の溶出量が多い場合に、これらの成分の拡散に伴う流動によって液状のはんだボール５の内部における撹拌が促進される。
図１７は、加熱時のはんだボールの流動状態の他の例を示す断面図である。
本図の場合、中央領域からの拡散の影響が大きくなっている。
本図において、中央領域を構成する電極ランド３の拡散成分１１２は、周辺領域を構成する電極ランド４の拡散成分１１１よりも拡散に起因する流速が速い。このため、液状のはんだボール５の外表面近傍においては、図中下方に向かう流速が速く、液状のはんだボール５の中心軸部分においては、図中上方に向かう流速が速くなる傾向がある。
すなわち、電極ランド４の成分に比べて電極ランド３の成分の拡散係数が大きい場合、又は、電極ランド３の成分の溶出量が多い場合に、これらの成分の拡散に伴う流動によって液状のはんだボール５の内部における撹拌が促進される。
はんだが線状（糸状）である場合も、はんだの断面を図示すると、図１６及び１７に示すようになる。したがって、ボール状のはんだ（はんだボール）の場合と同様の撹拌作用が生じることになる。
次に、実施例の電極ランドの成分について具体的に説明する。

電極ランド３（中央領域）の材料がニッケル（Ｎｉ）を主成分とする合金であって、電極ランド４（周辺領域）の材料が金（Ａｕ）を主成分とする合金である場合、同一温度において、〔ＮｉのＳｎ中での拡散速度（拡散係数）〕＜〔ＡｕのＳｎ中での拡散速度（拡散係数）〕となる。
また、ＮｉとＡｕとではＳｎとの共晶温度が異なり、ＮｉとＳｎとの共晶温度は２２１℃であり、ＡｕとＳｎとの共晶温度は２８０℃である。
電極ランド３（中央領域）の材料がニッケル（Ｎｉ）を主成分とする合金であって、電極ランド４（周辺領域）の材料が銅（Ｃｕ）を主成分とする合金である場合、同一温度において、〔ＮｉのＳｎ中での拡散速度（拡散係数）〕＜〔ＣｕのＳｎ中での拡散速度（拡散係数）〕となる。
また、ＮｉとＣｕとではＳｎとの共晶温度が異なり、ＮｉとＳｎとの共晶温度は２２１℃であり、ＣｕとＳｕとの共晶温度は２２７℃である。
電極ランド３（中央領域）の材料が銅（Ｃｕ）を主成分とする合金であって、電極ランド４（周辺領域）の材料が金（Ａｕ）を主成分とする合金である場合、同一温度において、〔ＣｕのＳｎ中での拡散速度（拡散係数）〕＜〔ＡｕのＳｎ中での拡散速度（拡散係数）〕となる。
また、ＣｕとＡｕとではＳｎとの共晶温度が異なり、ＣｕとＳｎとの共晶温度は２２７℃であり、ＡｕとＳｕとの共晶温度は２８０℃である。
本発明によれば、ＢＧＡ等のはんだ接合部におけるはんだ内部のフラックス及びボイドが極めて少ない電子回路構成部品実装構造を実現することができ、はんだの接合信頼性を向上させることができる。
特に、自動車に搭載するコントロールユニットにおいては、１０年或いはそれ以上の長い寿命が求められており、はんだ接合部の接合信頼性が非常に重要となる。本発明によれば、はんだの破壊進行を促進することが懸念されるはんだ内部のボイドやフラックスが極めて少ないため、はんだの接合長寿命化を図ることが可能となる。
また、自動車に搭載するコントロールユニットのように使用環境の温度条件が非常に厳しい製品の場合、ボイドが残存すると、ボイドの内部の空気等が膨張収縮を繰り返すため、はんだ接合部の疲労破壊が生じやすくなる。パワーモジュールのように放熱量を大きくする必要がある製品の場合、はんだ接合部を介して放熱量を確保するため、はんだ内部のボイドを低減することが必須となる。
本発明によれば、放熱を妨げるボイドが極めて少ないため、設計値通りの放熱量を確保することが可能となる。
さらに、携帯電話やデジタルカメラ等小型化が急速に進む民生機器の場合、ＢＧＡはんだ接合部の電極ランドの直径が小さくなり、電極ランドのピッチも狭くなってきている。このため、はんだ内部のボイドがはんだ接合の信頼性にこれまで以上に影響してくる。
本発明によれば、はんだ内部のボイドが極めて少ないため、電極ランドの小径化や狭ピッチ化に対応する信頼の高いはんだ接合を実現することができる。
１：レジスト、２：基材、３、４：電極ランド、５：はんだボール、６：ＢＧＡ基板、７：レジスト、８：ＢＧＡ、９：はんだ接合部、１０：封止樹脂、１１：はんだペースト、１２：実装基板、２１：端子、２２：ＢＧＡ、３１：電極ランド、３２：はんだペースト、３３：集積回路、３４：端子、３５：はんだ、１０１：電極ランド、１０２：はんだボール、１１１、１１２：拡散成分。

Claims (14)

  1. 回路基板の基材の表面に設けた電極ランドと、端子を有し前記回路基板に実装する電子回路構成部品と、前記電極ランドと前記端子とを電気的に接続するはんだとを含む電子回路構成部品実装構造であって、前記電極ランドは、その表面の中央領域とその周辺領域とで成分が異なることを特徴とする電子回路構成部品実装構造。
  2. 前記中央領域の成分の前記はんだの内部における物質伝達速度は、前記周辺領域の成分の前記はんだの内部における物質伝達速度に比べて小さいことを特徴とする請求項１記載の電子回路構成部品実装構造。
  3. 前記中央領域の成分の前記はんだの内部における物質伝達速度は、前記周辺領域の成分の前記はんだの内部における物質伝達速度に比べて大きいことを特徴とする請求項１記載の電子回路構成部品実装構造。
  4. 前記はんだは、スズを含むことを特徴とする請求項１〜３のいずれか一項に記載の電子回路構成部品実装構造。
  5. 温度が等しい場合に、前記中央領域の成分がスズ中に拡散する際の拡散係数は、前記周辺領域の成分がスズ中に拡散する際の拡散係数に比べて小さいことを特徴とする請求項４記載の電子回路構成部品実装構造。
  6. 温度が等しい場合に、前記中央領域の成分がスズ中に拡散する際の拡散係数は、前記周辺領域の成分がスズ中に拡散する際の拡散係数に比べて大きいことを特徴とする請求項４記載の電子回路構成部品実装構造。
  7. 前記中央領域の成分の前記はんだへの前記中央領域の単位面積当たりの溶出量は、前記周辺領域の成分の前記はんだへの前記周辺領域の単位面積当たりの溶出量に比べて小さいことを特徴とする請求項１記載の電子回路構成部品実装構造。
  8. 前記中央領域の成分の前記はんだへの前記中央領域の単位面積当たりの溶出量は、前記周辺領域の成分の前記はんだへの前記周辺領域の単位面積当たりの溶出量に比べて大きいことを特徴とする請求項１記載の電子回路構成部品実装構造。
  9. 前記中央領域の面積は、前記電極ランド全体の面積の２５分の１〜４分の１であることを特徴とする請求項１〜８のいずれか一項に記載の電子回路構成部品実装構造。
  10. 前記中央領域の高さは、前記周辺領域の高さよりも高いことを特徴とする請求項１〜９のいずれか一項に記載の電子回路構成部品実装構造。
  11. 前記電子回路構成部品は、ボールグリッドアレイであり、前記はんだは、前記ボールグリッドアレイのはんだボールであることを特徴とする請求項１〜１０のいずれか一項に記載の電子回路構成部品実装構造。
  12. 請求項１〜１１のいずれか一項に記載の電子回路構成部品実装構造を有することを特徴とする実装基板。
  13. 請求項１２記載の実装基板を含むことを特徴とする半導体装置。
  14. 請求項１３記載の半導体装置を含むことを特徴とする電子機器。
JP2010107017A 2010-05-07 2010-05-07 電子回路構成部品実装構造 Pending JP2011238675A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010107017A JP2011238675A (ja) 2010-05-07 2010-05-07 電子回路構成部品実装構造
PCT/JP2011/060345 WO2011138921A1 (ja) 2010-05-07 2011-04-28 電子回路構成部品実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010107017A JP2011238675A (ja) 2010-05-07 2010-05-07 電子回路構成部品実装構造

Publications (1)

Publication Number Publication Date
JP2011238675A true JP2011238675A (ja) 2011-11-24

Family

ID=44903773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010107017A Pending JP2011238675A (ja) 2010-05-07 2010-05-07 電子回路構成部品実装構造

Country Status (2)

Country Link
JP (1) JP2011238675A (ja)
WO (1) WO2011138921A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192496A (ja) * 2013-03-28 2014-10-06 Tdk Corp 電子デバイス用の接合構造及び電子デバイス

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047510A (ja) * 2002-07-08 2004-02-12 Fujitsu Ltd 電極構造体およびその形成方法
JP2006216766A (ja) * 2005-02-03 2006-08-17 Toshiba Corp セラミックス配線基板とそれを用いた半導体装置
JP2008042071A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 無電解めっき方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192496A (ja) * 2013-03-28 2014-10-06 Tdk Corp 電子デバイス用の接合構造及び電子デバイス

Also Published As

Publication number Publication date
WO2011138921A1 (ja) 2011-11-10

Similar Documents

Publication Publication Date Title
US9549472B2 (en) Printed circuit board, semiconductor device connection structure, and method of manufacturing a printed circuit board
JP2008205232A (ja) 導体パターンの形成方法
JP2008226946A (ja) 半導体装置およびその製造方法
JP2008210993A (ja) プリント配線板及びその製造方法
JP2006114542A (ja) 電子部品実装方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2018137276A (ja) プリント回路板およびその製造方法、並びに電子機器
WO2011138921A1 (ja) 電子回路構成部品実装構造
JP2007149851A (ja) 配線基板、電子部品実装構造、および電子部品実装方法
JP5560713B2 (ja) 電子部品の実装方法等
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JP2008130992A (ja) 実装構造体とその製造方法および半導体装置とその製造方法
JP2008098285A (ja) 半導体装置
JP3913531B2 (ja) スペーサー、及びこれを用いた実装方法
JP2008140868A (ja) 多層配線基板および半導体装置
JP3002965B2 (ja) 電子部品の面実装用接続部材
JP2018006465A (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
JP2011082363A (ja) 電子部品および電子機器
JP3034231B2 (ja) 中継基板
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2001044319A (ja) 配線基板およびその実装構造
JP2019140359A (ja) 実装構造体とその製造方法
JP2009231467A (ja) 基板ユニット，電子装置，及び基板ユニット製造方法