JP2011238648A - 高出力用半導体パッケージおよびその作製方法 - Google Patents

高出力用半導体パッケージおよびその作製方法 Download PDF

Info

Publication number
JP2011238648A
JP2011238648A JP2010106278A JP2010106278A JP2011238648A JP 2011238648 A JP2011238648 A JP 2011238648A JP 2010106278 A JP2010106278 A JP 2010106278A JP 2010106278 A JP2010106278 A JP 2010106278A JP 2011238648 A JP2011238648 A JP 2011238648A
Authority
JP
Japan
Prior art keywords
conductive substrate
semiconductor package
screw hole
frame
thermally conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010106278A
Other languages
English (en)
Inventor
Ryota Senda
亮太 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010106278A priority Critical patent/JP2011238648A/ja
Publication of JP2011238648A publication Critical patent/JP2011238648A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】熱伝導性基板の反りを抑制した高出力用半導体パッケージおよびその作製方法を提供する。
【解決手段】ヒートシンク111上に配置され、高周波半導体装置24を搭載する熱伝導性基板200と、熱伝導性基板上に配置され、高周波半導体装置を囲む枠体16と、枠体の上部開口を封止するキャップ10と、枠体の外側の熱伝導性基板に対して垂直方向にヒートシンクまで貫通する複数のネジ穴5a〜5dと、ネジ穴開口部6a〜6dにおいて、枠体と反対方向の外側に形成されたテーパー状のネジ穴開口面7a〜7dと、複数のネジ穴に挿入されるネジ30とを備え、ネジ穴にネジを挿入し、熱伝導性基板とヒートシンクの間を締め付けることによって、ネジ穴開口面にネジの頭部が接触し、テネジ穴開口面に垂直方向に圧力を加え、熱伝導性基板に外側方向に引っ張り応力を加えた高出力用半導体パッケージおよびその作製方法。
【選択図】図6

Description

本発明の実施形態は、高出力用半導体パッケージおよびその作製方法に関する。
半導体パッケージは、主に半導体素子が設置される熱伝導性基板と、この熱伝導性基板の一面上に半導体素子を囲うように設けられる枠体と上部開口を封止する蓋などから構成されている。また、熱伝導性基板には、ネジ穴が開いており、ネジによって半導体パッケージを放熱板に取り付ける。
この種の半導体パッケージは、取扱過程において、半導体素子、非導電性基板および枠体を熱伝導性基板側へろう付けにより取り付けるため、ろう付けの際に生じる高温度がパッケージ全体に加えられる。
ろう付け時に高熱が加わることにより、熱伝導性基板の熱膨張により、この熱膨張する側に向けた反りが発生する。この熱伝導性基板の反りの発生により、非導電性基板と熱伝導性基板との面接触状態が悪くなり、半導体素子の通電時に発する熱の外部への放熱が著しく妨げられる要因となっていた。従って、半導体装置に用いる半導体素子の高出力化に大きな障害となっていた(例えば、特許文献1参照)。
また、従来のパッケージでは、半導体に通電することで、パッケージに温度が加わると長方向への膨張は、ネジがあるため膨張が妨げられ、短方向への膨張は自由に行われる。その結果、半導体パッケージには熱伝導性基板が放熱板に対して凹となるような反りが発生する。この反りの発生によって、放熱板と熱伝導基板の間で空間ができる。それにより、熱伝導性が低下し、熱伝導性基板から放熱板への熱抵抗が高くなってしまうという問題がある。
また、放熱特性が悪いと、半導体パッケージにかかる熱が高くなるため、熱伝導性基板の反りが大きくなるため、熱伝導性基板上にある半導体素子が割れてしまうという問題もある。
熱伝導性基板の反り具合が安定せず、延いては、熱伝導性基板上に設けられる半導体素子に発生する熱の放熱特性が改善されず高出力用半導体パッケージを用いた半導体装置としての半導体素子の放熱性について悪影響を及ぼしていた。
特開平5−226514号公報
従来の半導体パッケージでは、半導体に通電することで、半導体パッケージに温度が加わると長方向への膨張は、ネジがあるため膨張が妨げたれ、短方向への膨張は自由に行われる。すると、熱伝導性基板が一方向で反ってしまうという問題があった。
一態様によれば、ヒートシンクと、前記ヒートシンク上に配置され、高周波半導体装置を搭載する熱伝導性基板と、前記熱伝導性基板上に配置され、前記高周波半導体装置を囲む枠体と、前記枠体の上部開口を封止するキャップと、前記枠体の外側の前記熱伝導性基板に対して垂直方向に前記ヒートシンクまで貫通する複数のネジ穴と、前記ネジ穴のネジ穴開口部において、前記枠体と反対方向の外側に形成されたテーパー状のネジ穴開口面と、前記複数のネジ穴に挿入されるネジとを備え、前記ネジ穴に前記ネジを挿入し、前記熱伝導性基板と前記ヒートシンクの間を締め付けることによって、前記ネジ穴開口面に前記ネジの頭部が接触し、前記ネジ穴開口面に垂直方向に圧力を加え、前記熱伝導性基板に外側方向に引っ張り応力を加えた高出力用半導体パッケージが提供される。
他の態様によれば、ヒートシンクと、前記ヒートシンク上に配置され、高周波半導体装置を搭載する熱伝導性基板と、前記熱伝導性基板上に配置され、前記高周波半導体装置を囲む枠体と、前記枠体の上部開口を封止するキャップと、前記枠体の外側の前記熱伝導性基板に対して垂直より傾いた方向に、前記枠体と反対方向の外側方向に前記ヒートシンクまで貫通する複数のネジ穴と、前記複数のネジ穴に挿入されるネジとを備え、前記ネジ穴に前記ネジを挿入し、前記熱伝導性基板と前記ヒートシンクの間を締め付けることによって、前記熱伝導性基板に外側方向に引っ張り応力を加えた高出力用半導体パッケージが提供される。
他の態様によれば、ヒートシンク上に載置された熱伝導性基板上に、高周波半導体装置を形成する工程と、前記熱伝導性基板上に、前記高周波半導体装置を囲む枠体を形成する工程と、前記枠体の上部に開口を封止するキャップを形成する工程と、前記枠体の外側の前記熱伝導性基板に対して垂直方向に前記ヒートシンクまで貫通する複数のネジ穴を形成する工程と、前記ネジ穴のネジ穴開口部において、前記枠体と反対方向の外側にテーパー状のネジ穴開口面を形成する工程と、前記複数のネジ穴にネジを挿入し、前記熱伝導性基板と前記ヒートシンクの間を締め付ける工程とを有し、前記ネジ穴開口面に前記ネジの頭部を接触させ、前記テネジ穴開口面に垂直方向に圧力を加え、前記熱伝導性基板に外側方向に引っ張り応力を加えた高出力用半導体パッケージの作製方法が提供される。
第1の実施の形態に係る高出力用半導体パッケージを説明する模式的鳥瞰図であって、(a)キャップ、(b)メタルシールリング、(c)枠体、(d)熱伝導性基板および絶縁層上に配置された入力ストリップラインおよび出力ストリップラインの模式的構成図。 ヒートシンク上に搭載した第1の実施の形態に係る高出力用半導体パッケージの模式的鳥瞰図。 第1の実施の形態に係る高出力用半導体パッケージの模式的平面パターン構成図。 第1の実施の形態に係る高出力用半導体パッケージの模式的断面構成であって、図3のI−I線に沿う模式的断面構造図。 第1の実施の形態に係る高出力用半導体パッケージの模式的断面構成であって、図3II−II線に沿う模式的断面構造図。 第1の実施の形態に係る高出力用半導体パッケージの模式的断面構成であって、図5の構成で、ネジ締めを行った状態の模式的断面構造図。 第1の実施の形態の変形例1に係る高出力用半導体パッケージの模式的平面パターン構成図。 第1の実施の形態の変形例1に係る高出力用半導体パッケージの模式的断面構成であって、図7のIII−III線に沿う模式的断面構造図。 第1の実施の形態の変形例1に係る高出力用半導体パッケージの模式的断面構成であって、図8の構成で、ネジ締めを行った状態の模式的断面構造図。 第1の実施の形態の変形例2に係る高出力用半導体パッケージの模式的平面パターン構成図。 第1の実施の形態の変形例2に係る高出力用半導体パッケージの模式的断面構成であって、図10のIV−IV線に沿う模式的断面構造図。 第1の実施の形態の変形例2に係る高出力用半導体パッケージの模式的断面構成であって、図11の構成で、ネジ締めを行った状態の模式的断面構造図。 (a)第1の実施の形態に係る高出力用半導体パッケージに適用する高周波半導体装置の模式的平面パターン構成図、(b)図13(a)のJ部分の拡大図。 第1の実施の形態に係る高出力用半導体パッケージに適用する高周波半導体装置の構成例1であって、図13(b)のV−V線に沿う模式的断面構造図。 第1の実施の形態に係る高出力用半導体パッケージに適用する高周波半導体装置の構成例2であって、図13(b)のV−Vに沿う模式的断面構造図。 第1の実施の形態に係る高出力用半導体パッケージに適用する高周波半導体装置の構成例3であって、図13(b)のV−V線に沿う模式的断面構造図。 第1の実施の形態に係る高出力用半導体パッケージに適用する高周波半導体装置の構成例4であって、図13(b)のV−V線に沿う模式的断面構造図。 第2の実施の形態に係る高出力用半導体パッケージの模式的平面パターン構成図。 第2の実施の形態の変形例1に係る高出力用半導体パッケージの模式的平面パターン構成図。 第2の実施の形態の変形例2に係る高出力用半導体パッケージの模式的平面パターン構成図。 第3の実施の形態に係る高出力用半導体パッケージの模式的平面パターン構成図。 第3の実施の形態の変形例に係る高出力用半導体パッケージの模式的平面パターン構成図。 第4の実施の形態に係る高出力用半導体パッケージの模式的平面パターン構成図。 第4の実施の形態の変形例に係る高出力用半導体パッケージの模式的平面パターン構成図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この実施の形態は、構成部品の材質、形状、構造、配置等を特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
(第1の実施の形態)
(高周波半導体装置)
(高出力用半導体パッケージ構造)
第1の実施の形態に係る高出力用半導体パッケージを説明する模式的鳥瞰図は、図1に示すように表される。図1(a)はキャップ10、図1(b)はメタルシールリング14a、図1(c)は枠体16、図1(d)は熱伝導性基板200、および絶縁層20上に配置された入力ストリップライン19aおよび出力ストリップライン19bの模式的構成をそれぞれ表す。また、ヒートシンク111上に搭載した第1の実施の形態に係る高出力用半導体パッケージ1の模式的鳥瞰構成は、図2に示すように表される。
第1の実施の形態に係る高出力用半導体パッケージは、図1に示すように、キャップ10と、メタルシールリング14aと、枠体16と、熱伝導性基板200と、熱伝導性基板200上の絶縁層20上に配置された入力ストリップライン19aおよび出力ストリップライン19bとを備え、熱伝導性基板200は、ネジ穴5a〜5dを介してヒートシンク111にネジ止めされる。
(熱伝導性基板)
第1の実施の形態に係る高出力用半導体パッケージの熱伝導性基板200は、例えば、モリブデン、銅モリブデン合金などの導電性金属によって形成されている。さらに、熱伝導性基板200の表面には、例えば、Au、Ni、Ag、Ag−Pt合金、Ag−Pd合金などのメッキ導体を形成してもよい。
熱伝導性基板200は、例えば、円形、楕円形、若しくは多角形の形状を備える。
また、熱伝導性基板200は、枠体16の外形形状と同一の形状を有していても良い。
(枠体)
枠体16の材質としては、例えば、アルミナ(Al23)、窒化アルミニウム(AIN)、酸化ベリリウム(BeO)などから形成可能である。
枠体16の上面には、メタルシールリング14aを介して、半田付けのためのハンダメタル層(図示省略)が形成される。ハンダメタル層としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。
また、第1の実施の形態に係る高出力用半導体パッケージにおいて、枠体(セラミック壁)16は、絶縁性若しくは導電性の接着剤を介して、熱伝導性基板200上に配置される。絶縁性の接着剤としては、例えば、エポキシ樹脂、ガラスなどから形成可能であり、導電性の接着剤としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。尚、セラミック製の枠体16の代わりに金属製の枠体を適用することも可能である。
枠体16は、例えば、円形、楕円形、若しくは多角形の形状を備える。
(キャップ)
キャップ10は、平板形状を備え、枠体16上にメタルシールリング14aを介して配置される。なお、キャップ10の材質としては、金属、若しくは、セラミックを適用しても良い。
結果として、第1の実施の形態に係る高出力用半導体パッケージ1は、図1〜図4に示すように、枠体16と、枠体16上に配置されたメタルシールリング14aと、枠体16上にメタルシールリング14aを介して配置されたキャップ10とを備える。
第1の実施の形態に係る高出力用半導体パッケージは、3GHz以上の高周波特性を有する。このため、高周波数(すなわち3GHzを越える周波数)のデバイス及び構成部品用のパッケージとして適用可能である。
(平面パターン構成)
第1の実施の形態に係る高出力用半導体パッケージ1の模式的平面パターン構成は、図3に示すように表される。また、図3のI−I線に沿う模式的断面構造は、図4に示すように表される。
第1の実施の形態に係る高出力用半導体パッケージ1は、図3〜図4に示すように、熱伝導性基板200と、熱伝導性基板200上に配置された高周波半導体装置24と、高周波半導体装置24の入力部に配置され、入力整合回路17を搭載する入力回路基板26と、高周波半導体装置24の出力部に配置され、出力整合回路18を搭載する出力回路基板28と、絶縁層20上に配置された入力ストリップライン19aと、絶縁層20上に配置された出力ストリップライン19bと、高周波半導体装置24、入力整合回路17、出力整合回路18、入力ストリップライン19aおよび出力ストリップライン19bの一部を内包する枠体16とを備え、熱伝導性基板200は、ネジ穴5a〜5dを介してヒートシンク111にネジ止めされる。
また、図3〜図4に示すように、入力ストリップライン19aおよび出力ストリップライン19bには、それぞれ入力端子P1となる端子電極21aおよび出力端子P2となる端子電極21bが接続されている。
また、図4に示すように、枠体16上にメタルシールリング14aを介してキャップ10が配置されるが、図3では、図示を省略している。
高周波半導体装置24と入力整合回路17間には、ボンディングワイヤ12が接続され、高周波半導体装置24と出力整合回路18間には、ボンディングワイヤ14が接続されている。また、入力ストリップライン19aと入力整合回路17間には、ボンディングワイヤ11が接続され、出力ストリップライン19bと出力整合回路18間には、ボンディングワイヤ15が接続されている。
(ネジ止め機構)
第1の実施の形態に係る高出力用半導体パッケージ1の模式的断面構成であって、図3のII−II線に沿う模式的断面構造は、図5に示すように表され、図5の構成で、ネジ締めを行った状態の模式的断面構造は、図6に示すように表される。なお、枠体16内部には、入力回路基板26、入力整合回路17、高周波半導体装置24、出力回路基板28、および出力整合回路18などが含まれるため、図3のII―II線に沿う断面構造は、複雑な構造となるため、図5および図6においては、簡単化して示している。
第1の実施の形態に係る高出力用半導体パッケージ1は、図5〜図6に示すように、ヒートシンク111と、ヒートシンク111上に配置され、高周波半導体装置24を搭載する熱伝導性基板200と、熱伝導性基板200上に配置され、高周波半導体装置24を囲む枠体16と、枠体16の上部開口を封止するキャップ10と、枠体16の外側の熱伝導性基板200に対して垂直方向にヒートシンク111まで貫通する複数のネジ穴5a〜5dと、ネジ穴5a〜5dのネジ穴開口部6a〜6dにおいて、枠体16と反対方向の外側に形成されたテーパー状のネジ穴開口面7a〜7dと、複数のネジ穴5a〜5dに挿入されるネジ30とを備え、ネジ穴5a〜5dにネジ30を挿入し、熱伝導性基板200とヒートシンク111の間を締め付けることによって、ネジ穴開口面7a〜7dにネジ30の頭部が接触し、ネジ穴開口面7a〜7dに垂直方向に圧力を加え、熱伝導性基板200に外側方向に引っ張り応力を加えている。
図5に示すように、熱伝導性基板200のネジ穴5a〜5dの上部のネジ穴開口部6a〜6dの外側を斜めに切り欠き加工することによって、ネジ穴開口部6a〜6dにテーパー状のネジ穴開口面7a〜7dを形成している。
図6に示すように、ネジ穴5a〜5dにネジ30を挿入し、熱伝導性基板200とヒートシンク111の間を締め付けることによって、テーパー状のネジ穴開口面7a〜7dにネジ30の頭部が接触し、ネジ穴開口面7a〜7dに対して、実質的に垂直方向に、圧力が加わる。熱伝導性基板200には高出力用半導体パッケージ1の外側方向に引っ張り応力が加わり、熱伝導性基板200は外側方向に引き延ばされる。
結果として、熱伝導性基板200の反りは低減され、熱伝導性基板200とヒートシンクとの間の接触面積が増大し、高周波半導体装置24に発生する熱の放熱特性を改善することができる。
―ネジ止め機構の変形例1―
第1の実施の形態の変形例1に係る高出力用半導体パッケージの模式的平面パターン構成は、図7に示すように表され、図7のIII−III線に沿う模式的断面構造は、図8に示すように表され、図8の構成で、ネジ締めを行った状態の模式的断面構造は、図9に示すように表される。なお、枠体16内部には、入力回路基板26、入力整合回路17、高周波半導体装置24、出力回路基板28、および出力整合回路18などが含まれるため、図7のIII―III線に沿う断面構造は、複雑な構造となるため、図8および図9においては、簡単化して示している。
第1の実施の形態の変形例1に係る高出力用半導体パッケージは、ヒートシンク111と、ヒートシンク111上に配置され、高周波半導体装置24を搭載する熱伝導性基板200と、熱伝導性基板200上に配置され、高周波半導体装置24を囲む枠体16と、枠体16の上部開口を封止するキャップ10と、枠体16の外側の熱伝導性基板200に対して垂直より傾いた方向に、枠体16と反対方向の外側方向にヒートシンク111まで貫通する複数のネジ穴5a〜5dと、複数のネジ穴5a〜5dに挿入されるネジ30とを備え、ネジ穴5a〜5dにネジ30を挿入し、熱伝導性基板200とヒートシンク111の間を締め付けることによって、熱伝導性基板200に外側方向に引っ張り応力を加えている。
図8に示すように、熱伝導性基板200のネジ穴開口部6a〜6dより、ネジ穴5a〜5dを斜めに、熱伝導性基板200を貫通するように形成している。また、ヒートシンク111に対しても、ネジ穴を斜めに形成している。
図9に示すように、ネジ穴5a〜5dにネジ30を挿入し、熱伝導性基板200とヒートシンク111の間を締め付けることによって、熱伝導性基板200には高出力用半導体パッケージ1の外側方向に引っ張り応力が加わり、熱伝導性基板200は外側方向に引き延ばされる。
結果として、熱伝導性基板200の反りは低減され、熱伝導性基板200とヒートシンクとの間の接触面積が増大し、高周波半導体装置24に発生する熱の放熱特性を改善することができる。
―ネジ止め機構の変形例2―
第1の実施の形態の変形例2に係る高出力用半導体パッケージの模式的平面パターン構成は、図10に示すように表され、図10のIV−IV線に沿う模式的断面構造は、図11に示すように表され、図11の構成で、ネジ締めを行った状態の模式的断面構造は、図12に示すように表される。なお、枠体16内部には、入力回路基板26、入力整合回路17、高周波半導体装置24、出力回路基板28、および出力整合回路18などが含まれるため、図10のIV―IV線に沿う断面構造は、複雑な構造となるため、図11および図12においては、簡単化して示している。
第1の実施の形態の変形例2に係る高出力用半導体パッケージは、変形例1の構成に加えて、ネジ穴5a〜5dのネジ穴開口部6a〜6dにおいて、斜め加工により形成されたテーパー状のネジ穴開口面8a〜8dをさらに備える。
図11に示すように、熱伝導性基板200のネジ穴開口部6a〜6dより、ネジ穴5a〜5dを斜めに、熱伝導性基板200を貫通するように形成している。また、ヒートシンク111に対しても、ネジ穴を斜めに形成している。さらにネジ穴5a〜5dの上部のネジ穴開口部6a〜6dを斜め加工することによって、ネジ穴開口部6a〜6dにテーパー状のネジ穴開口面8a〜8dを形成している。
図12に示すように、ネジ穴5a〜5dにネジ30を挿入し、熱伝導性基板200とヒートシンク111の間を締め付けることによって、熱伝導性基板200には高出力用半導体パッケージ1の外側方向に引っ張り応力が加わり、熱伝導性基板200は外側方向に引き延ばされる。また、ネジ30の頭部は、斜め加工されたネジ穴開口部6a〜6dに接触し、熱伝導性基板200に高出力用半導体パッケージ1の外側方向に引っ張り応力を加え、熱伝導性基板200は外側方向に引き延ばされる。
結果として、変形例1よりもさらに、熱伝導性基板200の反りは低減され、熱伝導性基板200とヒートシンクとの間の接触面積が増大し、高周波半導体装置24に発生する熱の放熱特性を改善することができる。
(高出力用半導体パッケージの作製方法)
第1の実施の形態に係る高出力用半導体パッケージの作製方法は、図1〜図6に示すように、ヒートシンク111上に載置された熱伝導性基板200上に、高周波半導体装置24を形成する工程と、熱伝導性基板200上に、高周波半導体装置24を囲む枠体16を形成する工程と、枠体16の上部に開口を封止するキャップ10を形成する工程と、枠体16の外側の熱伝導性基板200に対して垂直方向にヒートシンク111まで貫通する複数のネジ穴5a〜5dを形成する工程と、ネジ穴5a〜5dのネジ穴開口部6a〜6dにおいて、枠体16と反対方向の外側にテーパー状のネジ穴開口面7a〜7dを形成する工程と、複数のネジ穴5a〜5dにネジ30を挿入し、熱伝導性基板200とヒートシンク111の間を締め付ける工程とを有する。ここで、ネジ穴開口面7a〜7dにネジ30の頭部を接触させ、ネジ穴開口面7a〜7dに垂直方向に圧力を加え、熱伝導性基板200に外側方向に引っ張り応力を加えている。
すなわち、熱伝導性基板200に対して、図5に示すように、熱伝導性基板200のネジ穴5a〜5dの上部のネジ穴開口部6a〜6dの外側を斜めに切り欠き加工することによって、ネジ穴開口部6a〜6dにテーパー状のネジ穴開口面7a〜7dを形成する工程を有する。
第1の実施の形態の変形例1に係る高出力用半導体パッケージの作製方法は、図7〜図9に示すように、ヒートシンク111上に載置された熱伝導性基板200上に、高周波半導体装置24を形成する工程と、熱伝導性基板200上に、高周波半導体装置24を囲む枠体16を形成する工程と、枠体16の上部に開口を封止するキャップ10を形成する工程と、枠体16の外側の熱伝導性基板200に対して垂直より傾いた方向に、枠体16と反対方向の外側方向にヒートシンク111まで貫通する複数のネジ穴5a〜5dを形成する工程と、複数のネジ穴5a〜5dにネジ30を挿入し、熱伝導性基板200とヒートシンク111の間を締め付ける工程とを有し、熱伝導性基板200に外側方向に引っ張り応力を加えている。
すなわち、図8に示すように、熱伝導性基板200のネジ穴開口部6a〜6dより、ネジ穴5a〜5dを斜めに、熱伝導性基板200を貫通するように形成し、かつヒートシンク111に対しても、ネジ穴を斜めに形成する工程を有していても良い。
第1の実施の形態の変形例2に係る高出力用半導体パッケージの作製方法は、図10〜図12に示すように、変形例1に係る高出力用半導体パッケージの作製方法に加えて、ネジ穴5a〜5dのネジ穴開口部6a〜6dにおいて、斜め加工によりテーパー状のネジ穴開口面8a〜8dを形成する工程をさらに有する。
すなわち、図11に示すように、熱伝導性基板200のネジ穴開口部6a〜6dより、ネジ穴5a〜5dを斜めに、熱伝導性基板200を貫通するように形成し、かつヒートシンク111に対しても、ネジ穴を斜めに形成する工程に加えて、さらにネジ穴5a〜5dの上部のネジ穴開口部6a〜6dを斜め加工することによって、ネジ穴開口部6a〜6dにテーパー状のネジ穴開口面8a〜8dを形成する工程を有していても良い。
ここで、枠体16は、円形、楕円形、若しくは多角形の形状を有する。
熱伝導性基板200は、円形、楕円形、若しくは多角形の形状を有する。
熱伝導性基板200は、枠体16の外形形状と同一の形状を有していても良い。
さらに、熱伝導性基板200上に高周波半導体装置24に隣接して入力回路基板26および出力回路基板28を形成する工程と、枠体16の入出力部において、熱伝導性基板200上に絶縁層20を形成する工程と、絶縁層20上に入力ストリップライン19aおよび出力ストリップライン19bを形成する工程と、入力回路基板26上に入力ストリップライン19aに接続される入力整合回路17を形成する工程と、出力回路基板28上に出力ストリップライン19bに接続される出力整合回路18を形成する工程と、高周波半導体装置24と入力整合回路17および出力整合回路18をボンディングワイヤ(12、14)により接続する工程とを有する。
(半導体素子構造)
第1の実施の形態に係る高出力用半導体パッケージに適用する高周波半導体装置24の模式的平面パターン構成は、図13(a)に示すように表され、図13(a)のJ部分の拡大図は、図13(b)に示すように表される。また、第1の実施の形態に係る高出力用半導体パッケージに適用する高周波半導体装置24の構成例1〜4であって、図13(b)のV−V線に沿う模式的断面構成例1〜4は、それぞれ図14〜図17に示すように表される。
第1の実施の形態に係る高出力用半導体パッケージに適用する高周波半導体装置24において、複数のFETセルFET1〜FET10は、図13〜図17に示すように、半絶縁性基板110と、半絶縁性基板110の第1表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、半絶縁性基板110の第1表面に配置され、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極G1〜G10、複数のソース端子電極S11,S12,S21,S22,…,S101,S102およびドレイン端子電極D1〜D10と、ソース端子電極S11,S12,S21,S22,…,S101,S102の下部に配置されたVIAホールSC11,SC12,SC21,SC22,…,SC101,SC102と、半絶縁性基板110の第1表面と反対側の第2表面に配置され、ソース端子電極S11,S12,S21,S22,…,S101,S102に対してVIAホールSC11,SC12,SC21,SC22,…,SC101,SC102を介して接続された接地電極(図示省略)とを備える。
ゲート端子電極G1〜G10には、ボンディングワイヤ12が接続され、ドレイン端子電極D1〜D10には、ボンディングワイヤ14が接続され、ソース端子電極S11,S12,S21,S22,…,S101,S102の下部には、VIAホールSC11,SC12,SC21,SC22,…,SC101,SC102が形成され、VIAホールSC11,SC12,SC21,SC22,…,SC101,SC102の内壁に形成された電極層(図示省略)を介してソース端子電極S11,S12,S21,S22,…,S101,S102を接地電極に接続している。
半絶縁性基板110は、GaAs基板、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。
(構造例1)
図13(b)のV−V線に沿う模式的断面構成として、第1の実施の形態に係る高出力用半導体パッケージに適用する高周波半導体装置24のFETセルの構成例1は、図14に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118上に配置されたソースフィンガー電極(S)120、ゲートフィンガー電極(G)124およびドレインフィンガー電極(D)122とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118との界面には、2次元電子ガス(2DEG:Two Dimensional Electron Gas)層116が形成されている。図14に示す構成例1では、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)が示されている。
(構造例2)
図13(b)のV−V線に沿う模式的断面構成として、第1の実施の形態に係る高出力用半導体パッケージに適用する高周波半導体装置24のFETセルの構成例2は、図15に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたソース領域126およびドレイン領域128と、ソース領域126上に配置されたソースフィンガー電極(S)120、窒化物系化合物半導体層112上に配置されたゲートフィンガー電極(G)124およびドレイン領域128上に配置されたドレインフィンガー電極(D)122とを備える。窒化物系化合物半導体層112とゲートフィンガー電極(G)124との界面には、ショットキーコンタクト(Schottky Contact)が形成されている。図15に示す構成例2では、金属−半導体電界効果トランジスタ(MESFET:Metal Semiconductor Field Effect Transistor)が示されている。
(構造例3)
図13(b)のV−V線に沿う模式的断面構成として、第1の実施の形態に係る高出力用半導体パッケージに適用する高周波半導体装置24のFETセルの構成例3は、図16に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118上に配置されたソースフィンガー電極(S)120およびドレインフィンガー電極(D)122と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118上のリセス部に配置されたゲートフィンガー電極(G)124とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118との界面には、2DEG層116が形成されている。図16に示す構成例3では、HEMTが示されている。
(構造例4)
図13(b)のV−V線に沿う模式的断面構成として、第1の実施の形態に係る高出力用半導体パッケージに適用する高周波半導体装置24のFETセルの構成例4は、図17に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118上に配置されたソースフィンガー電極(S)120およびドレインフィンガー電極(D)122と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118上の2段リセス部に配置されたゲートフィンガー電極124とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118との界面には、2DEG層116が形成されている。図17に示す構成例4では、HEMTが示されている。
また、上記の実施形態においては、活性領域以外の窒化物系化合物半導体層112を電気的に不活性な素子分離領域として用いている。ここで、活性領域とは、ソースフィンガー電極120、ゲートフィンガー電極124およびドレインフィンガー電極122の直下の2DEG層116、ソースフィンガー電極120とゲートフィンガー電極124間およびドレインフィンガー電極122とゲートフィンガー電極124間の2DEG層116からなる。上記の実施形態においては、この活性領域以外の窒化物系化合物半導体層112を電気的に不活性な素子分離領域として用いている。
素子分離領域の他の形成方法としては、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18および窒化物系化合物半導体層112の深さ方向の一部まで、イオン注入により形成することもできる。イオン種としては、例えば、窒素(N)、アルゴン(Ar)などを適用することができる。また、イオン注入に伴うドーズ量は、例えば、約1×1014(ions/cm2)であり、加速エネルギーは、例えば、約100keV〜200keVである。
素子分離領域上およびデバイス表面上には、パッシベーション用の絶縁層(図示省略)が形成されている。この絶縁層としては、例えば、PECVD(Plasma Enhanced Chemical Vapor Deposition)法によって堆積された窒化膜、アルミナ(Al23)膜、酸化膜(SiO2)、酸窒化膜(SiON)などで形成することができる。
ソースフィンガー電極120およびドレインフィンガー電極122は、例えば、Ti/Alなどで形成される。ゲートフィンガー電極124は、例えばNi/Auなどで形成することができる。
なお、第1の実施の形態に係る高出力用半導体パッケージに適用する高周波半導体装置24において、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の長手方向のパターン長は、マイクロ波/ミリ波/サブミリ波と動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約25μm〜50μmである。
また、ソースフィンガー電極120の幅は、例えば、約40μm程度であり、ソース端子電極S11,S12,S21,S22,…,S101,S102の幅は、例えば、約100μm程度である。また、VIAホールSC11,SC12,SC21,SC22,…,SC101,SC102の形成幅は、例えば、約10μm〜40μm程度である。
(第2の実施の形態)
第2の実施の形態に係る高出力用半導体パッケージの模式的平面パターン構成は、図18に示すように表される。また、図18のI−I線に沿う模式的断面構造は、図4と同様に表される。また、図18のII−II線に沿う模式的断面構造は、図5〜図6と同様に表される。
第2の実施の形態に係る高出力用半導体パッケージの構成は、図18に示すように、熱伝導性基板200と、熱伝導性基板200上に配置された高周波半導体装置24と、高周波半導体装置24の入力部に配置され、例えば、入力整合回路17を搭載する入力回路基板26と、高周波半導体装置24の出力部に配置され、出力整合回路18を搭載する出力回路基板28と、絶縁層20上に配置された入力ストリップライン19aと、絶縁層20上に配置された出力ストリップライン19bと、高周波半導体装置24、入力回路基板26、出力回路基板28、入力ストリップライン19aおよび出力ストリップライン19bの一部を内包する円形の枠体形状を有する枠体16とを備える。
また、図18に示すように、入力ストリップライン19aおよび出力ストリップライン19bには、それぞれ入力端子P1となる端子電極21aおよび出力端子P2となる端子電極21bが接続されている。
また、図4と同様に、円形の枠体形状を有する枠体16上にメタルシールリング14aを介して円形の板形状を有するキャップ10が配置されるが、図18では、図示を省略している。
高周波半導体装置24と入力整合回路17間には、ボンディングワイヤ12が接続され、高周波半導体装置24と出力整合回路18間には、ボンディングワイヤ14が接続されている。また、入力ストリップライン19aと入力整合回路17間には、ボンディングワイヤ11が接続され、出力ストリップライン19bと出力整合回路18間には、ボンディングワイヤ15が接続されている。
熱伝導性基板200は、例えばCuで形成され、入力回路基板26および出力回路基板28はアルミナで形成されている。
第2の実施の形態においても、図3および図5〜図6と同様のネジ穴5a〜5d、ネジ穴開口部6a〜6dおよびネジ穴開口面7a〜7dの構成を備え、ヒートシンク111と熱伝導性基板200との間をネジ止めすることによって、熱伝導性基板200を外に伸ばす方向に力を掛けて熱伝導性基板200の反りを低減させることができる。結果として、高周波半導体装置24に発生する熱の放熱特性を改善することができる。
また、第2の実施の形態に係る高出力用半導体パッケージの構成においては、枠体16を円形の枠体形状とすることで、枠体16の応力が緩和され、熱伝導性基板200の反りを低減化して大面積化可能で、信頼性が向上し、かつマイクロ波/ミリ波/サブミリ波帯の高周波に適用可能な高出力用半導体パッケージを提供することができる。
(変形例1)
第2の実施の形態の変形例1に係る高出力用半導体パッケージ1の模式的平面パターン構成は、図19に示すように表される。また、図19のI−I線に沿う模式的断面構造は、図4と同様に表される。また、図19のII−II線に沿う模式的断面構造は、図5〜図6と同様に表される。
第2の実施の形態の変形例1に係る高出力用半導体パッケージ1の構成は、図19に示すように、熱伝導性基板200が、円形の板形状を有する。変形例1に係る高出力用半導体パッケージ1の構成は、熱伝導性基板200の構造が異なるのみであって、その他の構成は第2の実施の形態と同様であるため、重複した説明は省略する。また、変形例1に係る高出力用半導体パッケージの作製方法も第1の実施の形態と同様であるため、重複した説明は省略する。
変形例1においても、第1の実施の形態の図5〜図6と同様のネジ穴5a〜5d、ネジ穴開口部6a〜6dおよびネジ穴開口面7a〜7dの構成を備え、ヒートシンク111と熱伝導性基板200との間をネジ止めすることによって、熱伝導性基板200を外に伸ばす方向に力を掛けて熱伝導性基板200の反りを低減させることができる。結果として、高周波半導体装置24に発生する熱の放熱特性を改善することができる。
変形例1においては、円形の熱伝導性基板200を採用して、複数のネジによって、熱伝導性基板200をヒートシンク111に対して対称に締め付けることで、一方向とその直角方向において、高周波半導体装置24に通電を行い、高出力用半導体パッケージ1に温度が加わったことによる熱伝導性基板200の膨張とネジによる膨張の妨げが等しくなるために、熱伝導性基板200の面内の反りを一定にすることができる。反りが一定になることで、放熱特性を一定にすることができる。
変形例1に係る高出力用半導体パッケージ1の構成例においては、熱伝導性基板200の構造を円形の板形状とすることで、熱伝導性基板200の応力が緩和され、熱伝導性基板200の反りを低減化して大面積化可能で、信頼性が向上し、かつマイクロ波/ミリ波/サブミリ波帯の高周波に適用可能な高出力用半導体パッケージを提供することができる。
(変形例2)
第2の実施の形態の変形例2に係る高出力用半導体パッケージ1の模式的平面パターン構成は、図20に示すように表される。また、図20のI−I線に沿う模式的断面構造は、図4と同様に表される。また、図20のII−II線に沿う模式的断面構造は、図5〜図6と同様に表される。
第2の実施の形態の変形例2に係る高出力用半導体パッケージ1においては、ネジ穴の数を増加し、かつ熱伝導性基板200の構造を円形の板形状とすることで、熱伝導性基板200の応力が緩和され、反りを低減化して大面積化可能で、信頼性が向上し、かつマイクロ波/ミリ波/サブミリ波帯の高周波に適用可能な高出力用半導体パッケージを提供することができる。
第2の実施の形態の変形例2に係る高出力用半導体パッケージ1においては、ネジ穴の数を増加し、4箇所より多くネジ止めすることで、熱伝導性基板200の反りを一定にして、放熱特性を一定にすることができ、また、熱伝導性基板200の取り付け面の接触面積が増え、高周波半導体装置24に発生する熱の放熱特性を改善することができる。また、熱伝導性基板200を円型することで、高出力用半導体パッケージを取り付けるための放熱板の加工が容易となる。
また、第2の実施の形態およびその変形例においては、枠体16は、円形の例を示したが、円形は、真円に限定されるものでは無く、楕円形、長円形、或いは、多角形の角部分が、丸みを持った構成などを採用することも可能である。
尚、第2の実施の形態およびその変形例に係る高出力用半導体パッケージの構成においても、図7〜図9に示したようなネジ止め構成、或いは図10〜図12に示したようなネジ止め構成を採用しても良い。
(第3の実施の形態)
第3の実施の形態に係る高出力用半導体パッケージ1の模式的平面パターン構成は、図21に示すように表される。また、図21のI−I線に沿う模式的断面構造は、図4と同様に表される。また、図21のII−II線に沿う模式的断面構造は、図5〜図6と同様に表される。
第3の実施の形態に係る高出力用半導体パッケージ1の構成は、図21に示すように、熱伝導性基板200と、熱伝導性基板200上に配置された高周波半導体装置24と、高周波半導体装置24の入力部に配置され、例えば、入力整合回路17を搭載する入力回路基板26と、高周波半導体装置24の出力部に配置され、例えば、出力整合回路18を搭載する出力回路基板28と、絶縁層20上に配置された入力ストリップライン19aと、絶縁層20上に配置された出力ストリップライン19bと、高周波半導体装置24、入力回路基板26、出力回路基板28、入力ストリップライン19aおよび出力ストリップライン19bの一部を内包する六角形の枠体形状を有する枠体16とを備える。
また、図21に示すように、入力ストリップライン19aおよび出力ストリップライン19bには、それぞれ入力端子P1となる端子電極21aおよび出力端子P2となる端子電極21bが接続されている。
また、六角形の枠体形状を有する枠体16上にメタルシールリング14aを介して六角形の板形状を有するキャップ10が配置されるが、図21では、図示を省略している。
高周波半導体装置24と入力整合回路17間には、ボンディングワイヤ12が接続され、高周波半導体装置24と出力整合回路18間には、ボンディングワイヤ14が接続されている。また、入力ストリップライン19aと入力整合回路17間には、ボンディングワイヤ11が接続され、出力ストリップライン19bと出力整合回路18間には、ボンディングワイヤ15が接続されている。
熱伝導性基板200は、例えばCuで形成され、入力回路基板26および出力回路基板28はアルミナで形成されている。
また、第3の実施の形態に係る高出力用半導体パッケージの作製方法も第1の実施の形態と同様である。
第3の実施の形態においても、第1の実施の形態の図5〜図6と同様に、ネジ穴5a〜5d、ネジ穴開口部6a〜6dおよびネジ穴開口面7a〜7dの構成を備え、ヒートシンク111と熱伝導性基板200との間をネジ止めすることによって、熱伝導性基板200を外に伸ばす方向に力を掛けて熱伝導性基板200の反りを低減させることができる。結果として、高周波半導体装置24に発生する熱の放熱特性を改善することができる。
また、第3の実施の形態に係る高出力用半導体パッケージの構成においては、枠体16を六角形の枠体形状とすることで、枠体16の応力が緩和され、熱伝導性基板200の反りを低減化して大面積化可能で、信頼性が向上し、かつマイクロ波/ミリ波/サブミリ波帯の高周波に適用可能な高出力用半導体パッケージを提供することができる。
(変形例)
第3の実施の形態の変形例に係る高出力用半導体パッケージ1の模式的平面パターン構成は、図22に示すように表される。また、図22のI−I線に沿う模式的断面構造は、図4と同様に表される。また、図22のII−II線に沿う模式的断面構造は、図5〜図6と同様に表される。
第3の実施の形態の変形例に係る高出力用半導体パッケージ1の構成は、図22に示すように、熱伝導性基板200が、六角形状を有する。第3の実施の形態の変形例に係る高出力用半導体パッケージの構成は、熱伝導性基板200の構造が異なるのみであって、その他の構成は第3の実施の形態と同様であるため、重複した説明は省略する。
第3の実施の形態の変形例においても、第1の実施の形態の図5〜図6と同様に、ネジ穴5a〜5d、ネジ穴開口部6a〜6dおよびネジ穴開口面7a〜7dの構成を備え、ヒートシンク111と熱伝導性基板200との間をネジ止めすることによって、熱伝導性基板200を外に伸ばす方向に力を掛けて熱伝導性基板200の反りを低減させることができる。結果として、高周波半導体装置24に発生する熱の放熱特性を改善することができる。
第3の実施の形態の変形例によれば、熱伝導性基板200の構造を六角形状とすることで、熱伝導性基板200の応力が緩和され、熱伝導性基板200の反りを低減化して大面積化可能で、信頼性が向上し、かつマイクロ波/ミリ波/サブミリ波帯の高周波に適用可能な高出力用半導体パッケージを提供することができる。
尚、第3の実施の形態およびその変形例に係る高出力用半導体パッケージ1の構成においても、図7〜図9に示したようなネジ止め構成、或いは図10〜図12に示したようなネジ止め構成を採用しても良い。
(第4の実施の形態)
第4の実施の形態に係る高出力用半導体パッケージの模式的平面パターン構成は、図23に示すように表される。また、図23のI−I線に沿う模式的断面構造は、図4と同様に表される。また、図23のII−II線に沿う模式的断面構造は、図5〜図6と同様に表される。
第4の実施の形態に係る高出力用半導体パッケージ1の構成は、例えば、図23に示すように、熱伝導性基板200と、熱伝導性基板200上に配置された高周波半導体装置24と、高周波半導体装置24の入力部に配置され、例えば、入力整合回路17を搭載する入力回路基板26と、高周波半導体装置24の出力部に配置され、例えば、出力整合回路18を搭載する出力回路基板28と、絶縁層20上に配置された入力ストリップライン19aと、絶縁層20上に配置された出力ストリップライン19bと、高周波半導体装置24,入力整合回路17,出力整合回路18,入力ストリップライン19aおよび出力ストリップライン19bの一部を内包する八角形の枠体形状を有する枠体16とを備える。
また、図23に示すように、入力ストリップライン19aおよび出力ストリップライン19bには、それぞれ入力端子P1となる端子電極21aおよび出力端子P2となる端子電極21bが接続されている。
また、八角形の枠体形状を有する枠体16上にメタルシールリング14aを介して八角形の板形状を有するキャップ10が配置されるが、図23では、図示を省略している。
高周波半導体装置24と入力整合回路17間には、ボンディングワイヤ12が接続され、高周波半導体装置24と出力整合回路18間には、ボンディングワイヤ14が接続されている。また、入力ストリップライン19aと入力整合回路17間には、ボンディングワイヤ11が接続され、出力ストリップライン19bと出力整合回路18間には、ボンディングワイヤ15が接続されている。
熱伝導性基板200は、例えばCuで形成され、入力回路基板26および出力回路基板28はアルミナで形成されている。
また、第4の実施の形態に係る高出力用半導体パッケージの作製方法も第1の実施の形態と同様である。
第4の実施の形態においても、第1の実施の形態の図5〜図6同様に、ネジ穴5a〜5d、ネジ穴開口部6a〜6dおよびネジ穴開口面7a〜7dの構成を備え、ヒートシンク111と熱伝導性基板200との間をネジ止めすることによって、熱伝導性基板200を外に伸ばす方向に力を掛けて熱伝導性基板200の反りを低減させることができる。結果として、高周波半導体装置24に発生する熱の放熱特性を改善することができる。
第4の実施の形態に係る高出力用半導体パッケージにおいては、枠体16を八角形の枠体形状とすることで、枠体16の応力が緩和され、熱伝導性基板200の反りを低減化して大面積化可能で、信頼性が向上し、かつマイクロ波/ミリ波/サブミリ波帯の高周波に適用可能な高出力用半導体パッケージを提供することができる。
(変形例)
第4の実施の形態の変形例に係る高出力用半導体パッケージの模式的平面パターン構成は、図24に示すように表される。また、図24のI−I線に沿う模式的断面構造は、図4と同様に表される。また、図24のII−II線に沿う模式的断面構造は、図5〜図6同様に表される。
第4の実施の形態の変形例に係る高出力用半導体パッケージの構成は、図24に示すように、熱伝導性基板200が、八角形状を有する。第4の実施の形態の変形例に係る高出力用半導体パッケージの構成は、熱伝導性基板200の構造が異なるのみであって、その他の構成は第4の実施の形態と同様であるため、重複した説明は省略する。
第4の実施の形態の変形例においても、第1の実施の形態の図5〜図6と同様に、ネジ穴5a〜5d、ネジ穴開口部6a〜6dおよびネジ穴開口面7a〜7dの構成を備え、ヒートシンク111と熱伝導性基板200との間をネジ止めすることによって、熱伝導性基板200を外に伸ばす方向に力を掛けて熱伝導性基板200の反りを低減させることができる。結果として、高周波半導体装置24に発生する熱の放熱特性を改善することができる。
第4の実施の形態の変形例によれば、熱伝導性基板200の構造を八角形状とすることで、熱伝導性基板200の応力が緩和され、反りを低減化して大面積化可能で、信頼性が向上し、かつマイクロ波/ミリ波/サブミリ波帯の高周波に適用可能な高出力用半導体パッケージを提供することができる。
尚、第4の実施の形態およびその変形例に係る高出力用半導体パッケージの構成においても、図7〜図9に示したようなネジ止め構成、或いは図10〜図12に示したようなネジ止め構成を採用しても良い。
[その他の実施の形態]
上記のように、第1〜第4の実施の形態およびその変形例によって記載したが、この開示はその中の如何なる論述若しくは図面であってもこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例または運用技術が容易に連想されるであろう。
半導体パッケージを適用する高周波半導体装置としては、FET、HEMTに限らず、LDMOS(Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor)やヘテロ接合バイポーラトランジスタ(HBT:Hetero-junction Bipolar Transistor)などの増幅素子、メムス(MEMS:Micro Electro Mechanical Systems)素子なども適用できることは言うまでもない。
このように、ここでは記載していない様々な実施例を含む。技術的範囲は上記の説明から特許請求の範囲に係る発明特定事項によって定められる。
1…高出力用半導体パッケージ
5a、5b、5c、5d…ネジ穴
6a、6b、6c、6d…ネジ穴開口部
7a、7b、7c、7d、8a、8b、8c、8d…ネジ穴開口面
10…キャップ
11,12,14,15…ボンディングワイヤ
14a…メタルシールリング
16…枠体(セラミック壁)
17…入力整合回路
18…出力整合回路
19a…入力ストリップライン
19b…出力ストリップライン
20…絶縁層
21a,21b…端子電極
24…高周波半導体装置
30…ネジ
110…半絶縁性基板
111…ヒートシンク
112…窒化物系化合物半導体層(GaNエピタキシャル成長層)
116…2次元電子ガス(2DEG)層
118…アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)
120…ソースフィンガー電極
122…ドレインフィンガー電極
124…ゲートフィンガー電極
126…ソース領域
128…ドレイン領域
200…熱伝導性基板
P1…入力端子
P2…出力端子
G,G1,G2,…,G10…ゲート端子電極
S,S11,S12,…,S101,S102…ソース端子電極
D,D1,D2,…,D10…ドレイン端子電極
SC11,SC12,…,SC91,SC92,SC101,SC102…VIAホール

Claims (15)

  1. ヒートシンクと、
    前記ヒートシンク上に配置され、高周波半導体装置を搭載する熱伝導性基板と、
    前記熱伝導性基板上に配置され、前記高周波半導体装置を囲む枠体と、
    前記枠体の上部開口を封止するキャップと、
    前記枠体の外側の前記熱伝導性基板に対して垂直方向に前記ヒートシンクまで貫通する複数のネジ穴と、
    前記ネジ穴のネジ穴開口部において、前記枠体と反対方向の外側に形成されたテーパー状のネジ穴開口面と、
    前記複数のネジ穴に挿入されるネジと
    を備え、前記ネジ穴に前記ネジを挿入し、前記熱伝導性基板と前記ヒートシンクの間を締め付けることによって、前記ネジ穴開口面に前記ネジの頭部が接触し、前記ネジ穴開口面に垂直方向に圧力を加え、前記熱伝導性基板に外側方向に引っ張り応力を加えたことを特徴とする高出力用半導体パッケージ。
  2. ヒートシンクと、
    前記ヒートシンク上に配置され、高周波半導体装置を搭載する熱伝導性基板と、
    前記熱伝導性基板上に配置され、前記高周波半導体装置を囲む枠体と、
    前記枠体の上部開口を封止するキャップと、
    前記枠体の外側の前記熱伝導性基板に対して垂直より傾いた方向に、前記枠体と反対方向の外側方向に前記ヒートシンクまで貫通する複数のネジ穴と、
    前記複数のネジ穴に挿入されるネジと
    を備え、前記ネジ穴に前記ネジを挿入し、前記熱伝導性基板と前記ヒートシンクの間を締め付けることによって、前記熱伝導性基板に外側方向に引っ張り応力を加えたことを特徴とする高出力用半導体パッケージ。
  3. 前記ネジ穴のネジ穴開口部において、斜め加工により形成されたテーパー状のネジ穴開口面をさらに備えることを特徴とする請求項2に記載の高出力用半導体パッケージ。
  4. 前記枠体は、円形、楕円形、若しくは多角形の形状を備えることを特徴とする請求項1〜3のいずれか1項に記載の高出力用半導体パッケージ。
  5. 前記熱伝導性基板は、円形、楕円形、若しくは多角形の形状を備えることを特徴とする請求項1〜3のいずれか1項に記載の高出力用半導体パッケージ。
  6. 前記熱伝導性基板は、枠体の外形形状と同一の形状を有することを特徴とする請求項4に記載の高出力用半導体パッケージ。
  7. 前記熱伝導性基板上に前記高周波半導体装置に隣接して配置される入力回路基板および出力回路基板と、
    前記枠体の入出力部において、前記熱伝導性基板上に配置された絶縁層と、
    前記絶縁層上に配置された入力ストリップラインおよび出力ストリップラインと、
    前記入力回路基板上に配置され、前記入力ストリップラインに接続された入力整合回路と、
    前記出力回路基板上に配置され、前記出力ストリップラインに接続された出力整合回路と、
    前記高周波半導体装置と前記入力整合回路および前記出力整合回路を接続するボンディングワイヤと
    を備えることを特徴とする請求項1〜6のいずれか1項に記載の高出力用半導体パッケージ。
  8. 前記多角形は、六角形または八角形のいずれかであることを特徴とする請求項4または5に記載の高出力用半導体パッケージ。
  9. ヒートシンク上に載置された熱伝導性基板上に、高周波半導体装置を形成する工程と、
    前記熱伝導性基板上に、前記高周波半導体装置を囲む枠体を形成する工程と、
    前記枠体の上部に開口を封止するキャップを形成する工程と、
    前記枠体の外側の前記熱伝導性基板に対して垂直方向に前記ヒートシンクまで貫通する複数のネジ穴を形成する工程と、
    前記ネジ穴のネジ穴開口部において、前記枠体と反対方向の外側にテーパー状のネジ穴開口面を形成する工程と、
    前記複数のネジ穴にネジを挿入し、前記熱伝導性基板と前記ヒートシンクの間を締め付ける工程と
    を有し、前記ネジ穴開口面に前記ネジの頭部を接触させ、前記テネジ穴開口面に垂直方向に圧力を加え、前記熱伝導性基板に外側方向に引っ張り応力を加えたことを特徴とする高出力用半導体パッケージの作製方法。
  10. ヒートシンク上に載置された熱伝導性基板上に、高周波半導体装置を形成する工程と、
    前記熱伝導性基板上に、前記高周波半導体装置を囲む枠体を形成する工程と、
    前記枠体の上部に開口を封止するキャップを形成する工程と、
    前記枠体の外側の前記熱伝導性基板に対して垂直より傾いた方向に、前記枠体と反対方向の外側方向に前記ヒートシンクまで貫通する複数のネジ穴を形成する工程と、
    前記複数のネジ穴にネジを挿入し、前記熱伝導性基板と前記ヒートシンクの間を締め付ける工程と
    を有し、前記熱伝導性基板に外側方向に引っ張り応力を加えたことを特徴とする高出力用半導体パッケージの作製方法。
  11. 前記ネジ穴のネジ穴開口部において、斜め加工によりテーパー状のネジ穴開口面形成する工程をさらに有することを特徴とする請求項10に記載の高出力用半導体パッケージの作製方法。
  12. 前記枠体は、円形、楕円形、若しくは多角形の形状を有することを特徴とする請求項9〜11のいずれか1項に記載の高出力用半導体パッケージの作製方法。
  13. 前記熱伝導性基板は、円形、楕円形、若しくは多角形の形状を有することを特徴とする請求項9〜11のいずれか1項に記載の高出力用半導体パッケージの作製方法。
  14. 前記熱伝導性基板は、枠体の外形形状と同一の形状を有することを特徴とする請求項13に記載の高出力用半導体パッケージの作製方法。
  15. 前記熱伝導性基板上に前記高周波半導体装置に隣接して入力回路基板および出力回路基板を形成する工程と、
    前記枠体の入出力部において、前記熱伝導性基板上に絶縁層を形成する工程と、
    前記絶縁層上に入力ストリップラインおよび出力ストリップラインを形成する工程と、
    前記入力回路基板上に前記入力ストリップラインに接続される入力整合回路を形成する工程と、
    前記出力回路基板上に前記出力ストリップラインに接続される出力整合回路を形成する工程と、
    前記高周波半導体装置と前記入力整合回路および前記出力整合回路をボンディングワイヤにより接続する工程と
    を有することを特徴とする請求項9〜14のいずれか1項に記載の高出力用半導体パッケージの作製方法。
JP2010106278A 2010-05-06 2010-05-06 高出力用半導体パッケージおよびその作製方法 Pending JP2011238648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010106278A JP2011238648A (ja) 2010-05-06 2010-05-06 高出力用半導体パッケージおよびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010106278A JP2011238648A (ja) 2010-05-06 2010-05-06 高出力用半導体パッケージおよびその作製方法

Publications (1)

Publication Number Publication Date
JP2011238648A true JP2011238648A (ja) 2011-11-24

Family

ID=45326345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010106278A Pending JP2011238648A (ja) 2010-05-06 2010-05-06 高出力用半導体パッケージおよびその作製方法

Country Status (1)

Country Link
JP (1) JP2011238648A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024116516A1 (ja) * 2022-11-29 2024-06-06 日本発條株式会社 回路基板及びその半製品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024116516A1 (ja) * 2022-11-29 2024-06-06 日本発條株式会社 回路基板及びその半製品

Similar Documents

Publication Publication Date Title
JP5450313B2 (ja) 高周波半導体用パッケージおよびその作製方法
EP2458630B1 (en) Package and high frequency terminal structure for the same
JP5439415B2 (ja) Mmic用パッケージ
JP2012178525A (ja) パッケージ
TWI469275B (zh) Package
JP2012038837A (ja) パッケージおよびその作製方法
JP5269864B2 (ja) 半導体装置
US7990223B1 (en) High frequency module and operating method of the same
JP2012182386A (ja) パッケージ
JP2012209334A (ja) ミリ波帯用薄型パッケージおよびその製造方法
JP5562898B2 (ja) 半導体装置およびその製造方法
JP5843703B2 (ja) 高周波半導体用パッケージ
JP2010186959A (ja) 半導体パッケージおよびその作製方法
JP5851334B2 (ja) 高周波半導体用パッケージ
JP2011238648A (ja) 高出力用半導体パッケージおよびその作製方法
JP6012953B2 (ja) 高周波半導体装置
JP5513991B2 (ja) 高周波モジュールおよびその動作方法
JP2012146910A (ja) 半導体装置
JP2013093491A (ja) 半導体装置およびその製造方法
JP5433242B2 (ja) 半導体パッケージ
JP2010186962A (ja) 半導体パッケージおよびその作製方法
JP5892770B2 (ja) 高周波半導体装置
JP2007081124A (ja) 半導体装置
JP2012146728A (ja) パッケージ
JP2010186965A (ja) 半導体パッケージおよびその作製方法