JP2011237335A - 高周波測定用プローブ - Google Patents

Abstract

【課題】２ＧＨｚ以上の高周波半導体素子の高周波測定に際して、インピーダンス整合を必要とする被測定物の評価を容易とし、かつ高周波においても高精度な測定を実現することのできる高周波測定用プローブを得る。
【解決手段】被測定物となる高周波半導体素子１の高周波信号をコプレナ伝送モードで通過させるための信号線電極２および接地電極３を有するコプレナ伝送線路と、コプレナ伝送線路内に形成されたチップキャパシタ４（インピーダンス整合回路）とを備えている。
【選択図】図１

Description

この発明は、インピーダンス整合回路を備えた高周波測定用プローブに関し、特に、２ＧＨｚ以上の高周波半導体素子の測定および選別技術に関するものである。

従来の高周波測定用プローブにおいては、プローブカード上にマイクロストリップ構造の整合回路を構成して、２ＧＨｚまでの高周波ＩＣの測定を行う技術が知られている（たとえば、特許文献１参照）。

特開２００６−３０８５２８号公報

しかしながら、従来の高周波測定用プローブは、周波数が２ＧＨｚ以上になると、整合回路が構成されているプローブカードの高周波接地電位（グランド）と、被測定物（高周波半導体素子）の接地電位とが異なることから、測定精度が低下するという課題があった。

この発明は、上記のような課題を解決するためになされたものであり、２ＧＨｚ以上の高周波半導体素子の高周波測定に際して、インピーダンス整合を必要とする被測定物の評価を容易とし、かつ高周波においても高精度な測定を実現することのできる高周波測定用プローブを得ることを目的とする。

この発明に係る高周波測定用プローブは、被測定物の高周波信号をコプレナ伝送モードで通過させるための信号線電極および接地電極を有するコプレナ伝送線路と、コプレナ伝送線路内に形成されたインピーダンス整合回路とを備えたものである。

この発明によれば、簡易な構成で、かつ任意の負荷インピーダンスで、高周波半導体素子の測定を正確に行うことができる。

この発明の実施の形態１に係る高周波測定用プローブを示す平面図である。 この発明の実施の形態２に係る高周波測定用プローブを示す平面図である。 この発明の実施の形態３、４に係る高周波測定用プローブを示す平面図である。 この発明の実施の形態３に係る高周波測定用プローブを示す断面図である。 この発明の実施の形態４に係る高周波測定用プローブを示す断面図である。 この発明の実施の形態５に係る高周波測定用プローブを示す平面図である。 この発明の実施の形態６に係る高周波測定用プローブを示す平面図である。 この発明の実施の形態６に係る高周波測定用プローブを示す断面図である。 この発明の実施の形態７に係る高周波測定用プローブを示す平面図である。 この発明の実施の形態８に係る高周波測定用プローブを示す平面図である。

実施の形態１．
図１はこの発明の実施の形態１に係る高周波測定用プローブを示す平面図である。
図１において、被測定物となる高周波半導体素子１には、高周波測定用プローブが接続される。

高周波測定用プローブは、信号線電極２と、接地電極（高周波グランド）３と、インピーダンス整合回路を構成するチップキャパシタ４と、を備えている。
信号線電極２および接地電極３は、コプレナ構造のコプレナ伝送線路を形成しており、コプレナ伝播モードの信号を伝送することができる。
コプレナ伝播モードにおいて、特性インピーダンスＺｃは、信号線電極２の幅Ｗと、信号線電極２と接地電極３との間の距離Ｓとの比率で決定する。

図１に示した高周波測定用プローブは、先端部（プローブ端）においては、微小な高周波半導体素子１を測定するために、幅Ｗおよび距離Ｓの両方が狭く設定されているが、チップキャパシタ４（インピーダンス整合回路）の形成部分においては、幅Ｗおよび距離Ｓの両方が広く設定されており、チップキャパシタ４（インピーダンス整合回路）の形成を容易にしている。

信号線電極２の形状は、高周波測定用プローブの先端部から、チップキャパシタ４（インピーダンス整合回路）の形成部分までにわたって、特性インピーダンスＺｃが同一値となるように、幅Ｗと距離Ｓとの比率が一定となるように選択設定されている。

高周波測定用プローブの先端部から電気長θだけ離れた位置に、静電容量Ｃを有するチップキャパシタ４を、信号線電極２と接地電極３との間に配置すると、高周波測定用プローブの先端部でのインピーダンスＺは、以下の式（１）で表すことができる。

ただし、式（１）において、ＺＬは、チップキャパシタ４の接続位置におけるインピーダンスであり、以下の式（２）で表される。

式（２）において、ωは測定対象となる信号周波数の角周波数である。
式（１）および式（２）から、電気長θおよび静電容量Ｃの値を適切に選択することにより、任意の複素インピーダンスＺを実現可能なことが分かる。

したがって、高周波半導体素子１の出力整合負荷インピーダンス、効率整合負荷インピーダンス、または、それ以外の任意の負荷インピーダンスで、高周波半導体素子１（被測定物）を測定することができる。
また、角周波数ωを信号周波数に対して選択すれば、基本波整合を実現することができ、角周波数ωを逓倍波周波数に対して選択すれば、高調波整合を実現することができる。

以上のように、この発明の実施の形態１（図１）に係る高周波測定用プローブは、高周波半導体素子１（被測定物）の高周波信号をコプレナ伝送モードで通過させるための信号線電極２および接地電極３を有するコプレナ伝送線路と、コプレナ伝送線路内に形成されたインピーダンス整合回路とを備えている。
インピーダンス整合回路は、信号線電極２と接地電極３との間に接続されたチップキャパシタ４により構成されている。

チップキャパシタ４（インピーダンス整合回路）は、コプレナ伝送線路のプローブ端におけるインピーダンスＺが、高周波半導体素子１の入力信号周波数における出力整合負荷インピーダンス、効率整合負荷インピーダンス、または、出力整合負荷インピーダンスおよび効率整合負荷インピーダンス以外の負荷インピーダンス、と一致するように構成されている。

または、チップキャパシタ４（インピーダンス整合回路）は、コプレナ伝送線路のプローブ端におけるインピーダンスＺが、高周波半導体素子１の入力信号周波数の逓倍周波数における出力整合負荷インピーダンス、効率整合負荷インピーダンス、または、出力整合負荷インピーダンスおよび効率整合負荷インピーダンス以外の負荷インピーダンス、と一致するように構成されている。

この発明の実施の形態１（請求項１〜４）によれば、高周波信号をコプレナ伝送モードで通過させる構造を有し、その構造中にチップキャパシタ４（インピーダンス整合回路）を含むので、簡易な構成で、かつ任意の負荷インピーダンスで、高周波半導体素子１の測定を正確に行うことができる。

実施の形態２．
なお、上記実施の形態１（図１）では、インピーダンス整合回路として、チップキャパシタ４を用いたが、チップキャパシタ４に代えて、図２のように分岐スタブ５を用いてもよい。
図２はこの発明の実施の形態２に係る高周波測定用プローブを示す平面図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して詳述を省略する。

図２において、信号線電極２には、信号線電極２と一体的に形成された分岐スタブ５が設けられている。
また、分岐スタブ５の突出方向に位置する一方の接地電極３には、分岐スタブ５の対向部３ａが設けられている。

分岐スタブ５は、前述のチップキャパシタ４と同様に、インピーダンス整合回路を構成している。
すなわち、信号線電極２の分岐スタブ５と接地電極３の対向部３ａとの間で静電容量が生じるので、分岐スタブ５および対向部３ａの位置と形状を適切に選択することにより、任意の複素インピーダンスＺを実現することができる。
したがって、高周波半導体素子１の出力整合負荷インピーダンス、効率整合負荷インピーダンス、または、それ以外の任意の負荷インピーダンスで、高周波半導体素子１を測定することができる。

以上のように、この発明の実施の形態２（図２）によるインピーダンス整合回路は、信号線電極２に接続された分岐スタブ５により構成されている。
この発明の実施の形態２（請求項５）によれば、コプレナ伝送線路の信号線電極２に分岐スタブ５を接続してインピーダンス整合回路を構成したので、前述と同様の効果を奏する。

実施の形態３．
なお、上記実施の形態２（図２）では、インピーダンス整合回路として、分岐スタブ５を用いたが、分岐スタブ５に代えて、図３および図４のように金属層６を用いてもよい。
図３はこの発明の実施の形態３に係る高周波測定用プローブを示す平面図であり、図４は図３内のＸ−Ｘ線による断面図である。

図３、図４において、前述（図１、図２参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
この場合、信号線電極２および接地電極３の上面には、パターン電極からなる金属層６が設けられており、金属層６と信号線電極２および接地電極３との間は、薄い誘電体層７で隔てられている。

誘電体層７は、信号線電極２および接地電極３の厚さと比較して薄いので、金属層６と信号線電極２および接地電極３とは、容量結合することになり、金属層６は、前述の分岐スタブ５と同様にインピーダンス整合回路として機能する。

以上のように、この発明の実施の形態３（図３）によるインピーダンス整合回路は、コプレナ伝送線路上に設けられた薄い誘電体層７と、誘電体層７上に設けられた薄い金属層６とにより構成されている。
この発明の実施の形態３（請求項６）によれば、コプレナ伝送線路上に薄い誘電体層７を設け、誘電体層７上に薄い金属層６を設けてインピーダンス整合回路を構成するので、前述と同等の効果を奏する。

実施の形態４．
なお、上記実施の形態３（図３、図４）では、インピーダンス整合回路として、金属層６を誘電体層７上にパターン形成したが、図５のように、誘電体層７上に粘着層８を設け、金属箔層からなる金属層６を粘着層８上に接着してもよい。

図５はこの発明の実施の形態４に係る高周波測定用プローブを示す断面図であり、前述（図４参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
なお、この発明の実施の形態４の平面構造は図３に示した通りであり、図５の断面図は図３内のＸ−Ｘ線によるものである。

図５において、金属層６は、薄い金属箔層からなり、薄い誘電体層７上に設けられた薄い粘着層８により、誘電体層７上に貼り付けられている。
粘着層８および誘電体層７は、信号線電極２および接地電極３の厚さと比較して薄いので、前述（図４）と同様に、金属層６と信号線電極２および接地電極３とは、容量結合することになり、金属層６は、インピーダンス整合回路として機能する。

以上のように、この発明の実施の形態４（図５）に係る高周波測定用プローブは、誘電体層７の表面に設けられた粘着層８を備え、金属層６は、粘着層８の上に貼り付けられた金属箔層からなる。
この発明の実施の形態４（請求項７）によれば、前述と同等の効果を奏するとともに、金属パターン状の金属層６を除去してパターン形状を変化させることが容易になるので、高周波半導体素子１の出力整合負荷インピーダンスまたは効率整合負荷インピーダンスが未知である場合に、実験的にそれらの負荷インピーダンスを探し求めることができる。

実施の形態５．
なお、上記実施の形態１（図１）では、インピーダンス整合回路としてチップキャパシタ４を用いたが、図６のように、信号線電極２と接地電極３との間に接続された可変容量素子９を用いてもよい。

図６はこの発明の実施の形態５に係る高周波測定用プローブを示す平面図であり、前述（図１〜図３参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
図６において、信号線電極２と接地電極３との間には、バラクターダイオードやＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子などからなる可変容量素子９が接続されている。

可変容量素子９は、電気的に静電容量を調整することが可能なので、キャパシタの付け替えなどの面倒な作業を不要として、高周波測定用プローブの先端部でのインピーダンスＺを調整することができる。

以上のように、この発明の実施の形態５（図６）によるインピーダンス整合回路は、信号線電極２と接地電極３（グランド）との間に接続されたバラクターダイオードまたはＭＥＭＳ素子からなる可変容量素子９により構成されている。

この発明の実施の形態５（請求項８）によれば、コプレナ伝送線路の信号線電極２と接地電極３との間に可変容量素子９を接続してインピーダンス整合回路を構成したので、前述と同等の効果を奏するとともに、プローブ先端部でのインピーダンスＺを容易に調整することができる。

実施の形態６．
なお、上記実施の形態５（図６）では、インピーダンスＺの調整を容易にするために、可変容量素子９を用いたが、図７および図８のように、コプレナ伝送線路の一部に摺動部１２を形成してもよい。

図７はこの発明の実施の形態６に係る高周波測定用プローブを示す平面図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
図８は図７内のＹ−Ｙ線による断面図である。
なお、ここでは、図１のチップキャパシタ４を用いた構成に適用した例を示すが、チップキャパシタ４に代えて、図２の分岐スタブ５、図６の可変容量素子９を用い構成に適用してもよい。

図７において、コプレナ伝送線路の一部（破線参照）には、両方向矢印で示す方向に移動可能な摺動部１２が設けられており、高周波測定用プローブは、２つに分離した構造を有している。

図８において、上下に位置する信号線電極２は、コプレナ線路の線路面を対向するように接触しており、下側に位置する信号線電極２は、上側に位置する信号線電極２との接触状態を維持したまま、摺動部１２の範囲内で接触部分の長さが調整できるように摺動可能（両方向矢印参照）に構成されている。

このように、上下に重ね配置された信号線電極２の接触部分の長さを変化させることにより、高周波測定用プローブの先端部からチップキャパシタ４までの電気長を容易に調整することができる。

以上のように、この発明の実施の形態６（図７、図８）に係る高周波測定用プローブは、コプレナ伝送線路の一部に形成された摺動部１２を備え、摺動部１２の電気長が可変となるように構成されている。
この発明の実施の形態６（請求項９）によれば、コプレナ伝送線路の一部において、摺動部１２の電気長を容易に可変設定することができる。

実施の形態７．
なお、上記実施の形態６（図７、図８）では、インピーダンスＺの調整を容易にするために、摺動部１２を用いたが、図９のように、着脱自在なブロック構造からなるインピーダンス整合回路１３を用いてもよい。

図９はこの発明の実施の形態７に係る高周波測定用プローブを示す平面図であり、前述（図２参照）と同様のものについては、前述と同一符号を付して詳述を省略する。なお、図９においては、図２の分岐スタブ５を用いた構成に適用した例を示すが、他の構成に適用してもよい。
図９において、分岐スタブ５および対向部３ａを含むインピーダンス整合回路１３は、着脱自在で交換可能なようにブロック構造からなっている。

インピーダンス整合回路１３の信号線電極２および接地電極３の部分のうち、高周波測定プローブと電気的に接続される部分は、インピーダンス整合回路１３の着脱交換時に導通を維持するために、側面メタライズされている。同様に、高周波測定プローブ側のインピーダンス整合回路１３と接続する部分も、側面メタライズされている。

これにより、インピーダンス整合回路１３と高周波測定プローブとは、それぞれの側面メタライズ部分で電気的に接触している。
図９のように、ブロック構造のインピーダンス整合回路１３を交換して使用することにより、容易で再現性よく高周波測定プローブの先端部のインピーダンスＺを可変設定することができる。

以上のように、この発明の実施の形態７（図９）によるインピーダンス整合回路１３は、コプレナ伝送線路に対して着脱自在なブロック構造からなる。
この発明の実施の形態７（請求項１０）によれば、インピーダンス整合回路１３を交換可能なブロック構造としたので、インピーダンスＺの調整を容易にするとともに、インピーダンスＺの再現性も向上させることができる。

実施の形態８．
なお、上記実施の形態１〜７（図１〜図９）では、入力信号周波数の偶数時の逓倍波信号について考慮しなかったが、図１０に示すように、偶数倍逓倍波信号に対してインピーダンスＺが変化するようにインピーダンス整合回路を構成してもよい。

図１０はこの発明の実施の形態８に係る高周波測定用プローブを示す平面図であり、前述（図２参照）と同様のものについては、前述と同一符号を付して詳述を省略する。なお、図１０においては、図２の分岐スタブ５を用いた構成に適用した例を示すが、他の構成に適用してもよい。

図１０において、信号線電極２には、２本の分岐スタブ５ａ、５ｂが接続されており、分岐スタブ５ａと分岐スタブ５ｂとの間の距離は、入力信号周波数に対する電気長が１／４波長となるように設定されている。

このとき、２本の分岐スタブ５ａ、５ｂで反射される各入力信号は、位相差πを有するので、互いに打ち消しあうことになる。
したがって、高周波測定プローブの先端部のインピーダンスＺは、基本波に対しては、特性インピーダンスＺｃから変化しない。このことは、奇数倍逓倍波信号に対しても同様である。

一方、偶数倍逓倍波信号に対しては、分岐スタブ５ａ、５ｂで反射される各入力信号は位相差２πを有するので、互いに強めあうことになる。
したがって、偶数倍逓倍波信号に対しては、高周波測定プローブの先端部のインピーダンスＺを変化させることができる。

以上のように、この発明の実施の形態８（図１０）によるインピーダンス整合回路は、入力信号周波数の偶数時の逓倍波に対して適合された同一構造の２本の分岐スタブ５ａ、５ｂ（２つの整合回路）により構成されており、２つの整合回路は、コプレナ伝送線路上で、入力信号に対して１／４波長だけ離れた位置に配置されている。

この発明の実施の形態８（請求項１１）によれば、基本波に対してはインピーダンスＺの変化を与えることなく、偶数時逓倍波信号に対するインピーダンスＺを変化させることができるので、たとえば、高周波半導体素子１の高調波ロードプル測定のプリマッチ回路として使用すれば、２倍波に対して大きな反射係数を実現できる効果がある。

１ 高周波半導体素子（被測定物）、２ 信号線電極、３ 接地電極、３ａ 対向部、４ チップキャパシタ、５、５ａ、５ｂ 分岐スタブ、６ 金属層、７ 誘電体層、８ 粘着層、９ 可変容量素子、１２ 摺動部、１３ インピーダンス整合回路（ブロック構造）、Ｃ 静電容量、Ｓ 距離、Ｗ 幅、θ 電気長。

Claims (11)

1. 被測定物の高周波信号をコプレナ伝送モードで通過させるための信号線電極および接地電極を有するコプレナ伝送線路と、
   前記コプレナ伝送線路内に形成されたインピーダンス整合回路と
   を備えた高周波測定用プローブ。
2. 前記インピーダンス整合回路は、
   前記コプレナ伝送線路のプローブ端におけるインピーダンスが、前記被測定物の入力信号周波数における出力整合負荷インピーダンス、効率整合負荷インピーダンス、または、前記出力整合負荷インピーダンスおよび前記効率整合負荷インピーダンス以外の負荷インピーダンス、と一致するように構成されたことを特徴とする請求項１に記載の高周波測定用プローブ。
3. 前記インピーダンス整合回路は、
   前記コプレナ伝送線路のプローブ端におけるインピーダンスが、前記被測定物の入力信号周波数の逓倍周波数における出力整合負荷インピーダンス、効率整合負荷インピーダンス、または、前記出力整合負荷インピーダンスおよび前記効率整合負荷インピーダンス以外の負荷インピーダンス、と一致するように構成されたことを特徴とする請求項１に記載の高周波測定用プローブ。
4. 前記インピーダンス整合回路は、
   前記信号線電極と前記接地電極との間に接続されたチップキャパシタにより構成されたことを特徴とする請求項２または請求項３に記載の高周波測定用プローブ。
5. 前記インピーダンス整合回路は、
   前記信号線電極に接続された分岐スタブにより構成されたことを特徴とする請求項２または請求項３に記載の高周波測定用プローブ。
6. 前記インピーダンス整合回路は、
   前記コプレナ伝送線路上に設けられた薄い誘電体層と、前記誘電体層上に設けられた薄い金属層とにより構成されたことを特徴とする請求項２または請求項３に記載の高周波測定用プローブ。
7. 前記誘電体層の表面に設けられた粘着層を備え、
   前記金属層は、前記粘着層の上に貼り付けられた金属箔層からなることを特徴とする請求項６に記載の高周波測定用プローブ。
8. 前記インピーダンス整合回路は、
   前記信号線電極と前記接地電極との間に接続されたバラクターダイオードまたはＭＥＭＳ素子からなる可変容量素子により構成されたことを特徴とする請求項２または請求項３に記載の高周波測定用プローブ。
9. 前記コプレナ伝送線路の一部に形成された摺動部を備え、
   前記摺動部の電気長が可変となるように構成されたことを特徴とする請求項２または請求項３に記載の高周波測定用プローブ。
10. 前記インピーダンス整合回路は、前記コプレナ伝送線路に対して着脱自在なブロック構造からなることを特徴とする請求項２または請求項３に記載の高周波測定用プローブ。
11. 前記インピーダンス整合回路は、
    入力信号周波数の偶数時の逓倍波に対して適合された同一構造の２つの整合回路により構成されており、
    前記２つの整合回路は、前記コプレナ伝送線路上で、入力信号に対して１／４波長離れた位置に配置されたことを特徴とする請求項３に記載の高周波測定用プローブ。

Images