JP2011233891A - 発光素子、発光素子パッケージ、及び照明システム - Google Patents

発光素子、発光素子パッケージ、及び照明システム Download PDF

Info

Publication number
JP2011233891A
JP2011233891A JP2011095931A JP2011095931A JP2011233891A JP 2011233891 A JP2011233891 A JP 2011233891A JP 2011095931 A JP2011095931 A JP 2011095931A JP 2011095931 A JP2011095931 A JP 2011095931A JP 2011233891 A JP2011233891 A JP 2011233891A
Authority
JP
Japan
Prior art keywords
light emitting
light
emitting device
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011095931A
Other languages
English (en)
Other versions
JP5778466B2 (ja
JP2011233891A5 (ja
Inventor
Sun Kyung Kim
鮮京 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2011233891A publication Critical patent/JP2011233891A/ja
Publication of JP2011233891A5 publication Critical patent/JP2011233891A5/ja
Application granted granted Critical
Publication of JP5778466B2 publication Critical patent/JP5778466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector

Abstract

【課題】本発明は、新たな構造を有し、発光効率が向上した発光素子、発光素子製造方法、発光素子パッケージ、及び照明システムを提供するためのものである。
【解決手段】本発明による発光素子は、透明電極層の上に形成され、第1屈折率を有する第1薄膜層と、第1屈折率と相異する第2屈折率を有する第2薄膜層が少なくとも1回反復的に積層された多重薄膜ミラーを含む。第2導電型半導体層の厚さ(d)は、2・Φ1+Φ2=N・2π±Δ、(0≦Δ≦π/2)から導出され、ここで、Φ1は垂直方向の光が上記第2導電型半導体層を通過する時に発生する位相変化であって、Φ1=2πnd/λ(nは光の屈折率、λは光の波長、dは第2導電型半導体層の厚さ)であり、Φ2は光が透明電極層または多重薄膜ミラーのうち、いずれか1つにより反射される時に発生する位相変化であり、Nは自然数である。
【選択図】図1

Description

本発明は、発光素子、発光素子製造方法、発光素子パッケージ、及び照明システムに関するものである。
発光ダイオード(LED)は電気エネルギーを光に変換する半導体素子の一種である。発光ダイオードは、蛍光灯、白熱灯など、既存の光源に比べて低消費電力、半永久的な寿命、速い応答速度、安全性、及び環境親和性の長所を有する。ここに、既存の光源を発光ダイオードに取り替えるための多くの研究が進められており、発光ダイオードは室内外で使われる各種ランプ、液晶表示装置、電光板、街灯などの照明装置の光源として使用が増加している趨勢である。
本発明の目的は、新たな構造を有する発光素子、発光素子製造方法、発光素子パッケージ、及び照明システムを提供することにある。
本発明の他の目的は、発光効率が向上した発光素子、発光素子製造方法、発光素子パッケージ、及び照明システムを提供することにある。
本発明による発光素子は、第1半導体層と、上記第1半導体層の上に形成されて光を生成する活性層と、上記活性層の上に第2導電型半導体層と、上記第2導電型半導体層の上に透明電極層と、上記透明電極層の上に形成され、第1屈折率を有する第1薄膜層と、上記第1屈折率と相異する第2屈折率を有する第2薄膜層が少なくとも1回反復的に積層された多重薄膜ミラーを含み、上記第2導電型半導体層の厚さ(d)は、2・Φ1+Φ2=N・2π±Δ、(0≦Δ≦π/2)から導出され、ここで、上記Φ1は垂直方向の光が上記第2導電型半導体層を通過する時に発生する位相変化であって、Φ1=2πnd/λ(nは上記光の屈折率、λは上記光の波長、dは上記第2導電型半導体層の厚さ)であり、上記Φ2は上記光が上記透明電極層または上記多重薄膜ミラーのうち、いずれか1つにより反射される時に発生する位相変化であり、上記Nは自然数である。
本発明による発光素子パッケージは、胴体と、上記胴体に設置された第1電極層及び第2電極層と、上記胴体に設置されて上記第1電極層及び第2電極層と電気的に連結される発光素子と、上記発光素子を囲むモールディング部材とを含み、上記発光素子は、第1半導体層と、上記第1半導体層の上に形成されて光を生成する活性層と、上記活性層の上に第2導電型半導体層と、上記第2導電型半導体層の上に透明電極層と、上記透明電極層の上に形成され、第1屈折率を有する第1薄膜層及び上記第1屈折率と相異する第2屈折率を有する第2薄膜層が少なくとも1回反復的に積層された多重薄膜ミラーを含み、上記第2導電型半導体層の厚さ(d)は2・Φ1+Φ2=N・2π±Δ、(0≦Δ≦π/2)から導出され、ここで、上記Φ1は垂直方向の光が上記第2導電型半導体層を通過する時に発生する位相変化であって、Φ1=2πnd/λ(nは上記光の屈折率、λは上記光の波長、dは上記第2導電型半導体層の厚さ)であり、上記Φ2は上記光が上記透明電極層または上記多重薄膜ミラーのうち、いずれか1つにより反射される時に発生する位相変化であり、上記Nは自然数である。
本発明による照明システムは、基板と、上記基板の上に設置された少なくとも1つの発光素子を含み、上記発光素子は、第1半導体層と、上記第1半導体層の上に形成されて光を生成する活性層と、上記活性層の上に第2導電型半導体層と、上記第2導電型半導体層の上に透明電極層と、上記透明電極層の上に形成され、第1屈折率を有する第1薄膜層及び上記第1屈折率と相異する第2屈折率を有する第2薄膜層が少なくとも1回反復的に積層された多重薄膜ミラーを含み、上記第2導電型半導体層の厚さ(d)は2・Φ1+Φ2=N・2π±Δ、(0≦Δ≦π/2)から導出され、ここで、上記Φ1は垂直方向の光が上記第2導電型半導体層を通過する時に発生する位相変化であって、Φ1=2πnd/λ(nは上記光の屈折率、λは上記光の波長、dは上記第2導電型半導体層の厚さ)であり、上記Φ2は上記光が上記透明電極層または上記多重薄膜ミラーのうち、いずれか1つにより反射される時に発生する位相変化であり、上記Nは自然数である。
本発明によれば、新たな構造を有する発光素子、発光素子製造方法、発光素子パッケージ、及び照明システムを得ることができる。
本発明によれば、発光効率が向上した発光素子、発光素子製造方法、発光素子パッケージ、及び照明システムを得ることができる。
本発明の実施形態による発光素子の側断面図である。 図1の発光素子の多重薄膜ミラーの拡大図である。 本発明の実施形態による発光素子の製造方法を説明する図である。 本発明の実施形態による発光素子の製造方法を説明する図である。 本発明の実施形態による発光素子の製造方法を説明する図である。 本発明の実施形態による発光素子の製造方法を説明する図である。 本発明の実施形態による発光素子を含む発光素子パッケージの断面図である。 本発明の実施形態による発光素子または発光素子パッケージを使用したバックライトユニットを示す図である。 本発明の実施形態による発光素子または発光素子パッケージを使用した照明ユニットの斜視図である。
本発明を説明するに当たって、各層(膜)、領域、パターン、または構造物が、基板、各層(膜)、領域、パッド、またはパターンの“上(on)”に、または“下(under)”に形成されることと記載される場合において、“上(on)”と“下(under)”は、“直接(directly)”または“他の層を介して(indirectly)”形成されることを全て含む。また、各層の上または下に対する基準は、図面を基準として説明する。
図面において、各層の厚さやサイズは説明の便宜及び明確性のために誇張、省略、または概略的に図示された。また、各構成要素のサイズは実際のサイズを全的に反映するのではない。
以下、添付した図面を参照して実施形態による発光素子、発光素子製造方法、発光素子パッケージ、及び照明システムについて説明する。
図1は、本発明の実施形態による発光素子100の側断面図である。
図1を参照すると、実施形態による発光素子100は、基板110と、上記基板110の上に第1半導体層130と、上記第1半導体層130の上に活性層140と、上記活性層140の上に第2導電型半導体層150と、上記第2導電型半導体層150の上に透明電極層160と、上記透明電極層160の上に多重薄膜ミラー170と、上記第1半導体層130の上に第1電極131と、上記透明電極層160の上に第2電極161とを含むことができる。
上記第2導電型半導体層150の厚さ(d)は、2・Φ1+Φ2=N・2π±Δ、(0≦Δ≦π/2)を満たすことができる。ここで、上記Φ1は上記活性層140で発生されて垂直方向に進行する光が上記第2導電型半導体層150を通過する時に発生する位相変化であり、上記Φ2は上記活性層140で発生されて垂直方向に進行する光が上記透明電極層160または上記多重薄膜ミラー170のうちのいずれか1つにより反射される時に発生する位相変化であり、上記Nは自然数である。
上記第2導電型半導体層150の厚さ(d)は上記活性層140で生成された光と、上記透明電極層160により反射された光が強め合う干渉(Constructive Interference; 以下、「補強干渉」という。)を起こす条件を満たすように形成され、この場合、上記発光素子100の発光効率が向上することができる。
また、上記多重薄膜ミラー170は相異する屈折率を有する少なくとも2層以上の薄膜層を積層して形成され、入射される光を反射させることによって、実施形態による発光素子100で光の補強干渉効果を極大化することができる。
以下、実施形態による発光素子100について構成要素を中心として詳細に説明する。
上記基板110は透光性を有する材質、例えば、サファイア(Al)、単結晶基板、SiC、GaAs、GaN、ZnO、AlN、Si、GaP、InP、Geのうちの少なくとも1つで形成され、これに対して限定するものではない。上記基板110は、発光構造物145が成長される成長基板となることができる。
上記基板110の屈折率は光抽出効率のために上記第1半導体層130の屈折率より小さいものが好ましい。
上記基板110の上面は上記発光構造物145を円滑に成長し、上記発光素子100の光抽出効率を向上させるために傾斜して形成されたり、複数の突出パターンが形成されることができる。例えば、上記突出パターンは、半球形状、多角形形状、三角錐形状、ナノ柱形状のうち、いずれか1つの形状に形成されることもできる。
上記基板110の上には発光構造物145が形成される。上記発光構造物145は、少なくとも上記第1半導体層130、活性層140、及び第2導電型半導体層150を含んで光を生成することができる。
上記第1半導体層130は第1導電型半導体層のみで形成されたり、上記第1導電型半導体層の下にアンドープド半導体層をさらに含むことができ、これに対して限定するものではない。また、上記発光構造物145及び上記基板105の間には格子定数差を緩和するためにバッファ層(図示せず)がさらに形成されることもできる。
上記第1導電型半導体層は、例えば、n型半導体層を含むことができるが、上記n型半導体層は、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体材料、例えばGaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInNなどから選択され、Si、Ge、Snなどのn型ドーパントがドーピングされる。
上記アンドープド半導体層は、上記第1導電型半導体層の結晶性の向上のために形成される層であって、上記n型ドーパントがドーピングされず、上記第1導電型半導体層に比べて格段に低い電気伝導性を有することを除いては、上記第1導電型半導体層と同一である。
上記第1半導体層130はトリメチルガリウム(TMGa)ガス、アンモニア(NH)ガス、サイレン(SiH)ガスを水素ガスと共にチャンバーに注入して形成される。また、上記第1半導体層130は単層または多層で形成される。
上記第1半導体層130の上には上記活性層140が形成される。上記活性層140は、上記第1半導体層130及び第2導電型半導体層150から提供される電子及び正孔の再結合(recombination)過程で発生するエネルギーギャップの差により光を生成することができる。
上記活性層140は、例えば、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体材料を含んで形成することができ、単一量子井戸構造、多重量子井戸構造(MQW:Multi Quantum Well)、量子点構造、または量子線構造のうち、少なくともいずれか1つで形成される。上記活性層140が上記多重量子井戸構造で形成された場合、上記活性層140は複数の井戸層と複数の障壁層が積層されて形成され、例えば、InGaN井戸層/GaN障壁層の周期で形成される。
上記活性層140は、トリメチルガリウム(TMGa)ガス、トリメチルインジウム(TMIn)ガス、及びアンモニア(NH)ガスを水素ガスと共にチャンバーに注入して形成することができる。
また、上記活性層140の上または/及び下には導電型クラッド(Clad)層が形成されることもでき、上記導電型クラッド層はAlGaN系半導体で形成されることもできる。
上記活性層140の上には上記第2導電型半導体層150が形成される。上記第2導電型半導体層150は、例えば、p型半導体層で具現できるが、上記p型半導体層はInAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体材料、例えばGaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInNなどから選択され、Mg、Zn、Ca、Sr、Baなどのp型ドーパントがドーピングされる。
上記第2導電型半導体層150は、トリメチルガリウム(TMGa)ガス、アンモニア(NH)ガス、ビセチルサイクロペンタジエニルマグネシウム(EtCpMg){Mg(C}ガスを水素ガスと共にチャンバーに注入して形成することができる。
一方、上記第1半導体層130がp型半導体層を含み、上記第2導電型半導体層150がn型半導体層を含むこともできる。また、上記第2導電型半導体層150の上にはn型またはp型半導体層を含む第3導電型の半導体層(図示せず)が形成されることもでき、これによって、上記発光構造物145は、np、pn、npn、pnp接合構造のうち、少なくともいずれか1つを有することができる。また、上記第1半導体層130及び上記第2導電型半導体層150の内の不純物のドーピング濃度は均一または不均一に形成される。即ち、上記発光構造物145の構造は多様に形成されることができ、これに対して限定するものではない。
上記第1半導体層130、活性層140、及び第2導電型半導体層150を含む発光構造物145は、多様な変形された構造で形成され、実施形態で例示した上記発光構造物145の構造に限定されるものではない。
上記第2導電型半導体層150の上には上記透明電極層160が形成される。上記透明電極層160は、上記第2導電型半導体層150に電流を均等にスプレッディング(拡散)させることができる。
上記透明電極層160は、例えば、ITO、IZO(In−ZnO)、GZO(Ga−ZnO)、AZO(Al−ZnO)、AGZO(Al−Ga ZnO)、IGZO(In−Ga ZnO)、IrO、RuO、RuO/ITO、Ni/IrO/Au、及びNi/IrO/Au/ITOのうち、少なくとも1つを含むことができる。
上記透明電極層160の上には上記多重薄膜ミラー170が形成される。上記多重薄膜ミラー170は相異する屈折率を有する少なくとも2層以上の薄膜層を反復的に積層して形成される。上記多重薄膜ミラー170は、上記第2導電型半導体層150及び上記透明電極層160を通過して所定の入射角度に入射される光を反射させることによって、実施形態による発光素子100の補強干渉効果を極大化することができる。
図2は、本発明の実施形態による発光素子の多重薄膜ミラー170を拡大した図である。
図2を参照すると、上記多重薄膜ミラー170は、第1屈折率(n1)を有する第1薄膜層170aと、上記第1屈折率(n1)と相異する第2屈折率(n2)を有する第2薄膜層170bが少なくとも1回反復的に積層して形成される。
上記第1薄膜層170a及び第2薄膜層170bの各々は、下記の<数式1>と同一な厚さを有するように形成される。
薄膜層の厚さ=(2m+1)・λ/4n±Δ、(λ:光の波長、n:屈折率、m:自然数、Δ≦λ/8n) …<数式1>
即ち、上記第1薄膜層170aの厚さは(2m+1)・λ/4n1±Δ1(Δ1=λ/8n1)であり、上記第2薄膜層170bの厚さは(2m+1)・λ/4n2±Δ2(Δ2=λ/8n2)でありうる。
一方、上記多重薄膜ミラー170の最下層に上記第1薄膜層170aが形成される場合、上記第1薄膜層170aの屈折率は上記第2薄膜層170b及び上記透明電極層160の屈折率より大きく、または小さく形成されることが好ましい。多数の薄膜層を積層して得る反射効果を極大化するためには、高い屈折率と低い屈折率を有する層が交互に形成されることが好ましいためである。
例えば、上記第1薄膜層170aは2.44の第1屈折率(n1)を有するTiOで形成され、上記第2薄膜層170bは1.46の第2屈折率(n2)を有するSiOで形成され、上記透明電極層160は2.0の屈折率を有するITOで形成される。但し、上記第1及び第2薄膜層170a、170bの材質はこれに限定されず、例えば、酸化物(Oxide)、窒化物(Nitride)、または弗化物(Flouride)系列の化合物のうち、いずれか1つで形成される。
また、上記第1薄膜層170a及び第2薄膜層170bは少なくとも1回反復的に積層される。上記第1薄膜層170a及び第2薄膜層170bの積層回数が多い過ぎる場合には上記多重薄膜ミラー170を透過して外部に抽出される光量が減って、むしろ発光素子の発光効率を落とすことがあり、積層回数が少ない場合には上記多重薄膜ミラー170の反射効果が微小なことがある。したがって、上記第1薄膜層170a及び第2薄膜層170bの積層回数は実施形態による発光素子100の設計によって多様に変化される。
また、図1を参照すると、上記第1半導体層130の上には上記第1電極131が形成され、上記透明電極層160の上には上記第2電極161が形成される。
上記第1電極131は上記第1半導体層130の上方に配置され、上記第2電極161は上記第2導電型の半導体層150の上方に配置され、外部電源から提供を受けた電源を上記発光素子100に提供することができる。
例えば、上記第1電極131及び第2電極161は、アルミニウム(Al)、チタニウム(Ti)、クロム(Cr)、ニッケル(Ni)、銅(Cu)、金(Au)のうち、少なくとも1つを含んで単層または多層構造で形成される。
上記多重薄膜ミラー170は上記第1電極131及び第2電極161と垂直方向でオーバーラップしないように形成され、上記多重薄膜ミラー170は上記第2電極161と水平方向でオーバーラップするように形成されることもできる。上記多重薄膜ミラー170は全体面積が上記活性層140の面積より小さく形成されることもでき、上記多重薄膜ミラー170は全体が上記活性層140と垂直方向でオーバーラップするように配置されることもできる。
実施形態による発光素子100において、上記第2導電型半導体層150の厚さ(d)は光の補強干渉条件である下記の<数式2>を満たすことができる。
2・Φ1+Φ2=N・2π±Δ、(0≦Δ≦π/2) …<数式2>
ここで、上記Φ1は垂直方向の光が上記第2導電型半導体層150を通過する時に発生する位相変化であり、上記Φ2は上記光が上記透明電極層160または上記多重薄膜ミラー170のうち、いずれか1つにより反射される時に発生する位相変化であり、上記Nは自然数である。
上記位相変化Φ1は光が上記第2導電型半導体層150のような媒質を通過する時の位相変化を表し、光の波長、上記光が過ぎる媒質の屈折率及び厚さなどによって変わることができる。具体的には、位相変化Φ1=2πnd/λであり、ここでnは光の屈折率、λは光の波長、dは光が通過する媒質の厚さ、即ち第2導電型半導体層の厚さ(d)を表す。
また、上記位相変化Φ2は光が上記透明電極層160または上記多重薄膜ミラー170により反射される時の位相変化を表す。
上記透明電極層160は上記第2導電型半導体層150より密度の小さい材質で形成されるので、上記透明電極層160で反射される光は自由端反射するようになり、したがって位相が変化しなかったり、0゜に近い値に変化するようになる。
上記多重薄膜ミラー170は光の入射角度によって全反射過程により光を反射させるので、上記多重薄膜ミラー170で光が反射される場合に位相は変化しなかったり、0゜に近い値に変化するようになる。
したがって、上記位相変化Φ2は理想的には0であり、この場合、上記<数式2>にΦ2≒0を代入すれば、上記補強干渉条件は下記の<数式3>の通り整理される。
2・Φ1≒N・2π±Δ、(0≦Δ≦π/2) …<数式3>
そして、上記<数式3>に上記Φ1=2πnd/λを代入すれば、上記補強干渉条件は下記の<数式4>の通り整理される。
4πnd/λ≒N・2π±Δ、(0≦Δ≦π/2) …<数式4>
ここで、上記dは第2導電型半導体層の厚さであるので、上記<数式4>を上記dに基づいて再度整理すれば、下記の<数式5>の通りである。
d≒λ/4πn・(N・2π±Δ)、(0≦Δ≦π/2) …<数式5>
したがって、上記補強干渉条件を満たす第2導電型半導体層の厚さ(d)は、上記の<数式5>の通りである。
上記厚さ(d)は上記活性層140で生成された光と、上記透明電極層160または上記多重薄膜ミラー170により反射された光が補強干渉(Constructive Interference)を起こす条件を満たして上記発光素子100の光抽出効率を向上させる。
具体的に説明すれば、上記活性層140で生成されて上に向ける光のうちの一部は上記透明電極層160及び上記多重薄膜ミラー170を透過して外部に抽出されるが、他の一部は上記透明電極層160または上記多重薄膜ミラー170により反射される。
そして、上記透明電極層160または上記多重薄膜ミラー170により反射された光はまた上記活性層140に向けるようになって、上記活性層140で生成された光などと干渉現象を起こすようになるが、この際、上記干渉現象が補強干渉(Constructive Interference)になるか、弱め合う干渉(Destructive Interference;以下、「相殺干渉」という。)になるかは、上記第2導電型半導体層150の厚さ(d)により相当部分左右される。
したがって、実施形態では上記第2導電型半導体層150の厚さ(d)を上記のように形成することによって、補強干渉効果により光の強さを増幅させて上記発光素子100の光抽出効率を向上させることができる。
また、このように補強干渉された光は干渉効果によって周期の大きい高次モードの光に変化するが、これによって、補強干渉された光は上記多重薄膜ミラー170により反射されず、上記多重薄膜ミラー170を透過して外部に抽出できるようになる。
一方、上記のような補強干渉効果を得るためには、上記活性層140の厚さがλ/n(n:光の屈折率、λ:光の波長)の以下のものが好ましい。上記活性層140の厚さがλ/nより大きい場合、上記活性層140の一領域で生成される光は補強干渉を起こし、他の領域で生成される光は相殺干渉を起こすことができるので、上記第2導電型半導体層150の厚さ(d)を調節することが無意味になりえるためである。
また、上記厚さ(d)は垂直方向の光が補強干渉を起こす条件を中心として決定されるが、これは上記第2導電型半導体層150の厚さが数百nm単位に薄く形成されるので、垂直方向の光の成分が優勢に作用し、量子干渉現象が発生する可能性も大きいためである。
また、上記厚さ(d)には上記Δの範囲が存在するが、0≦Δ≦π/2の範囲は補強干渉効果が相殺干渉効果より優勢な範囲を表す。
以下、実施形態による発光素子100の製造方法について詳細に説明する。但し、前述した内容と重複する内容は省略または簡略に説明する。
図3乃至図6は、本発明の実施形態による発光素子100の製造方法を説明する図である。
図3を参照すると、上記基板110の上に上記第1半導体層130、活性層140、及び第2導電型半導体層150を順次に成長して上記発光構造物145を形成することができる。
上記基板110は透光性を有する材質、例えば、サファイア(Al)、SiC、GaAs、GaN、ZnO、AlN、Si、GaP、InP、Geのうちの少なくとも1つで形成され、これに対して限定するものではない。
上記発光構造物145は、例えば、有機金属化学蒸着法(MOCVD:Metal Organic Chemical Vapor Deposition)、化学蒸着法(CVD:Chemical Vapor Deposition)、プラズマ化学蒸着法(PECVD:Plasma-Enhanced Chemical Vapor Deposition)、分子線成長法(MBE:Molecular Beam Epitaxy)、水素化物気相成長法(HVPE:Hydride Vapor Phase Epitaxy)などの方法を用いて形成され、これに対して限定するものではない。
図4及び図5を参照すると、上記第2導電型半導体層150の上に上記透明電極層160を形成し、上記透明電極層160の上に上記多重薄膜ミラー170を形成することができる。
上記透明電極層160及び上記多重薄膜ミラー170はスパッタリング(Sputtering)、電子ビーム(E-beam)蒸着、PECVD(Plasma Enhanced Chemical Vapor Deposition)などの蒸着方法により形成されるが、これに対して限定するものではない。
図6を参照すると、上記第1半導体層130の上に上記第1電極131を形成し、上記透明電極層160の上に上記第2電極161を形成することによって、実施形態による発光素子100を提供することができる。
上記第1電極131は上記発光構造物145を上記第1半導体層130の上面の一部が露出するようにエッチングなどにより除去した後、上記第1半導体層130の上に形成される。
上記第2電極161は、上記多重薄膜ミラー170を選択的に除去して露出した上記透明電極層160の上に形成される。または、初めから上記多重薄膜ミラー170を上記第2電極161が形成される領域を除いて形成することもできる。
上記第1及び第2電極131、161は蒸着工程またはメッキ工程により形成されるが、これに対して限定するものではない。
前述したように、実施形態による発光素子は透明電極層160の上に多重薄膜ミラー170を配置し、第2導電型半導体層150の厚さを調節することで、発光素子の発光効率を向上させることができる。
図7は、本発明の実施形態による発光素子100を含む発光素子パッケージの断面図である。
図7を参照すると、実施形態による発光素子パッケージは、胴体20、上記胴体20に設置された第1電極層31及び第2電極層32、上記胴体20に設置されて上記第1電極層31及び第2電極層32と電気的に連結される実施形態による発光素子100、及び上記発光素子100を囲むモールディング部材40を含む。
上記胴体20は、シリコン材質、合成樹脂材質、または金属材質を含んで形成され、上記発光素子100の周囲に傾斜面が形成される。
上記第1電極層31及び第2電極層32は互いに電気的に分離され、上記発光素子100に電源を提供する。また、上記第1電極層31及び第2電極層32は、上記発光素子100で発生した光を反射させて光効率を増加させることができ、上記発光素子100で発生した熱を外部に排出させる役割をすることもできる。
上記発光素子100は、上記胴体20の上に設置されたり上記第1電極層31または第2電極層32の上に設置される。
上記発光素子100は、上記第1電極層31及び第2電極層32とワイヤー方式、フリップチップ方式、またはダイボンディング方式のうち、いずれか1つにより電気的に連結されることもできる。
上記モールディング部材40は、上記発光素子100を囲んで保護することができる。また、上記モールディング部材40には蛍光体が含まれて上記発光素子100から放出された光の波長を変化させることができる。
上記モールディング部材40または胴体20の上には少なくとも1つのレンズ(図示せず)が形成され、上記レンズは凸形状のレンズ、凹形状のレンズ、または凹と凸構造を有するレンズなどを含むことができる。
実施形態による発光素子パッケージは複数個が基板の上にアレイ(配列)され、上記発光素子パッケージから放出される光の経路上に光学部材である導光板、プリズムシート、拡散シート、蛍光シートなどが配置される。このような発光素子パッケージ、基板、及び光学部材は、バックライトユニットとして機能したり、照明ユニットとして機能することができ、例えば、照明システムは、バックライトユニット、照明ユニット、指示装置、ランプ、及び街灯を含むことができる。
図8は、本発明の実施形態による発光素子または発光素子パッケージを使用したバックライトユニットを示す図である。但し、図8のバックライトユニット1100は照明システムの一例であり、これに対して限定するものではない。
図8を参照すると、上記バックライトユニット1100は、ボトムフレーム1140、上記ボトムフレーム1140の内に配置された光ガイド部材1120、及び上記光ガイド部材1120の少なくとも一側面または下面に配置された発光モジュール1110を含むことができる。また、上記光ガイド部材1120の下には反射シート1130が配置される。
上記ボトムフレーム1140は、上記光ガイド部材1120、上記発光モジュール1110、及び上記反射シート1130が収納できるように上面が開口されたボックス(box)形状に形成され、金属材質または樹脂材質で形成されるが、これに対して限定するものではない。
上記発光モジュール1110は、基板700、及び上記基板700に搭載された複数個の発光素子パッケージ600を含むことができる。上記複数個の発光素子パッケージ600は、上記光ガイド部材1120に光を提供することができる。実施形態において、上記発光モジュール1110は上記基板700の上に発光素子パッケージ600が設置されたものが例示されているが、実施形態による発光素子200が直接設置されることも可能である。
図8に示すように、上記発光モジュール1110は、上記ボトムフレーム1140の内側面のうちの少なくともいずれか1つに配置され、これによって、上記光ガイド部材1120の少なくとも1つの側面に向けて光を提供することができる。
但し、上記発光モジュール1110は上記ボトムフレーム1140の下に配置されて、上記光ガイド部材1120の底面に向けて光を提供することもでき、これは上記バックライトユニット1100の設計によって多様に変形可能であるので、これに対して限定するものではない。
上記光ガイド部材1120は、上記ボトムフレーム1140の内に配置される。上記光ガイド部材1120は、上記発光モジュール1110から提供された光を面光源化して、表示パネル(図示せず)にガイドすることができる。
上記光ガイド部材1120は、例えば、導光板(LGP:Light Guide Panel)でありうる。上記導光板は、例えばPMMA(polymethyl metaacrylate)のようなアクリル樹脂系列、PET(polyethylene terephthlate)、PC(poly carbonate)、COC、及びPEN(polyethylene naphthalate)樹脂のうちの1つで形成される。
上記光ガイド部材1120の上側には光学シート1150が配置されることもできる。
上記光学シート1150は、例えば拡散シート、集光シート、輝度上昇シート、及び蛍光シートのうち、少なくとも1つを含むことができる。例えば、上記光学シート1150は、上記拡散シート、集光シート、輝度上昇シート、及び蛍光シートが積層されて形成される。この場合、上記拡散シート1150は、上記発光モジュール1110から出射された光を均等に拡散させ、上記拡散された光は上記集光シートにより表示パネル(図示せず)に集光される。この際、上記集光シートから出射される光はランダムに偏光された光であるが、上記輝度上昇シートは上記集光シートから出射された光の偏光度を増加させることができる。上記集光シートは、例えば、水平または/及び垂直プリズムシートでありうる。また、上記輝度上昇シートは、例えば、照度強化フィルム(Dual Brightness Enhancement film)でありうる。また、上記蛍光シートは、蛍光体が含まれた透光性プレートまたはフィルムとなることもできる。
上記光ガイド部材1120の下には上記反射シート1130が配置される。上記反射シート1130は、上記光ガイド部材1120の下面を通じて放出される光を上記光ガイド部材1120の出射面に向けて反射することができる。
上記反射シート1130は反射率の良い樹脂材質、例えば、PET、PC、PVCレジンなどで形成されるが、これに対して限定するものではない。
図9は、本発明の実施形態による発光素子または発光素子パッケージを使用した照明ユニットの斜視図である。但し、図9の照明ユニット1200は照明システムの一例であり、これに対して限定するものではない。
図9を参照すると、上記照明ユニット1200は、ケース胴体1210、上記ケース胴体1210に設置された発光モジュール1230、及び上記ケース胴体1210に設置され、外部電源から電源の提供を受ける連結端子1220を含むことができる。
上記ケース胴体1210は放熱特性の良好な材質で形成されることが好ましく、例えば金属材質または樹脂材質で形成される。
上記発光モジュール1230は、基板700、及び上記基板700に搭載される少なくとも1つの発光素子パッケージ600を含むことができる。実施形態において、上記発光モジュール1110は、上記基板700の上に発光素子パッケージ600が設置されたものが例示されているが、実施形態による発光素子200が直接設置されることも可能である。
上記基板700は絶縁体に回路パターンが印刷されたものであり、例えば、一般印刷回路基板(PCB:Printed Circuit Board)、メタルコア(Metal Core)PCB、軟性(Flexible)PCB、セラミックPCBなどを含むことができる。
また、上記基板700は光を効率的に反射する材質で形成されるか、あるいはその表面は、光が効率的に反射されるカラー、例えば白色、銀色などで形成される。
上記基板700の上には上記少なくとも1つの発光素子パッケージ600が搭載される。上記発光素子パッケージ600は、各々少なくとも1つの発光ダイオード(LED:Light Emitting Diode)を含むことができる。上記発光ダイオードは、赤色、緑色、青色、または白色の有色光を各々発光する有色発光ダイオード及び紫外線(UV:Ultra Violet)を発光するUV発光ダイオードを含むことができる。
上記発光モジュール1230は、色感及び輝度を得るために多様な発光ダイオードの組合を有するように配置される。例えば、高演色性(CRI)を確保するために、白色発光ダイオード、赤色発光ダイオード、及び緑色発光ダイオードを組合せて配置することができる。また、上記発光モジュール1230から放出される光の進行経路の上には蛍光シートがさらに配置され、上記蛍光シートは上記発光モジュール1230から放出される光の波長を変化させる。例えば、上記発光モジュール1230から放出される光が青色波長帯を有する場合、上記蛍光シートには黄色蛍光体が含まれ、上記発光モジュール1230から放出された光は上記蛍光シートを過ぎて最終的に白色光と見られるようになる。
上記連結端子1220は、上記発光モジュール1230と電気的に連結されて電源を供給することができる。図9の図示によると、上記連結端子1220はソケット方式により外部電源に螺合されるが、これに対して限定するものではない。例えば、上記連結端子1220はピン(pin)形態に形成されて外部電源に挿入されたり、配線により外部電源に連結されることもできる。
前述したような照明システムは、上記発光モジュールから放出される光の進行経路の上に、光ガイド部材、拡散シート、集光シート、輝度上昇シート、及び蛍光シートのうち、少なくともいずれか1つが配置されて、希望する光学的効果を得ることができる。
以上、説明したように、照明システムは発光効率に優れる実施形態による発光素子または発光素子パッケージを含むことによって、優れる光効率を有することができる。
以上、実施形態に説明された特徴、構造、効果などは、本発明の少なくとも1つの実施形態に含まれ、必ず1つの実施形態のみに限定されるのではない。延いては、各実施形態で例示された特徴、構造、効果などは、実施形態が属する分野の通常の知識を有する者により他の実施形態に対しても組合または変形されて実施可能である。したがって、このような組合と変形に関連した内容は本発明の範囲に含まれることと解釈されるべきである。
以上、本発明を好ましい実施形態をもとに説明したが、これは単なる例示であり、本発明を限定するのでない。本発明の本質的な特性を逸脱しない範囲内で、多様な変形及び応用が可能であることが同業者にとって明らかである。例えば、実施形態に具体的に表れた各構成要素は変形して実施することができ、このような変形及び応用にかかわる差異点も、特許請求の範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。

Claims (13)

  1. 第1半導体層と、
    前記第1半導体層の上に形成されて光を生成する活性層と、
    前記活性層の上に第2導電型半導体層と、
    前記第2導電型半導体層の上に透明電極層と、
    前記透明電極層の上に形成され、第1屈折率を有する第1薄膜層と、前記第1屈折率と相異する第2屈折率を有する第2薄膜層が少なくとも1回反復的に積層された多重薄膜ミラーを含み、
    前記第2導電型半導体層の厚さ(d)は下記の<数式1>から導出されることを特徴とする、発光素子。
    2・Φ1+Φ2=N・2π±Δ、(0≦Δ≦π/2) …<数式1>
    ここで、前記Φ1は垂直方向の光が前記第2導電型半導体層を通過する時に発生する位相変化であって、Φ1=2πnd/λ(nは前記光の屈折率、λは前記光の波長、dは前記第2導電型半導体層の厚さ)であり、前記Φ2は前記光が前記透明電極層または前記多重薄膜ミラーのうち、いずれか1つにより反射される時に発生する位相変化であり、前記Nは自然数である。
  2. 前記透明電極層または前記多重薄膜ミラーのうち、いずれか1つにより反射される時に発生する位相変化(Φ2)は0゜であることを特徴とする、請求項1に記載の発光素子。
  3. 前記活性層の厚さはλ/n以下であり、前記nは前記光の屈折率であり、前記λは前記光の波長であることを特徴とする、請求項1に記載の発光素子。
  4. 前記透明電極層は、ITO、IZO(In−ZnO)、GZO(Ga−ZnO)、AZO(Al−ZnO)、AGZO(Al−Ga ZnO)、IGZO(In−Ga ZnO)、IrO、RuO、RuO/ITO、Ni/IrO/Au及びNi/IrO/Au/ITOのうち、少なくとも1つを含むことを特徴とする、請求項1に記載の発光素子。
  5. 前記多重薄膜ミラーの前記第1薄膜層の厚さは(2m+1)・λ/4n1±Δ1であり、Δ1≦λ/8n1であり、前記第2薄膜層の厚さは(2m+1)・λ/4n2±Δ2であり、Δ2≦λ/8n2であり、
    ここで、前記n1は前記第1薄膜層の第1屈折率であり、前記n2は前記第2薄膜層の第2屈折率であり、前記λは光の波長であり、mは自然数であることを特徴とする、請求項1に記載の発光素子。
  6. 前記第1薄膜層はTiOで形成され、前記第2薄膜層はSiOで形成されたことを特徴とする、請求項1に記載の発光素子。
  7. 前記第1薄膜層及び第2薄膜層は、酸化物、窒化物、または弗化物系列の化合物のうち、いずれか1つで形成されたことを特徴とする、請求項1に記載の発光素子。
  8. 前記第1薄膜層の前記第1屈折率は前記透明電極層の屈折率及び前記第2薄膜層の第2屈折率より大きいか、前記透明電極層の屈折率及び前記第2薄膜層の第2屈折率より小さいことを特徴とする、請求項1に記載の発光素子。
  9. 前記第1半導体層は基板の上に形成されることを特徴とする、請求項1に記載の発光素子。
  10. 前記第1半導体層の上に第1電極が形成され、前記透明電極層の上に第2電極が形成されたことを特徴とする、請求項1に記載の発光素子。
  11. 前記多重薄膜ミラーは前記第1電極及び第2電極と垂直方向でオーバーラップしないように形成されることを特徴とする、請求項10に記載の発光素子。
  12. 胴体と、
    前記胴体に設置された第1電極層及び第2電極層と、
    前記胴体に設置されて前記第1電極層及び前記第2電極層に電気的に連結される請求項1乃至11のうちのいずれか1つに記載された発光素子と、
    前記胴体の上に前記発光素子を囲むモールディング部材と、
    を含むことを特徴とする、発光素子パッケージ。
  13. 発光素子を光源として使用する照明システムであって、
    前記照明システムは、基板と、前記基板の上に設置された少なくとも1つの発光素子を含み、
    前記発光素子は請求項1乃至11のうちのいずれか1つに記載された照明システム。
JP2011095931A 2010-04-23 2011-04-22 発光素子、発光素子パッケージ、及び照明システム Active JP5778466B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0037946 2010-04-23
KR1020100037946A KR101039948B1 (ko) 2010-04-23 2010-04-23 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Publications (3)

Publication Number Publication Date
JP2011233891A true JP2011233891A (ja) 2011-11-17
JP2011233891A5 JP2011233891A5 (ja) 2014-06-05
JP5778466B2 JP5778466B2 (ja) 2015-09-16

Family

ID=44305117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011095931A Active JP5778466B2 (ja) 2010-04-23 2011-04-22 発光素子、発光素子パッケージ、及び照明システム

Country Status (6)

Country Link
US (1) US8338847B2 (ja)
EP (1) EP2381492B1 (ja)
JP (1) JP5778466B2 (ja)
KR (1) KR101039948B1 (ja)
CN (1) CN102237458B (ja)
TW (1) TWI543401B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101967837B1 (ko) * 2013-03-11 2019-04-10 삼성전자주식회사 반도체 발광 소자
KR102527387B1 (ko) * 2016-02-24 2023-04-28 삼성전자주식회사 발광 소자 패키지 및 그 제조 방법
KR102555005B1 (ko) * 2016-11-24 2023-07-14 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
CN109407407B (zh) * 2018-12-21 2021-10-22 厦门天马微电子有限公司 显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024282A (ja) * 1999-07-09 2001-01-26 Hitachi Ltd Iii−v族混晶半導体を用いた半導体装置の製造方法及び光通信システム
JP2004119756A (ja) * 2002-09-27 2004-04-15 Fuji Photo Film Co Ltd 発光ダイオード
JP2006332595A (ja) * 2005-04-28 2006-12-07 Canon Inc 垂直共振器型面発光レーザ装置
JP2007533143A (ja) * 2004-04-14 2007-11-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光ダイオードチップ
JP2007305998A (ja) * 2006-05-08 2007-11-22 Lg Electronics Inc 発光素子及びその製造方法
WO2008019059A2 (en) * 2006-08-06 2008-02-14 Lightwave Photonics Inc. Iii-nitride light-emitting devices with one or more resonance reflectors and reflective engineered growth templates for such devices, and methods
US20080179605A1 (en) * 2007-01-29 2008-07-31 Yuji Takase Nitride semiconductor light emitting device and method for fabricating the same
JP2009111342A (ja) * 2007-10-29 2009-05-21 Seoul Opto Devices Co Ltd 発光ダイオード
WO2009154383A2 (ko) * 2008-06-16 2009-12-23 엘지이노텍주식회사 반도체 발광소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219562A (ja) * 1996-02-09 1997-08-19 Fujitsu Ltd 半導体発光素子
US20020047131A1 (en) * 1999-12-22 2002-04-25 Ludowise Michael J. Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
US6900474B2 (en) * 2002-12-20 2005-05-31 Lumileds Lighting U.S., Llc Light emitting devices with compact active regions
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
JP2005317676A (ja) * 2004-04-27 2005-11-10 Sony Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
US7483466B2 (en) * 2005-04-28 2009-01-27 Canon Kabushiki Kaisha Vertical cavity surface emitting laser device
KR100646636B1 (ko) 2005-06-28 2006-11-23 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법
WO2007099855A1 (ja) * 2006-02-28 2007-09-07 Rohm Co., Ltd. 半導体発光素子
JP2008135697A (ja) * 2006-10-23 2008-06-12 Rohm Co Ltd 半導体発光素子
JP5214140B2 (ja) 2006-12-12 2013-06-19 浜松ホトニクス株式会社 半導体発光素子

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024282A (ja) * 1999-07-09 2001-01-26 Hitachi Ltd Iii−v族混晶半導体を用いた半導体装置の製造方法及び光通信システム
JP2004119756A (ja) * 2002-09-27 2004-04-15 Fuji Photo Film Co Ltd 発光ダイオード
JP2007533143A (ja) * 2004-04-14 2007-11-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光ダイオードチップ
JP2006332595A (ja) * 2005-04-28 2006-12-07 Canon Inc 垂直共振器型面発光レーザ装置
JP2007305998A (ja) * 2006-05-08 2007-11-22 Lg Electronics Inc 発光素子及びその製造方法
WO2008019059A2 (en) * 2006-08-06 2008-02-14 Lightwave Photonics Inc. Iii-nitride light-emitting devices with one or more resonance reflectors and reflective engineered growth templates for such devices, and methods
JP2010500751A (ja) * 2006-08-06 2010-01-07 ライトウェーブ フォトニクス インク. 1以上の共振反射器を有するiii族窒化物の発光デバイス、及び反射性を有するよう設計された上記デバイス用成長テンプレート及びその方法
US20080179605A1 (en) * 2007-01-29 2008-07-31 Yuji Takase Nitride semiconductor light emitting device and method for fabricating the same
JP2008211164A (ja) * 2007-01-29 2008-09-11 Matsushita Electric Ind Co Ltd 窒化物半導体発光装置及びその製造方法
JP2009111342A (ja) * 2007-10-29 2009-05-21 Seoul Opto Devices Co Ltd 発光ダイオード
WO2009154383A2 (ko) * 2008-06-16 2009-12-23 엘지이노텍주식회사 반도체 발광소자
US20110266573A1 (en) * 2008-06-16 2011-11-03 Kim Geun Ho Semiconductor for light emitting device

Also Published As

Publication number Publication date
EP2381492A3 (en) 2014-11-05
US20110260187A1 (en) 2011-10-27
CN102237458A (zh) 2011-11-09
US8338847B2 (en) 2012-12-25
TWI543401B (zh) 2016-07-21
KR101039948B1 (ko) 2011-06-09
EP2381492B1 (en) 2018-02-14
EP2381492A2 (en) 2011-10-26
CN102237458B (zh) 2014-02-12
TW201214781A (en) 2012-04-01
JP5778466B2 (ja) 2015-09-16

Similar Documents

Publication Publication Date Title
JP5788210B2 (ja) 発光素子、発光素子パッケージ
KR101683898B1 (ko) 발광 소자
JP4903902B2 (ja) 発光素子、発光素子の製造方法、及び発光素子パッケージ
US8362459B2 (en) Light emitting device, light emitting device package, and lighting system
KR101081062B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101957816B1 (ko) 발광 소자
JP5189176B2 (ja) 発光素子
JP5479384B2 (ja) 発光素子、発光素子パッケージ及び照明システム
JP2011199290A (ja) 発光素子、発光素子パッケージ、及び照明システム
JP2011135072A (ja) 発光素子、発光素子パッケージ及び照明システム
JP2011139063A (ja) 発光素子、発光素子パッケージ
JP5276680B2 (ja) 発光素子パッケージ、照明システム
EP2312652A2 (en) Light emitting device, light emitting device package and lighting system
KR20120111364A (ko) 발광 소자 및 발광 소자 패키지
JP2011091402A (ja) 発光素子、発光素子の製造方法
EP2369644A2 (en) Light emitting diode, method of manufacturing the same, light emitting diode package and lighting system including the same
JP5778466B2 (ja) 発光素子、発光素子パッケージ、及び照明システム
KR101055003B1 (ko) 발광 소자, 발광 소자 패키지, 조명 시스템, 및 발광 소자 제조방법
KR101860318B1 (ko) 발광 소자
KR20110139445A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20130031932A (ko) 발광 소자
KR20120052744A (ko) 발광소자
KR101913712B1 (ko) 발광 소자
KR20120137171A (ko) 발광 소자 및 그 제조방법
KR102019835B1 (ko) 발광소자

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150709

R150 Certificate of patent or registration of utility model

Ref document number: 5778466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250