JP2011233832A - ＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ及びその製造方法 - Google Patents

Abstract

【課題】ＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ表面平坦度およびダイオードチップを製造する際の発光強度の歩留まりを向上できるＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハを提供する。
【解決手段】Ｎ型ＧａＡｓ基板２上に、Ｎ型ＡｌＧａＩｎＰ系クラッド層４、ＡｌＧａＩｎＰ系活性層５、Ｐ型ＡｌＧａＩｎＰ系クラッド層６、及びＧａＰからなる電流拡散層７を有するＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ１において、電流拡散層７が、Ｐ型ＡｌＧａＩｎＰ系クラッド層６上に形成されたＶ／ＩＩＩ比が１以上１００以下の低Ｖ／ＩＩＩ比部分８と、低Ｖ／ＩＩＩ比部分上に形成されたＶ／ＩＩＩ比が１００以上５００以下の高Ｖ／ＩＩＩ比部分９とからなるものである。
【選択図】図１

Description

本発明は、発光強度の歩留まりを向上できるＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ及びその製造方法に関するものである。

従来、高輝度半導体発光素子用エピタキシャルウェハは、有機金属気相成長法（ＭＯＶＰＥ法）などを用いて作製されている。この方法において、ＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハを成長させる際には、気相成長装置内に設置した基板を加熱し、各エピタキシャルウェハ層の原料となるＩＩＩ族有機金属原料ガスとＶ族原料ガス、またキャリアガスおよびドーパント原料ガスを成長炉内に導入し、炉内で混合ガスを熱分解させ、基板上に結晶膜をエピタキシャル成長させる。

従来のＡｌＧａＩｎＰ系半導体発光素子の作製方法の１つとして、まず、ＭＯＶＰＥ法によってＮ型ＧａＡｓ基板上にＮ型ＡｌＧａＩｎＰ系クラッド層、発光部となるアンドープＡｌＧａＩｎＰ系活性層、Ｐ型ＡｌＧａＩｎＰ系クラッド層、およびＰ型の電流拡散層をエピタキシャル成長させ、その後Ｐ型の電流拡散層の表面の一部に円形の表面側電極を、Ｎ型ＧａＡｓ基板裏面全体に裏面側電極を設け、電極形成後、エピタキシャルウェハを切断し、発光ダイオードチップを作製する方法がある。

このダイオードチップ作製工程において、電流を流して発光強度（の面内分布）を測定する事が出来る。

特許第２８７１４７７号公報

上述した従来の高輝度半導体発光素子用エピタキシャルウェハは、電流拡散層の材料としてＧａＰ、Ｐ型クラッド層の材料としてＡｌＧａＩｎＰが用いられているが、この両材料は格子定数の差が大きく、両エピタキシャル層の界面には格子不整合が発生する。格子不整合が発生すると、その上のエピタキシャル層（本件の場合は、ＧａＰからなる電流拡散層）において結晶欠陥が発生し、エピタキシャルウェハ表面に凹凸が発生し、発光ダイオードチップ製造工程において発光強度歩留まりが低下してしまう。

そこで、本発明の目的は、ＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ表面平坦度およびダイオードチップを製造する際の発光強度の歩留まりを向上できるＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ及びその製造方法を提供することにある。

上記目的を達成すべく請求項１の発明は、Ｎ型ＧａＡｓ基板上に、Ｎ型ＡｌＧａＩｎＰ系クラッド層、ＡｌＧａＩｎＰ系活性層、Ｐ型ＡｌＧａＩｎＰ系クラッド層、及びＧａＰからなる電流拡散層を有するＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハにおいて、前記電流拡散層が、前記Ｐ型ＡｌＧａＩｎＰ系クラッド層上に形成されたＶ／ＩＩＩ比が１以上１００以下の低Ｖ／ＩＩＩ比部分と、該低Ｖ／ＩＩＩ比部分の上に形成されたＶ／ＩＩＩ比が１００以上５００以下の高Ｖ／ＩＩＩ比部分とからなることを特徴とするＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハである。

請求項２の発明は、前記低Ｖ／ＩＩＩ比部分が１０ｎｍ以上である請求項１記載のＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハである。

請求項３の発明は、Ｎ型ＧａＡｓ基板上に、Ｎ型ＡｌＧａＩｎＰ系クラッド層、ＡｌＧａＩｎＰ系活性層、Ｐ型ＡｌＧａＩｎＰ系クラッド層、及びＧａＰからなる電流拡散層を順次積層するＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハの製造方法において、前記電流拡散層を、まず１以上１００以下のＶ／ＩＩＩ比で成長させ（低Ｖ／ＩＩＩ比部分）、その後１００以上５００以下のＶ／ＩＩＩ比で成長させる（高Ｖ／ＩＩＩ比部分）ことを特徴とするＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハの製造方法である。

請求項４の発明は、前記低Ｖ／ＩＩＩ比部分と前記高Ｖ／ＩＩＩ比部分のＶ／ＩＩＩ比の違いを、Ｖ族原料流量を変更させて行う請求項３記載のＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハの製造方法である。

本発明によれば、ＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハの表面平坦度を改善できるので、ＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハを用いてダイオードチップを製造する際の発光強度のウェハ面内分布を改善でき歩留まりを向上できる。

本発明の好適な実施の形態に係るＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハの簡易構造図である。

以下、本発明の好適な実施の形態を添付図面に基づいて詳述する。

図１は、本発明の好適な実施の形態に係るＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハの簡易構造図である。

図１に示すように、ＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ１は、Ｎ型ＧａＡｓ基板２上に、ＧａＡｓバッファ層３、Ｎ型ＡｌＧａＩｎＰ系クラッド層４、ＡｌＧａＩｎＰ系活性層５、Ｐ型ＡｌＧａＩｎＰ系クラッド層６、およびＧａＰからなる電流拡散層７を順次積層した構造を有している。

電流拡散層７は、Ｐ型ＡｌＧａＩｎＰ系クラッド層６上に１以上１００以下のＶ／ＩＩＩ比で形成された低Ｖ／ＩＩＩ比部分８と、その低Ｖ／ＩＩＩ比部分８上に１００以上５００以下のＶ／ＩＩＩ比で形成された高Ｖ／ＩＩＩ比部分９とで構成される。

ＧａＡｓバッファ層３は、Ｎ型ＧａＡｓ基板２とＮ型ＡｌＧａＩｎＰ系クラッド層４との格子不整合を緩和するために形成される。

Ｎ型ＡｌＧａＩｎＰ系クラッド層４、Ｐ型ＡｌＧａＩｎＰ系クラッド層６は、屈折率が低く、バンドギャップエネルギーが高い半導体層であり、これらの層はＡｌＧａＩｎＰ系活性層５に隣接あるいは近接して形成される。

電流拡散層７は、電流をチップの面方向に拡散させて、広い発光面積を得るために形成される。電流拡散層７は、その低Ｖ／ＩＩＩ比部分８の厚さを１０ｎｍ以上とすることにより、効果的な電流拡散を行える。

本実施の形態に係るＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ１では、電流拡散層７が、Ｐ型ＡｌＧａＩｎＰ系クラッド層６上に形成された低Ｖ／ＩＩＩ比部分８と、その低Ｖ／ＩＩＩ比部分８上に形成された高Ｖ／ＩＩＩ比部分９とで構成されることで、Ｐ型ＡｌＧａＩｎＰ系クラッド層６から電流拡散層７にかけて格子定数が穏やかに変化し、ウェハ表面の平坦度（表面平坦度）を改善できる。

これにより、ＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ１を用いて発光ダイオードチップを製造する際、発光強度のウェハ面内分布を改善できるので歩留まりを向上することができる。

このＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ１の製造方法を説明する。

先ず、ＭＯＶＰＥ装置などの慣用の半導体製造装置の反応炉内にＮ型ＧａＡｓ基板２をセットする。その後、反応炉内の温度を例えば５５０℃以上７５０℃以下としてＮ型ＧａＡｓ基板２を加熱する。

その加熱したＮ型ＧａＡｓ基板２上に、ＧａＡｓバッファ層３、Ｎ型ＡｌＧａＩｎＰ系クラッド層４、ＡｌＧａＩｎＰ系活性層５、Ｐ型ＡｌＧａＩｎＰ系クラッド層６を順次積層する。

そして、電流拡散層７を形成する際に、まず１以上１００以下のＶ／ＩＩＩ比、例えばＶ／ＩＩＩ比を５０として低Ｖ／ＩＩＩ比部分８を成長させ、さらにその低Ｖ／ＩＩＩ比部分８上に１００以上５００以下のＶ／ＩＩＩ比、例えばＶ／ＩＩＩ比を２００として高Ｖ／ＩＩＩ比部分９を成長させて電流拡散層７を形成する。

低Ｖ／ＩＩＩ比部分８と高Ｖ／ＩＩＩ比部分９のＶ／ＩＩＩ比の違いは、Ｖ族原料流量を変更することで行う。

低Ｖ／ＩＩＩ比部分８の厚さを１０ｎｍ以上とすることで、効果的な電流拡散を行える。

これにより、発光ダイオードチップを製造したときの発光強度のウェハ面内分布（歩留まり）を改善することができるＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ１が得られる。

本実施の形態においては、Ｖ／ＩＩＩ比の変更はＶ族原料流量の調整によって行ったが、ＩＩＩ族原料流量の調整によるＶ／ＩＩＩ比の変更でも同様の効果が期待できる。

Ｎ型ＧａＡｓ基板を反応炉にセットし、ＭＯＶＰＥ法を用いて図１に示したＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハをエピタキシャル成長した。

反応炉内温度は、概ね５５０℃〜７５０℃である。高Ｖ／ＩＩＩ比部分９のＶ／ＩＩＩ比は２００、低Ｖ／ＩＩＩ比部分８のＶ／ＩＩＩ比は５０で製造した（実施例）。実施例においてＶ／ＩＩＩ比の変更は、Ｖ族原料流量の変更により実施した。

また、比較のため、従来方法による構造も製造した（比較例）。比較例では、図１において、高Ｖ／ＩＩＩ比部分９、低Ｖ／ＩＩＩ比部分８共にＶ／ＩＩＩ比は１００、つまり電流拡散層でのＶ／ＩＩＩ比は一定とした。

表１に実施例および比較例の表面平坦度の結果を示す。表面平坦度の測定は表面粗さ測定装置（サーフェススキャン）を用い、指標としてはＨａｚｅ（曇り具合を示す。単位ｐｐｍ）を用いた。

本発明の製造方法により製造された実施例のＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ１では、比較例のＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハと比較して表面平坦度に改善が見られた。

また表２に実施例及び比較例のＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハから発光ダイオードチップを製造し、発光強度を測定・評価した結果を示す。

表２に示すように、実施例のＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ１を用いた発光ダイオードチップでは、比較例のＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハを用いた発光ダイオードチップと比較して、発光強度のウェハ面内分布（歩留まり）に改善が見られた。

また、本発明の検討の経緯において、低Ｖ／ＩＩＩ比部分８と高Ｖ／ＩＩＩ比部分９を反対に配置した（すなわち、Ｎ型ＧａＡｓ基板２側を高Ｖ／ＩＩＩ比部分９、ウェハ表面側を低Ｖ／ＩＩＩ比部分８とした）ＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハも製造したが、本発明に述べるような効果は得られなかった。

よって、Ｎ型ＧａＡｓ基板２側から低Ｖ／ＩＩＩ比部分８、高Ｖ／ＩＩＩ比部分９を順次積層することで本発明で述べた効果が見込める。

１ ＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ
２ Ｎ型ＧａＡｓ基板
３ ＧａＡｓバッファ層
４ Ｎ型ＡｌＧａＩｎＰ系クラッド層
５ ＡｌＧａＩｎＰ系活性層
６ Ｐ型ＡｌＧａＩｎＰ系クラッド層
７ 電流拡散層
８ 低Ｖ／ＩＩＩ比部分
９ 高Ｖ／ＩＩＩ比部分

Claims (4)

1. Ｎ型ＧａＡｓ基板上に、Ｎ型ＡｌＧａＩｎＰ系クラッド層、ＡｌＧａＩｎＰ系活性層、Ｐ型ＡｌＧａＩｎＰ系クラッド層、及びＧａＰからなる電流拡散層を有するＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハにおいて、
   前記電流拡散層が、前記Ｐ型ＡｌＧａＩｎＰ系クラッド層上に形成されたＶ／ＩＩＩ比が１以上１００以下の低Ｖ／ＩＩＩ比部分と、該低Ｖ／ＩＩＩ比部分の上に形成されたＶ／ＩＩＩ比が１００以上５００以下の高Ｖ／ＩＩＩ比部分とからなることを特徴とするＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ。
2. 前記低Ｖ／ＩＩＩ比部分が１０ｎｍ以上である請求項１記載のＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハ。
3. Ｎ型ＧａＡｓ基板上に、Ｎ型ＡｌＧａＩｎＰ系クラッド層、ＡｌＧａＩｎＰ系活性層、Ｐ型ＡｌＧａＩｎＰ系クラッド層、及びＧａＰからなる電流拡散層を順次積層するＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハの製造方法において、
   前記電流拡散層を、まず１以上１００以下のＶ／ＩＩＩ比で成長させ（低Ｖ／ＩＩＩ比部分）、その後１００以上５００以下のＶ／ＩＩＩ比で成長させる（高Ｖ／ＩＩＩ比部分）ことを特徴とするＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハの製造方法。
4. 前記低Ｖ／ＩＩＩ比部分と前記高Ｖ／ＩＩＩ比部分のＶ／ＩＩＩ比の違いを、Ｖ族原料流量を変更させて行う請求項３記載のＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハの製造方法。

Images