JP2011229279A - 充電制御装置 - Google Patents

Abstract

【課題】電気二重層コンデンサを適切に充電することが可能な充電制御装置を提供する。
【解決手段】充電制御装置は、電気二重層コンデンサへの充電を開始した後、第１充電期間Ｔ１は、前記電気二重層コンデンサへの充電電流を所定の充電電流値に維持する定電流充電制御を行う構成であり、前記定電流充電期間は、前記電気二重層コンデンサの充電電圧が充電目標値に上昇するまでの期間である構成あるいは定電流充電期間は前記充電電流値を引き下げながら複数回繰り返して設定される構成にしてもよい。
【選択図】図１３

Description

本発明は、電気二重層コンデンサの充電制御を行う充電制御装置に関するものである。

図１８は、電気二重層コンデンサの充電制御を行う充電制御装置の一従来例を示す回路図である。本従来例の充電制御装置Ｘ１０は、抵抗Ｘ３及びＸ４を用いて電気二重層コンデンサＸ２０の充電電圧を分圧し、その分圧電圧が所定の基準電圧値と一致するように、アンプＸ２を用いて、電源端（ＶＣＣ端）と電気二重層コンデンサＸ２０との間に接続されたＰチャネル型ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタＸ１の導通度を制御することにより、電気二重層コンデンサＸ２０の充電電圧を所定の目標電圧値に維持する充電制御（いわゆる定電圧充電制御）を行う構成とされていた。

なお、二次電池（例えばリチウムイオン電池）の充電制御装置に関連する従来技術の一例としては、本出願人によって開示された特許文献１を挙げることができる。

特開２００９−９５０７６号公報

しかしながら、電気二重層コンデンサＸ２０の定電圧充電制御を行う従来の充電制御装置Ｘ１０では、（１）初期充電時に突入電流が発生する、（２）電気二重層コンデンサＸ２０の異常（正極端子の故障や正極端子と負極端子とのショートなど）を判別しづらい、（３）電気二重層コンデンサＸ２０に流し込む充電電流を制御することができない、という課題があった。

上記の課題（１）に関して、電気二重層コンデンサＸ２０が完全に放電されている状態から充電を開始する際には、大きな突入電流が電気二重層コンデンサＸ２０に流れ込む。ここで、充電制御装置Ｘ１０に過電流保護機能が具備されていない場合には、トランジスタＸ１の製造バラツキ（電流能力やオン抵抗値のばらつき）に起因して、出力電圧のドロップ開始電流にバラツキが生じるため、延いては、電気二重層コンデンサＸ２０の充電時間にもバラツキが生じる（図１９を参照）。

また、電気二重層コンデンサＸ２０は、リチウムイオン電池などの二次電池と異なり、突入電流によってそれ自身が破壊されることはないが、突入電流の発生に伴って電源電圧ＶＣＣの供給元である電源回路に過大な負荷が掛かると、システムダウンなどの予期しない不具合を生じ得る。

このような理由から、従来の充電制御装置Ｘ１０には、突入電流を回避するための過電流保護機能が備えられていた。なお、従来の一般的な過電流保護機能の一例としては、図２０のフの字特性型（Fold back Characteristic Type）と、図２１のシャットダウン型（Shut Down Type）を挙げることができる。

フの字特性型の過電流保護機能は、充電電流（トランジスタＸ１のソース電流）が所定の過電流保護値に達した場合、出力電圧を下げて回路内部の発熱による破壊や周辺回路の破壊を回避する機能である（図２２を参照）。しかしながら、定電圧充電制御を行う充電制御装置Ｘ２０の突入電流防止策として、フの字特性型の過電流保護機能を採用した場合には、一旦過電流保護が掛かると負荷が軽くなるまで充電動作が復帰しないため、完全放電状態からの充電に長時間を要するという問題があった。

一方、シャットダウン型の過電流保護機能は、突入電流が過電流保護値に達しなくなるまで、充電動作のシャットダウンと再開（オフラッチなし）を繰り返す機能である（図２３を参照）。しかしながら、定電圧充電制御を行う充電制御装置Ｘ２０の突入電流防止策として、シャットダウン型の過電流保護機能を採用した場合には、充電時間のずれやシャットダウン時の電力ロスを生じるという問題があった。

また、電気二重層コンデンサＸ２０は、小容量のコンデンサセルを並列に接続した集合体と等価であり、その正極端子側及び負極端子側から各々のコンデンサセルを見た場合、手前に位置するコンデンサセルはＥＳＲ［Equivalent Series Resistance］成分（等価直列抵抗成分）が小さく、奥に位置するコンデンサセルはＥＳＲ成分が大きいというように各々のコンデンサセルのＥＳＲ成分に差違が生じている（図２４を参照）。すなわち、電気二重層コンデンサＸ２０を形成する複数のコンデンサセルは、正極端子側及び負極端子側から見てより奥に位置するものほど、ＡＣ的なインピーダンス成分が大きいと言える。

そのため、電気二重層コンデンサＸ２０の定電圧充電制御を行うと、よりＥＳＲ成分の小さい手前のコンデンサセルが他よりも先に満充電となり、奥のコンデンサセルに電荷が蓄積されないまま、正極端子の電圧が充電目標値に達した状態となり、以後、コンデンサセル相互間の電荷再分配に伴う正極端子の電圧低下を補うように、上記の定電圧充電制御が継続される。その結果、電気二重層コンデンサＸ２０に流れ込む充電電流は、充電時間の経過と共に減少していくため、満充電までに長時間を要するという課題があった。

今まで、電気二重層コンデンサは、消費電力の大きい大型の電気機器（コピー機や空気調和機など）に用いられることが多かったので、上記した種々の課題は必ずしも顕在化していなかったが、近年、電気二重層コンデンサは、素子の小型化に伴い、消費電力の小さい小型の電気機器（テレビジョン放送受信機や携帯電話など）にも用いられるようになってきている。このような小型の電気機器では、充電時間の短縮や電源回路への負荷低減が強く要望されており、上記した種々の課題を抱える従来の充電手法（定電圧充電制御）をそのまま採用することはできなかった。

本発明は、本願の発明者によって見い出された上記の問題点に鑑み、電気二重層コンデンサを適切に充電することが可能な充電制御装置を提供することを目的とする。

上記目的を達成するために、本発明に係る充電制御装置は、電気二重層コンデンサへの充電を開始した後、定電流充電期間にわたって、前記電気二重層コンデンサへの充電電流を所定の充電電流値に維持する定電流充電制御を行う構成（第１の構成）とされている。

なお、上記第１の構成から成る充電制御装置にて、前記定電流充電期間は、前記電気二重層コンデンサの充電電圧が充電目標値に上昇するまでの期間である構成（第２の構成）にするとよい。

また、上記第２の構成から成る充電制御装置にて、前記定電流充電期間の経過後、定電圧充電期間にわたって、前記充電電圧を前記充電目標値に維持する定電圧充電制御を行う構成（第３の構成）にするとよい。

また、上記第３の構成から成る充電制御装置において、前記定電圧充電期間は、前記充電電流が充電終了判定値に低下するまでの期間である構成（第４の構成）にするとよい。

また、上記第１〜第４いずれかの構成から成る充電制御装置において、前記定電流充電期間は前記充電電流値を引き下げながら複数回繰り返して設定される構成（第５の構成）にするとよい。

また、上記第１〜第５いずれかの構成から成る充電制御装置は、前記電気二重層コンデンサへの充電を完了した後、前記充電電圧が充電再開判定値まで低下したときに、前記電気二重層コンデンサへの充電を再開する構成（第６の構成）にするとよい。

また、上記第１〜第６いずれかの構成から成る充電制御装置は、電源端と前記電気二重層コンデンサとの間に接続された出力スイッチと、前記充電電流に応じた第１帰還電圧信号が第１基準電圧値と一致するように前記出力スイッチの帰還制御を行う第１帰還制御部と、を有する構成（第７の構成）にするとよい。

また、上記第７の構成から成る充電制御装置は、前記充電電圧に応じた第２帰還電圧信号が第２基準電圧値と一致するように前記出力スイッチの帰還制御を行う第２帰還制御部を有する構成（第８の構成）にするとよい。

本発明に係る充電制御装置であれば、電気二重層コンデンサを適切に充電することが可能となる。

本発明に係る充電制御装置の一実施形態を示すブロック図 端子説明図 起動動作を説明するためのタイミングチャート ＯＶＰ動作を説明するためのタイミングチャート ＬＶＰ動作を説明するためのタイミングチャート 信号出力部３０の一構成例を示す回路図 第１信号入力部４０の一構成例を示す回路図 リモートコントロール信号の検出動作を説明するための模式図 第２信号入力部５０の一構成例を示す回路図 電源系回路の一構成例を示すブロック図 パワーセレクタ動作を説明するためのタイミングチャート ＣＣ／ＣＣ充電制御を説明するためのタイミングチャート ＣＣ／ＣＶ充電制御を説明するためのタイミングチャート ＣＣ／ＣＣ／ＣＶ充電制御を説明するためのタイミングチャート 充電部１０の第１構成例（ＣＣ／ＣＣ／ＣＶ）を示す回路図 充電部１０の第２構成例（ＣＣ／ＣＶ）を示す回路図 充電部１０の第３構成例（ＣＣ／ＣＣ）を示す回路図 充電制御装置の一従来例（ＣＶ）を示す回路図 出力電圧のドロップ開始電流のばらつきを説明するための図 フの字特性型ＯＣＰ動作を説明するための図（Ｉ−Ｖ） シャットダウン型ＯＣＰ動作を説明するための図（Ｉ−Ｖ、ｔ−Ｉ） フの字特性型ＯＣＰ動作を説明するための図（ｔ−Ｖ、ｔ−Ｉ） シャットダウン型ＯＣＰ動作を説明するための図（ｔ−Ｖ、ｔ−Ｉ） 電気二重層コンデンサの等価回路図

（全体ブロック図）
図１は、本発明に係る充電制御装置の一実施形態を示すブロック図である。本実施形態の充電制御装置１は、電気二重層コンデンサ２の充電制御を行う充電制御ＩＣであり、充電部１０と、制御ロジック部２０と、信号出力部３０と、第１信号入力部４０と、第２信号入力部５０と、発振部６０と、レギュレータ部７０と、基準電圧生成部８０と、パワーセレクタ部９０と、電圧検出部１００と、を有する。

充電部１０は、電気二重層コンデンサ２の充電制御を行う。なお、充電部１０の回路構成及び動作については、後ほど詳細に説明する。

制御ロジック部２０は、充電制御装置１の全体動作を統括的に制御する。

信号出力部３０は、制御ロジック部２０から入力される電源用リレー制御信号、リモートコントローラ信号経路用のスイッチオン信号、及び、５キー信号経路用のスイッチオン信号を各々出力する。

第１信号入力部４０は、外部から入力されるリモートコントローラ検出信号を受け付けて制御ロジック部２０に伝達する。

第２信号入力部５０は、外部から入力される５キー検出信号を受け付けて制御ロジック部２０に伝達する。

発振部６０は、所定周波数のクロック信号を生成して制御ロジック部２０に供給する。

レギュレータ部７０は、パワーセレクタ部９０で選択された電圧（ＶＣＣ／ＶＣＡＰ）からレギュレータ電圧ＶＲＥＧ（３．３Ｖ）を生成する。

基準電圧生成部８０は、パワーセレクタ部９０で選択された電圧（ＶＣＣ／ＶＣＡＰ）から装置内部で用いられる基準電圧ＶＲＥＦを生成する。

パワーセレクタ部９０は、電源電圧ＶＤＤと充電電圧ＶＣＡＰのいずれか高い方を選択して出力する。

電圧検出部１００は、電気二重層コンデンサ２の充電電圧ＶＣＡＰと、過電圧保護値ＶＯＶＰ、充電目標値ＶＭＡＸ、充電再開判定値ＶＲＣＨＧ、及び、減電圧保護値ＶＬＶＰとの比較結果を各々制御ロジック部２０に送出する。

（外部端子）
また、充電制御装置１は、外部との電気的な接続を確立するための端子として、ＲＥＧ端子、ＲＭＩＮ端子、ＦＫＩＮ端子、ＳＳＲＯＮ端子、ＲＭＯＮ端子、ＦＫＯＮ端子、ＶＣＣ端子、ＳＴＢＹＯＮ端子、ＷＡＫＥＵＰ端子、ＣＡＰ端子、ＩＡＤＪ端子、ＯＶＰ端子、及び、ＧＮＤ端子を有している。

図２は、充電制御装置１の端子説明図である。ＲＥＧ端子は３．３Ｖレギュレータ出力端子である。ＲＭＩＮ端子は、リモートコントローラ検出信号入力端子である。ＦＫＩＮ端子は、５キー検出信号入力端子である。ＳＳＲＯＮ端子は、電源用リレー制御信号出力端子である。ＲＭＯＮ端子は、リモートコントローラ信号経路用のスイッチオン端子である。ＦＫＯＮ端子は、５キー信号経路用のスイッチオン端子である。ＶＣＣ端子は、電源入力端子である。ＳＴＢＹＯＮ端子は、エコモード制御信号入力端子である。ＷＡＫＥＵＰ端子は、起動信号出力端子である。ＣＡＰ端子は、電気二重層コンデンサ２の接続端子である。ＩＡＤＪ端子は、充電電流制御用の抵抗Ｒｘ４を接続するための端子である。ＯＶＰ端子は、ＯＶＰ基準電圧設定端子である。ＧＮＤ端子は、接地端子である。

（外部素子）
また、充電制御装置１の外部には、抵抗Ｒｘ１〜Ｒｘ４と、コンデンサＣｘ１及びＣｘ２が接続されている。抵抗Ｒｘ１及びＲｘ２は、レギュレータ電圧ＶＲＥＧを分圧して過電圧保護値ＶＯＶＰを設定するための抵抗ラダーを形成する。抵抗Ｒｘ３は、ＳＴＢＹＯＮ端子とＲＥＧ端子との間に接続されたプルアップ抵抗である。抵抗Ｒｘ４は、ＩＡＤＪ端子に接続された充電電流設定用抵抗である。コンデンサＣｘ１は、ＶＣＣ端子に接続された入力平滑コンデンサである。コンデンサＣｘ２は、ＲＥＧ端子に接続された出力平滑コンデンサである。

（起動動作）
図３は、起動動作を説明するためのタイミングチャートである。ＶＣＣ端子またはＣＡＰ端子から充電制御装置１への電力投入時、内部回路はいずれもリセットされる。リセット後、充電電圧ＶＣＡＰが初めて充電目標値ＶＭＡＸに達するまで、減電圧保護機能は無効状態（マスク状態）とされる。充電電圧ＶＣＡＰが充電目標値ＶＭＡＸに達した後、充電制御装置１は、ＣＡＰ端子からの充電電力を用いた間欠動作サイクルとなり、充電電圧ＶＣＡＰは、充電目標値ＶＭＡＸと充電再開判定値ＶＲＣＨＧとの間で変動する。

（ＯＶＰ［Over Voltage Protection］動作）
図４は、ＯＶＰ動作を説明するためのタイミングチャートであり、上から順に、充電電圧ＶＣＡＰ、カウンタ制御信号、及び、ＳＳＲＯＮ信号が描写されている。充電電圧ＶＣＡＰが過電流保護値ＶＯＶＰを上回っている状態が所定期間にわたって継続された場合、充電制御装置１は、充電電圧ＶＣＡＰが過電圧状態であることを検出する。過電圧状態が検出されると、充電制御装置１は、電気二重層コンデンサ２への充電を停止するために、ＳＳＲＯＮ信号を常時ハイレベルに固定する。なお、上記所定期間の経過前に充電電圧ＶＣＡＰが過電流保護値ＶＯＶＰを下回った場合、充電制御装置１は通常動作を継続する。

（ＬＶＰ［Low Voltage Protection］動作）
図５は、ＬＶＰ動作を説明するためのタイミングチャートである。充電電圧ＶＣＡＰが減電圧保護値ＶＬＶＰよりも低下すると、充電制御装置１は、充電電圧ＶＣＡＰが減電圧状態であることを検出する。減電圧が検出されると、充電制御装置１は、電気二重層コンデンサ２への充電を停止するために、ＳＳＲＯＮを常時ハイレベルに固定する。

（ＣＡＰ保護検出動作）
図６は、信号出力部３０の一構成例を示す回路図である。本構成例の信号出力部３０はバッファ３１と、Ｎチャネル型ＭＯＳ電界効果トランジスタ３２と、Ｐチャネル型ＭＯＳ電界効果トランジスタ３３及び３４と、抵抗３５及び３６と、を有する。バッファ３１の入力端は制御ロジック部２０に接続されている。バッファ３１の出力端は、ＳＳＲＯＮ端子（ＲＭＯＮ端子、ＦＫＯＮ端子と読み替えても可、以下同様）に接続されている。トランジスタ３２のドレインは、抵抗３５を介してＶＣＣ端子に接続されている。トランジスタ３２のソースは、接地端に接続されている。トランジスタ３２のゲートは、制御ロジック部２０に接続されている。トランジスタ３３のドレインは、ＶＣＣ端子に接続されている。トランジスタ３３のソースは、トランジスタ３４のソースに接続されている。トランジスタ３４のドレインは、抵抗３６を介してＳＳＲＯＮ端子に接続されている。トランジスタ３３及び３４のゲートは、いずれもトランジスタ３２のドレインに接続されている。

充電電圧ＶＣＡＰの異常を検出したとき、充電制御装置１は充電動作のターミネートを行い、ＳＳＲＯＮ端子、ＲＭＯＮ端子、及び、ＦＫＯＮ端子をいずれもハイレベルにセットする。具体的には、トランジスタ３２〜３４がいずれもオンされて、ＳＳＲＯＮ端子、ＲＭＯＮ端子、及び、ＦＫＯＮ端子がいずれも電源電圧ＶＣＣにプルアップされる。

以後、制御ロジック部２０は動作停止状態（フリーズ状態）となるが、レギュレータ部７０は、内部動作を安定化させるために動作状態に維持される。充電制御装置１がパワーセレクタ部９０を用いて自動的にＶＣＣ端子またはＣＡＰ端子からの電源電圧をスイッチングしている間、外部電流負荷を与えてはならない。なお、制御ロジック部２０の動作停止状態については、ＶＣＣ端子から電源電圧が供給されているということが前提となる。

（リモート制御検出）
図７は、第１信号入力部４０の一構成例を示す回路図である。本構成例の第１信号入力部４０は、Ｎチャネル型ＭＯＳ電界効果トランジスタ４１と、抵抗４２と、を有する。トランジスタ４１のドレインは、抵抗４２を介してレギュレータ電圧ＶＲＥＧの印加端に接続されるとともに、制御ロジック部２０に含まれるカウンタ２１の入力端にも接続されている。トランジスタ４１のソースは接地端に接続されている。トランジスタ４１のゲートは、ＲＭＩＮ端子に接続されている。カウンタ２１は、ＲＭＩＮ端子に接続されるリモートコントローラＩＣからハイレベル信号が入力され、トランジスタ４１がオンとされたときに、発振部６０から入力されるクロック信号のパルス数をカウントし始める。制御ロジック部２０に含まれるディテクタ部２２は、カウンタ２１のカウント値を監視し、図８に示すように、リモートコントローラＩＣからのハイレベル信号が１００〜２００ｍｓｅｃだけ継続されたときに、リモートコントローラＩＣからの入力であると判定する。その結果、ＲＭＯＮ端子からハイレベルが出力される。

（５キー検出）
図９は、第２信号入力部５０の一構成例を示す回路図である。本構成例に示す第２信号入力部５０は、ＦＫＩＮ端子の端子電圧と２種の閾値電圧とを各々比較するコンパレータ５１及び５２を有する。制御ロジック部２０に含まれる論理積演算器２３は、コンパレータ５１及び５２双方の比較信号を論理積演算して出力する。制御ロジック部２０に含まれるカウンタ２４は、ＦＫＩＮ端子に接続される５キーブロックからハイレベル信号が入力され、論理積演算器２３がハイレベル信号を出力したときに、発振部６０から入力されるクロック信号のパルス数をカウントし始める。制御ロジック部２０に含まれるディテクタ部２５は、カウンタ２４のカウント値を監視し、５キーブロックからのハイレベル信号が１００ｍｓｅｃ以上継続されたときに、５キーブロックからの入力であると判定する。その結果、ＦＫＯＮ端子からハイレベルが出力される。

（３．３Ｖレギュレータ）
図１０は、電源系回路（レギュレータ部７０、基準電圧生成部８０、及び、パワーセレクタ部９０）の一構成例を示すブロック図である。レギュレータ部７０は、ＩＣ内部及びＩＣ外部双方の諸回路に電力を供給する。レギュレータ部７０の電流出力能力は、最大２０ｍＡである。パワーセレクタ部９０は、電源電圧ＶＣＣと充電電圧ＶＣＡＰとを比較して自動的により高い電圧を選択して出力する。すなわち、図１１に示すように、電源電圧ＶＣＣが充電電圧ＶＣＡＰよりも高くなると、パワーセレクタ部９０は、電源電圧ＶＣＣを選択的に出力する。一方、電源電圧ＶＣＣが充電電圧ＶＣＡＰから所定のヒステリシス分を差し引いた電圧値（ＶＣＡＰ−ｈｙｓ）まで低下すると、パワーセレクタ部９０は、充電電圧ＶＣＡＰを選択的に出力する。

（電気二重層コンデンサの充電制御動作）
次に、充電部１０による電気二重層コンデンサ２の充電制御動作について、３つの手法（ＣＣ／ＣＣ［Constant Current/Constant Current］、ＣＣ／ＣＶ［Constant Current/Constant Voltage］、及び、ＣＣ／ＣＣ／ＣＶ）を例に挙げながら詳細に説明する。

＜ＣＣ／ＣＣ充電制御＞
図１２は、充電部１０によるＣＣ／ＣＣ充電制御を説明するためのタイミングチャートである。なお、図１２の上段には電気二重層コンデンサ２への出力電圧（＝電気二重層コンデンサ２の充電電圧ＶＣＡＰ）が示されており、下段には電気二重層コンデンサ２への充電電流が示されている。

充電部１０は、時刻ｔ１１において、完全な放電状態（電荷が全く蓄えられていない状態）となっている電気二重層コンデンサ２への充電を開始した後、第１定電流充電期間Ｔ１（＝時刻ｔ１１〜ｔ１２）にわたって、電気二重層コンデンサ２への充電電流を所定の第１充電電流値に維持する定電流充電制御を行う。なお、第１定電流充電期間Ｔ１は、電気二重層コンデンサ２への充電電流を第１充電電流値に維持した状態で、電気二重層コンデンサ２への出力電圧が所定の充電目標値（満充電値）に上昇するまでの期間である。

このように、電気二重層コンデンサ２の初期充電時に定電流充電制御を行う構成であれば、過電流保護機能に依らず、突入電流を適切に抑制することが可能である。また、一定時間で出力電圧が発生しない場合には、電気二重層コンデンサ２の異常（正極端子の故障や正極端子と負極端子とのショートなど）であると容易に判定することが可能である。

また、電気二重層コンデンサ２の初期充電時に定電流充電制御を行う構成であれば、電気二重層コンデンサ２に含まれるＥＳＲ成分のＡＣ特性を鑑みつつ、上記の第１充電電流値を適切に設定することにより、出力電圧の上昇カーブ（傾き）を任意に調整して、充電時間の短縮と電源回路に対する負荷低減とのバランスを最適化することが可能となる。

例えば、電気二重層コンデンサ２の充電時間を極力短縮したいアプリケーションに充電制御装置１を搭載する場合には、第１定電流充電期間Ｔ１に流れる充電電流の積分値が最大となるように、第１充電電流値を設定すればよい。また、電源回路に対する負荷を極力低減したいアプリケーションに充電制御装置１を搭載する場合には、電源回路の電流供給能力に応じて第１充電電流値を小さく絞るように設定すればよい。

時刻ｔ１２において出力電圧が所定の充電目標値に達し、第１充電電流値による第１定電流充電期間Ｔ１が満了すると、電気二重層コンデンサ２を形成するコンデンサセル相互間の電荷再分配に伴って、電気二重層コンデンサ２への出力電圧が低下する。

そこで、充電部１０は、時刻ｔ１２以後、第２定電流充電期間Ｔ１’（＝時刻ｔ１２〜ｔ１３）にわたって、電気二重層コンデンサ２への充電電流を第２充電電流値（ただし、第２充電電流値＜第１充電電流値）に維持する定電流充電制御を行う。なお、第２定電流充電期間Ｔ１’は、電気二重層コンデンサ２への充電電流を第２充電電流値に維持した状態で、電気二重層コンデンサ２への出力電圧が充電目標値に上昇するまでの期間である。

このように、充電部１０によるＣＣ／ＣＣ充電制御では、電気二重層コンデンサ２への充電電流値を段階的に引き下げながら、定電流充電期間が繰り返して設定される。このような充電手法を採用することにより、第１定電流充電期間Ｔ１の満了後も効率よく電気二重層コンデンサ２の充電（＝コンデンサセル相互間の電荷再分配に伴う電圧低下を補うための充電＋未充電状態のコンデンサセルに対する充電）を継続することが可能となる。

＜ＣＣ／ＣＶ充電制御＞
図１３は、充電部１０によるＣＣ／ＣＶ充電制御を説明するためのタイミングチャートである。なお、図１３の上段には電気二重層コンデンサ２への出力電圧（＝電気二重層コンデンサ２の充電電圧ＶＣＡＰ）が示されており、下段には電気二重層コンデンサ２への充電電流が示されている。

時刻ｔ２１〜ｔ２２は、図１２の時刻ｔ１１〜ｔ１２と同様、定電流充電期間Ｔ１に相当するため、重複した説明は割愛する。時刻ｔ２２において出力電圧が所定の充電目標値に達し、第１充電電流値による第１定電流充電期間Ｔ１が満了すると、充電部１０は、時刻ｔ２２以後、定電圧充電期間Ｔ２（＝時刻ｔ２２〜ｔ２３）にわたって、充電電圧を充電目標値に維持する定電圧充電制御を行う。なお、定電圧充電期間Ｔ２は、電気二重層コンデンサ２への充電電圧を充電目標値に維持した状態で、電気二重層コンデンサ２への充電電流が充電終了判定値に低下するまでの期間である。

このように、充電部１０によるＣＣ／ＣＶ充電制御では、定電流充電期間Ｔ１によって出力電圧が充電目標値まで上昇した後、定電圧充電制御を開始することにより、先述したＣＣ／ＣＣ充電制御のような充電電流の切替制御を要することなく、電気二重層コンデンサ２の充電（＝コンデンサセル相互間の電荷再分配に伴う電圧低下を補うための充電＋未充電状態のコンデンサセルに対する充電）を継続することが可能となる。

＜ＣＣ／ＣＣ／ＣＶ充電制御＞
図１４は、充電部１０によるＣＣ／ＣＣ／ＣＶ充電制御を説明するためのタイミングチャートである。なお、図１４の上段には電気二重層コンデンサ２への出力電圧（＝電気二重層コンデンサ２の充電電圧ＶＣＡＰ）が示されており、下段には電気二重層コンデンサ２への充電電流が示されている。

時刻ｔ３１〜ｔ３２は、図１２の時刻ｔ１１〜ｔ１２と同様、第１定電流充電期間Ｔ１に相当し、時刻ｔ３２〜ｔ３３は、図１２の時刻ｔ１２〜ｔ１３と同様、第２定電流充電期間Ｔ１’に相当する。また、時刻ｔ３３〜時刻ｔ３４は、図１３の時刻ｔ２２〜ｔ２３と同様、定電圧充電期間Ｔ２に相当する。

すなわち、充電部１０によるＣＣ／ＣＣ／ＣＶ充電制御は、先述のＣＣ／ＣＣ充電制御とＣＣ／ＣＶ充電制御とを組み合わせたものである。このような充電手法を採用することにより、定電流充電制御によって充電時間の短縮を最大限に図りつつ、定電圧充電制御によって電気二重層コンデンサ２の充電容量を余すことなく活用することが可能となる。

（充電部１０の回路構成）
図１５は、充電部１０の第１構成例（図１４のＣＣ／ＣＣ／ＣＶ充電制御を実現する構成例）を示す回路図である。本構成例の充電部１０は、定電流充電制御回路１１と、定電圧充電制御回路１２と、制御回路１３と、を有する。

定電流充電制御回路１１は、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ１及びＰ２とＮチャネル型ＭＯＳ電界効果トランジスタＮ１及びＮ２と、ツェナダイオードＤ１と、アンプＡＭＰ１及びＡＭＰ２と、抵抗Ｒ１〜Ｒ５と、コンデンサＣ１〜Ｃ５と、を有する。

定電圧充電制御回路１２は、上記したトランジスタＰ１と、トランジスタＮ１及びＮ２と、ツェナダイオードＤ１と、抵抗Ｒ５と、コンデンサＣ５と、を定電流充電制御回路１１と共有するほか、アンプＡＭＰ３と、抵抗Ｒ６〜Ｒ８と、コンデンサＣ６〜Ｃ８と、を有する。

制御回路１３は、制御部ＣＴＲＬと、コンパレータＣＭＰ１〜ＣＭＰ３と、抵抗Ｒ９及びＲ１０と、を有する。

トランジスタＰ１のソースは、抵抗Ｒ１を介して電源電圧ＶＣＣの入力端に接続されている。トランジスタＰ１のドレインは、ツェナダイオードＤ１のアノードに接続されている。ツェナダイオードＤ１のカソードは、電気二重層コンデンサ２の正極端子に接続されている。電気二重層コンデンサ２の負極端子は接地端に接続されている。トランジスタＰ１のゲートは、抵抗Ｒ５の第１端とコンデンサＣ５の第１端に各々接続されている。抵抗Ｒ５の第２端とコンデンサＣ５の第２端は、いずれも電源電圧ＶＣＣの入力端に接続されている。トランジスタＮ１のドレインは、トランジスタＰ１のゲートに接続されている。トランジスタＮ１のソースは、接地端に接続されている。

トランジスタＰ２のソースは、抵抗Ｒ２を介して電源電圧ＶＣＣの入力端に接続されている。トランジスタＰ２のドレインは、抵抗Ｒ３を介して接地端に接続されている。トランジスタＰ２のゲートは、アンプＡＭＰ１の出力端に接続されている。アンプＡＭＰ１の非反転入力端（＋）は、トランジスタＰ１のソースに接続されている。アンプＡＭＰ１の反転入力端（−）は、トランジスタＰ２のソースに接続されている。アンプＡＭＰ２の非反転入力端（＋）は、抵抗Ｒ４の第１端に接続されている。抵抗Ｒ４の第２端は、トランジスタＰ２のドレインに接続される一方、コンデンサＣ１を介してアンプＡＭＰ２の出力端にも接続されている。アンプＡＭＰ２の反転入力端（−）は、第１基準電圧Ｖｒｅｆ１の入力端に接続されている。アンプＡＭＰ２の反転入力端（−）と出力端との間には、コンデンサＣ２及びＣ３が並列接続されている。アンプＡＭＰ２の出力端は、トランジスタＮ２のゲートに接続される一方、コンデンサＣ４を介して第２基準電圧Ｖｒｅｆ２の入力端にも接続されている。トランジスタＮ２のドレインは、トランジスタＮ１のゲートに接続されている。トランジスタＮ２のソースは、接地端に接続されている。

アンプＡＭＰ３の非反転入力端（＋）は、第２基準電圧Ｖｒｅｆ２の入力端に接続されている。アンプＡＭＰ３の反転入力端（−）は、抵抗Ｒ７を介して接地端に接続されている。抵抗Ｒ６の第１端とコンデンサＣ８の第１端は、いずれもアンプＡＭＰ３の反転入力端（−）に接続されている。抵抗Ｒ６の第２端とコンデンサＣ８の第２端は、いずれも電気二重層コンデンサ２の正極端子に接続されている。アンプＡＭＰ３の出力端は、抵抗Ｒ８を介してトランジスタＮ１のゲートに接続されている。コンデンサＣ６の第１端とコンデンサＣ７の第１端は、いずれもアンプＡＭＰ３の出力端に接続されている。コンデンサＣ６の第２端とコンデンサＣ７の第２端は、いずれもアンプＡＭＰ３の反転入力端（−）に接続されている。

抵抗Ｒ９の第１端は、電気二重層コンデンサ２の正極端子に接続されている。抵抗Ｒ９の第２端は、抵抗Ｒ１０を介して接地端に接続される一方、コンパレータＣＭＰ２の非反転入力端（＋）とコンパレータＣＭＰ３の非反転入力端（＋）に各々接続されている。コンパレータＣＭＰ１の非反転入力端（＋）は、トランジスタＰ２のドレインに接続されている。コンパレータＣＭＰ１の反転入力端（−）は、第１閾値電圧Ｖｔｈ１（充電終了判定値）の入力端に接続されている。コンパレータＣＭＰ２の反転入力端（−）は、第２閾値電圧Ｖｔｈ２（充電再開判定値）の入力端に接続されている。コンパレータＣＭＰ３の反転入力端（−）は、第３閾値電圧Ｖｔｈ３（充電目標値）の入力端に接続されている。

このように、上記構成から成る充電部１０は、電源電圧ＶＣＣの入力端と電気二重層コンデンサ２の正極端子との間に接続された出力スイッチ（Ｐ１）と、電気二重層コンデンサ２への充電電流Ｉｃｈｇに応じた第１帰還電圧信号Ｖａが第１基準電圧値Ｖｒｅｆ１と一致するように出力スイッチＰ１の帰還制御を行う第１帰還制御部（Ｐ２、Ｎ１、Ｎ２、ＡＭＰ１、ＡＭＰ２、Ｒ１〜Ｒ３、Ｒ５）と、電気二重層コンデンサ２への充電電圧ＶＣＡＰに応じた第２帰還電圧信号Ｖｂが第２基準電圧値Ｖｒｅｆ２と一致するように出力スイッチＰ１の帰還制御を行う第２帰還制御部（Ｎ１、Ｎ２、ＡＭＰ３、Ｒ５〜Ｒ８）を有する構成とされている。

なお、抵抗Ｒ４、及び、コンデンサＣ１〜Ｃ８は、いずれも位相補償素子である。

また、図１５では、説明の便宜上、制御回路１３を充電部１０の構成要素として描写したが、制御回路１３については、図１の制御ロジック部２０や電圧検出部１００の機能を適宜流用すればよい。

（定電流充電制御動作）
上記構成から成る充電部１０において、定電流充電制御回路１１は、抵抗Ｒ３の一端に現れる第１帰還電圧信号Ｖａが所定の第１基準電圧Ｖｒｅｆ１と一致するように、延いては、電気二重層コンデンサ２に流れる充電電流Ｉｃｈｇが所定の目標値（＝｛Ｒ２／（Ｒ１×Ｒ３）｝×Ｖｒｅｆ１）と一致するように、トランジスタＰ１の帰還制御を行う。

すなわち、充電電流Ｉｃｈｇが上記目標値よりも大きいときには、トランジスタＮ２のゲート電圧が引き上げられるので、トランジスタＮ２の導通度が大きくなり、トランジスタＮ１のゲート電圧が引き下げられる。これにより、トランジスタＮ１の導通度が小さくなるので、トランジスタＰ１のゲート電圧が引き上げられてトランジスタＰ１の導通度が小さくなり、充電電流Ｉｃｈｇが小さくなる。逆に、充電電流Ｉｃｈｇが上記目標値よりも小さいときには、トランジスタＮ２のゲート電圧が引き下げられるので、トランジスタＮ２の導通度が小さくなり、トランジスタＮ１のゲート電圧が引き上げられる。これにより、トランジスタＮ１の導通度が大きくなるので、トランジスタＰ１のゲート電圧が引き下げられて、トランジスタＰ１の導通度が大きくなり、充電電流Ｉｃｈｇが大きくなる。

なお、充電電流Ｉｃｈｇの上記目標値については、抵抗Ｒ３の抵抗値を変更することにより、任意に調整することが可能である。

（定電圧充電制御動作）
上記構成から成る充電部１０において、定電圧充電制御回路１２は、抵抗Ｒ６と抵抗Ｒ７の接続ノードに現れる第２帰還電圧信号Ｖｂが所定の第２基準電圧Ｖｒｅｆ２と一致するように、延いては、電気二重層コンデンサ２に印加される充電電圧ＶＣＡＰが所定の目標値（＝｛Ｒ７／（Ｒ６＋Ｒ７）｝×Ｖｒｅｆ２）と一致するように、トランジスタＰ１の帰還制御を行う。

すなわち、充電電圧ＶＣＡＰが上記目標値よりも高いときには、トランジスタＮ１のゲート電圧が引き下げられて、トランジスタＮ１の導通度が小きくなるので、トランジスタＰ１のゲート電圧が引き上げられてトランジスタＰ１の導通度が小さくなり、充電電圧ＶＣＡＰが低くなる。逆に、充電電圧ＶＣＡＰが上記目標値よりも低いときには、トランジスタＮ１のゲート電圧が引き上げられて、トランジスタＮ１の導通度が大きくなるので、トランジスタＰ１のゲート電圧が引き下げられて、トランジスタＰ１の導通度が大きくなり、充電電圧ＶＣＡＰが高くなる。

（充電電流の切替動作）
第１定電流充電期間Ｔ１から第２定電流充電期間Ｔ１’への切替動作（図１４の時刻ｔ３２を参照）については、抵抗Ｒ９と抵抗Ｒ１０との接続ノードから引き出される出力帰還電圧Ｖｆｂと第３閾値電圧Ｖｔｈ３（充電目標値）をコンパレータＣＭＰ３で比較し、前者が後者を上回った時点で、抵抗Ｒ３の抵抗値を引き上げるように、制御部ＣＴＲＬを用いて抵抗Ｒ３の抵抗値制御を行えばよい。

（充電制御方式の切替動作）
上記構成から成る充電部１０では、充電電圧ＶＣＡＰが目標値に達するまで定電流制御回路１１が支配的となり、充電電圧ＶＣＡＰが目標値に達して以後は定電圧制御回路１２が支配的となる。そのため、第２定電流充電期間Ｔ１’から定電圧充電期間Ｔ２への切替動作（図１４の時刻ｔ３３を参照）については、特段の切替制御を要することなく、自動的に充電制御方式の切替が行われる。

（充電停止動作）
定電圧充電期間Ｔ２から放電期間Ｔ３への切替動作（図１４の時刻ｔ３４を参照）については、抵抗Ｒ３の一端から引き出される第１帰還電圧信号Ｖａと第１閾値電圧Ｖｔｈ１（充電終了判定値）をコンパレータＣＭＰ１で比較し、前者が後者を下回った時点で、電気二重層コンデンサ２の充電動作を停止するように、制御部ＣＴＲＬを用いてトランジスタＰ１を強制的にオフさせればよい。なお、トランジスタＰ１を強制的にオフさせる手法については、アンプＡＭＰ３をディセーブル（ローレベル出力）としてトランジスタＮ１を強制的にオフさせるなど、いかなる手法を採用しても構わない。

（充電再開動作）
放電期間Ｔ３からの充電再開動作については、抵抗Ｒ９と抵抗Ｒ１０との接続ノードから引き出される出力帰還電圧Ｖｆｂと第２閾値電圧Ｖｔｈ２（充電再開判定値）をコンパレータＣＭＰ２で比較し、前者が後者を下回った時点で、電気二重層コンデンサ２の充電動作を再開するように、制御部ＣＴＲＬを用いてトランジスタＰ１の強制オフを解除すればよい。

（充電部の変形例）
なお、図１５では、充電部１０の第１構成例として、図１４のＣＣ／ＣＣ／ＣＶ充電制御を実現するための構成を例示したが、図１３のＣＣ／ＣＶ充電制御を実現するための構成としては、図１６の第２構成例を提示することができる。この第２構成例では、充電電流値の切替制御が不要となるため、図１５の第１構成例と比較して、コンパレータＣＭＰ３と、制御部ＣＴＲＬから抵抗Ｒ３への抵抗値切替信号線が除かれている。また、図１２のＣＣ／ＣＣ充電制御を実現するための構成としては、図１７の第３構成例を提示することができる。この第３構成例では、定電圧充電制御が不要となるため、図１５の第１構成例と比較して、定電圧充電制御回路１２とコンパレータＣＭＰ１が除かれており、アンプＡＭＰ２の出力端がトランジスタＰ１のゲートに直接的に接続されている。

（その他の変形例）
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、電気二重層コンデンサを適切に充電するための制御技術として、あらゆるアプリケーションに利用することが可能である。

１ 充電制御装置（充電制御ＩＣ）
２ 電気二重層コンデンサ
１０ 充電部
１１ 定電流充電制御回路
１２ 定電圧充電制御回路
１３ 制御回路
２０ 制御ロジック部
２１ カウンタ
２２ ディテクタ
２３ 論理積演算器
２４ カウンタ
２５ ディテクタ
３０ 信号出力部
３１ バッファ
３２ Ｎチャネル型ＭＯＳ電界効果トランジスタ
３３、３４ Ｐチャネル型ＭＯＳ電界効果トランジスタ
３５、３６ 抵抗
４０ 第１信号入力部
４１ Ｎチャネル型ＭＯＳ電界効果トランジスタ
４２ 抵抗
５０ 第２信号入力部
５１、５２ コンパレータ
６０ 発振部
７０ レギュレータ部
８０ 基準電圧生成部
９０ パワーセレクタ部
１００ 電圧検出部
Ｒｘ１〜Ｒｘ４ 抵抗（外付け）
Ｃｘ１、Ｃｘ２ コンデンサ（外付け）
Ｒ１〜Ｒ１０ 抵抗
Ｃ１〜Ｃ７ コンデンサ
ＡＭＰ１、ＡＭＰ２、ＡＭＰ３ アンプ
Ｐ１、Ｐ２ Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｎ１、Ｎ２ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｄ１ ツェナダイオード
ＣＴＲＬ 制御部
ＣＭＰ１ コンパレータ（充電終了タイミング検出用）
ＣＭＰ２ コンパレータ（充電再開タイミング検出用）
ＣＭＰ３ コンパレータ（充電電流切替タイミング検出用）

Claims (8)

1. 電気二重層コンデンサへの充電を開始した後、定電流充電期間にわたって、前記電気二重層コンデンサへの充電電流を所定の充電電流値に維持する定電流充電制御を行うことを特徴とする充電制御装置。
2. 前記定電流充電期間は、前記電気二重層コンデンサの充電電圧が充電目標値に上昇するまでの期間であることを特徴とする請求項１に記載の充電制御装置。
3. 前記定電流充電期間の経過後、定電圧充電期間にわたって、前記充電電圧を前記充電目標値に維持する定電圧充電制御を行うことを特徴とする請求項２に記載の充電制御装置。
4. 前記定電圧充電期間は、前記充電電流が充電終了判定値に低下するまでの期間であることを特徴とする請求項３に記載の充電制御装置。
5. 前記定電流充電期間は、前記充電電流値を引き下げながら複数回繰り返して設定されることを特徴とする請求項１〜請求項４のいずれかに記載の充電制御装置。
6. 前記電気二重層コンデンサへの充電を完了した後、前記充電電圧が充電再開判定値まで低下したときに、前記電気二重層コンデンサへの充電を再開することを特徴とする請求項１〜請求項５のいずれかに記載の充電制御装置。
7. 電源端と前記電気二重層コンデンサとの間に接続された出力スイッチと、
   前記充電電流に応じた第１帰還電圧信号が第１基準電圧値と一致するように前記出力スイッチの帰還制御を行う第１帰還制御部と、
   を有することを特徴とする請求項１〜請求項６のいずれかに記載の充電制御装置。
8. 前記充電電圧に応じた第２帰還電圧信号が第２基準電圧値と一致するように前記出力スイッチの帰還制御を行う第２帰還制御部を有することを特徴とする請求項７に記載の充電制御装置。

Images