JP2011229119A - データ復号システムにおける動的スケーリングのためのシステムおよび方法 - Google Patents

データ復号システムにおける動的スケーリングのためのシステムおよび方法 Download PDF

Info

Publication number
JP2011229119A
JP2011229119A JP2011009727A JP2011009727A JP2011229119A JP 2011229119 A JP2011229119 A JP 2011229119A JP 2011009727 A JP2011009727 A JP 2011009727A JP 2011009727 A JP2011009727 A JP 2011009727A JP 2011229119 A JP2011229119 A JP 2011229119A
Authority
JP
Japan
Prior art keywords
data
decoder
circuit
scalar value
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011009727A
Other languages
English (en)
Other versions
JP2011229119A5 (ja
JP5657404B2 (ja
Inventor
Yang Xiaohua
ヤン シャオファ
Ivkovic Milos
イヴコヴィック ミロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Corp filed Critical LSI Corp
Publication of JP2011229119A publication Critical patent/JP2011229119A/ja
Publication of JP2011229119A5 publication Critical patent/JP2011229119A5/ja
Application granted granted Critical
Publication of JP5657404B2 publication Critical patent/JP5657404B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6577Representation or format of variables, register sizes or word-lengths and quantization
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6577Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658Scaling by multiplication or division
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6577Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6591Truncation, saturation and clamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

【課題】本発明の様々な実施形態は、データ処理のためのシステムおよび方法を提供する。
【解決手段】一例として、デコーダ回路およびスカラ回路を含むデータ処理回路が開示される。デコーダ回路は、少なくとも1つのデコーダ・メッセージを処理することによってデータ復号アルゴリズムを実行するように動作可能であり、スカラ回路は、デコーダ・メッセージに可変スカラ値を掛けるように動作することが可能である。
【選択図】図2

Description

本発明は、情報を検出および/または復号するためのシステムおよび方法に関し、より詳細には可変的にスケール調整されるデータ処理を行うためのシステムおよび方法に関する。
記憶システム、携帯電話システム、および無線伝送システムなど、様々なデータ伝送システムが開発されてきた。このシステムのそれぞれにおいて、データはいくつかの媒体を介して送る側から受け取る側へ転送される。例えば、記憶システムにおいてデータは、記憶媒体を介して送る側(すなわち書込み機能)から受け取る側(すなわち読取り機能)に送られる。いかなる転送の有効性も、様々な要因によって引き起こされるデータの損失によって影響を受ける。場合によっては、データエラーを検出して、該データエラーを訂正する能力を強化するために、符号化/復号化処理が使用される。一例として、簡単なデータ検出および復号が行われる場合があるが、このような簡単な処理は、訂正されたデータストリーム上で収束する能力がないことが多い。
収束の可能性を高めるために、様々な既存の処理は、2回以上の検出および復号の反復を利用する。図1を見ると、例示的な従来技術の2段階のデータ検出および復号回路100が示されている。2段階のデータ検出および復号回路100は、データ入力105を受け取り、これが検出器110に加えられる。検出器110からの硬出力および軟出力は、低密度パリティ検査デコーダ(「LDPCデコーダ」)115に提供される。入力105は、バッファ130を介して別の検出器120にフィードフォワードされる。検出器120は、LDPC判定器115の軟出力および入力105を使用して、さらなるデータ検出処理を行う。検出器120からの硬出力および軟出力は、LDPCデコーダ125に提供され、このLDPCデコーダ125が第2の復号処理を行い、出力135を提供する。検出器110およびLDPCデコーダ115によって行われる最初の検出および復号が収束しない場合、検出器120およびLDPCデコーダ125によって行われるその後の検出および復号は、収束するためのさらなる機会を提供する。こうしたシステムでは、処理の様々な段階の間でデータを操作するために、様々なスカラがシステムに設計される。こうしたスカラは設計時に固定されるか、またはシステムが記憶媒体に導入されると調整されることが可能であるプログラム可能な静的な値である。しかしながら場合によっては、ある段階から別の段階へのデータが飽和状態になり、システムの機能を制限する。
したがって、少なくとも前述の理由により、データ処理のための高度なシステムおよび方法の技術分野における必要性がある。
本発明は、情報を検出および/または復号するためのシステムおよび方法に関し、より詳細には可変的にスケール調整されるデータ処理を行うためのシステムおよび方法に関する。
本発明の様々な実施形態は、デコーダ回路およびスカラ回路を含むデータ処理回路を提供する。デコーダ回路は、少なくとも1つのデコーダ・メッセージを処理することによってデータ復号アルゴリズムを実行するように動作可能であり、スカラ回路は、デコーダ・メッセージに可変スカラ値を掛けるように動作可能である。前述の実施形態のいくつかの場合では、スカラ回路は第1の復号処理の間に可変デコーダ値の第1のインスタンスを、および第2の復号処理の間に可変スカラ値の第2のインスタンスをデコーダ・メッセージに掛ける。場合によっては、第1の復号処理は、データ処理回路の第1のグローバル反復の一部として行われ、第2の復号処理は、データ処理回路の第2のグローバル反復の一部として行われる。他の場合では、第1の復号処理は、データ処理回路の第1のローカル反復の一部として行われ、第2の復号処理は、データ処理回路の第2のローカル反復の一部として行われる。特定の場合では、第1の値は、第2の値より大きい。第1の値は、データ復号アルゴリズムの高速の収束を促進するように選択され、第2のスカラは、強化された情報をデータ復号アルゴリズムに提供するように選択される。前述の諸実施形態の特定の場合では、デコーダ回路は低密度パリティ検査デコーダである。いくつかのこのような場合では、低密度パリティ検査デコーダは、少なくとも1つの可変ノードと少なくとも1つの検査ノードとを含み、デコーダ・メッセージは可変ノードから検査ノードへ渡される。他のこのような場合では、低密度パリティ検査デコーダは、少なくとも1つの可変ノードと少なくとも1つの検査ノードとを含み、デコーダ・メッセージは検査ノードから可変ノードへ渡される。
本発明の他の実施形態は、データ検出器回路およびデータ・デコーダ回路を含むデータ処理システムを提供する。データ検出器回路は、データ入力を受信するように、および検出された出力を提供するように動作可能である。データ・デコーダ回路は、検出された出力に1つまたは複数のローカル反復を行うように、および復号された出力を提供するように動作可能である。デコーダ回路は、少なくとも1つのデコーダ・メッセージを処理することによってデータ復号アルゴリズムを実行するように動作可能であり、またデコーダ回路は、デコーダ・メッセージに可変スカラ値を掛けるように動作可能であるスカラ回路を含む。
本発明のさらに他の実施形態は、データセットに対応する少なくとも1つのデコーダ・メッセージを処理することを含む、データ復号アルゴリズムをデータセットに適用することと、デコーダ・メッセージに可変スカラ値を掛けることとを含むデータ処理のための方法を提供する。場合によっては、可変スカラ値は、第1のスカラ値と第2のスカラ値とを含み、デコーダ・メッセージは第1のデコーダ・メッセージであり、第1のデコーダ・メッセージに可変スカラ値を掛けることは、第1のデコーダ・メッセージに第1のスカラ値を掛けることを含む。このような方法は、データセットの派生物に対応する少なくとも第2のデコーダ・メッセージを処理することを含む、データセットの派生物にデータ復号アルゴリズムを適用することと、第2のデコーダ・メッセージに第2のスカラ値を掛けることとをさらに含む。
この概略は、本発明のいくつかの実施形態の単に大まかな要点を提供する。次の詳細な説明、添付の特許請求の範囲、および添付の図面から、本発明の他の多くの目的、特徴、利点、および他の実施形態がより十分に明らかになるであろう。
本発明の様々な実施形態のさらなる理解は、本明細書の残りの部分に記載される図を参照して実現可能である。図中において、同様の構成要素を指すために、いくつかの図を通して同じ参照符号が使用される。場合によっては、複数の同様の構成要素の1つを示すために、小文字からなるサブラベルが参照符号に関連付けられる。既存のサブラベルへの指定なしに参照符号が参照されるときは、このような複数の同様の構成要素すべてを指すものとする。
従来技術の2段階データ検出および復号システムを示す図である。 図2aは、本発明の1つまたは複数の実施形態に従った内部動的スケーリングを備えるデコーダ回路を含むデータ処理回路を示す図であり、図2bは、本発明の一部の実施形態に従った内部動的スケーリングおよびグローバル動的スケーリングを有する別のデータ処理回路を示す図である。 本発明の一部の実施形態に従った動的スケーリングを示すLDPCデコーダ回路を示す図である。 本発明の様々な実施形態に従って示されるデコーダ・メッセージの動的スケーリングを含む待ち行列検出および復号回路を示す図である。 本発明の様々な実施形態に従ったデコーダ・メッセージの動的スケーリングおよびグローバル・ループにおける動的スケーリングを含む、待ち行列検出および復号回路を示す図である。 本発明の一部の実施形態に従った、デコーダ・メッセージの動的スケーリングを使用するデータ処理のための方法を示すフロー図である。 本発明の一部の実施形態に従った、デコーダ・メッセージの動的スケーリングおよびグローバル処理ループにおける動的スケーリングを使用するデータ処理のための方法を示すフロー図である。 図6a乃至dは、本発明の様々な実施形態に従ってスケーリング係数を動的に計算するための様々な手法を示す4つのフロー図である。 図6a乃至dは、本発明の様々な実施形態に従ってスケーリング係数を動的に計算するための様々な手法を示す4つのフロー図である。 図6a乃至dは、本発明の様々な実施形態に従ってスケーリング係数を動的に計算するための様々な手法を示す4つのフロー図である。 図6a乃至dは、本発明の様々な実施形態に従ってスケーリング係数を動的に計算するための様々な手法を示す4つのフロー図である。 本発明の様々な実施形態に従った動的デコーダ・スケーリングを備える記憶システムを示す図である。 本発明の様々な実施形態に従って可変的にスケール調整されるデコーダの処理を備えるリード・チャネル回路を有する受信機を含む通信システムを示す図である。
本発明は、情報を検出するおよび/または復号するためのシステムおよび方法に関し、より詳細には可変にスケール調整されたデータ処理を行うためのシステムおよび方法に関する。
本発明の様々な実施形態は、リード・チャネル、無線伝送、および他の用途に好適な復号のための解決法を提供する。このような復号/検出回路は、データをデータ・デコーダに提供する軟判定デコーダを含む。軟判定デコーダ内のメッセージは、ローカル・スケーリング値を使用してスケール調整される。このような手法により、比較的高いローカル・スカラ値を最初に使用することにより比較的少量のノイズで符号語の収束をスピードアップすることができ、別の方法では比較的低いローカル・スカラ値を後で使用することにより収束していなかった可能性がある符号語に対するより良好な復号性能を実現する。
本発明のいくつかの実施形態は、デコーダ回路およびスカラ回路を含むデータ処理回路を提供する。本明細書で使用される「デコーダ回路」という語句は、その最も広い意味で使用されて、事前に符号化されたデータセットを復号するように動作可能であるいかなる回路をも意味する。したがって、一例としてデコーダ回路は、LDPCデコーダ回路であることが可能である。本明細書に提供される開示に基づいて、当業者は、本発明の異なる実施形態との関連で使用されることが可能である様々なデコーダ回路を理解するであろう。本明細書で使用される「スカラ回路」という語句は、その最も広い意味で使用されて、受け取られた入力をスケール調整するように動作可能であるいかなる回路をも意味する。本明細書に提供される開示に基づいて、当業者は、本発明の異なる実施形態との関連で使用されることが可能である様々なスカラ回路を理解するであろう。デコーダ回路は、少なくとも1つのデコーダ・メッセージを処理することによってデータ復号アルゴリズムを実行するように動作可能であり、スカラ回路は、デコーダ・メッセージに可変スカラ値を掛けるように動作可能である。本明細書で使用される「デコーダ・メッセージ」という語句は、その最も広い意味で使用されて、デコーダ回路の内部で渡されるいかなる値をも意味する。したがって、一例としてデコーダ・メッセージは、LDPCデコーダ内で可変ノードから検査ノードへ渡されるデータセットであることが可能であり、またはLDPCデコーダ内で検査ノードから可変ノードへ渡されるデータセットであることが可能である。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態との関連で使用されることが可能である様々なデコーダ・メッセージを理解するであろう。
前述の諸実施形態のいくつかの場合において、スカラ回路は、第1の復号処理中に可変デコーダ値の第1のインスタンス(すなわち第1の値)を、および第2の復号処理中に可変スカラ値の第2のインスタンス(すなわち第2の値)を、デコーダ・メッセージに掛ける。場合によっては、第1の復号処理は、データ処理回路の第1のグローバル反復の一部として行われ、第2の復号処理は、データ処理回路の第2のグローバル反復の一部として行われる。本明細書で使用される「グローバル反復」という語句は、その最も広い意味で使用されて、データ検出アルゴリズムとデータ復号アルゴリズムが共に適用される処理を意味する。したがって、一例としてグローバル反復は、あるデータセットにデータ検出アルゴリズムを適用し、続いてこのデータ検出の結果にデータ復号アルゴリズムを1回または複数回適用することを含むことができる。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態との関連で使用されることが可能である様々なグローバル反復を理解するであろう。他の場合では、第1の復号処理は、データ処理回路の第1のローカル反復の一部として行われ、第2の復号処理は、データ処理回路の第2のローカル反復の一部として行われる。本明細書で使用される「ローカル反復」という語句は、その最も広い意味で使用されて、データ検出アルゴリズムまたはデータ復号アルゴリズムのうちの1つが適用される処理を意味する。したがって、一例としてローカル反復は、データ検出器回路がデータ復号アルゴリズムを適用することを含むことができる。グローバル反復中にデータ復号アルゴリズムをただ1回適用する場合、1回のローカル反復が行われたと言われる。一方、データ復号アルゴリズムを2回以上適用する場合、2回以上のローカル反復が適用されたと言われる。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態との関連で使用されることが可能である様々なローカル反復を理解するであろう。
図2aを見ると、本発明の1つまたは複数の実施形態に従った内部動的スケーリングを含むデコーダ回路295を含むデータ処理回路200が示されている。さらに、データ処理回路200は、チャネル検出器回路210を含んでいる。データ処理回路200は、チャネル検出器210でデータ入力205を受け取る。データ入力205は、例えば記憶媒体から、または伝送チャネルから得られる場合がある。特定の場合には、データ入力205は、符号語と呼ばれることがあるデータ群またはデータセットとして提供される。ハードディスクドライブの場合には、受け取られるデータセットは、ハードディスクドライブの記憶媒体からのデータのセクタである場合がある。本明細書で提供する開示に基づいて、当業者は、データ入力の他のソース、および本発明の異なる実施形態に従って処理されることが可能である他のデータセットを理解するであろう。
チャネル検出器210は、当技術分野で知られているいかなるチャネル検出器であってもよく、軟出力ビタビ(Viterbi)アルゴリズム(SOVA)検出器または最大事後(MAP)検出器を含むが、これらに限定されない。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態に従って使用されることが可能である様々なチャネル検出器を理解するであろう。チャネル検出器210の出力は、デコーダ回路295に提供される。
デコーダ回路295は、LDPCデコーダ215および可変スカラ回路220を含む。LDPCデコーダ215は最初に、チャネル検出器210から受け取った出力のLDPC復号を行う。この最初の復号通過(すなわち最初のローカル反復)において、LDPCデコーダ215は、可変スカラ回路220からの出力290として提供された最初のスカラ値をチャネル検出器210の出力に掛ける。この復号処理が完了すると、LDPCデコーダ215をもう一度通過すること(すなわち別のローカル反復)が要求されているかどうかが判断される。この判断は、LDPCデコーダ215が収束したかどうか、および収束しなかったことはLDPCデコーダ215をさらに通過することによって利益を得られるかどうかに基づいて行われることが可能である。当技術分野で知られている、さらなるローカル・デコーダ・ループが必要であるかどうかを判断するためのいかなる手法も使用することができる。さらなるローカル反復が行われるべきである場合、LDPCデコーダ215が信号299をアサートし、可変スカラ回路220は出力290として提供されるスカラ値を動的に変更する。さらに、LDPCデコーダ215の出力297は、再処理に備えてフィードバックされる。LDPCデコーダ215をその後に通過するとき、出力297に復号処理が行われ、この出力297に、出力290として受け取られる変更されたスカラ値が掛けられる。この処理は、LDPCデコーダ215を通るローカル反復毎に繰り返される。
本発明の1つの特定の実施形態では、出力290として提供される最初のスカラ値は0.75であり、LDPCデコーダ215を通る次のローカル反復の度に、可変スカラ回路220は、1/32というハードウェアに適した値だけ出力290として提供されるスカラ値を減少させる。したがって、第2のローカル反復ではスカラ値は0.7188であり、第3のローカル反復ではスカラ値は0.6875であり、第4のローカル反復ではスカラ値は0.6563であり、第5のローカル反復ではスカラ値は0.625であり、第6のローカル反復ではスカラ値は0.5938であり、第7のローカル反復ではスカラ値は0.5625であり、第8のローカル反復ではスカラ値は0.5313であり、第9のローカル反復ではスカラ値は0.5である。ある時点で、可変スカラ回路220は出力290として提供されるスカラ値の変更をやめ、スカラ値を一定に維持する。したがって、前述の例を使用すると、第10以降のローカル反復において可変スカラ回路220はスカラ値を0.5に維持する。ローカル反復のすべてが完了すると、LDPCデコーダ215はデータ出力225を提供する。
図2bを見ると、本発明のいくつかの実施形態に従った内部動的スケーリングおよびグローバル動的スケーリングを有するデコーダ回路296を含むデータ処理回路201が示されている。さらに、データ処理回路201は、データ入力206が受け取られるチャネル検出回路211を含む。データ入力206は、記憶媒体から、または伝送チャネルから得られる場合がある。特定の場合には、データ入力206は、符号語と呼ばれることがあるデータ群またはデータセットとして提供される。ハードディスクドライブの場合には、受け取られるデータセットは、ハードディスクドライブの記憶媒体からのデータのセクタである場合がある。本明細書で提供される開示に基づいて、当業者は、他のデータ入力のソース、および本発明の異なる実施形態に従って処理されることが可能である他のデータセットを理解するであろう。
チャネル検出器211は、当技術分野で知られるいかなるチャネル検出器であってもよく、軟出力ビタビアルゴリズム検出器(SOVA)または最大事後(MAP)検出器を含むが、これらに限定されない。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態に従って使用されることが可能である様々なチャネル検出器を理解するであろう。チャネル検出器211の出力は、デコーダ回路296に提供される。
デコーダ回路296は、LDPCデコーダ216と、可変スカラ回路221とを含む。LDPCデコーダ216は最初に、チャネル検出器211から受け取られた出力のLDPC復号を行う。この最初の復号通過(すなわち最初のローカル反復)において、LDPCデコーダ216は、可変スカラ回路221からの出力294として提供された最初のスカラ値をチャネル検出器211の出力に掛ける。復号処理が完了すると、LDPCデコーダ216をもう一度通過することが要求されているかどうかが判断される。この判断は、LDPCデコーダ216が収束したかどうか、収束しなかったことはLDPCデコーダ216をさらに通ることよって利益を得られるかどうかに基づいて行われることが可能である。当技術分野で知られているさらなるローカル・デコーダ・ループの必要性を判断するためのいかなる手法も利用可能である。さらなるローカル反復が行われるべきである場合、LDPCデコーダ216は信号296をアサートし、可変スカラ回路221は出力294として提供されるスカラ値を動的に変更する。さらに、LDPCデコーダ216の出力298は、再処理に備えてフィードバックされる。LDPCデコーダ216をその後に通過するとき、復号処理は出力298に適用され、出力294として受け取られる変更されたスカラ値を掛けられる。この処理は、LDPCデコーダ216を通るローカル反復毎に繰り返される。
本発明の1つの特定の実施形態では、出力294として提供される最初のスカラ値は0.75であり、LDPCデコーダ216を通る次のローカル反復の度に、可変スカラ回路221は、1/32というハードウェアに適した値だけ出力294として提供される値を減少させる。したがって、第2のローカル反復ではスカラ値は0.7188であり、第3のローカル反復ではスカラ値は0.6875であり、第4のローカル反復ではスカラ値は0.6563であり、第5のローカル反復ではスカラ値は0.625であり、第6のローカル反復ではスカラ値は0.5938であり、第7のローカル反復ではスカラ値は0.5625であり、第8のローカル反復ではスカラ値は0.5313であり、第9のローカル反復ではスカラ値は0.5である。ある時点で、可変スカラ回路221は出力294として提供されるスカラ値の変更をやめ、スカラ値を一定に維持する。したがって、前述の例を使用すると、第10以降のローカル反復において可変スカラ回路221はスカラ値を0.5に維持する。ローカル反復のすべてが完了すると、LDPCデコーダ216はデータ出力226を提供する。
さらに、複数のグローバル反復(すなわちチャネル検出器211とデコーダ回路296の両方を通る処理)が可能である。さらなるグローバル反復が求められる場合、データ出力226はチャネル検出器211にフィードバックされ、チャネル検出器211とデコーダ回路296の両方を通って再処理される。別のグローバル動作を行うべきかどうかに関する決定は、当技術分野で知られているいかなる基準を使用して行われることも可能である。
図3を見ると、LDPCデコーダ回路の図形表示300が、本発明のいくつかの実施形態に従った動的スケーリングを示している。図形表示300は、LDPCデコーダの例示的動作を表している。図形表示300は、アップストリーム検出器(図示せず)の出力から受け取られる入力310、および回路の出力としてまたはアップストリームもしくはダウンストリーム検出器(図示せず)へ提供される出力320を示している。入力データは、V1、V2、V3、V4、V5、V6、V7として示すいくつかの可変ノードへ提供される。可変ノードからのメッセージは、矢印で示すように、C1、C2、C3として示す検査ノードへ渡される。これらのメッセージは、S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11、S12として示す乗算器を使用してローカル・スカラ値を掛けられる。乗算器S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11、S12のそれぞれによって乗算されたローカル・スカラ値は、ローカル反復の数とグローバル反復の数の一方または両方に応じて動的に変更されることが可能である。検査ノードC1、C2、C3によって行われた検査の結果は、矢印で示すように、乗算されずに可変ノードV1、V2、V3、V4、V5、V6、V7に戻される。これらの結果は、出力320として提供されることが可能であり、あるいは別のローカル・デコーダ反復が要求される場合、変数V1、V2、V3、V4、V5、V6、V7における値は矢印で示すように再び検査ノードC1、C2、C3に転送され、可変ローカル・スカラ値による乗算が行われる。この処理において、変数V1、V2、V3、V4、V5、V6、V7と検査ノードC1、C2、C3との間で渡されるメッセージは、次の公式に従ってローカル・スカラ値を掛けられる:

(VからCへのメッセージ)=(ローカル・スカラ値)(VからCへのメッセージ)

このようなスケーリングは、いかなる更新スケジュールとも無関係にLDPCデコーダに適用されることが可能であり、階層化されたデコーダおよびフラッディング・スケジュールを使用するデコーダとの関連で使用されることが可能である。さらに、このような内部スケーリングは、可変ノードから検査ノードへ転送されるメッセージに適用されるように記載しているが、本発明の他の実施形態では、スケーリングは検査ノードから可変ノードへ転送されるメッセージに適用されることが可能であることに注意されたい。
図4aを見ると、本発明の様々な実施形態に従って、デコーダ・メッセージの動的スケーリングを含む待ち行列検出および復号回路400が示されている。待ち行列検出および復号回路400は、チャネル検出器409にフィードされるデータ入力405を含む。いくつかの実施形態では、データ入力405は記憶媒体から、または伝送チャネルから得られる場合がある。特定の場合には、データ入力405は、符号語と呼ばれることがあるデータ群またはデータセットとして提供される。ハードディスクドライブの場合には、受け取られるデータセットはハードディスクドライブの記憶媒体からのデータのセクタである場合がある。本明細書で提供される開示に基づいて、当業者は、他のデータ入力のソース、および本発明の異なる実施形態に従って処理されることが可能である他のデータセットを理解するであろう。
チャネル検出器409は、当技術分野で知られるいかなるタイプのチャネル検出器であってもよく、軟出力ビタビアルゴリズム検出器(SOVA)または最大事後(MAP)検出器を含むが、これらに限定されない。本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態に従って使用されることが可能である様々なチャネル検出器を理解するであろう。さらにデータ入力405は、データ入力405から受け取られるいくつかのデータセットを保持するように設計されたメモリバッファ413に提供される。メモリバッファ413のサイズは、データ入力405を介して提供されるデータセットが少なくとも同じデータセットの第1の反復処理が完了するまで引き続き利用できる状態にするように、十分なバッファリングを提供するように選択されることが可能であり、処理されたデータは、以下でより十分に説明するように、待ち行列バッファ449の中で利用可能である。メモリバッファ413は、データセットをチャネル検出器417に提供する。チャネル検出器409と同様に、チャネル検出器417は当技術分野で知られているいかなるタイプのチャネル検出器であってもよく、SOVA検出器またはMAP検出器を含むが、これらに限定されない。やはり本明細書で提供される開示に基づいて、当業者は、本発明の異なる実施形態に従って使用されることが可能である様々なチャネル検出器を理解するであろう。
チャネル検出器409の出力481はインターリーバ回路494に提供され、チャネル検出器417の出力483は別のインターリーバ回路492に提供される。インターリーバ回路494は、ピンポンバッファ496を使用してチャネル検出器409の出力をインターリーブし、インターリーバ回路492は、ピンポンバッファ498を使用してチャネル検出器417の出力をインターリーブする。ピンポンバッファ496のバッファのうちの一方は、チャネル検出器409からの出力の前のインターリーブ処理の結果を保持し、マルチプレクサ421を介してLDPCデコーダ437にアンロードされ、ピンポンバッファ496の他方のバッファは、現在インターリーブされている、チャネル検出器409からのデータセットを保持する。同様に、ピンポンバッファ498のバッファのうちの一方は、チャネル検出器417からの出力の前のインターリーブ処理の結果を保持し、マルチプレクサ421を介してLDPCデコーダ437にアンロードされ、ピンポンバッファ498の他方のバッファは、現在インターリーブされている、チャネル検出器417からのデータセットを保持する。本発明の異なる実施形態では、LDPCデコーダ437の代わりに他の軟判定データ・デコーダを使用することができるということに注意されたい。
LDPCデコーダ437は、1つまたは複数のデータセットを同時に復号することができる。一例として、LDPCデコーダ437は、ピンポンバッファ496からのインターリーブされたデータセットを復号する、ピンポンバッファ498からのインターリーブされたデータセットを復号する、またはピンポンバッファ496およびピンポンバッファ498からのインターリーブされたデータセットを同時に復号するように設計されることが可能である。LDPCデコーダ437を1回または複数回通過することが要求される場合がある。やはりこのような通過は、本明細書ではローカル反復と呼ばれ、LDPCデコーダによってもう一度LDPCデコーダ437の出力を再処理することを含む。このような場合、LDPCデコーダ437の内部メッセージは、ローカル動的スカラ回路439によって生成されるローカル動的スカラ値を掛けられることが可能である。この乗算処理は、図3に関して上述した乗算処理と同様に実行されることが可能である。
本発明のいくつかの実施形態では、ローカル動的スカラ回路439は、第1のグローバル反復(すなわちチャネル検出器409およびLDPCデコーダ437を通る処理)において使用される最初のローカル・スカラ値を提供し、この同じローカル・スカラ値が、特定のグローバル反復に続く次の各ローカル反復に使用される。さらなるグローバル反復が行われる(すなわちチャネル検出器417およびLDPCデコーダ437を通る処理)度に、スカラ値は定義された量だけ削減され、削減されたスカラ値は、次に続くローカル反復に使用される。本発明の1つの特定の実施形態では、最初のスカラ値は0.75であり、次のグローバル反復の度にローカル動的スカラ回路439は1/32というハードウェアに適した値だけスカラ値を減少させる。したがって、第2のグローバル反復ではスカラ値は0.7188であり、第3のグローバル反復ではスカラ値は0.6875であり、第4のグローバル反復ではスカラ値は0.6563であり、第5のグローバル反復ではスカラ値は0.625であり、第6のグローバル反復ではスカラ値は0.5938であり、第7のグローバル反復ではスカラ値は0.5625であり、第8のグローバル反復ではスカラ値は0.5313であり、第9のグローバル反復ではスカラ値は0.5である。ある時点で、ローカル動的スカラ回路439はローカル・スカラ値の変更をやめ、ローカル・スカラ値を一定に維持する。したがって、前述の例を使用すると、第10以降のグローバル反復においてローカル動的スカラ回路439はローカル・スカラ値を0.5に維持する。復号処理を行う前に、LDPCデコーダ437は、ローカル動的スカラ回路439からのローカル・スカラ値をマルチプレクサ421からのデータ出力487に掛ける。本発明の他の諸実施形態では、各グローバル反復の後に行われる変更に加えて、またはこれに代わって、各ローカル反復の後にローカル・スカラ値の値が変更されることが可能であることに注意されたい。
一般的な法則として、より高いローカル・スカラ値を使用すると、デコーダによる収束の割合が増大し、低ノイズがもたらされる。対照的に、より低いローカル・スカラ値を使用すると、収束の可能性が増大するが収束の割合が減少し、データストリーム中のビットの1つまたは複数により高いノイズが示される。より小さいスカラを掛けられたビットは、デコーダ回路を飽和状態にすることが少なく、したがって復号プロセスにより多くのデータが使用されるように維持されるので、より高い収束の確率がもたらされる。可変ローカル・スカラ値を使用することにより、本発明のいくつかの実施形態は、より低いノイズレベルを示す符号語中の様々な領域における比較的高速の収束を提供する。その後、より高いノイズレベルを示す符号語中の領域は、収束の割合を減少させるが、収束を達成するために利用されることが可能であるデータの範囲を増大させる、次第により低いスカラ値で処理される。
所望のローカル反復がLDPCデコーダ437によって完了されると、その結果もたらされる復号されたデータは、硬判定出力441として提供されるか、またはデインターリーバ回路445への出力485として提供され、デインターリーバ回路は、待ち行列バッファ449を使用して復号されたデータをデインターリーブし、チャネル検出器417が将来の処理に利用できるまで、デインターリーブされたデータを格納する。
待ち行列バッファ449中のバッファの1つが、前のデインターリーブ処理の結果を保持し、チャネル検出器417にアンロードされ、待ち行列バッファ449の別のバッファは、現在デインターリーブされている復号されたデータセットを保持し、待ち行列バッファ449中の1つまたは複数の他のバッファは、他の非収束データを維持し、チャネル検出器417による処理に備えて待機する。待ち行列バッファ449からの非収束データは、デインターリーバ445によってデインターリーブされ、メモリバッファ413中の対応するデータセットにアクセスできるチャネル検出器417に渡される。チャネル検出器417によって行われるデータ検出は、チャネル検出器409によって行われるデータ検出と同様である。あるいは、データセットがLDPCデコーダ437中で収束する場合、これはデインターリーバ回路457へ硬判定出力441として提供され、デインターリーバ回路457は、受信した硬判定出力441をデインターリーブし、デインターリーブした結果をいくつかのメモリバッファ461のうちの1つに格納する。最終的には、デインターリーバ回路457が、メモリバッファ461に格納されたデインターリーブされたデータを出力471として提供する。
待ち行列検出/復号回路400により、導入されるデータに応じて可変数の検出および復号の反復を行うことが可能になる。さらに、場合によっては、待ち行列検出/復号回路400を使用することによってかなりの電力の節減を実現することができる。さらにまた場合によっては、複数の反復が必ずしも必要とされないので実質的な第1の反復のデータの収束が存在する場合、スループットを増大させることが可能である、より速いLDPCデコーダを実装することができる。またさらに、LDPCデコーダ437の結果が順不同に報告されることを可能にすることによって、アップストリームの処理は、ダウンストリームの処理の完了を待つ必要がない。順不同の結果の並べ替えは、待ち行列検出/復号回路400によって、または出力471のダウンストリームの受信部によって行われることが可能である。また、デコーダ437内で動的スカラを使用することにより、比較的高いローカル・スカラ値を迅速に使用して符号語の実質的にノイズのない領域を解決し、比較的小さいローカル・スカラ値を使用して符号語のよりノイズの多い領域を解決することができる。本明細書で提供される開示に基づいて、当業者は、本発明の1つまたは複数の実施形態を実施することによって実現されることが可能である様々な他の利点を理解するであろう。
図4bを見ると、本発明の様々な実施形態に従って、デコーダ・メッセージの動的スケーリングおよびグローバル・ループにおける動的スケーリングを含む待ち行列検出および復号回路499が示されている。待ち行列検出および復号回路499は、チャネル検出器409にフィードされるデータ入力405を含んでいる。さらにデータ入力405は、データ入力405から受け取られるいくつかのデータセットを保持するように設計されたメモリバッファ413に提供される。メモリバッファ413のサイズは、十分なバッファリングを行うように選択されて、以下にさらに十分に説明するように、データ入力405によって提供されるデータセットが少なくともこの同じデータセットの第1の反復処理が完了するまで利用可能に維持されて、処理されたデータが待ち行列バッファ449で利用できるようにすることが可能である。メモリバッファ413は、チャネル検出器417にデータセットを提供することができる。
チャネル検出器409の出力481はインターリーバ回路494に提供され、チャネル検出器417の出力483はインターリーバ回路492に提供される。インターリーバ回路494は、ピンポンバッファ496を使用してチャネル検出器409の出力をインターリーブし、インターリーバ回路492は、ピンポンバッファ498を使用してチャネル検出器417の出力をインターリーブする。ピンポンバッファ496のバッファのうちの一方は、チャネル検出器409からの出力の前のインターリーブ処理の結果を保持し、マルチプレクサ421を介してLDPCデコーダ437にアンロードされ、ピンポンバッファ496の他方のバッファは、現在インターリーブされている、チャネル検出器409からのデータセットを保持する。同様に、ピンポンバッファ498のバッファのうちの一方は、チャネル検出器417からの出力の前のインターリーブ処理の結果を保持し、マルチプレクサ421を介してLDPCデコーダ437にアンロードされ、ピンポンバッファ498の他方のバッファは、現在インターリーブされている、チャネル検出器417からのデータセットを保持する。
LDPCデコーダ437を通る1つまたは複数の通過(すなわちローカル反復)が求められる場合がある。このような場合、LDPCデコーダ437の内部メッセージは、ローカル動的スカラ回路439によって生成されるローカル動的スカラ値を掛けられることが可能である。この乗算処理は、図3に関して上述した乗算処理と同様に実行されることが可能である。
本発明のいくつかの実施形態では、ローカル動的スカラ回路439は、第1のグローバル反復(すなわちチャネル検出器409およびLDPCデコーダ437を通る処理)において使用される最初のローカル・スカラ値を提供し、この同じローカル・スカラ値は、特定のグローバル反復に続く次の各ローカル反復に使用される。さらなるグローバル反復が行われる(すなわちチャネル検出器417およびLDPCデコーダ437を通って処理する)度に、スカラ値は定義された量だけ削減され、削減されたスカラ値は、次に続くローカル反復に使用される。
所望のローカル反復がLDPCデコーダ437によって完了されると、結果として生じる復号されたデータは、硬判定出力441として提供されるか、またはデインターリーバ回路445への出力485として提供され、デインターリーバ回路445は待ち行列バッファ449を使用して、復号されたデータをデインターリーブし、チャネル検出器417がさらなる処理に利用できるまでデインターリーブされたデータを格納する。
待ち行列バッファ449のバッファの一方は、前のデインターリーブ処理の結果を保持し、チャネル検出器417にアンロードされ、待ち行列バッファ449のもう一方は、現在デインターリーブされている復号されたデータセットを保持し、待ち行列バッファ449の1つまたは複数の他のバッファは、他の非収束データをチャネル検出器417による処理に備えて待機状態に維持する。待ち行列バッファ449からの非収束データは、デインターリーバ445によってデインターリーブされ、メモリバッファ413中の対応するデータセットにアクセスすることができるチャネル検出器417に渡される。詳細には、デインターリーバ445からのデインターリーブされたデータは、乗算器回路427を使用して動的スケーリング係数407(β)を掛けられ、乗算器429の積の出力は、チャネル検出器417に提供される。チャネル検出器417によって行われるデータ検出は、チャネル検出器409によって行われるデータ検出と同様である。あるいは、データセットがLDPCデコーダ437中で収束する場合、これは硬判定出力441としてデインターリーバ回路457に提供され、デインターリーバ回路457は、受信した硬判定出力441をデインターリーブし、デインターリーブした結果をいくつかのメモリバッファ461のうちの1つに格納する。最終的には、デインターリーバ回路457は、メモリバッファ461に格納したデインターリーブしたデータを出力471として提供する。
動的スケーリング係数403および動的スケーリング係数407は、それぞれの符号語に対応する復号された出力485に基づき符号語毎に計算される。待ち行列バッファ449の各バッファは、それぞれの符号語についての復号された出力485を格納するための領域441、およびそれぞれの符号語に対応する動的スケーリング係数403および動的スケーリング係数407を格納するための別の領域443を含む。復号された出力が、デインターリーブするために、およびチャネル検出器417によって処理するために、それぞれの待ち行列バッファから引き出されるとき、スケーリング係数403およびスケーリング係数407の値は、対応する待ち行列バッファの領域441から引き出され、乗算器493による乗算のために使用される。
動的スカラ計算回路497は、それぞれの符号語に対応する復号された出力485に基づいてそれぞれの符号語毎にスケーリング係数403およびスケーリング係数407の値を計算する。計算されたスケーリング係数は、このスケーリング係数を計算する基となった復号された出力485に対応する待ち行列バッファ449のバッファに格納される。
復号された出力485を使用して、動的スカラ計算回路497は、まず、スケーリング係数403およびスケーリング係数407の値が更新されるべきかどうかを判断する。詳細には、動的スカラ演算回路497は、LDPCデコーダ回路437によって一般に処理される、依然として違反するデータセットのパリティ検査の数の表示を受け取る。この数は、本明細書では違反カウントと呼ぶ。さらに、動的スカラ演算回路497は、飽和状態である(すなわち最大達成値に等しい値を有する)復号された出力485中のビット周期の数をカウントする。この値は、飽和カウントと呼ぶ。動的スカラ演算回路497は、違反カウントをしきい値423と比較し、飽和カウントを別のしきい値425と比較する。いくつかの実施形態では、しきい値423およびしきい値425は共にプログラム可能である。スケーリング係数403およびスケーリング係数407の値は、違反カウントがしきい値423より小さい場合か、飽和カウントがしきい値425より大きい場合に更新される。次の擬似コードは、更新条件を記述している:

if(違反カウント<しきい値423||飽和カウント>しきい値425){
スケーリング係数を更新する

else{
スケーリング係数を維持する


例示的な場合では、かなりの数の飽和した軟判定があるときは、単にスケーリング係数403およびスケーリング係数407の動的変更が行われる。
更新が要求されるときは、スケーリング係数403およびスケーリング係数407の更新は、実施に応じて様々な方法で行われることが可能である。例えば更新は、最初にスケーリング係数403およびスケーリング係数407をデフォルト値に等しく設定することによって行われることが可能である。次の擬似コードは、初期条件を記述している:

スケーリング係数407=βdefault;および
スケーリング係数403=αdefault

デフォルト値、βdefaultおよびαdefaultは、設計時にハードコードされる場合があり、またはプログラム可能であって、待ち行列検出および復号回路499の特定の配置に応じて更新することが可能である場合がある。デフォルト値、βdefaultおよびαdefaultは、最小の飽和のみを有する良好な性能を提供するように選択されることが可能である。1つの実施形態では、スケーリング係数403およびスケーリング係数407の値の更新を決定すると、スケーリング係数403およびスケーリング係数407は、次の擬似コードに従って最小値のスケーリング係数に変更される。

if(違反カウント<しきい値423||飽和カウント>しきい値425){
スケーリング係数407=βmaximum;および
スケーリング係数403=αminimum

else{
スケーリング係数407=βdefault;および
スケーリング係数403=αdefault


βmaximumおよびαminimumの値は、設計時にハードコードされる場合があり、または特定の配置に応じて更新できるようにプログラム可能である場合がある。デフォルト値、βmaximum、αminimumは、良好な性能を提供するように選択されることが可能であるが、デフォルトのスケーリング係数によって飽和が許容されるのを避けるように値を設定する。
待ち行列検出/復号回路499により、導入されるデータに応じて可変数の検出および復号反復を行うことが可能になる。さらに場合によっては、待ち行列検出/復号回路499を使用することによってかなりの電力の節減を実現することができる。さらにまた場合によっては、複数の反復が必ずしも必要とされないので実質的な第1の反復のデータの収束が存在する場合、スループットを増大させることが可能であり、より速いLDPCデコーダを実装することができる。さらにまた、LDPCデコーダ437の結果が順不同に報告されることを可能にすることによって、アップストリームの処理はダウンストリームの処理の完了を待つ必要がない。順不同の結果の並べ替えは、待ち行列検出/復号回路499によって、または出力471のダウンストリームの受信部によって行われることが可能である。また、デコーダ437内で動的スカラを使用することにより、比較的高いローカル・スカラ値を高速に使用して符号語の実質的にノイズのない領域を解決すること、および比較的小さいローカル・スカラ値を使用して符号語のよりノイズのある領域を解決することができる。本明細書で提供される開示に基づいて、当業者は、本発明の1つまたは複数の実施形態を実施することによって実現されることが可能である様々な他の利点を理解するであろう。
図5aを見ると、フロー図500は、本発明のいくつかの実施形態に従った、デコーダ・メッセージの動的スケーリングを使用するデータ処理のための方法を示している。フロー図500に従って、データ入力が受け取られる(ブロック520)。このデータ入力は、磁気記録媒体から受け取られる一連のデータビット、または伝送チャネルから受け取られる一連のビットであることが可能であるが、これらに限定されない。本明細書で提供する開示に基づいて、当業者は受け取られるデータ入力の様々なソースおよびフォーマットを理解するであろう。受け取られるデータのサンプルが、バッファに格納され、後の処理に備えて保管される(ブロック525)。受け取られたデータにデータ検出処理が行われる(ブロック555)。結果として得られる検出されたデータがインターリーブされる(ブロック560)。
インターリーブされたデータが復号される(ブロック565)。次に、別のローカル反復(すなわちデコーダをもう一度通過すること)が要求されているかどうかを判断する(ブロック592)。この判断は、デコーダが収束したかどうか、および収束しなかったことがデコーダをさらに通過することによって利益を得られるかどうかに基づいて行われる。当技術分野で知られている、さらなるローカル・デコーダのループの必要性を判断するためのいかなる手法を使用することもできる。さらなるローカル反復(すなわち復号処理をもう一度通過すること)が要求されている場合(ブロック592)、ローカル・スカラが計算される(ブロック594)。場合によっては、このローカル・スカラの計算は、いくつかの所定のスカラ値のうちの1つから選択することを含む。本発明のいくつかの実施形態では、初期ローカル・スカラ値は、第1のグローバル反復(すなわちデータ検出とデータ復号の両方の実行)で使用され、この同じローカル・スカラ値は、グローバル反復に続く次の各ローカル反復に使用される。さらなるグローバル反復が行われる度に、スカラ値は定義された量だけ削減され、削減されたスカラ値は、次に続くローカル反復に使用される。本発明の1つの特定の実施形態では、最初のスカラ値は0.75であり、次のグローバル反復の度にスカラ値は1/32というハードウェアに適した値だけ削減される。したがって、第2のグローバル反復ではスカラ値は0.7188であり、第3のグローバル反復ではスカラ値は0.6875であり、第4のグローバル反復ではスカラ値は0.6563であり、第5のグローバル反復ではスカラ値は0.625であり、第6のグローバル反復ではスカラ値は0.5938であり、第7のグローバル反復ではスカラ値は0.5625であり、第8のグローバル反復ではスカラ値は0.5313であり、第9のグローバル反復ではスカラ値は0.5である。ある時点で、スカラ値は削減されず、一定となる。したがって、前述の例を使用すると、第10以降のグローバル反復においてスカラ値は0.5に維持される。本発明の他の実施形態では、スカラ値は、各グローバル反復の後に行われる変更に加えて、またはこれに代わって、各ローカル反復の後に変更されることが可能であることに注意されたい。デコーダ回路の内部値は、ローカル・スカラ値を掛けられ(ブロック596)、デコーダの処理は繰り返される(ブロック565)。その後、別のローカル反復が要求されているかどうかが判断される(ブロック592)。
一般的な法則として、より高いローカル・スカラ値を使用すると、デコーダによる収束の割合が増大し、低ノイズがもたらされる。対照的に、より低いローカル・スカラ値を使用すると、収束の可能性が増大するが収束の割合が減少し、データストリーム中のビットの1つまたは複数でより高いノイズが示される。より小さいスカラを掛けられるビットはデコーダ回路を飽和させる可能性が低く、したがってより多くのデータが復号処理に使用されるように維持されるので、収束のより高い確率が発生する。可変ローカル・スカラ値を使用することによって、本発明のいくつかの実施形態は、より低いノイズのレベルを示す、符号語中の様々な領域では比較的速い収束を提供する。その後、より高いノイズレベルを示す符号語中の領域は、次第により低いスカラで処理され、これにより収束の割合を減少させるが、収束を実現するために使用されることが可能であるデータの領域を増大させる。
さらなるローカル反復が要求されていないと判断される場合(ブロック592)、復号処理が収束したかどうか(ブロック545)、およびデータを再処理するのに利用できる十分なバッファリングがあるかどうか(ブロック550)が判断される。復号処理が収束した(ブロック545)か、または利用できるバッファリングが不足している(ブロック550)場合、復号されたデータはデインターリーブされ(ブロック570)、バッファに格納される(ブロック575)。バッファは、利用できるようになった様々な結果を順不同に含んでおり、したがって様々な結果は、対応するデータ入力がもともと受け取られた順序を表すようにバッファの中で並べ替えられる(ブロック580)。その後、バッファにおいて完全な時間セットが利用可能であるかどうかを判断する(ブロック585)。完全な時間セットは、所与の時間にわたって受け取られた入力に対応するすべての結果を含む。したがって例えば第1の結果が遅れ、後の2つの結果が報告される場合、第1の結果が最終的にバッファで利用可能となると、3つの結果に対して完全な時間セットが存在する。本発明のいくつかの実施形態では、結果は順不同に受信部に報告されることに注意されたい。このような場合、結果を並べ替える、または完全な時間セットが利用できるかどうかを判断する必要がない。完全な時間セットが利用できる場合(ブロック585)、または結果が順序に関係なく受け取られるように報告されるべきである場合、結果は受信部に出力される(ブロック590)。
あるいは、復号処理が収束しなかった(ブロック545)、および十分なバッファリングが利用できる(ブロック550)場合、もう一度グローバル反復が行われる。グローバル反復は、復号されたデータをデインターリーブすること(ブロック505)、およびデインターリーブされ復号されたデータをバッファに格納すること(ブロック510)を含む。データ検出器が利用可能になると、デインターリーブされたデータは、データ入力の対応するサンプルと整合される(ブロック515)。デインターリーブされたデータおよび対応するサンプルデータの入力は、データ検出器に提供され、同じデータ入力の先行する処理(ブロック555、560、565、592、594、596、545、550、505、510、515)において作り出された軟入力を使用して、もともと格納されていたデータ入力のサンプル(ブロック525)において、その後のデータ検出が行われる(ブロック530)。データ検出処理の結果はインターリーブされ(ブロック535)、インターリーブされたデータは復号される(ブロック565)。この時点で、ブロック592、594、596、545、550の処理は繰り返される。
図5bを見ると、フロー図501は、本発明のいくつかの実施形態に従った、デコーダ・メッセージの動的スケーリング、およびグローバル処理ループ中の動的スケーリングを使用するデータ処理のための方法を示している。フロー図501に従って、データ入力が受け取られる(ブロック521)。このデータ入力は、磁気記録媒体から受け取られる一連のデータビット、または伝送チャネルから受け取られる一連のビットであることが可能であるが、これらに限定されない。本明細書に提供する開示に基づいて、当業者は、受け取られるデータ入力の様々なソースおよびフォーマットを理解するであろう。受け取られたデータのサンプルはバッファに格納され、後の処理に備えて保管され(ブロック526)、受け取られたデータ上でデータ検出処理が行われる(ブロック556)。結果として生じる検出されたデータは、スケーリング係数(α)を掛けられ(ブロック558)、この乗算の積がインターリーブされる(ブロック561)。
インターリーブされたデータは復号される(ブロック566)。その後、別のローカル反復(すなわちデコーダをもう一度通過すること)が要求されているかどうかが判断される(ブロック593)。この判断は、デコーダが収束したかどうか、および収束しなかったことがデコーダをさらに通過することによって利益を得られるかどうかに基づいて行われることが可能である。当技術分野で知られている、さらなるローカル・デコーダ・ループの必要性を判断するいかなる手法を使用することもできる。さらなるローカル反復(すなわち復号処理をもう一度通過すること)が要求されている場合(ブロック592)、ローカル・スカラが計算される(ブロック595)。場合によっては、このローカル・スカラの計算は、いくつかの所定のスカラ値のうちの1つから選択することを含む。本発明のいくつかの実施形態では、初期ローカル・スカラ値は、第1のグローバル反復(すなわちデータ検出とデータ復号の両方の実行)で使用され、この同じローカル・スカラ値は、グローバル反復に続く次の各ローカル反復に使用される。さらなるグローバル反復が行われる度に、スカラ値は定義された量だけ削減され、削減されたスカラ値は、次に続くローカル反復に使用される。本発明の1つの特定の実施形態では、最初のスカラ値は0.75であり、次のグローバル反復の度にスカラ値は1/32というハードウェアに適した値だけ削減される。したがって、第2のグローバル反復ではスカラ値は0.7188であり、第3のグローバル反復ではスカラ値は0.6875であり、第4のグローバル反復ではスカラ値は0.6563であり、第5のグローバル反復ではスカラ値は0.625であり、第6のグローバル反復ではスカラ値は0.5938であり、第7のグローバル反復ではスカラ値は0.5625であり、第8のグローバル反復ではスカラ値は0.5313であり、第9のグローバル反復ではスカラ値は0.5である。ある時点で、スカラ値は削減されず、一定となる。したがって、前述の例を使用すると、第10以降のグローバル反復においてスカラ値は0.5に維持される。本発明の他の実施形態では、スカラ値は、各グローバル反復の後に行われる変更に加えて、またはこれに代わって、各ローカル反復の後に変更されることが可能であることに注意されたい。デコーダ回路の内部値は、ローカル・スカラ値を掛けられ(ブロック597)、デコーダの処理は繰り返される(ブロック566)。その後、別のローカル反復が要求されているかどうかが判断される(ブロック593)。
一般的な法則として、より高いローカル・スカラ値を使用すると、デコーダによる収束の割合が増大し、低ノイズがもたらされる。対照的に、より低いローカル・スカラ値を使用すると、収束の可能性が増大するが収束の割合が減少し、データストリーム中のビットの1つまたは複数により高いノイズが示される。より小さいスカラを掛けられたビットは、デコーダ回路を飽和させる可能性が少なく、したがってより多くのデータが復号処理に使用されるように維持されるので、収束の確率がより高くなる。様々なローカル・スカラ値を使用することによって、本発明のいくつかの実施形態は、より低いレベルのノイズを示す符号語の様々な領域では比較的高速の収束を提供する。その後、より高いレベルのノイズを示す符号語中の領域は、次第に低いスカラ値で処理され、これにより収束の割合は減少するが、収束を実現するために使用されることが可能であるデータの範囲は増大する。
さらなるローカル反復が要求されていないと判断される場合(ブロック593)、復号処理が収束したかどうか(ブロック546)、およびデータを再処理するのに利用できる十分なバッファリングがあるかどうか(ブロック551)が判断される。復号処理が収束した(ブロック546)か、または利用できるバッファリングが不足している(ブロック551)場合、復号されたデータはデインターリーブされ(ブロック571)、バッファに格納される(ブロック576)。バッファは、利用できるようになった様々な結果を順不同に含んでおり、したがって様々な結果は、対応するデータ入力がもともと受け取られた順序を表すようにバッファの中で並べ替えられる(ブロック581)。次に、完全な時間セットが利用できるかどうかが判断される(ブロック586)。完全な時間セットは、所与の期間にわたる受信された入力に対応するすべての結果を含む。したがって例えば、第1の結果が遅れているが、後の2つの結果が報告される場合、第1の結果がバッファの中で最終的に利用できるようになると、3つの結果に対して完全な時間セットが存在する。本発明のいくつかの実施形態では、結果は順不同に受信部に報告されることに注意されたい。このような場合、結果を並べ替える、または完全な時間セットが利用できるかどうかを判断する必要がない。完全な時間セットが利用できる場合(ブロック586)、または結果が順序に関係なく受け取られるように報告されるべきである場合、結果は受信部に出力される(ブロック591)。
あるいは、復号処理が収束しなかった(ブロック546)、および十分なバッファリングが利用できる(ブロック551)場合、もう一度グローバル反復が行われる。グローバル反復は、復号されたデータに基づいてグローバルスケーリング係数βおよびαを計算することを含む(ブロック503)。スケーリング係数は、図6a〜6cに関して以下に説明する手法のうちの1つを使用して計算されることが可能である。また復号されたデータは、デインターリーブされ(ブロック506)、デインターリーブされ復号されたデータがバッファに格納される(ブロック510)。データ検出が利用可能になると、デインターリーブされたデータは、データ入力の対応するサンプルと整合され(ブロック516)、スケーリング係数βを掛けられる(ブロック512)。デインターリーブされたデータおよび対応するサンプルデータの入力は、データ検出器に提供され、同じデータ入力の先行する処理(ブロック556、558、561、566、593、595、597、546、551、503、506、511、512、516)において作り出された軟入力を使用して、もともと格納されていたデータ入力のサンプル(ブロック526)上で、その後のデータ検出が行われる(ブロック531)。検出されたデータは、スケーリング係数αを掛けられる(ブロック532)。データ検出処理の結果はインターリーブされ(ブロック536)、インターリーブされたデータは復号される(ブロック566)。この時点で、ブロック593、595、597、546、551の処理は繰り返される。
図6a〜6cを見ると、本発明の様々な実施形態に従って、グローバル・ループのスケーリング係数を動的に計算するための3つの異なる手法が示されている。図6aのフロー図700に従って、復号処理が完了する度に、違反カウントが第1のしきい値(すなわちしきい値A)より小さいかどうか(ブロック701)、または飽和カウントが第2のしきい値(すなわちしきい値B)より大きいかどうか(ブロック703)が判断される。いずれかが真である場合(ブロック701、703)、スケーリング係数は更新される(ブロック707)。詳細には、スケーリング係数は、次の式に従って更新される:

βスケーリング係数=βmaximum、および
αスケーリング係数=αminimum

その他の場合、更新は要求されず(ブロック701、703)、次の式に従ってスケーリング係数はデフォルトレベルに設定される(ブロック705):

βスケーリング係数=βdefault、および
αスケーリング係数=αdefault
図6bのフロー図710に従って、復号処理が完了する度に、違反カウントが第1のしきい値(すなわちしきい値A)より小さいかどうか(ブロック711)、または飽和カウントが第2のしきい値(すなわちしきい値B)より大きいかどうか(ブロック713)が判断される。いずれかが真である場合(ブロック711、713)、ルックアップテーブルからスケーリングデータにアクセスするために使用されるインデックス(i)は、インクリメントされる(ブロック717)。次にスケーリング係数が、このインデックスを使用してルックアップテーブルから取り出される(ブロック729)。詳細には、スケーリング係数は、次の式に従って更新される:

βスケーリング係数=β(i)、および
αスケーリング係数=α(i)

β(i+1)はβ(i)より大きく、α(i+1)はα(i)より小さい。その他の場合、更新は要求されず(ブロック711、713)、次の式に従ってスケーリング係数はデフォルトレベルに設定される(ブロック715):

βスケーリング係数=βdefault、および
αスケーリング係数=αdefault
図6cのフロー図720に従って、復号処理が完了する度に、違反カウントが第1のしきい値(すなわちしきい値A)より小さいかどうか(ブロック721)、または飽和カウントが第2のしきい値(すなわちしきい値B)より大きいかどうか(ブロック723)が判断される。いずれかが真である場合(ブロック721、723)、飽和カウントに対応するインデックスが計算される(ブロック727)。場合によっては、インデックスは、スカラ値を掛けられて次の整数まで引き上げられた飽和カウントである。次にスケーリング係数が、このインデックスを使用してルックアップテーブルから取り出される(ブロック729)。詳細には、スケーリング係数は、次の式に従って更新される:

βスケーリング係数=β(index)、および
αスケーリング係数=α(index)

β(i+1)はβ(i)より大きく、α(i+1)はα(i)より小さい。その他の場合、更新は要求されず(ブロック721、723)、次の式に従ってスケーリング係数はデフォルトレベルに設定される(ブロック725):

βスケーリング係数=βdefault、および
αスケーリング係数=αdefault
図6bのフロー図820に従って、復号処理が完了する度に、違反カウントがしきい値より小さいかどうかが判断される(ブロック821)。これが真である場合(ブロック821)、スケーリング係数(β、α)が計算される(ブロック829)。その他の場合、更新は要求されず(ブロック821)、次の式に従ってスケーリング係数はデフォルトレベルに設定される(ブロック825):

βスケーリング係数=βdefault、および
αスケーリング係数=αdefault
図7を見ると、記憶システム700が、本発明の様々な実施形態に従って動的なデコーダ・スケーリングを含んだリード・チャネル710を含んでいる。記憶システム700は、例えばハードディスクドライブである場合がある。リード・チャネル710には、図2または図4に関連して上述したものと同様の、動的スケーリングを含んだデコーダ回路を含むデータ処理コーデックが含まれるが、これに限定されない。場合によっては、データ処理コーデックは、図5の1つと関連して述べたものと同様に動作することができる。
また記憶システム700は、プリアンプ770、インターフェース・コントローラ720、ハードディスク・コントローラ766、モーター・コントローラ768、スピンドル・モーター772、ディスク・プラッタ778、および読取り/書込みヘッド機構776を含んでいる。インターフェース・コントローラ720は、ディスク・プラッタ778へのデータ/ディスク・プラッタ778からのデータのアドレス指定およびタイミングを制御する。ディスク・プラッタ778上のデータは、ディスク・プラッタ778上に読取り/書込みヘッド機構776が適切に配置されているとき、この機構776によって検出されることが可能である磁気信号群からなる。1つの実施形態では、ディスク・プラッタ778は、垂直記録方式に従って記録された磁気信号を含む。例えば磁気信号は、水平記録信号または垂直記録信号として記録されることが可能である。
一般的な読取り動作において、読取り/書込みヘッド機構776は、ディスク・プラッタ778上の所望のデータトラックの上に、モーター・コントローラ768によって正確に配置される。適切なデータトラックは、インターフェース・コントローラ720を介して受け取られるアドレスによって定義される。モーター・コントローラ768は、ディスク・プラッタ778との関連で読取り/書込みヘッド機構776を配置し、かつ、ハードディスク・コントローラ766の指示に従って読取り/書込みヘッド機構をディスク・プラッタ778上の適切なデータトラックに移動することによってスピンドル・モーター772を駆動する。スピンドル・モーター772は、決められた回転速度(RPM)でディスク・プラッタ778を回転させる。読取り/書込みヘッド機構778が適切なデータトラックに隣接して配置されると、ディスク・プラッタ778がスピンドル・モーター772によって回転させられるとき、読取り/書込みヘッド機構776によって、ディスク・プラッタ778上のデータを表す磁気信号が検知される。検知された磁気信号は、ディスク・プラッタ778上の磁気データを表す連続的な微小のアナログ信号として提供される。この微小なアナログ信号は、プリアンプ770を介して読取り/書込みヘッド機構776からリード・チャネル710へ転送される。プリアンプ770は、ディスク・プラッタ778がアクセスした微小なアナログ信号を増幅するように動作する。次に、リード・チャネル・モジュール710が、受け取られたアナログ信号を復号してデジタル化し、ディスク・プラッタ778にもともと書き込まれた情報を再現する。復号処理は、ローカル反復ループを使用し、デコーダ回路の出力が動的にスケール調整され、デコーダ回路への入力として提供されることが可能である。この入力は、再び復号される。読み取られたデータは、読取りデータ703として提供される。書込み動作は、実質的に前述の読取り動作の反対であり、書込みデータ701はリード・チャネル・モジュール710に提供される。このデータは次に符号化されて、ディスク・プラッタ778に書き込まれる。
図8を見ると、通信システム891が、本発明の異なる実施形態に従って可変的にスケール調整されるデコーダの処理を備えるリード・チャネル回路を有する受信機895を含んでいる。通信システム891は、当業者には知られるように、転送媒体897を介して符号化された情報を送信するように動作可能である送信機893を含んでいる。符号化されたデータは、受信機895によって転送媒体897から受信される。受信機895は、可変的にスケール調整されるデコーダの処理を備えたリード・チャネル回路を組み込んでいる。組み込まれたリード・チャネル回路は、入力ストリームの処理に基づいてデコーダのスケーリング係数を適応的に計算することができる。したがって、適応的計算回路は、図2〜5に関連して述べた計算回路に従って実装されることが可能である。本明細書で提供される開示に基づいて、当業者は、本発明の実施形態に従った等化および対象化が行われることが可能である様々な媒体を理解するであろう。
結論として本発明は、データの復号および/または検出を行うための新規のシステム、装置、方法、および配列を提供する。本発明の1つまたは複数の実施形態について詳細に述べたが、本発明の趣旨を外れることなく、様々な代替物、修正物、および等価物が当業者には明らかであろう。例えば、本発明の1つまたは複数の実施形態は、例えばテープ記録システム、光ディスクドライブ、無線システム、およびデジタル加入者線システムなど、様々なデータ記憶システムおよびデジタル通信システムに適用可能である。したがって、上記の説明は、本発明の範囲を限定するものとみなされるべきではなく、本発明の範囲は、添付の特許請求の範囲によって定義される。

Claims (20)

  1. 少なくとも1つのデコーダ・メッセージを処理することによってデータ復号アルゴリズムを実行するように動作可能であるデコーダ回路と、
    前記デコーダ・メッセージに可変スカラ値を掛けるように動作可能であるスカラ回路と
    を含む、データ処理回路。
  2. 前記可変スカラ値が第1のスカラ値と第2のスカラ値とを含み、前記デコーダ回路が第1の復号処理と第2の復号処理とを行うように動作可能であり、前記スカラ回路が、前記デコーダ・メッセージに第1の復号処理中に第1のスカラ値を掛け、第2の復号処理中に第2のスカラ値を掛ける、請求項1に記載のデータ処理回路。
  3. 前記第1の復号処理が前記データ処理回路の第1のグローバル反復の一部として行われ、前記第2の復号処理が前記データ処理回路の第2のグローバル反復の一部として行われる、請求項2に記載のデータ処理回路。
  4. 前記第1の復号処理が前記データ処理回路の第1のローカル反復の一部として行われ、前記第2の復号処理が前記データ処理回路の第2のローカル反復の一部として行われる、請求項2に記載のデータ処理回路。
  5. 前記第1のスカラ値が前記第2のスカラ値より大きく、前記第1のスカラ値が、前記データ復号アルゴリズムの高速の収束を促進するように選択され、前記第2のスカラ値が、強化された情報を前記データ復号アルゴリズムに提供するように選択される、請求項2に記載のデータ処理回路。
  6. 前記デコーダ回路が低密度パリティ検査デコーダである、請求項1に記載のデータ処理回路。
  7. 前記低密度パリティ検査デコーダが少なくとも1つの可変ノードと少なくとも1つの検査ノードとを含み、前記デコーダ・メッセージが前記可変ノードから前記検査ノードへ渡される、請求項6に記載のデータ処理回路。
  8. 前記低密度パリティ検査デコーダが少なくとも1つの可変ノードと少なくとも1つの検査ノードとを含み、前記デコーダ・メッセージが前記検査ノードから前記可変ノードへ渡される、請求項6に記載のデータ処理回路。
  9. 前記データ処理回路が記憶装置の一部として実装される、請求項1に記載のデータ処理回路。
  10. 前記データ処理回路がデータ伝送装置の一部として実装される、請求項1に記載のデータ処理回路。
  11. データ入力を受信し、検出された出力を提供するように動作可能なデータ検出器回路と、
    前記検出された出力に1つまたは複数のローカル反復を行い、復号された出力を提供するように動作可能なデータ・デコーダ回路とを含み、前記デコーダ回路は、少なくとも1つのデコーダ・メッセージを処理することによってデータ復号アルゴリズムを実行するように動作可能であり、前記デコーダ回路は、前記デコーダ・メッセージに可変スカラ値を掛けるように動作可能である、データ処理システム。
  12. 前記可変スカラ値が第1のスカラ値と第2のスカラ値とを含み、前記デコーダ回路が、第1の復号処理と第2の復号処理とを行うように動作可能であり、前記スカラ回路が、前記デコーダ・メッセージに第1の復号処理中に第1のスカラ値を掛け、第2の復号処理中に第2のスカラ値を掛ける、請求項11に記載のデータ処理システム。
  13. 前記第1の復号処理が、前記データ検出器回路と前記データ・デコーダ回路の両方を介して処理することを含む第1のグローバル反復の一部として行われ、前記第2の復号処理が、前記データ検出器回路と前記データ・デコーダ回路の両方を介して処理することを含む第2のグローバル反復の一部として行われる、請求項12に記載のデータ処理システム。
  14. 前記第1の復号処理が前記データ・デコーダ回路内の第1のローカル反復の一部として行われ、前記第2の復号処理が前記データ・デコーダ回路内の第2のローカル反復の一部として行われる、請求項12に記載のデータ処理システム。
  15. 前記第1のスカラ値が前記第2のスカラ値より大きく、前記第1のスカラ値が、前記データ復号アルゴリズムの高速の収束を促進するように選択され、前記第2のスカラ値が、強化された情報を前記データ復号アルゴリズムに提供するように選択される、請求項12に記載のデータ処理回路。
  16. データセットに対応する少なくとも1つのデコーダ・メッセージを処理することを含む、データ復号アルゴリズムを前記データセットに適用し、
    前記デコーダ・メッセージに可変スカラ値を掛ける、データ処理のための方法。
  17. 前記可変スカラ値が第1のスカラ値と第2のスカラ値とを含み、前記デコーダ・メッセージが第1のデコーダ・メッセージであり、前記第1のデコーダ・メッセージに前記可変スカラ値を掛けることが、前記第1のデコーダ・メッセージに前記第1のスカラ値を掛けることであり、
    前記データセットの派生物に対応する少なくとも第2のデコーダ・メッセージを処理することを含む、前記データセットの前記派生物に前記データ復号アルゴリズムを適用することと、
    前記第2のデコーダ・メッセージに前記第2のスカラ値を掛けることとをさらに含む、請求項16に記載の方法。
  18. 少なくとも前記第1のデコーダ・メッセージを処理することを含む、前記データセットに前記データ復号アルゴリズムを適用することが、データ・デコーダ回路の第1のローカル反復の一部として行われ、少なくとも前記第2のデコーダ・メッセージを処理することを含む、前記データセットの前記派生物に前記データ復号アルゴリズムを適用することが、前記デコーダ回路の第2のローカル反復の一部として行われる、請求項17に記載の方法。
  19. 少なくとも前記第1のデコーダ・メッセージを処理することを含む、前記データセットに前記データ復号アルゴリズムを適用することが、データ・デコーダ回路とデータ検出器回路とを含むデータ処理回路の第1のグローバル反復の一部として行われ、少なくとも前記第2のデコーダ・メッセージを処理することを含む、前記データセットの前記派生物に前記データ復号アルゴリズムを適用することが、前記データ処理回路の第2のグローバル反復の一部として行われる、請求項17に記載の方法。
  20. 前記データ復号アルゴリズムが低密度パリティ検査復号アルゴリズムである、請求項16に記載の方法。
JP2011009727A 2010-04-19 2011-01-20 データ復号システムにおける動的スケーリングのためのシステムおよび方法 Expired - Fee Related JP5657404B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/763,050 2010-04-19
US12/763,050 US8418019B2 (en) 2010-04-19 2010-04-19 Systems and methods for dynamic scaling in a data decoding system

Publications (3)

Publication Number Publication Date
JP2011229119A true JP2011229119A (ja) 2011-11-10
JP2011229119A5 JP2011229119A5 (ja) 2013-11-28
JP5657404B2 JP5657404B2 (ja) 2015-01-21

Family

ID=43502926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011009727A Expired - Fee Related JP5657404B2 (ja) 2010-04-19 2011-01-20 データ復号システムにおける動的スケーリングのためのシステムおよび方法

Country Status (6)

Country Link
US (2) US8418019B2 (ja)
EP (1) EP2381581A1 (ja)
JP (1) JP5657404B2 (ja)
KR (1) KR101326335B1 (ja)
CN (1) CN102223203B (ja)
TW (1) TWI437825B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
US8749907B2 (en) * 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
CN103532568A (zh) * 2012-07-03 2014-01-22 联咏科技股份有限公司 迭代译码装置及其相关译码方法
JP2014017734A (ja) * 2012-07-10 2014-01-30 Toshiba Corp 受信機及び受信方法
US9245586B2 (en) * 2012-10-18 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for short media defect detection using multi-iteration soft data feedback
US8996970B2 (en) * 2012-10-24 2015-03-31 Lsi Corporation Systems and methods for positive feedback short media defect detection
US9143372B2 (en) * 2012-10-26 2015-09-22 Samsung Electronics Co., Ltd. Communication system with receiver optimization mechanism and method of operation thereof
US9191256B2 (en) 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
US8910005B2 (en) * 2012-12-03 2014-12-09 Lsi Corporation Systems and methods for selective retry data retention processing
US9130589B2 (en) * 2012-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Low density parity check decoder with dynamic scaling
US9214959B2 (en) * 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9059742B1 (en) 2013-03-15 2015-06-16 Western Digital Technologies, Inc. System and method for dynamic scaling of LDPC decoder in a solid state drive
US8873187B1 (en) * 2013-05-10 2014-10-28 Lsi Corporation Systems and methods for data processor marginalization based upon bit error rate
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9058115B1 (en) 2013-12-09 2015-06-16 Lsi Corporation Systems and methods for multi-dimensional data processor operational marginalization
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) * 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
US10838922B2 (en) * 2017-03-31 2020-11-17 International Business Machines Corporation Data compression by using cognitive created dictionaries
FR3135582B1 (fr) * 2022-05-12 2024-04-12 Airbus Defence & Space Sas Mise à l’échelle des données à la volée dans un processus de décodage LDPC

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274778A (ja) * 2000-03-23 2001-10-05 Asahi Kasei Corp 誤り訂正用信号生成装置
JP2002050969A (ja) * 2000-08-03 2002-02-15 Yrp Kokino Idotai Tsushin Kenkyusho:Kk 通信路復号方法および装置
JP2003258775A (ja) * 2002-03-04 2003-09-12 Nec Corp 繰り返し復号方式及びそれにおける消費電力削減方法
JP2008112527A (ja) * 2006-10-31 2008-05-15 Fujitsu Ltd 復号器及び再生装置
JP2009090940A (ja) * 2007-10-12 2009-04-30 Honda Motor Co Ltd 車両制御用プログラムの更新装置
JP2009159037A (ja) * 2007-12-25 2009-07-16 Sumitomo Electric Ind Ltd 受信装置
JP2009182421A (ja) * 2008-01-29 2009-08-13 Panasonic Corp 復号化方法及び復号化装置
JP2010087707A (ja) * 2008-09-30 2010-04-15 Sharp Corp 送受信システム及び移動通信方法

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443721A (ja) 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
CA2067669C (en) 1991-04-30 1997-10-28 Akihisa Ushirokawa Method and apparatus of estimating data sequence transmitted using viterbi algorithm
US5278703A (en) 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
EP0522578A3 (en) 1991-07-12 1993-06-16 Pioneer Electronic Corporation Noise removing circuit
US5392299A (en) 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5317472A (en) 1992-03-17 1994-05-31 Schweitzer Engineering Laboratories, Inc. Apparatus for insuring the security of output signals from protective relays used in electric power systems
US5513192A (en) 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
GB9317604D0 (en) 1993-08-24 1993-10-06 Philips Electronics Uk Ltd Receiver for ds-cdma signals
US5417500A (en) 1993-09-13 1995-05-23 Reliance Electric Industrial Company Bearing assembly utilizing improved clamping collar
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5523903A (en) 1993-12-23 1996-06-04 International Business Machines Corporation Sector architecture for fixed block disk drive
US5550870A (en) 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JPH07245635A (ja) 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
US5471500A (en) 1994-03-08 1995-11-28 At&T Ipm Corp. Soft symbol decoding
EP0677967A3 (en) 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
JP3328093B2 (ja) 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
US5898710A (en) 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
US5701314A (en) 1995-12-21 1997-12-23 Cirrus Logic, Inc. On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive
JPH09232973A (ja) 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5978414A (en) 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
SG52990A1 (en) 1996-07-09 1998-09-28 Ibm Improvements to radial self-propagation pattern generation for disk file servowriting
US5802118A (en) 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3310185B2 (ja) 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US6377610B1 (en) 1997-04-25 2002-04-23 Deutsche Telekom Ag Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation
US5983383A (en) 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US6671404B1 (en) 1997-02-14 2003-12-30 Hewlett-Packard Development Company, L.P. Method and apparatus for recognizing patterns
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
KR100484127B1 (ko) 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
US6005897A (en) 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
JP2912323B1 (ja) 1998-01-29 1999-06-28 日本放送協会 デジタルデータの受信装置
US6535553B1 (en) 1998-06-19 2003-03-18 Samsung Electronics Co., Ltd. Passband equalizers with filter coefficients calculated from modulated carrier signals
US6145110A (en) 1998-06-22 2000-11-07 Ericsson Inc. Digital data decoder that derives codeword estimates from soft data
KR100277764B1 (ko) 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6381726B1 (en) 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6216249B1 (en) 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6216251B1 (en) 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
GB2350531B (en) 1999-05-26 2001-07-11 3Com Corp High speed parallel bit error rate tester
US6266795B1 (en) 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
SE516157C2 (sv) 1999-05-28 2001-11-26 Ericsson Telefon Ab L M Rättning av statiska fel i en AD-omvandlare
US6351832B1 (en) 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
US6473878B1 (en) 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
US6657803B1 (en) 1999-11-22 2003-12-02 Seagate Technology Llc Method and apparatus for data error recovery using defect threshold detector and viterbi gain
US6810502B2 (en) 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
JP2001274698A (ja) 2000-03-24 2001-10-05 Sony Corp 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6757862B1 (en) 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
US6970511B1 (en) 2000-08-29 2005-11-29 Lucent Technologies Inc. Interpolator, a resampler employing the interpolator and method of interpolating a signal associated therewith
JP4324316B2 (ja) 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
US7093179B2 (en) 2001-03-22 2006-08-15 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
US7068850B2 (en) * 2001-06-29 2006-06-27 Equator Technologies, Inc. Decoding of predicted DC coefficient without division
US7295623B2 (en) 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US20030112896A1 (en) 2001-07-11 2003-06-19 Raghavan Sreen A. Multi-channel communications transceiver
US7236757B2 (en) 2001-07-11 2007-06-26 Vativ Technologies, Inc. High-speed multi-channel communications transceiver with inter-channel interference filter
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US7173783B1 (en) 2001-09-21 2007-02-06 Maxtor Corporation Media noise optimized detector for magnetic recording
WO2003030168A1 (en) 2001-10-02 2003-04-10 Seagate Technology Llc Method and apparatus for detecting media defects
JP3759711B2 (ja) 2001-11-09 2006-03-29 富士通株式会社 磁気ディスクシステム
US6986098B2 (en) 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
KR100925672B1 (ko) 2001-11-21 2009-11-10 코닌클리케 필립스 일렉트로닉스 엔.브이. 데이터 전송속도에 비동기적인 샘플링속도에서 동작하는적응형 등화기
EP1518328B1 (en) 2002-07-03 2007-04-18 The DIRECTV Group, Inc. Encoding of low-density parity check (ldpc) codes using a structured parity check matrix
JP2004080210A (ja) 2002-08-13 2004-03-11 Fujitsu Ltd デジタルフィルタ
US7113356B1 (en) 2002-09-10 2006-09-26 Marvell International Ltd. Method for checking the quality of servo gray codes
US6785863B2 (en) 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
EP1568140A1 (en) * 2002-11-27 2005-08-31 Koninklijke Philips Electronics N.V. Running minimum message passing ldpc decoding
JP4062435B2 (ja) * 2002-12-03 2008-03-19 日本電気株式会社 誤り訂正符号復号装置
US7047474B2 (en) 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
KR100502608B1 (ko) * 2002-12-24 2005-07-20 한국전자통신연구원 계산이 간단한 저밀도 패리티 검사 부호를 위한 메시지 전달 복호기
US7505537B1 (en) 2003-03-25 2009-03-17 Marvell International Ltd. System and method for controlling gain and timing phase in a presence of a first least mean square filter using a second adaptive filter
US7117427B2 (en) 2003-07-09 2006-10-03 Texas Instruments Incorporated Reduced complexity decoding for trellis coded modulation
JP4095504B2 (ja) 2003-07-31 2008-06-04 株式会社東芝 ディスク記憶装置及びシンクマーク書込み方法
US7313750B1 (en) 2003-08-06 2007-12-25 Ralink Technology, Inc. Efficient soft decision demapper to minimize viterbi decoder complexity
KR100510549B1 (ko) 2003-09-26 2005-08-26 삼성전자주식회사 코채널 간섭을 검출하고 경감시키는 디지털 비디오 방송수신기의 채널 상태 평가 장치 및 그 방법
US7133228B2 (en) 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
EP1528702B1 (en) 2003-11-03 2008-01-23 Broadcom Corporation FEC (forward error correction) decoding with dynamic parameters
US7233164B2 (en) 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
US7237181B2 (en) * 2003-12-22 2007-06-26 Qualcomm Incorporated Methods and apparatus for reducing error floors in message passing decoders
JP4296949B2 (ja) * 2004-02-03 2009-07-15 ソニー株式会社 復号装置及び方法、並びに情報処理装置及び方法
US7958425B2 (en) 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7673213B2 (en) 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
CA2499334A1 (en) 2004-03-05 2005-09-05 General Dynamics C4 Systems, Inc. A method and system for capacity analysis for on the move adhoc wireless packet-switched networks
US7415651B2 (en) 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7346832B2 (en) 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
US7996746B2 (en) 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
US20060123285A1 (en) 2004-11-16 2006-06-08 De Araujo Daniel F Dynamic threshold scaling in a communication system
US7646829B2 (en) 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7779325B2 (en) 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
US7441178B2 (en) * 2005-02-24 2008-10-21 Keyeye Communications Low complexity decoding of low density parity check codes
US7730384B2 (en) 2005-02-28 2010-06-01 Agere Systems Inc. Method and apparatus for evaluating performance of a read channel
US7370258B2 (en) 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7587657B2 (en) 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
KR100629509B1 (ko) 2005-05-16 2006-09-28 삼성전자주식회사 광디스크에서 독출된 신호의 신호대 잡음비 측정 장치 및그 방법
US7802172B2 (en) 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US20070047635A1 (en) 2005-08-24 2007-03-01 Stojanovic Vladimir M Signaling system with data correlation detection
JP4356670B2 (ja) 2005-09-12 2009-11-04 ソニー株式会社 雑音低減装置及び雑音低減方法並びに雑音低減プログラムとその電子機器用収音装置
US7523375B2 (en) 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
US7929597B2 (en) 2005-11-15 2011-04-19 Qualcomm Incorporated Equalizer for a receiver in a wireless communication system
KR100889302B1 (ko) * 2005-12-14 2009-03-18 삼성전자주식회사 다중 안테나 시스템에서 부분 반복 검출 및 복호 수신 장치및 방법
US7712008B2 (en) 2006-01-26 2010-05-04 Agere Systems Inc. Systems and methods for error reduction associated with information transfer
KR20070079448A (ko) * 2006-02-02 2007-08-07 삼성전자주식회사 다중 안테나 시스템에서 반복 검출 및 복호 수신 장치 및방법
US7752523B1 (en) 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
US7912147B2 (en) * 2006-03-15 2011-03-22 The Texas A&M University System Compress-forward coding with N-PSK modulation for the half-duplex Gaussian relay channel
US7808956B2 (en) 2006-03-31 2010-10-05 Motorola, Inc. Dynamic, adaptive power control for a half-duplex wireless communication system
US7941737B2 (en) * 2006-04-19 2011-05-10 Tata Consultancy Services Limited Low density parity check code decoder
US7801200B2 (en) 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7802163B2 (en) 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
CN101449466B (zh) 2006-08-02 2012-07-04 富士通株式会社 接收装置及其解码方法
US20080049825A1 (en) 2006-08-25 2008-02-28 Broadcom Corporation Equalizer with reorder
US7827461B1 (en) * 2006-09-18 2010-11-02 Marvell International Ltd. Low-density parity-check decoder apparatus
US8705752B2 (en) 2006-09-20 2014-04-22 Broadcom Corporation Low frequency noise reduction circuit architecture for communications applications
US7702989B2 (en) 2006-09-27 2010-04-20 Agere Systems Inc. Systems and methods for generating erasure flags
US8464120B2 (en) * 2006-10-18 2013-06-11 Panasonic Corporation Method and system for data transmission in a multiple input multiple output (MIMO) system including unbalanced lifting of a parity check matrix prior to encoding input data streams
FR2909499B1 (fr) 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
US7978773B2 (en) * 2006-12-29 2011-07-12 Agere Systems Inc. Multi-channel receiver with improved AGC
US8149964B2 (en) * 2007-01-05 2012-04-03 Qualcomm, Incorporated Symbol scaling with automatic gain control for wireless communication
US7971125B2 (en) 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US8341506B2 (en) * 2007-03-30 2012-12-25 HGST Netherlands B.V. Techniques for correcting errors using iterative decoding
US20080304558A1 (en) 2007-06-06 2008-12-11 Hong Kong University Of Science And Technology Hybrid time-frequency domain equalization over broadband multi-input multi-output channels
WO2009041979A1 (en) 2007-09-28 2009-04-02 Agere Systems Inc. Systems and methods for reduced complexity data processing
US8711984B2 (en) 2008-01-22 2014-04-29 Agere Systems Llc Methods and apparatus for map detection with reduced complexity
US8161348B2 (en) 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
US8161357B2 (en) 2008-03-17 2012-04-17 Agere Systems Inc. Systems and methods for using intrinsic data for regenerating data from a defective medium
US8095855B2 (en) 2008-03-17 2012-01-10 Agere Systems Inc. Systems and methods for regenerating data from a defective medium
US8599973B2 (en) 2008-04-30 2013-12-03 HGST Netherlands B.V. Detection of synchronization mark from output of matched filter upstream of Viterbi detector
US8201051B2 (en) 2008-10-15 2012-06-12 Lsi Corporation Method for detecting short burst errors in LDPC system
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
EP2191569B1 (en) 2008-05-19 2018-11-21 Avago Technologies General IP (Singapore) Pte. Ltd. Systems and methods for mitigating latency in a data detector feedback loop
US8660220B2 (en) 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
US8234556B2 (en) * 2008-12-30 2012-07-31 Intel Corporation Broadcast receiver and method for optimizing a scale factor for a log-likelihood mapper
US8190962B1 (en) * 2008-12-30 2012-05-29 Qualcomm Atheros, Inc. System and method for dynamic maximal iteration
KR101473046B1 (ko) 2009-03-05 2014-12-15 엘에스아이 코포레이션 반복 복호기들을 위한 개선된 터보-등화 방법들
CN101494463B (zh) * 2009-03-05 2011-11-09 重庆大学 Golden码的迭代译码器和迭代译码方法
US7952824B2 (en) 2009-03-06 2011-05-31 Agere Systems Inc. Systems and methods for defective media region identification
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8237597B2 (en) 2010-09-21 2012-08-07 Lsi Corporation Systems and methods for semi-independent loop processing
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8325433B2 (en) 2011-01-19 2012-12-04 Lsi Corporation Systems and methods for reduced format data processing
US8261171B2 (en) 2011-01-27 2012-09-04 Lsi Corporation Systems and methods for diversity combined data detection
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274778A (ja) * 2000-03-23 2001-10-05 Asahi Kasei Corp 誤り訂正用信号生成装置
JP2002050969A (ja) * 2000-08-03 2002-02-15 Yrp Kokino Idotai Tsushin Kenkyusho:Kk 通信路復号方法および装置
JP2003258775A (ja) * 2002-03-04 2003-09-12 Nec Corp 繰り返し復号方式及びそれにおける消費電力削減方法
JP2008112527A (ja) * 2006-10-31 2008-05-15 Fujitsu Ltd 復号器及び再生装置
JP2009090940A (ja) * 2007-10-12 2009-04-30 Honda Motor Co Ltd 車両制御用プログラムの更新装置
JP2009159037A (ja) * 2007-12-25 2009-07-16 Sumitomo Electric Ind Ltd 受信装置
JP2009182421A (ja) * 2008-01-29 2009-08-13 Panasonic Corp 復号化方法及び復号化装置
JP2010087707A (ja) * 2008-09-30 2010-04-15 Sharp Corp 送受信システム及び移動通信方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JINGHU CHEN, ET AL.: "Reduced-Complexity Decoding of LDPC Codes", COMMUNICATIONS, IEEE TRANSACTIONS ON, vol. (Volume:53 , Issue: 8 ), JPN6013056772, 15 August 2005 (2005-08-15), pages 1288 - 1299, ISSN: 0002682089 *
MAHDI SHAGHAGHI, ET AL.: "Combined normalized and offset min-sum decoding over partial response channels", INFORMATION, COMMUNICATIONS AND SIGNAL PROCESSING, 2009. ICICS 2009. 7TH INTERNATIONAL CONFERENCE ON, JPN6013056774, 10 December 2009 (2009-12-10), pages 1 - 4, XP031618133, ISSN: 0002926691 *

Also Published As

Publication number Publication date
TW201138321A (en) 2011-11-01
US20130191618A1 (en) 2013-07-25
TWI437825B (zh) 2014-05-11
EP2381581A1 (en) 2011-10-26
KR101326335B1 (ko) 2013-11-11
US8418019B2 (en) 2013-04-09
KR20110116954A (ko) 2011-10-26
US20110258508A1 (en) 2011-10-20
JP5657404B2 (ja) 2015-01-21
CN102223203B (zh) 2016-07-27
CN102223203A (zh) 2011-10-19
US8661311B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
JP5657404B2 (ja) データ復号システムにおける動的スケーリングのためのシステムおよび方法
US8773790B2 (en) Systems and methods for dynamic scaling in a read data processing system
US8683306B2 (en) Systems and methods for data detection including dynamic scaling
US8578253B2 (en) Systems and methods for updating detector parameters in a data processing circuit
JP5384187B2 (ja) 待ち行列ベースのデータ検出および復号のシステムおよび方法
US8443267B2 (en) Systems and methods for hard decision assisted decoding
US20110080211A1 (en) Systems and Methods for Noise Reduced Data Detection
US8527831B2 (en) Systems and methods for low density parity check data decoding
US20110161633A1 (en) Systems and Methods for Monitoring Out of Order Data Decoding
US8854754B2 (en) Systems and methods for local iteration adjustment
US8522120B2 (en) Systems and methods for out of order Y-sample memory management
US20110029826A1 (en) Systems and Methods for Re-using Decoding Parity in a Detector Circuit
JP5680696B2 (ja) シンボルの再グループ化による復号化処理のためのシステム及び方法
US9817716B2 (en) Systems and methods for retaining non-converged data sets for additional processing

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131009

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20131009

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20131106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140410

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140729

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140806

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141126

R150 Certificate of patent or registration of utility model

Ref document number: 5657404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees