JP2011222024A5

JP2011222024A5 -

Info

Publication number: JP2011222024A5
Application number: JP2011092161A
Authority: JP
Filing date: 2011-04-18
Publication date: 2012-01-19
Anticipated expiration: 2027-02-15

Claims

ブース乗算処理を容易にするための電力効率の良い符号拡張方法であって：
符号適用回路系により、複数の部分積行を備えるブース乗算ツリーに符号ビットを適用すること、ここで、それぞれの前記部分積行はブース乗算処理の部分積を備え、前記ブース乗算処理の事象（event）における使用のための前記符号ビットは符号拡張ステップを必要とする；
乗算回路系により、事前に決められた部分積行の正しい符号を保存するために符号ビットを使用して前記ブース乗算ツリーの前記事前に決められた部分積行を符号拡張すること、ここで、前記符号拡張することは、前記符号が“１”であるときに符号拡張することである；
符号値解析回路系により、前記ブース乗算ツリー中に、符号拡張ビットを生成することによって前記符号ビットの信号値を分解する（resolve）こと、ここで、前記符号拡張ビットは前記ブース乗算処理の前記積を拡張する場所に置かれる；及び
前記乗算回路系により、前記符号を有する最終積のサム（sum）成分を効果的に拡張しそして前記最終積のキャリー（carry）成分をゼロ−拡張するために前記ブース乗算ツリーの少なくとも事前に決められた列への前記符号ビットにキャリー−アウト値を加えることによって前記ブース乗算ツリーから前記最終積を形成すること、
を具備する方法。
第１の複数の加算器回路を使用して９部分積行を６部分積行に削減すること；
第２の複数の加算器回路を使用して前記６部分積行を４部分積行に削減すること；
圧縮器回路を使用して前記４部分積行をサム行とキャリー行に削減すること；及び
符号なし乗算のための符号拡張を実行するために１６×１６前記ブース乗算ツリーの３２番目の列への符号ビットを変更すること、
によって前記複数の部分積を削減することをさらに具備する、請求項１の方法。
前記ブース乗算ツリーの最終部分積行中にビット、ｓ８、として前記符号ビットを含めることをさらに具備する、請求項１の方法。
前記ブース乗算ツリーは、１６×１６基数−４ブース乗算ツリーを備え、そして前記複数の部分積の削減の最終ステージにおいてのみ又はその後でのみ３２番目の列よりも大きい列を変更することをさらに具備する、請求項１の方法。
前記ブース乗算ツリーは、１６×１６基数−４ブース乗算ツリーを備え、そして前記１６×１６基数−４ブース乗算ツリーの３２番目以上の列からの符号拡張にキャリー−アウト値を加えることによって前記ブース乗算ツリーから最終積を形成することをさらに具備する、請求項１の方法。
ＭＡＣ演算のあいだに６４−ビット値累算の一部として前記ブース乗算処理を実行することをさらに具備する、請求項１の方法。
ブース乗算処理を実行するためのディジタル信号処理に関係する電力効率の良い符号拡張回路であって：
複数の部分積行を備えるブース乗算ツリーに符号ビットを適用するための符号適用回路系、ここで、それぞれの前記部分積行はブース乗算処理の部分積を備え、前記ブース乗算処理の事象における使用のための前記符号ビットは符号拡張ステップを必要とする；
事前に決められた部分積行の正しい符号を保存するために符号ビットを使用して前記ブース乗算ツリーの前記事前に決められた部分積行を符号拡張するための乗算回路系、ここで、符号拡張することは前記符号が“１”であるときに符号拡張することである；
前記ブース乗算ツリー中に符号拡張ビットを生成することによって前記符号ビットの信号値を分解するための符号値解析回路系、ここで、前記符号拡張ビットはキャリー−アウト列中に置かれて前記ブース乗算処理の前記積を拡張する；及び
前記乗算回路系は、さらに前記符号を有する最終積のサム成分を効果的に拡張しそして前記最終積のキャリー成分をゼロ−拡張するために、前記ブース乗算ツリーの少なくとも事前に決められた列への前記符号ビットに前記キャリー−アウト値を加えることによって前記ブース乗算ツリーから前記最終積を形成するためである、
を具備する、符号拡張回路。
９部分積行を６部分積行に削減するための第１の複数の加算器回路；
前記６部分積行を４部分積行に削減するための第２の複数の加算器回路行；
前記４部分積行を、使用するサム行とキャリー行に削減するための圧縮器回路；及び
符号なし乗算のための符号拡張を実行するために１６×１６前記ブース乗算ツリーの３２番目の列に符号ビットを加えるためのエンコーディング回路系、
をさらに具備する、請求項７のシステム。
前記ブース乗算ツリーの最終部分積行中にビット、ｓ８、として前記符号ビットを加えるためのエンコーディング回路系をさらに具備する、請求項７のシステム。
前記ブース乗算ツリーは、１６×１６基数−４ブース乗算ツリーを備え、そして前記複数の部分積の削減の最終ステージにおいてのみ又はその後でのみ前記３２番目の列よりも大きい列を変更するためのエンコーディング回路系をさらに具備する、請求項７のシステム。
前記ブース乗算ツリーは、１６×１６基数−４ブース乗算ツリーを備え、そして前記１６×１６基数−４ブース乗算ツリーの前記３２番目とそれより大きい列からの符号拡張にキャリー−アウト値を加えることによって前記ブース乗算ツリーから最終積を形成するための削減回路系をさらに具備する、請求項７のシステム。
ＭＡＣ演算のあいだに６４−ビット値累算の一部として前記ブース乗算処理を実行するための乗算回路系をさらに具備する、請求項７のシステム。
個人向け電子デバイスをサポートする演算のためのディジタル信号プロセッサであって、ディジタル信号処理はブース乗算処理のために電力効率の良い符号拡張を実行するための手段を具備し、前記処理は：
複数の部分積行を備えるブース乗算ツリーに符号ビットを適用するための手段、ここで、前記部分積行のそれぞれはブース乗算処理の部分積を備え、前記ブース乗算処理の事象における使用のための前記符号ビットは符号拡張ステップを必要とする；
事前に決められた部分積行の正しい符号を保存するために符号ビットを使用して前記ブース乗算ツリーの前記事前に決められた部分積行を符号拡張するための手段、ここで、符号拡張することは前記符号が“１”であるときに符号拡張することである；
前記ブース乗算ツリー中に、符号拡張ビットを生成することによって前記符号ビットの信号値を分解するための手段、ここで、前記符号拡張ビットはキャリー−アウト列中に置かれて前記ブース乗算処理の前記積を拡張する；及び
前記符号を有する最終積のサム成分を効果的に拡張しそして前記最終積のキャリー成分をゼロ−拡張するために、前記ブース乗算ツリーの少なくとも事前に決められた列への前記符号ビットにキャリー−アウト値を加えることによって前記ブース乗算ツリーから前記最終積を形成するための手段、
を具備する処理である、ディジタル信号プロセッサ。
前記複数の部分積を削減するための手段をさらに具備し、前記部分積を削減する手段は：
第１の複数の加算器回路を使用して９部分積行を６部分積行に削減するための手段；
第２の複数の加算器行を使用して前記６部分積行を４部分積行に削減するための手段；
圧縮器回路を使用して前記４部分積行をサム行とキャリー行に削減するための手段；そしてさらに
符号なし乗算のための符号拡張を実行するために１６×１６前記ブース乗算ツリーの３２番目の列に符号ビットを加えるための手段、
を具備する前記手段である、請求項１３のディジタル信号プロセッサ。
前記ブース乗算ツリーの最終部分積行中にビット、ｓ８、として前記符号ビットを加えるステップをさらに具備する、請求項１３のディジタル信号プロセッサ。
前記ブース乗算ツリーは、１６×１６基数−４ブース乗算ツリーを備え、そして前記複数の部分積の削減の最終ステージにおいてのみ又はその後でのみ３２番目の列よりも大きい列を変更するステップをさらに具備する、請求項１３のディジタル信号プロセッサ。
前記ブース乗算ツリーは、１６×１６基数−４ブース乗算ツリーを備え、そして前記１６×１６基数−４ブース乗算ツリーの３２番目及びそれより大きい列から符号拡張にキャリー−アウト値を加えることによって前記ブース乗算ツリーから最終積を形成するステップをさらに具備する、請求項１３のディジタル信号プロセッサ。
ＭＡＣ演算のあいだに６４−ビット値累算の一部として前記ブース乗算処理を実行するためのステップをさらに具備する、請求項１３のディジタル信号プロセッサ。
ブース乗算処理のための電力効率の良い符号拡張方法を実行するためにその中に組み込まれたコンピュータ読取り可能なプログラム・コード手段を有するコンピュータ使用可能な媒体であって：
複数の部分積行を備えるブース乗算ツリーに符号ビットを適用するためのコンピュータ読取り可能なプログラム・コード手段、ここで、前記部分積行のそれぞれはブース乗算処理の部分積を備え、前記ブース乗算処理の事象における使用のために前記符号ビットは符号拡張ステップを必要とする；
事前に決められた部分積行の正しい符号を保存するために符号ビットを使用して前記ブース乗算ツリーの前記事前に決められた部分積行を符号拡張するためのコンピュータ読取り可能なプログラム・コード手段、ここで、符号拡張することは前記符号が“１”であるときに符号拡張することである；
前記ブース乗算ツリー中に符号拡張ビットを生成することによって前記符号ビットの信号値を分解するためのコンピュータ読取り可能なプログラム・コード手段、ここで、前記符号拡張ビットはキャリー−アウト列中に置かれて前記ブース乗算処理の前記積を拡張する；及び
前記符号を有する最終積のサム成分を効果的に拡張しそして前記最終積のキャリー成分をゼロ−拡張するために前記ブース乗算ツリーの少なくとも事前に決められた列への前記符号ビットにキャリー−アウト値を加えることによって前記ブース乗算ツリーから前記最終積を形成するためのコンピュータ読取り可能なプログラム・コード手段、
を具備するコンピュータ使用可能な媒体。
第１の複数の加算器回路を使用して９部分積行を６部分積行に削減するためのコンピュータ読取り可能なプログラム・コード手段；
第２の複数の加算器行を使用して前記６部分積行を４部分積行に削減するためのコンピュータ読取り可能なプログラム・コード手段；
圧縮器回路を使用して前記４部分積行をサム行とキャリー行に削減するためのコンピュータ読取り可能なプログラム・コード手段；及び
符号なし乗算のための符号拡張を実行するために１６×１６前記ブース乗算ツリーの３２番目の列へ符号ビットを加えるためのコンピュータ読取り可能なプログラム・コード手段、
をさらに具備する、請求項１９のコンピュータ使用可能な媒体。
前記ブース乗算ツリーの最終部分積行中にビット、ｓ８、として前記符号ビットを加えるためのコンピュータ読取り可能なプログラム・コード手段をさらに具備する、請求項１９のコンピュータ使用可能な媒体。
前記ブース乗算ツリーは、１６×１６基数−４ブース乗算ツリーを備え、そして前記複数の部分積の削減の最終ステージにおいてのみ又はその後でのみ３２番目の列よりも大きい列を変更するためのコンピュータ読取り可能なプログラム・コード手段をさらに具備する、請求項１９のコンピュータ使用可能な媒体。
前記ブース乗算ツリーは、１６×１６基数−４ブース乗算ツリーを備え、そして前記１６×１６基数−４ブース乗算ツリーの３２番目及びそれより大きい列からの符号拡張にキャリー−アウト値を加えることによって前記ブース乗算ツリーから最終積を形成するためのコンピュータ読取り可能なプログラム・コード手段をさらに具備する、請求項１９のコンピュータ使用可能な媒体。
ＭＡＣ演算のあいだに６４−ビット値累算の一部として前記ブース乗算処理を実行するためのコンピュータ読取り可能なプログラム・コード手段をさらに具備する、請求項１９のコンピュータ使用可能な媒体。