JP2011216526A - 半導体装置の製造方法、及び半導体装置 - Google Patents
半導体装置の製造方法、及び半導体装置 Download PDFInfo
- Publication number
- JP2011216526A JP2011216526A JP2010080474A JP2010080474A JP2011216526A JP 2011216526 A JP2011216526 A JP 2011216526A JP 2010080474 A JP2010080474 A JP 2010080474A JP 2010080474 A JP2010080474 A JP 2010080474A JP 2011216526 A JP2011216526 A JP 2011216526A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- gate
- mask
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000005530 etching Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 6
- 238000011109 contamination Methods 0.000 abstract description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004143 HfON Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910004201 TaSiNx Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】電界効果トランジスタにおけるゲート電極の汚染を防止し、かつゲート電極上に形成されるマスク膜の膜厚を薄くする。
【解決手段】基板１０上にゲート絶縁膜１００を形成する。次いでゲート絶縁膜１００上にゲート電極膜１２０を形成する。ゲート電極膜１２０の一部上にマスク膜２３０を形成する。マスク膜２３０をマスクとしたエッチングによりゲート電極膜１２０を選択的に除去する。そして、マスク膜２３０とゲート電極膜１２０の側面に接するようゲート側壁膜１３０を形成する。マスク膜２３０は少なくとも第１膜２００、第２膜２１０、及び第３膜２２０をこの順に積層した積層膜により構成される。第２膜２１０は、ゲート側壁膜１３０に対して第３膜２２０よりも高いエッチング選択比を有する。第３膜２２０は、ゲート電極膜１２０に対して第２膜２１０よりも高いエッチング選択比を有する。
【選択図】図１
【解決手段】基板１０上にゲート絶縁膜１００を形成する。次いでゲート絶縁膜１００上にゲート電極膜１２０を形成する。ゲート電極膜１２０の一部上にマスク膜２３０を形成する。マスク膜２３０をマスクとしたエッチングによりゲート電極膜１２０を選択的に除去する。そして、マスク膜２３０とゲート電極膜１２０の側面に接するようゲート側壁膜１３０を形成する。マスク膜２３０は少なくとも第１膜２００、第２膜２１０、及び第３膜２２０をこの順に積層した積層膜により構成される。第２膜２１０は、ゲート側壁膜１３０に対して第３膜２２０よりも高いエッチング選択比を有する。第３膜２２０は、ゲート電極膜１２０に対して第２膜２１０よりも高いエッチング選択比を有する。
【選択図】図１
Description
本発明は、電界効果トランジスタを有する半導体装置の製造方法、及び半導体装置に関する。
電界効果トランジスタのゲート電極を金属材料により構成する場合がある。これはゲート電圧を効率よくチャネル領域へ印加し、電解効果トランジスタの性能を向上させることを目的としている。しかし金属材料により構成されるゲート電極をエッチング加工する場合、レジストをマスクとして使用すると、金属材料よりもマスクの方がエッチング速度が大きくなってしまう。
非特許文献１では、ゲート電極のエッチング加工にハードマスクを適用した電界効果トランジスタの製造方法が記載されている。これにより、エッチング加工によって金属材料からなるゲート電極膜の選択的な除去が可能となる。また特許文献１には、ハードマスクを２層の膜により構成する技術が開示されている。このとき、ハードマスクを構成する膜のうち上側の膜は、ゲート側壁膜に対するエッチング選択比が高い材料により構成される。
F. Ootsuka, Y. Tamura, Y. Akasaka , S. Inumiya, H. Nakata, M.Ohtsuka, T. Watanabe, M kitajima, Y. Nara and K. Nakamura 著、"Full-Metal-Gate Integration of Dual-Metal-Gate HfSiON CMOS Transistors by Using Oxidation-Free Dummy-Mask Process". Extended Abstracts of the 2006 International Conference on Solid State Devices and Materials, Yokohama、2006年、1116〜1117頁
ゲート側壁膜を形成するエッチバック工程では、基板面内の均一性を向上するためオーバーエッチングが行われる。非特許文献１に記載の技術では、ゲート側壁膜を形成した後ハードマスクは薄くなり、又は無くなってしまう。この場合、その後の工程によりゲート電極が汚染されてしまう可能性がある。これに対して特許文献１に記載の技術によれば、ハードマスクを構成する膜のうち上側の膜はゲート側壁膜に対するエッチング選択比が高い材料により構成されている。このためハードマスクの厚みを維持することができる。しかしこの場合、ハードマスクのうち上側の膜はゲート電極膜に対してエッチング選択比がとりにくい。よってゲート側壁膜に対するエッチング選択比が高い膜にある程度の厚みがなくてはならず、ゲート側壁膜形成後にゲート電極上に残留するハードマスクが厚くなる。そのため層間絶縁膜形成後の段差が大きくなってしまう。
本発明によれば、基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極膜を形成する工程と、
前記ゲート電極膜の一部上にマスク膜を形成する工程と、
前記マスク膜をマスクとしたエッチングを行うことにより前記ゲート電極膜を選択的に除去する工程と、
前記マスク膜と前記ゲート電極膜の側面に接するようゲート側壁膜を形成する工程と、
を備え、
前記マスク膜は少なくとも第１、第２、及び第３膜をこの順に積層した積層膜を有し、
前記第２膜は前記ゲート側壁膜に対して前記第３膜よりも高いエッチング選択比を有しており、
前記第３膜は前記ゲート電極膜に対して前記第２膜よりも高いエッチング選択比を有する半導体装置の製造方法が提供される。
前記ゲート絶縁膜上にゲート電極膜を形成する工程と、
前記ゲート電極膜の一部上にマスク膜を形成する工程と、
前記マスク膜をマスクとしたエッチングを行うことにより前記ゲート電極膜を選択的に除去する工程と、
前記マスク膜と前記ゲート電極膜の側面に接するようゲート側壁膜を形成する工程と、
を備え、
前記マスク膜は少なくとも第１、第２、及び第３膜をこの順に積層した積層膜を有し、
前記第２膜は前記ゲート側壁膜に対して前記第３膜よりも高いエッチング選択比を有しており、
前記第３膜は前記ゲート電極膜に対して前記第２膜よりも高いエッチング選択比を有する半導体装置の製造方法が提供される。
本発明によれば、マスク膜は少なくとも第１、第２、及び第３膜をこの順に積層した積層膜を有する。そしてマスク膜を構成する第２膜はゲート側壁膜に対するエッチング選択比が高い。よって、第２膜を設けない場合と比較してゲート電極が汚染することを抑制できる。また第３膜は、第２膜よりもゲート電極膜に対するエッチング選択比が高い。このため第２膜を薄くすることができる。そして第２膜は、第３膜よりもゲート側壁膜に対するエッチング選択比が高い。このため第２膜を薄くしても、第３膜をエッチバック工程において除去することができる。従って、ゲート側壁膜形成後に残留するゲート電極膜上のマスク膜の膜厚を薄くすることができる。
本発明によれば、基板と、前記基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極膜と、前記ゲート電極膜上に形成された少なくとも第１、第２、及び第３膜をこの順に積層した積層膜を有するマスク膜と、前記ゲート電極膜、及び前記マスク膜の側面に接するゲート側壁膜と、を備え、前記第２膜は、前記ゲート側壁膜に対して前記第３膜よりも高いエッチング選択比を有し、前記第３膜は、前記ゲート電極膜に対して前記第２膜よりも高いエッチング選択比を有する半導体装置が提供される。
本発明によれば、電界効果トランジスタにおけるゲート電極の汚染を防止し、かつゲート電極上に形成されるマスク膜の膜厚を薄くすることができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。図２は、図１に示す製造方法により形成される半導体装置を示す断面図である。この製造方法では、まず基板１０上にゲート絶縁膜１００を形成する。次いでゲート絶縁膜１００上にゲート電極膜１２０を形成する。ゲート電極膜１２０の一部上にマスク膜２３０を形成する。マスク膜２３０は、第１膜２００、第２膜２１０、及び第３膜２２０により構成されている。マスク膜２３０をマスクとしたエッチングによりゲート電極膜１２０を選択的に除去する。そして、マスク膜２３０とゲート電極膜１２０の側面に接するようゲート側壁膜１３０を形成する。その後不純物導入工程を経て、これにより図２に示す半導体装置が形成される。
以下図１、及び図２を用いて、第１の実施形態に係る半導体装置の製造方法について詳細に説明する。まず図１（ａ）に示すように、基板１０上にゲート絶縁膜１００を形成する。基板１０は、例えばＳｉ基板である。またゲート絶縁膜１００は、例えば、窒素を含有した酸化ハフニウムとシリコン酸化膜との積層膜（ＨｆＯＮ／ＳｉＯＮ）である。次にゲート絶縁膜１００上に、仕事関数制御膜１１０を形成する。仕事関数制御膜１１０は、例えばｎＦＥＴならば窒素を含有するタンタルとシリコンとの混合膜（ＴａＳｉＮｘ）であり、ｐＦＥＴならば窒化チタン（ＴｉＮ）である。仕事関数制御膜１１０により、トランジスタの仕事関数が制御される。そして仕事関数制御膜１１０上に、ゲート電極膜１２０を形成する。ゲート電極膜１２０は、例えばＷにより構成される。ゲート電極膜１２０は、後述するゲート電極１５０の直列抵抗を安定させる。
次いで、ゲート電極膜１２０の一部上にマスク膜２３０を形成する。マスク膜２３０は、例えばリソグラフィーやドライエッチングにより形成される。マスク膜２３０は、第１膜２００、第２膜２１０、及び第３膜２２０をこの順に積層した積層膜により構成される。第３膜２２０は、例えばＳｉＮにより構成され、ゲート電極膜１２０に対して第２膜２１０よりも高いエッチング選択比を有する。第２膜２１０は、例えばＳｉＯ２により構成され、後述するゲート側壁膜１３０に対して第３膜２２０よりも高いエッチング選択比を有する。第１膜２００は、例えばＳｉＮにより構成される。
マスク膜２３０をマスクとしたエッチングにより、ゲート電極膜１２０、仕事関数制御膜１１０、及びゲート絶縁膜１００を選択的に除去する。これによりゲート電極１５０が形成される。その後、ゲート電極１５０をマスクとして基板１０に不純物イオンを注入し、エクステンション領域４０を形成する。
次いで図１（ｂ）に示すように、ゲート電極１５０の上面、及び側壁を含む全域に絶縁膜１４０を形成する。絶縁膜１４０は、例えばＳｉＮにより構成される。そして図１（ｃ）に示すように、この絶縁膜１４０をエッチバックして、ゲート側壁膜１３０を形成する。このエッチバックは、例えばＣＨ２Ｆ２、又はＣＨＦ３と、Ａｒ及びＯ２との混合ガスを用いて行われる。
その後、ゲート電極１５０及びゲート側壁膜１３０をマスクとして基板１０に不純物イオンを注入する。これにより図２に示すように、基板１０にソース・ドレイン領域２０が形成される。
次に本実施形態の作用及び効果について説明する。本実施形態によれば、マスク膜２３０は第１膜２００、第２膜２１０、及び第３膜２２０をこの順に積層した積層膜により構成される。そして第２膜２１０はゲート側壁膜１３０に対するエッチング選択比が高く、ゲート側壁膜１３０をエッチングする条件においてはエッチングされにくい。よって、エッチバック工程においてマスク膜２３０が薄くなることが抑制され、これによりゲート電極１５０が汚染されることを抑制することができる。
また第３膜２２０は第２膜２１０よりもゲート電極膜１２０に対するエッチング選択比が高く、ゲート電極膜１２０をエッチングする条件においては第２膜２１０よりもエッチングされにくい。よって第２膜２１０を薄くすることができる。そして第２膜２１０は、第３膜２２０よりもゲート側壁膜１３０に対するエッチング選択比が高く、ゲート側壁膜１３０をエッチングする条件においては第３膜２２０よりもエッチングされにくい。これにより第２膜２１０を薄くしても、第３膜２２０をエッチバック工程において除去することができる。従って、ゲート側壁膜１３０形成後にゲート電極１５０上に残留するマスク膜２３０の膜厚を薄くすることができる。
図３は第２の実施形態に係る半導体装置であり、第１の実施形態に係る図２に対応している。図３に示す半導体装置の製造方法は、ゲート電極１５０の形成後、エクステンション領域４０の形成前にゲート側壁膜１３４を形成する工程を有する点を除いて、第１の実施形態に係る半導体装置の製造方法と同様である。また図３に示す半導体装置は、ゲート側壁膜１３０がゲート側壁膜１３２、及びゲート側壁膜１３４の２層により構成されている点を除いて、第１の実施形態に係る半導体装置と同様である。
ゲート側壁膜１３０の形成方法は以下の通りである。図３に示すように、ゲート電極１５０の上面、及び側面を含む全域にゲート側壁膜１３４を堆積する。次いで基板１０に不純物イオンを注入し、エクステンション領域４０を形成する。そしてゲート電極１５０の上面、及び側面を含む全域に絶縁膜１４０を形成する。次いで絶縁膜１４０をエッチバックすることにより、ゲート側壁膜１３２が形成される。ゲート側壁膜１３２とゲート側壁膜１３４は、例えばＳｉＮとＳｉＮ、ＳｉＯ２とＳｉＮ、又はＳｉＮとＳｉＯ２によってそれぞれ構成される。
本実施形態においても、マスク膜２３０は第１膜２００、第２膜２１０、及び第３膜２２０をこの順に積層した積層膜により構成される。そして第２膜２１０はゲート側壁膜１３０に対するエッチング選択比が高い。また第３膜２２０は、第２膜２１０よりもゲート電極膜に対するエッチング選択比が高い。さらに第２膜２１０は、第３膜２２０よりもゲート側壁膜１３０に対するエッチング選択比が高い。従って、第１の実施形態と同様の効果を得ることができる。
なお、以上の実施形態によれば、以下の発明も開示されている。基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極膜を形成する工程と、前記ゲート電極膜の一部上にマスク膜を形成する工程と、前記マスク膜をマスクとしたエッチングを行うことにより前記ゲート電極膜を選択的に除去する工程と、前記マスク膜と前記ゲート電極膜の側面に接するようゲート側壁膜を形成する工程と、を備え、前記マスク膜は表面に第１（実施形態において第２膜２１０）、及び第２膜（実施形態において第３膜２２０）をこの順に積層した積層膜を有し、前記第１膜は前記ゲート側壁膜に対して前記第２膜よりも高いエッチング選択比を有しており、前記第２膜は前記ゲート電極膜に対して前記第１膜よりも高いエッチング選択比を有する半導体装置の製造方法。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１０ 基板
２０ ソース・ドレイン領域
４０ エクステンション領域
１００ ゲート絶縁膜
１１０ 仕事関数制御膜
１２０ ゲート電極膜
１３０ ゲート側壁膜
１３２ ゲート側壁膜
１３４ ゲート側壁膜
１４０ 絶縁膜
１５０ ゲート電極
２００ 第１膜
２１０ 第２膜
２２０ 第３膜
２３０ マスク膜
２０ ソース・ドレイン領域
４０ エクステンション領域
１００ ゲート絶縁膜
１１０ 仕事関数制御膜
１２０ ゲート電極膜
１３０ ゲート側壁膜
１３２ ゲート側壁膜
１３４ ゲート側壁膜
１４０ 絶縁膜
１５０ ゲート電極
２００ 第１膜
２１０ 第２膜
２２０ 第３膜
２３０ マスク膜
Claims (6)
- 基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極膜を形成する工程と、
前記ゲート電極膜の一部上にマスク膜を形成する工程と、
前記マスク膜をマスクとしたエッチングを行うことにより前記ゲート電極膜を選択的に除去する工程と、
前記マスク膜と前記ゲート電極膜の側面に接するようゲート側壁膜を形成する工程と、
を備え、
前記マスク膜は少なくとも第１、第２、及び第３膜をこの順に積層した積層膜を有し、
前記第２膜は前記ゲート側壁膜に対して前記第３膜よりも高いエッチング選択比を有しており、
前記第３膜は前記ゲート電極膜に対して前記第２膜よりも高いエッチング選択比を有する半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記ゲート側壁膜はＳｉＮにより構成される半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法において、
前記第２膜はＳｉＯ２により構成される半導体装置の製造方法。 - 請求項１ないし３いずれか１項に記載の半導体装置の製造方法において、
前記第３膜はＳｉＮにより構成される半導体装置の製造方法。 - 請求項１ないし４いずれか１項に記載の半導体装置の製造方法において、
前記ゲート側壁膜を形成する工程は、
ゲート電極の上面、及び側壁に絶縁膜を形成する工程と、
ＣＨ２Ｆ２、又はＣＨＦ３と、Ａｒ及びＯ２との混合ガスを用いてエッチバックする工程を含む半導体装置の製造方法。 - 基板と、
前記基板上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極膜と、
前記ゲート電極膜上に形成された少なくとも第１、第２、及び第３膜をこの順に積層した積層膜を有するマスク膜と、
前記ゲート電極膜、及び前記マスク膜の側面に接するゲート側壁膜と、
を備え、
前記第２膜は、前記ゲート側壁膜に対して前記第３膜よりも高いエッチング選択比を有し、
前記第３膜は、前記ゲート電極膜に対して前記第２膜よりも高いエッチング選択比を有する半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010080474A JP2011216526A (ja) | 2010-03-31 | 2010-03-31 | 半導体装置の製造方法、及び半導体装置 |
| US13/074,569 US8466053B2 (en) | 2010-03-31 | 2011-03-29 | Method of manufacturing semiconductor device, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010080474A JP2011216526A (ja) | 2010-03-31 | 2010-03-31 | 半導体装置の製造方法、及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011216526A true JP2011216526A (ja) | 2011-10-27 |
Family
ID=44708624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010080474A Pending JP2011216526A (ja) | 2010-03-31 | 2010-03-31 | 半導体装置の製造方法、及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8466053B2 (ja) |
| JP (1) | JP2011216526A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203337A (ja) * | 2000-01-21 | 2001-07-27 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2006114755A (ja) * | 2004-10-15 | 2006-04-27 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7651910B2 (en) * | 2002-05-17 | 2010-01-26 | Micron Technology, Inc. | Methods of forming programmable memory devices |
| KR100506460B1 (ko) | 2003-10-31 | 2005-08-05 | 주식회사 하이닉스반도체 | 반도체소자의 트랜지스터 및 그 형성방법 |
| US7521330B2 (en) * | 2007-06-04 | 2009-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for forming capacitor structures |
-
2010
- 2010-03-31 JP JP2010080474A patent/JP2011216526A/ja active Pending
-
2011
- 2011-03-29 US US13/074,569 patent/US8466053B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203337A (ja) * | 2000-01-21 | 2001-07-27 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2006114755A (ja) * | 2004-10-15 | 2006-04-27 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110241087A1 (en) | 2011-10-06 |
| US8466053B2 (en) | 2013-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI701727B (zh) | 半導體裝置及其製造方法 | |
| JP2007208260A (ja) | 二重仕事関数金属ゲートスタックを備えるｃｍｏｓ半導体装置 | |
| JP4723975B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008504693A (ja) | 異なるゲート誘電体を用いたｎｍｏｓ及びｐｍｏｓトランジスタを具備する相補型金属酸化物半導体集積回路 | |
| US20130157449A1 (en) | Method for forming metal gate | |
| US10211108B2 (en) | Gate structures and fabrication methods thereof | |
| JP2008091536A (ja) | 半導体装置及びその製造方法 | |
| TW200849481A (en) | Performance enhancement on both NMOSFET and PMOSFET using self-aligned dual stressed films | |
| US8084831B2 (en) | Semiconductor device | |
| JP5203905B2 (ja) | 半導体装置およびその製造方法 | |
| KR101347943B1 (ko) | 금속 게이트를 갖는 ｃｍｏｓ 장치와, 이런 장치를 형성하기 위한 방법 | |
| CN108122851B (zh) | 多阈值电压晶体管及其形成方法 | |
| JPWO2008117431A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007036116A (ja) | 半導体装置の製造方法 | |
| CN107369650B (zh) | 多阈值电压晶体管及其形成方法 | |
| US7820555B2 (en) | Method of patterning multilayer metal gate structures for CMOS devices | |
| KR100714481B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| US7638395B2 (en) | Semiconductor device fabricating method | |
| JP2007080913A (ja) | 半導体装置およびその製造方法 | |
| JP2007335783A (ja) | 半導体装置の製造方法 | |
| US20070281429A1 (en) | Method for fabricating semiconductor device | |
| JP2011216526A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| US10770360B2 (en) | Semiconductor structures and fabrication methods thereof | |
| JP2009094106A (ja) | 半導体装置の製造方法 | |
| JP2009141040A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140507 |