JP2011166004A - 逆阻止形絶縁ゲート型バイポーラトランジスタおよびその製造方法 - Google Patents
逆阻止形絶縁ゲート型バイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2011166004A JP2011166004A JP2010028741A JP2010028741A JP2011166004A JP 2011166004 A JP2011166004 A JP 2011166004A JP 2010028741 A JP2010028741 A JP 2010028741A JP 2010028741 A JP2010028741 A JP 2010028741A JP 2011166004 A JP2011166004 A JP 2011166004A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polysilicon film
- conductivity type
- layer
- reverse blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Weting (AREA)
- Element Separation (AREA)
Abstract
【解決手段】(100)面を両主面とするn型シリコン基板1の一方の主面に、主電流の流れる活性領域に設けられるMOSゲート構造と、該活性領域を取り巻く耐圧領域を備え、他方の主面にp型コレクタ層2を有し、該コレクタ層2から前記一方の主面にかけて{111}面を前記基板の両主面間の主要な4つの側辺面とする傾斜面を備え、該傾斜面に沿った半導体基板の表層に、前記コレクタ層2と、前記一方の主面側の前記耐圧領域の最外周に位置するp型領域を接続するp型拡散分離層14を有し、前記傾斜面上には絶縁保護膜12を介して充填されるポリシリコン13または絶縁材料を備える。
【選択図】 図1
Description
前記活性基板の鏡面側の前記熱酸化膜を、一般的なホトリソグラフィ技術を用いて部分的に開口したエッチング用熱酸化膜マスクパターン(格子状パターン)23を形成する(図5(c))。熱酸化膜開口部は、<110>方向と等価な方向に沿って所定のチップサイズで格子状に繰り返すパターン23を有する。熱酸化膜開口部の幅は170μmとする。
この時、活性基板で前記V字溝21を形成していない裏面と、前記研削平坦化面とは平行に仕上げられていることが望ましい。研削に使用される砥石を構成する材質や砥粒の番手は指定しないが、余り大きな砥粒のみで仕上げると、次工程で堆積する第三のポリシリコン膜を、厚く成膜する必要が生じる。そのため、比較的厚さ方向への研削送りを大きくできる低番手(たとえば#300、ビトリファイド砥石)で厚さを減じた後、研削送りは小さいが仕上がり面の面粗度が小さくできる高番手(たとえば#2000、レジンボンド砥石)などを使用することが望ましい。
ここで、第三のポリシリコン膜の生成の際のCVDには材料ガスとしてモノシラン、ジシランを常圧または減圧下で用いることができるが、成膜温度が900℃を越えると成長する第三のポリシリコン膜の多結晶粒が比較的大きくなり、後の機械的化学的研磨によって粒界の浸食が生じ易くなり好ましくない。その理由は、後工程の機械的化学的研磨によって粒界の浸食が著しくなると研磨面の平坦性が損なわれ、後述する支持基板28との接合において、接合界面に気泡が残存し、ボイドの原因となり接合強度の低下を招くからである。
シリコン接合基板の活性基板20側研削(図5(n))では、まず、粗研削として#320のビトリファイド砥石を用い、研削後残し厚を支持基板28の厚さ525μm+(活性基板+ポリシリコン膜)厚さ140μmとし、次に精研削を#2000のレジンボンド砥石を用い、取り代厚さとして20μm減じる。
図5に図示する工程を順に追って実施した。各工程条件を示す。第一のポリシリコン膜形成から第二のポリシリコン膜の形成工程までは実施例1と同じであるので、記載を省く。
2 pコレクタ層
3 pベース領域
4 nエミッタ領域
5 ゲート酸化膜
5a 層間絶縁膜
6 ゲート電極
7 エミッタ電極
8 コレクタ電極
9 ガードリング
12 絶縁保護膜
14 p型拡散分離層
20 半導体基板
21 V字溝
22 シリコン島
23 格子状パターン
24 オリエンテーションフラット
25 絶縁膜(熱酸化膜)
26 p型拡散層
27 ポリシリコン膜
28 支持基板
Claims (7)
- (100)面を両主面とする第1導電型シリコン半導体基板の一方の主面に、主電流の流れる活性領域に設けられるMOSゲート構造と、該活性領域を取り巻く環状の耐圧領域を備え、他方の主面に第2導電型コレクタ層を有し、該コレクタ層から前記一方の主面にかけて(111)面に等価な{111}面を前記半導体基板の両主面間の主要な4つの側辺面とする傾斜面を備え、該傾斜面に沿った半導体基板の表層に、前記コレクタ層と、前記一方の主面側の前記耐圧領域の最外周に位置する第2導電型領域を接続する第2導電型拡散分離層を有し、前記傾斜面上には絶縁膜を介して充填されるポリシリコンまたは絶縁材料を備えることを特徴とする逆阻止形絶縁ゲートバイポーラトランジスタ。
- 前記MOSゲート構造が前記一方の主面上に、第2導電型ベース領域と、該ベース領域内の表層に位置する第1導電型エミッタ領域と該エミッタ領域に接し前記ベース領域を貫通する深さを有するトレンチとを備え、該トレンチ内にゲート絶縁膜を介してゲート電極を有するトレンチゲート型MOSゲート構造または前記第1導電型エミッタ領域と前記第1導電型シリコン半導体基板表層とに挟まれる前記第2導電型ベース領域の表面にゲート絶縁膜を介してゲート電極を有するプレーナゲート型MOSゲート構造であることを特徴とする請求項1記載の逆阻止形絶縁ゲートバイポーラトランジスタ。
- (100)面を主面とするシリコン半導体基板の少なくとも一方の主面が鏡面加工され、該鏡面加工面に形成された絶縁膜に、<110>方向に沿った方向と、この<110>方向に直交する方向とに沿ってチップ寸法に対応するピッチと所要の線幅で開口される格子状の開口パターン部を形成し、アルカリ溶液で湿式異方性エッチングして側壁が主に(111)面からなるV字溝を形成する第1工程と、
前記絶縁膜を除去した後、前記鏡面加工面および前記V字溝面とに第2導電型拡散層を形成する第2工程と、
前記第2導電型拡散層の表面に1000℃を超えない温度で第一のポリシリコン膜を形成する第3工程と、
前記第一のポリシリコン膜の表面に1000℃以上で第二のポリシリコン膜を、前記V字溝の深さ以上の厚さに堆積する第4工程と、
前記第二のポリシリコン膜の表面を研磨により鏡面平坦化する第5工程と
を備えるシリコン半導体活性基板の作成工程を有し、
該シリコン半導体活性基板とは別に、少なくとも一方の面が鏡面平坦化されたシリコン単結晶を主要材料とする支持基板を用意し、該支持基板と前記第5工程を経たシリコン半導体活性基板にそれぞれ親水性処理を施す第6工程と、
前記シリコン半導体活性基板と前記支持基板を、鏡面側を対向させ貼り合わせて200℃乃至1300℃の温度範囲から選ばれる温度の熱処理を施し、接合基板とする第7工程と、
該接合基板の、前記シリコン半導体活性基板側を逆阻止形絶縁ゲートバイポーラトランジスタとして必要な厚さに研削研磨して前記V字溝の底部を露出させ、鏡面化する第8工程と、
前記露出したV字溝に囲まれる領域の表層にMOSゲート構造を形成する第9工程と、
前記支持基板を研削研磨により除去して第2導電型コレクタ層を露出させ、コレクタ電極を被覆する第10工程と
を有することを特徴とする逆阻止形絶縁ゲートバイポーラトランジスタの製造方法。 - 前記第5工程を、前記第二のポリシリコン膜の表面を研磨により鏡面平坦化し、この平坦化した第二のポリシリコン膜の表面に900℃以下で第三のポリシリコン膜を形成し、該第三ポリシリコン膜の表面を研磨により鏡面平坦化する第5工程とすることを特徴とする請求項3記載の逆阻止形絶縁ゲートバイポーラトランジスタの製造方法。
- 前記第3工程を、前記第2導電型拡散層上に熱酸化膜を形成し、該熱酸化膜の表面に1000℃を超えない温度で第一のポリシリコン膜を形成する第3工程とすることを特徴とする請求項3記載の逆阻止形絶縁ゲートバイポーラトランジスタの製造方法。
- 前記第3工程を、前記第2導電型拡散層上に熱酸化膜を形成し、該熱酸化膜の表面に1000℃を超えない温度で第一のポリシリコン膜を形成する第3工程とし、前記第5工程を、前記第二のポリシリコン膜の表面を研磨により鏡面平坦化し、この平坦化した第二のポリシリコン膜の表面に900℃以下で第三のポリシリコン膜を形成し、該第三ポリシリコン膜の表面を研磨により鏡面平坦化する第5工程とすることを特徴とする請求項3記載の逆阻止形絶縁ゲートバイポーラトランジスタの製造方法。
- 前記第7工程と第8工程の間に、接合基板のシリコン半導体活性基板側の外周を傾斜状に面取り加工を行う工程を加えることを特徴とする請求項3乃至請求項6のいずれか一項に記載の逆阻止形絶縁ゲートバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010028741A JP5621271B2 (ja) | 2010-02-12 | 2010-02-12 | 逆阻止形絶縁ゲート型バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010028741A JP5621271B2 (ja) | 2010-02-12 | 2010-02-12 | 逆阻止形絶縁ゲート型バイポーラトランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011166004A true JP2011166004A (ja) | 2011-08-25 |
JP5621271B2 JP5621271B2 (ja) | 2014-11-12 |
Family
ID=44596315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010028741A Expired - Fee Related JP5621271B2 (ja) | 2010-02-12 | 2010-02-12 | 逆阻止形絶縁ゲート型バイポーラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5621271B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013214609A (ja) * | 2012-04-02 | 2013-10-17 | Fuji Electric Co Ltd | 逆阻止型半導体装置 |
JP2018200978A (ja) * | 2017-05-29 | 2018-12-20 | 富士電機株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003163336A (ja) * | 2001-11-27 | 2003-06-06 | Sumitomo Mitsubishi Silicon Corp | 張り合わせ誘電体分離ウェーハおよびその製造方法 |
JP2006156926A (ja) * | 2004-08-19 | 2006-06-15 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2006210411A (ja) * | 2005-01-25 | 2006-08-10 | Toyota Central Res & Dev Lab Inc | 半導体装置の製造方法 |
JP2006303410A (ja) * | 2005-03-25 | 2006-11-02 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2009177039A (ja) * | 2008-01-28 | 2009-08-06 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
-
2010
- 2010-02-12 JP JP2010028741A patent/JP5621271B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003163336A (ja) * | 2001-11-27 | 2003-06-06 | Sumitomo Mitsubishi Silicon Corp | 張り合わせ誘電体分離ウェーハおよびその製造方法 |
JP2006156926A (ja) * | 2004-08-19 | 2006-06-15 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2006210411A (ja) * | 2005-01-25 | 2006-08-10 | Toyota Central Res & Dev Lab Inc | 半導体装置の製造方法 |
JP2006303410A (ja) * | 2005-03-25 | 2006-11-02 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2009177039A (ja) * | 2008-01-28 | 2009-08-06 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013214609A (ja) * | 2012-04-02 | 2013-10-17 | Fuji Electric Co Ltd | 逆阻止型半導体装置 |
JP2018200978A (ja) * | 2017-05-29 | 2018-12-20 | 富士電機株式会社 | 半導体装置 |
JP7004233B2 (ja) | 2017-05-29 | 2022-01-21 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5621271B2 (ja) | 2014-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6580128B2 (en) | Semiconductor substrate, semiconductor device, and processes of production of same | |
JP5655931B2 (ja) | 半導体装置の製造方法 | |
JP2023073458A (ja) | 半導体装置の製造方法 | |
JP2009283717A (ja) | 半導体装置の製造方法 | |
JP2007243080A (ja) | 半導体装置およびその製造方法 | |
JP4838504B2 (ja) | 半導体装置の製造方法 | |
CN108389787A (zh) | 半导体器件及其制造方法 | |
US10134886B2 (en) | Insulated gate bipolar device and manufacturing method thereof | |
JP2013049609A (ja) | SiCエピタキシャルウエハおよびそれを用いたSiC半導体素子 | |
TWI405268B (zh) | 台型半導體裝置及其製造方法 | |
JP5621271B2 (ja) | 逆阻止形絶縁ゲート型バイポーラトランジスタの製造方法 | |
JP5532754B2 (ja) | 半導体装置の製造方法 | |
CN108074995B (zh) | 具有阻挡层的半导体晶片和半导体器件及其制造方法 | |
US20080242067A1 (en) | Semiconductor substrate and method of manufacture thereof | |
JP5301091B2 (ja) | 半導体装置の製造方法 | |
US3677846A (en) | Manufacturing semiconductor devices | |
JPS6352464B2 (ja) | ||
JPH04206757A (ja) | 半導体基板の製造方法 | |
JP2004014748A (ja) | 半導体装置の製造方法 | |
JPH1050718A (ja) | 半導体装置の製造方法 | |
JP2014067869A (ja) | ヘテロエピタキシャル単結晶の製造方法、ヘテロ接合太陽電池の製造方法、ヘテロエピタキシャル単結晶、ヘテロ接合太陽電池 | |
JP4554898B2 (ja) | 半導体装置の製造方法 | |
CN106449433A (zh) | 一种降低开关二极管结电容的键合结构及其制造方法 | |
JP2760505B2 (ja) | Pinダイオードの製造方法 | |
JP2004014738A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5621271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |