JP2011164653A

JP2011164653A - 静電気防護機能を備えたアクティブマトリクス表示装置

Info

Publication number: JP2011164653A
Application number: JP2011109225A
Authority: JP
Inventors: Chuan-Feng Liu; 劉全豐; ▲呉▼淇銘; Chi-Ming Wu
Original assignee: Prime View International Co Ltd
Current assignee: Prime View International Co Ltd
Priority date: 2007-01-11
Filing date: 2011-05-16
Publication date: 2011-08-25
Also published as: TW200830983A; US20080170343A1; US7586553B2; JP2008170933A; KR100860398B1; TWI401019B; KR20080066517A

Abstract

【課題】静電気が可撓性のプリント配線板を介して基板に進入するのを防止し、基板上の電子素子の損傷を回避する新たなアクティブマトリクス表示装置が必要となる。
【解決手段】基板と、複数本の走査線と、複数本のデータ線と、複数の画素セルと、静電気放電リングと、配線板と、静電気防護回路とを備えており、このうち走査線、データ線、画素セルおよび静電気放電リングは基板の上に配設されており、データ線は走査線と縦横で交差しているアクティブマトリクス表示装置である。静電気防護回路は静電気放電リングと配線板との間に電気的に接続されることで、静電気が配線板を介して進入してくるのを防止している。
【選択図】図１

Description

本発明はアクティブマトリクス表示装置に関し、特に静電気防護機能を備えたアクティブマトリクス表示装置に関する。

一般的には、自然界に存在する静電気の電圧は数千ボルトに達する可能性が高く、この数千ボルトの静電気が極めて大きな静電気電流を生じさせる。もしこの極めて大きな静電気電流が電子回路内に流れると、例えばアクティブマトリクス表示装置内に流れてしまうと、アクティブマトリクス表示装置内の電子素子の損傷を引き起こしてしまう。アクティブマトリクス表示装置が静電気電流により損傷してしまうことを回避するために、アクティブマトリクス表示装置内には通常、静電気防護回路が設けられており、静電気防護回路は静電気放電経路を提供し、静電気電流がアクティブマトリクス表示装置内部に流れてアクティブマトリクス表示装置の電子素子が損傷してしまうのを回避している。

従来のアクティブマトリクス表示装置は基板の上に静電気放電リング（ＥｌｅｃｔｒｏｓｔａｔｉｃｄｉｓｃｈａｒｇｅＲｉｎｇ；ＥＳＤＲｉｎｇ）および静電気防護装置が設けられている。走査線またはデータ線上に静電気が発生したとき、この静電気は静電気防護装置を介して静電気放電リングに放電されるので、静電気は走査線またはデータ線上に蓄電されることはなく、ひいては走査線に沿って画素セル内に進入して、画素セル内の電子素子を破壊するようなことはない。

しかし、このようなアクティブマトリクス表示装置において、静電気放電リングはプリント配線板に電気的に接続されているので、プリント配線板上の静電気は基板に進入することができ、基板上の電子素子を破壊する。

したがって、静電気が可撓性のプリント配線板を介して基板に進入するのを防止し、基板上の電子素子の損傷を回避する新たなアクティブマトリクス表示装置が必要となる。

本発明の目的は、静電気がその内部の電子素子を破壊するのを防止可能なアクティブマトリクス表示装置を提供するところにある。

本発明の一実施例によれば、アクティブマトリクス表示装置は、基板と、複数本の走査線と、複数本のデータ線と、複数の画素セルと、静電気放電リングと、配線板と、静電気防護回路とを備えており、このうち走査線、データ線、画素セルおよび静電気放電リングは前記基板の上に配設されており、データ線は走査線と縦横で交差しており、画素セルは走査線およびデータ線に電気的に接続されている。静電気防護回路は静電気放電リングと配線板との間に電気的に接続されることで、静電気が配線板を介して進入してくるのを防止している。

本発明の他の目的は、静電気が基板に進入して基板上の電子素子を破壊するのを防止可能なアクティブマトリクス表示装置を提供するところにある。

本発明の他の実施例によれば、アクティブマトリクス表示装置は、基板と、複数本の走査線と、複数本のデータ線と、複数の画素セルと、静電気放電リングと、配線板と、第１の静電気防護回路と、複数の第２の静電気防護回路とを備えており、このうち走査線、データ線、静電気放電リング、画素セルおよび第２の静電気防護回路は基板の上に配設されており、データ線は走査線と縦横で交差しており、画素セルは走査線およびデータ線に電気的に接続されている。第２の静電気防護回路は静電気放電リングとデータ線との間に電気的に接続されており、第１の静電気防護回路は静電気放電リングと配線板との間に電気的に接続されることで、静電気が配線板を介して基板に進入してくるのを防止している。

第２の静電気防護回路は、少なくとも一つの第１のダイオードと少なくとも一つの第２のダイオードとを備えており、このうち、第１のダイオードの正極が静電気放電リングに電気的に接続されており、第１のダイオードの負極がデータ線に電気的に接続されており、第２のダイオードの正極がデータ線に接続されており、第２のダイオードの負極が静電気放電リングに電気的に接続されている。

（１）基板と、前記基板の上に配設されている複数本の走査線と、前記基板の上に配設されて、前記複数本の走査線と縦横で交差している複数本のデータ線と、前記複数本のデータ線および前記複数本の走査線に電気的に接続されている複数の画素セルと、前記基板の上に配設されている静電気放電リングと、配線板と、前記静電気放電リングと前記配線板との間に電気的に接続されることで、静電気が前記配線板を介して前記基板に進入してくるのを防止する静電気防護回路と、を備えた、ことを特徴とするアクティブマトリクス表示装置。

（２）前記静電気防護回路がトランジスタであり、前記トランジスタの第１のソース・ドレインが前記静電気放電リングに電気的に接続されており、前記トランジスタの第２のソース・ドレインが前記配線板に電気的に接続されており、前記トランジスタのゲートがフローティングされている、ことを特徴とする（１）に記載のアクティブマトリクス表示装置。

（３）前記静電気防護回路は、正極が前記静電気放電リングに電気的に接続されており、その負極が前記配線板に電気的に接続されている少なくとも一つの第１のダイオードと、正極が前記配線板に電気的に接続されており、その負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第２のダイオードと、を備えた、ことを特徴とする（１）に記載のアクティブマトリクス表示装置。

（４）前記配線板が可撓性のプリント配線板である、ことを特徴とする（１）に記載のアクティブマトリクス表示装置。

（５）前記静電気放電リングが電源に電気的に接続されている、ことを特徴とする（１）に記載のアクティブマトリクス表示装置。

（６）基板と、前記基板の上に配設されている複数本の走査線と、前記基板の上に配設されて、前記複数本の走査線と縦横で交差している複数本のデータ線と、前記複数本のデータ線および前記複数本の走査線に電気的に接続されている複数の画素セルと、前記基板の上に配設されている静電気放電リングと、配線板と、前記静電気放電リングと前記配線板との間に電気的に接続されることで、静電気が前記配線板を介して前記基板に進入してくるのを防止する第１の静電気防護回路と、前記静電気放電リングと前記複数のデータ線との間に電気的に接続されている複数の第２の静電気防護回路と、を備え、前記複数の第２の静電気防護回路は、正極が前記静電気放電リングに電気的に接続されており、負極が前記データ線に電気的に接続されている少なくとも一つの第１のダイオードと、正極が前記データ線に電気的に接続されており、負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第２のダイオードと、を備えた、ことを特徴とするアクティブマトリクス表示装置。

（７）前記静電気放電リングと前記複数の走査線との間に電気的に接続されている複数の第３の静電気防護回路を更に備え、前記複数の第３の静電気防護回路は、正極が前記静電気放電リングに電気的に接続されており、負極が前記複数の走査線に電気的に接続されている少なくとも一つの第３のダイオードと、正極が前記複数の走査線に電気的に接続されており、負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第４のダイオードと、を備えた、ことを特徴とする（６）に記載のアクティブマトリクス表示装置。

（８）前記第１の静電気防護回路がトランジスタであり、前記トランジスタの第１のソース・ドレインが前記静電気放電リングに電気的に接続されており、前記トランジスタの第２のソース・ドレインが前記配線板に電気的に接続されており、前記トランジスタのゲートがフローティングされている、ことを特徴とする（６）に記載のアクティブマトリクス表示装置。

（９）前記第１の静電気防護回路は、正極が前記静電気放電リングに電気的に接続されており、負極が前記配線板に電気的に接続されている少なくとも一つの第５のダイオードと、正極が前記配線板に電気的に接続されており、負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第６のダイオードと、を備えた、ことを特徴とする（６）に記載のアクティブマトリクス表示装置。

上記をまとめるに、アクティブマトリクス表示装置における静電気防護回路は、静電気が配線板を介して基板に進入するのを防止し、基板上の電子素子が静電気により損傷するのを回避することができる。

本発明の一実施例に係るアクティブマトリクス表示装置を示す図１を参照する。これは基板１００と、走査線１０１と、データ線１０５と、複数の画素セル１１１と、第２の静電気防護回路１０７と、第３の静電気防護回路１０３と、静電気放電リング１０９と、可撓性のプリント配線板（ＦＰＣ）１１３と、第１の静電気防護回路１１７とを備えている。

走査線１０１、データ線１０５、複数の画素セル１１１、第２の静電気防護回路１０７、第３の静電気防護回路１０３および静電気放電リング１０９は基板１００の上に配設されており、画素セル１１１は走査線１０１およびデータ線１０５に電気的に接続されている。走査線１０１およびデータ線１０５はそれぞれ第３の静電気防護回路１０３および第２の静電気防護回路１０７を介して静電気放電リング１０９に電気的に接続されており、第１の静電気防護回路１１７は可撓性のプリント配線板１１３と静電気放電リング１０９との間に電気的に接続されている。

第２の静電気防護回路１０７はダイオード１１９と、ダイオード１２１とを備えている。このうちダイオード１１９の正極はデータ線１０５に電気的に接続されており、負極は静電気放電リング１０９に電気的に接続されており、ダイオード１２１の正極は静電気放電リング１０９に電気的に接続されており、負極はデータ線１０５に電気的に接続されている。第３の静電気防護回路１０３はダイオード１２３と、ダイオード１２５とを備えている。このうち、ダイオード１２３の正極は走査線１０１に電気的に接続されており、負極は静電気放電リング１０９に電気的に接続されており、ダイオード１２５の正極は静電気放電リング１０９に電気的に接続されており、負極は走査線１０１に電気的に接続されている。

もしデータ線１０５上に正に帯電した静電気が発生した場合、ダイオード１１９が導通して、この正に帯電した静電気を静電気放電リング１０９上に放電する。データ線１０５上に負に帯電した静電気が発生した場合には、この負に帯電した静電気は導通したダイオード１２１を介して静電気放電リング１０９上に放電される。同様に、走査線１０１の上の静電気もまたダイオード１２３および１２５を介して静電気放電リング１０９上に放電される。

また一方で、もし可撓性のプリント配線板１１３上に静電気が帯電している場合、第１の静電気防護回路１１７はこの静電気を隔離して、この静電気が可撓性のプリント配線板１１３を介して基板１００に進入しないようにするか、またはこの静電気のエネルギーを消耗させて、静電気が基板１００上の電子素子を破壊しないようにしている。

本発明の一実施例に係る第１の静電気防護回路の内部回路を示す図２Ａを参照する。トランジスタ２０１を第１の静電気防護回路１１７とすることができる。このうち、トランジスタ２０１の第１のソース・ドレイン２０１ａは静電気放電リング１０９に電気的に接続されており、トランジスタ２０１の第２のソース・ドレイン２０１ｂは可撓性のプリント配線板１１３に電気的に接続されており、トランジスタ２０１のゲート２０１ｃはフローティングされている。

可撓性のプリント配線板１１３上に静電気が帯電している場合、トランジスタ２０１のゲートはフローティングされており、トランジスタ２０１は導通していないので、トランジスタ２０１は可撓性のプリント配線板１１３上の静電気が静電気放電リング１０９に進入するのを隔離することができるので、基板１００上の電子素子が静電気で破壊されるのを回避できる。

本発明の他の実施例に係る第１の静電気防護回路の内部回路を示す図２Ｂを参照する。第１の静電気防護回路１１７’はダイオード２０３とダイオード２０５とを備えている。このうち、ダイオード２０３の正極は可撓性のプリント配線板１１３に電気的に接続されており、負極は静電気放電リング１０９に電気的に接続されている。ダイオード２０５の正極は静電気放電リング１０９に電気的に接続されており、負極は可撓性のプリント配線板１１３に電気的に接続されている。

可撓性のプリント配線板１１３上の正に帯電した静電気がダイオード２０３を介して静電気放電リング１０９に進入した場合、または負に帯電した静電気がダイオード２０５を介して静電気放電リング１０９に進入した場合、この静電気はダイオード２０３および２０５により消耗されるので、基板１００上の電子素子が静電気により破壊されるのを回避することができる。

本発明の更に他の実施例に係る第１の静電気防護回路の内部回路を示す図２Ｃを参照する。これはダイオード２０７、２０９、２１１および２１３を備えており、その接続形態は図２Ｂ中におけるダイオード２０３、２０５の接続形態と同じであるが、二つのダイオードを追加して静電気のエネルギーをさらに消耗させる。

確かに本発明では好ましい一実施例を上記のように開示したが、これは本発明を限定するためのものではなく、本発明が属するいずれの技術分野において、当業者であれば、本発明の主旨および範囲を逸脱することなく、各種の変更および付加を行うことができるので、本発明の保護範囲は別紙の特許請求の範囲による限定を基準と見なす。

本発明の上記およびその他目的、特徴、長所および実施例をより明確に理解できるよう、添付の図面の詳細な説明を下記のとおり行う。
本発明の一実施例に係るアクティブマトリクス表示装置を示す図である。本発明の一実施例に係る第１の静電気防護回路を示す図である。本発明の他の実施例に係る第１の静電気防護回路を示す図である。本発明の更に他の実施例に係る第１の静電気防護回路を示す図である。

１００…基板、
１０１…走査線、
１０３…第３の静電気防護回路、
１０５…データ線、
１０７…第２の静電気防護回路、
１０９…静電気放電リング、
１１１…画素セル、
１１３…可撓性のプリント配線板、
１１７…第１の静電気防護回路、
１１７’…第１の静電気防護回路、
１１７’’…第１の静電気防護回路、
１１９…ダイオード、
１２１…ダイオード、
１２３…ダイオード、
１２５…ダイオード、
２０１…トランジスタ、
２０１ａ…第１のソース・ドレイン、
２０１ｂ…第２のソース・ドレイン、
２０１ｃ…ゲート、
２０３，２０５，２０７，２０９，２１１，２１３…ダイオード。

Claims

基板と、
前記基板の上に配設されている複数本の走査線と、
前記基板の上に配設されて、前記複数本の走査線と縦横で交差している複数本のデータ線と、
前記複数本のデータ線および前記複数本の走査線に電気的に接続されている複数の画素セルと、
前記基板の上に配設されている静電気放電リングと、
可撓性プリント配線板と、
前記静電気放電リングと前記配線板との間に電気的に接続されることで、静電気が前記配線板を介して前記基板に進入してくるのを防止する第１の静電気防護回路と、
前記静電気放電リングと前記複数のデータ線との間に電気的に接続されている複数の第２の静電気防護回路と、を備え、
前記複数の第２の静電気防護回路は、
正極が前記静電気放電リングに電気的に接続されており、負極が前記データ線に電気的に接続されている少なくとも一つの第１のダイオードと、
正極が前記データ線に電気的に接続されており、負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第２のダイオードと、を備え、
前記第１の静電気防護回路がトランジスタであり、前記トランジスタの第１のソース・ドレインが前記静電気放電リングに電気的に接続されており、前記トランジスタの第２のソース・ドレインが前記配線板に電気的に接続されており、前記トランジスタのゲートがフローティングされている、ことを特徴とするアクティブマトリクス表示装置。
前記静電気放電リングと前記複数の走査線との間に電気的に接続されている複数の第３の静電気防護回路を更に備え、
前記複数の第３の静電気防護回路は、
正極が前記静電気放電リングに電気的に接続されており、負極が前記複数の走査線に電気的に接続されている少なくとも一つの第３のダイオードと、
正極が前記複数の走査線に電気的に接続されており、負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第４のダイオードと、を備えた、ことを特徴とする請求項１に記載のアクティブマトリクス表示装置。
前記第１の静電気防護回路は、
正極が前記静電気放電リングに電気的に接続されており、負極が前記配線板に電気的に接続されている少なくとも一つの第５のダイオードと、
正極が前記配線板に電気的に接続されており、負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第６のダイオードと、を備えた、ことを特徴とする請求項１に記載のアクティブマトリクス表示装置。