JP2011155371A - 半導体集積回路 - Google Patents

Abstract

【課題】低速テスターによる直流電圧を用いてスケルチ回路をより高速テストをすることが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、スケルチ回路のテスト動作時において、第１の受信端子に第１の直流電圧を印加し、且つ、第２の受信端子に第１の直流電圧と異なる第２の直流電圧を印加した状態で、第１のスイッチ回路と第２のスイッチ回路とをオン／オフが同期するように制御するとともに、第１および第２のスイッチ回路のオン／オフに対して相補的になるようにして第３のスイッチ回路と前記第４のスイッチ回路とをオン／オフが同期するように制御する。
【選択図】図１

Description

本発明は、スケルチ回路を備えた半導体集積回路に関する。

例えば、コンピュータのホストとデバイスの通信規格であるシリアルＳＴＡ（ＳＡＴＡ：Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）において、ホストとデバイスが消費電力を低減したパワーマネージメント状態から復帰する時やリセットを行う時に、ホストとデバイスのどちらかが相手側に対して、特定のパターン（ＯＯＢパターン）信号を送信する。

そして、受信側は、送られてきたパターン信号が、ＯＯＢパターン信号であることを認識する必要がある。受信側の半導体集積回路に設けられたスケルチ回路は、送られてきたパターン信号のバースト期間とスペース期間とを検出することにより、ＯＯＢパターン信号を検出する。

また、PCIexpressでは受信側がTX側がデータ転送を行っているか（差動信号有り）、データ転送を行っていないか（差動信号無し）を検出する。

ここで、このスケルチ回路をテストする場合、数100メガbps以上の信号を用いる高速テスターによるテストや、直流電圧を用いる低速テスター等がある。

例えば、高速テスターによる実転送レートでのテストは、高価であり、コスト面の問題がある。

また、低速テスターによるＤＣテストは、高精度のＡＣ小振幅信号を入力できないことから、ＤＣテストとスピードテストとの相関を用いる必要がある。したがって、低速テスターを用いた場合、この相関の誤差を考慮すると、テストスペックを広げる必要があり、製品の歩留まりを低下させる問題がある。

ここで、従来の半導体集積回路には、スケルチ回路（振幅判定回路）と、閾値を調整するためのテスト時に直流電圧の差動信号をスケルチ回路に供給するＤＣ振幅生成回路と、を備えるものがある（例えば、特許文献１参照。）。

この従来の半導体集積回路では、スケルチ回路には定常的な直流電圧が印加される。すなわち、該半導体集積回路は、高速のデータパターン信号を入力して高速にテストするものではない。さらに、ＤＣ振幅生成回路を増設していることから、該半導体集積回路の回路面積が増大する。
特開２００９−１４１７２２号公報

本発明は、低速テスターによる直流電圧を用いてスケルチ回路の実転送レートでのテスト（高速にテスト） をすることが可能な半導体集積回路を提供する。

本発明の一態様に係る実施例に従った半導体集積回路は、
差動信号を受信するための第１の受信端子および第２の受信端子と、
第１の非反転入力端子および第１の反転入力端子を有し、前記第１の非反転入力端子に入力された信号と前記第１の反転入力端子に入力された信号との間の差動振幅と、予め設定された閾値と、を比較し、この比較結果に応じた信号を出力するスケルチ回路と、
前記第１の受信端子と前記第１の非反転入力端子との間に接続され、オンすることにより前記第１の受信端子と前記第１の非反転入力端子との間を導通し、オフすることにより前記第１の受信端子と前記第１の非反転入力端子との間を絶縁する第１のスイッチ回路と、
前記第２の受信端子と前記第１の反転入力端子との間に接続され、オンすることにより前記第２の受信端子と前記第１の反転入力端子との間を導通し、オフすることにより前記第２の受信端子と前記第１の反転入力端子との間を絶縁する第２のスイッチ回路と、
前記第１の受信端子と前記第１の反転入力端子との間に接続され、オンすることにより前記第１の受信端子と前記第１の反転入力端子との間を導通し、オフすることにより前記第１の受信端子と前記第１の反転入力端子との間を絶縁する第３のスイッチ回路と、
前記第２の受信端子と前記第１の非反転入力端子との間に接続され、オンすることにより前記第２の受信端子と前記第１の非反転入力端子との間を導通し、オフすることにより前記第２の受信端子と前記第１の非反転入力端子との間を絶縁する第４のスイッチ回路と、を備え、
前記スケルチ回路のテスト動作時において、
前記第１の受信端子に第１の直流電圧を印加し、且つ、前記第２の受信端子に前記第１の直流電圧と異なる第２の直流電圧を印加した状態で、
前記第１のスイッチ回路と前記第２のスイッチ回路とをオン／オフが同期するように制御するとともに、前記第１および第２のスイッチ回路のオン／オフに対して相補的になるようにして前記第３のスイッチ回路と前記第４のスイッチ回路とをオン／オフが同期するように制御することを特徴とする。

本発明の他の態様に係る実施例に従った半導体集積回路は、
差動信号を受信するための第１の受信端子および第２の受信端子と、
接地電圧と異なる直流電圧が印加されるテスト端子と、
前記第１の受信端子に接続された第１の非反転入力端子および前記第２の受信端子に接続された第１の反転入力端子を有し、前記第１の非反転入力端子に入力された信号と前記第１の反転入力端子に入力された信号との間の差動振幅と、予め設定された閾値と、を比較し、この比較結果に応じた信号を出力するスケルチ回路と、
前記テスト端子と前記第１の非反転入力端子との間に接続され、オンすることにより前記テスト端子と前記第１の非反転入力端子との間を導通し、オフすることにより前記テスト端子と前記第１の非反転入力端子との間を絶縁する第１のスイッチ回路と、
接地と前記第１の反転入力端子との間に接続され、オンすることにより前記接地と前記第１の反転入力端子との間を導通し、オフすることにより前記接地と前記第１の反転入力端子との間を絶縁する第２のスイッチ回路と、
前記テスト端子と前記第１の反転入力端子との間に接続され、オンすることにより前記テスト端子と前記第１の反転入力端子との間を導通し、オフすることにより前記テスト端子と前記第１の反転入力端子との間を絶縁する第３のスイッチ回路と、
前記接地と前記第１の非反転入力端子との間に接続され、オンすることにより前記接地と前記第１の非反転入力端子との間を導通し、オフすることにより前記接地と前記第１の非反転入力端子との間を絶縁する第４のスイッチ回路と、を備え、
前記スケルチ回路のテスト動作時において、
前記テスト端子に前記直流電圧を印加した状態で、
前記第１のスイッチ回路と前記第２のスイッチ回路とをオン／オフが同期するように制御するとともに、前記第１および第２のスイッチ回路のオン／オフに対して相補的になるようにして前記第３のスイッチ回路と前記第４のスイッチ回路とをオン／オフが同期するように制御することを特徴とする。

本発明によれば、低速テスターによる直流電圧を用いてスケルチ回路の高速テストをすることが可能な半導体集積回路を提供することが可能となる。

本発明の一態様である実施例１に係る半導体集積回路１００の構成の一例を示す図である。 図１に示す半導体集積回路１００のスケルチ回路３ｃのテスト動作の一例を示すフローチャートである。 図１に示す半導体集積回路１００のスケルチ回路３ｃのテスト動作時におけるスイッチ装置１０の接続関係とスケルチ回路３ｃに入力される電圧の経路とを示す図である。 図１に示す半導体集積回路１００のスケルチ回路３ｃのテスト動作時におけるスイッチ装置１０の接続関係とスケルチ回路３ｃに入力される電圧の経路とを示す図である。 第１、２の受信端子１、２にテスト動作時に印加される直流電圧ＶＲＸＰＤＣ、ＶＲＸＮＤＣの波形と、スケルチ回路３ｃの反転入力端子３ｃ１および非反転入力端子３ｃ２に入力される電圧ＶＰ、ＶＮの波形の一例を示す図である。 テスト動作時における、第１、２の受信端子１、２に印加される直流電圧ＶＲＸＰＤＣ、ＶＲＸＮＤＣと、スケルチ回路３ｃの出力信号と、の関係の一例を示す図である。 本発明の一態様である実施例２に係る半導体集積回路２００の構成の一例を示す図である。 図７に示す半導体集積回路２００のスケルチ回路３ｃのテスト動作時におけるスイッチ装置１０の接続関係とスケルチ回路３ｃに入力される電圧の経路とを示す図である。 図７に示す半導体集積回路２００のスケルチ回路３ｃのテスト動作時におけるスイッチ装置１０の接続関係とスケルチ回路３ｃに入力される電圧の経路とを示す図である。

以下、本発明に係る各実施例について図面に基づいて説明する。

図１は、本発明の一態様である実施例１に係る半導体集積回路１００の構成の一例を示す図である。

図１に示すように、半導体集積回路１００は、第１の受信端子１と、第２の受信端子２と、受信回路３と、内部回路４と、第１の送信端子５と、第２の送信端子６と、送信回路７と、マルチプレクサ８と、パターンジェネレータ９と、スイッチ装置１０と、を備える。

受信回路３は、例えば、ＳＡＴＡ、ＰＣＩｅの受信ライン（ＲＸ Ｂｌｏｃｋ）であり、第1の受信端子１、第２の受信端子２は、受信ラインへの入力である。送信回路７は、例えば、ＳＡＴＡ、ＰＣＩｅの送信ライン（ＴＸ Ｂｌｏｃｋ）であり、第１の送信端子５、第２の送信端子６は、送信ラインからの出力である。

第１の受信端子１は、通常動作時において、受信信号ＶＲＸＰが入力されるようになっている。また、第２の受信端子２は、通常動作時において、受信信号ＶＲＸＰに対して位相が反転した受信信号ＶＲＸＮが入力されるようになっている。このように、第１の受信端子１および第２の受信端子２は、通常動作時において、差動信号を受信するために用いられる。

なお、テスト動作時には、第１の受信端子１に第１の直流電圧ＶＲＸＰＤＣが印加され、且つ、第２の受信端子２に第１の直流電圧ＶＲＸＰＤＣと異なる第２の直流電圧ＶＲＸＮＤＣが印加される。

第１の送信端子５は、送信回路７から出力された送信信号ＶＴＸＰを、出力するようになっている。第２の送信端子６は、送信回路７から出力され送信信号ＶＴＸＰに対して位相が反転した送信信号ＶＴＸＮを、出力するようになっている。このように、第１の送信端子５および第２の送信端子６は、差動信号を出力するために用いられる。

内部回路４は、受信回路３の出力信号を処理し、受信信号に基づいて動作する図示しない内部装置に供給するようになっている。

パターンジェネレータ９は、テストパターン信号を生成するようになっている。このパターンジェネレータ９により生成されるテストパターン信号は、スケルチ回路３ｃのテストに用いられる。しかし、パターンジェネレータ９は、他の従来から行われている他のテスト用のパターンジェネレータを用いることが可能である。これにより、半導体集積回路１００の回路面積の増加を抑制することができる。

また、該テストパターン信号は、クロック信号や、スケルチ回路１０ｃの仕様等に応じて様々な信号に設定される。

マルチプレクサ８は、該テストパターン信号および送信すべきデータパターン信号が入力され、何れか一方を出力するようになっている。なお、該データパターン信号は、例えば、内部回路４により生成される。

受信回路３は、レシーバ（コンパレータ）３ａと、デシリアライザ３ｂと、スケルチ回路３ｃと、を含む。

スケルチ回路３ｃは、第１の非反転入力端子３ｃ１および第１の反転入力端子３ｃ２を有する。このスケルチ回路３ｃは、第１の非反転入力端子３ｃ１に入力された信号と第１の反転入力端子３ｃ２に入力された信号との間の差動振幅と、予め設定された閾値と、を比較し、この比較結果に応じた信号を出力するようになっている。

このスケルチ回路３ｃは、第１、第２の受信端子１、２（第１の非反転入力端子３ｃ１および第１の反転入力端子３ｃ２）を介して入力された信号の振幅を検知し、検知された振幅が規定された閾値以上である場合には、例えば、“Ｈｉｇｈ”レベルの信号を出力し、一方、検知された振幅が該閾値未満である場合には、例えば、“Ｌｏｗ”レベルの信号を出力する。

このスケルチ回路３ｃの出力信号に基づいて、例えば、内部回路４は、第１、第２の受信端子１、２を介して入力された差動信号が規定の信号であるか、ノイズであるか等を判断することができる。このように、スケルチ回路３ｃは、送信側から有効な信号が送られてきているか否かを検知するために用いられる。

レシーバ３ａは、スケルチ回路３ｃの第１の反転入力端子３ｃ２に接続された第２の反転入力端子３ａ２と、スケルチ回路３ｃの第１の非反転入力端子３ｃ１に接続された第２の非反転入力端子３ａ１と、を有する。すなわち、レシーバ３ａは、第２の非反転入力端子３ａ１が第１のスイッチ回路１０ａを介して第１の受信端子１に接続され、第２の反転入力端子３ａ２が第２のスイッチ回路１０ｂを介して第２の受信端子２に接続されている。

このレシーバ３ａは、第２の非反転入力端子３ａ１および第２の反転入力端子３ａ２に入力された差動信号ＶＲＸＰ、ＶＲＸＮの振幅に応じた信号を出力するようになっている。

デシリアライザ３ｂは、レシーバ３ａから出力された信号をシリアル−パラレル変換し、内部回路４に出力するようになっている。

送信回路７は、ドライバ７ａと、シリアライザ７ｂと、を含む。

シリアライザ７ｂは、マルチプレクサ８から出力された信号をパラレル−シリアル変換し、ドライバ７ａに出力するようになっている。

ドライバ７ａは、第１の送信端子５に反転出力端子７ａ１が接続され、第２の送信端子６に非反転出力端子７ａ２が接続されている。このドライバ７ａは、シリアライザ７ｂからの信号に基づいて、差動信号ＶＴＸＰ、ＶＴＸＮを出力するようになっている。

すなわち、ドライバ７ａは、パターンジェネレータ９により生成された該テストパターン信号に基づいて、非反転出力端子７ａ１および反転出力端子７ａ２に、差動信号ＶＴＸＰ、ＶＴＸＮを出力する。

スイッチ装置１０は、第１のスイッチ回路１０ａと、第２のスイッチ回路１０ｂと、第３のスイッチ回路１０ｃと、第４のスイッチ回路１０ｄと、を含む。

第１のスイッチ回路１０ａは、第１の受信端子１と第１の非反転入力端子３ｃ１との間に接続されている。この第１のスイッチ回路１０ａは、オンすることにより第１の受信端子１と第１の非反転入力端子３ｃ１との間を導通し、オフすることにより第１の受信端子１と第１の非反転入力端子３ｃ１との間を絶縁するようになっている。

第２のスイッチ回路１０ｂは、第２の受信端子２と第１の反転入力端子３ｃ２との間に接続されている。この第２のスイッチ回路１０ｂは、オンすることにより第２の受信端子２と第１の反転入力端子３ｃ２との間を導通し、オフすることにより第２の受信端子２と第１の反転入力端子３ｃ２との間を絶縁するようになっている。

第３のスイッチ回路１０ｃは、第１の受信端子１と第１の反転入力端子３ｃ２との間に接続されている。この第３のスイッチ回路１０ｃは、オンすることにより第１の受信端子１と第１の反転入力端子３ｃ２との間を導通し、オフすることにより第１の受信端子１と第１の反転入力端子３ｃ２との間を絶縁するようになっている。

第４のスイッチ回路１０ｄは、第２の受信端子２と第１の非反転入力端子３ｃ１との間に接続されている。この第４のスイッチ回路１０ｄは、オンすることにより第２の受信端子２と第１の非反転入力端子３ｃ１との間を導通し、オフすることにより第２の受信端子２と第１の非反転入力端子３ｃ１との間を絶縁するようになっている。

ここで、テスト動作時において、第１および第２のスイッチ回路１０ａ、１０ｂは、非反転出力端子７ａ１から出力された第１の差動信号ＶＴＸＰに基づいて、オン／オフが制御される。また、テスト動作時において、第３および第４のスイッチ回路１０ｃ、１０ｄは、反転出力端子７ａ２から出力され且つ第１の差動信号ＶＴＸＰに対して位相が反転した第２の差動信号ＶＴＸＮに基づいて、オン／オフが制御される。言い換えれば、第１ないし第４のスイッチ回路１０ａ〜１０ｄのオン／オフは、パターンジェネレータ９により生成された該テストパターン信号に基づいて、制御される。

このように、テスト動作時には、第１のスイッチ回路１０ａと第２のスイッチ回路１０ｂとがオン／オフが同期する（オンとオフが同時である）ように制御される。さらに、テスト動作時には、第１および第２のスイッチ回路１０ａ、１０ｂのオン／オフに対して相補的になる（オンとオフが逆になる）ようにして第３のスイッチ回路１０ｃと第４のスイッチ回路１０ｄとがオン／オフが同期するように制御される。

なお、テスト動作時には、後述のように、第１、２の受信端子１、２にテスターが接続される。

なお、第１、第２の受信端子１、２から差動信号を受信する通常動作時においては、第１のスイッチ回路１０ａおよび第２のスイッチ回路１０ｂをオンするとともに、第３のスイッチ回路１０ｃおよび第４のスイッチ回路１０ｄをオフする。

これにより、通常動作時においては、レシーバ３ａの非反転入力端子およびスケルチ回路３ｃの非反転入力端子に、第１の受信端子１に入力された信号が、入力され、レシーバ３ａの反転入力端子およびスケルチ回路３ｃの反転入力端子に、第２の受信端子２に入力された信号が、入力されるようになる。すなわち、通常動作時においては、受信回路３は、従来の受信回路と同様の動作をする。

なお、例えば、第１のスイッチ回路１０ａおよび前記第２のスイッチ回路１０ｂは、ＭＯＳトランジスタで構成され、テスト動作時に第１の差動信号ＶＴＸＰがゲートに入力され、この第１の差動信号ＶＴＸＰに応じてオン／オフが制御される。また、例えば、第３のスイッチ回路１０ｃおよび第４のスイッチ回路１０ｄは、ＭＯＳトランジスタで構成され、テスト動作時に第２の差動信号ＶＴＸＮがゲートに入力され、この第２の差動信号ＶＴＸＮに応じてオン／オフが制御される。

次に、以上のような構成、機能を有する半導体集積回路１００のスケルチ回路３ｃのテスト動作の一例について説明する。

図２は、図１に示す半導体集積回路１００のスケルチ回路３ｃのテスト動作の一例を示すフローチャートである。また、図３、図４は、図１に示す半導体集積回路１００のスケルチ回路３ｃのテスト動作時におけるスイッチ装置１０の接続関係とスケルチ回路３ｃに入力される電圧の経路とを示す図である。なお、図３、図４においては、半導体集積回路１００の構成のうち、第１、２の受信端子１、２、スケルチ回路３ｃ、およびスイッチ装置１０を、示している。また、図５は、第１、２の受信端子１、２にテスト動作時に印加される直流電圧ＶＲＸＰＤＣ、ＶＲＸＮＤＣの波形と、スケルチ回路３ｃの反転入力端子３ｃ１および非反転入力端子３ｃ２に入力される電圧ＶＰ、ＶＮの波形の一例を示す図である。また、図６は、テスト動作時における、第１、２の受信端子１、２に印加される直流電圧ＶＲＸＰＤＣ、ＶＲＸＮＤＣと、スケルチ回路３ｃの出力信号と、の関係の一例を示す図である。

図２に示すように、スケルチ回路３ｃのテスト動作が開始されると、先ず、ステップＳ１において、スイッチ装置１０の各スイッチ回路１０ａ〜１０ｄが差動信号ＶＴＸＰ、ＶＴＸＮに応じて制御可能な状態に設定される。例えば、各スイッチ回路１０ａ〜１０ｄがそれぞれＭＯＳトランジスタで構成されている場合には、該ＭＯＳトランジスタのゲートに差動信号ＶＴＸＰ、ＶＴＸＮが入力される状態にする。

次に、マルチプレクサ８が、パターンジェネレータ９により生成されたテストパターン信号を、出力する。そして、ドライバ７ａが、パラレル−シリアル変換されたテストパターン信号に基づいて、差動信号ＶＴＸＰ、ＶＴＸＮを出力する。これにより、各スイッチ回路１０ａ〜１０ｄに差動信号ＶＴＸＰ、ＶＴＸＮが入力される（ステップＳ２）。

これにより、半導体集積回路１００は、差動信号ＶＴＸＰ、ＶＴＸＮに応じて、第１、２のスイッチ回路１０ａ、ｂがオンし、且つ、第３、４のスイッチ回路１０ｃ、１０ｄがオフした接続状態（図３）と、第１、２のスイッチ回路１０ａ、ｂがオフし、且つ、第３、４のスイッチ回路１０ｃ、１０ｄがオンした接続状態（図４）と、の間を遷移することとなる。

次に、低速テストであるＤＣテストを行うテスター２０により、第１、第２の受信端子１、２に、設定された第１、第２の直流電圧ＶＲＸＰＤＣ、ＶＲＸＮＤＣが印加される（ステップＳ３）。

例えば、図５に示すように、スケルチ回路３ｃの反転入力端子３ｃ１および非反転入力端子３ｃ２に入力される電圧ＶＰ、ＶＮは、直流電圧ＶＲＸＰＤＣ、ＶＲＸＮＤＣと同じ振幅ａ１を有し、且つ、差動信号ＶＴＸＰ、ＶＴＸＮに同期したパターン信号になる。

したがって、半導体集積回路１００は、第１の受信端子１に第１の直流電圧ＶＲＸＰＤＣを印加し、且つ、第２の受信端子２に第２の直流電圧ＶＲＸＮＤＣを印加した状態で、第１、第２のスイッチ回路１０ａ、１０ｂをオン／オフが同期するように制御するとともに、第１、第２のスイッチ回路１０ａ、１０ｂのオン／オフに対して相補的になるようにして第３、第４のスイッチ回路１０ｃ、１０ｄとをオン／オフが同期するように制御することとなる。

次に、スケルチ回路３ｃは、第１の非反転入力端子３ｃ１および第１の反転入力端子３ｃ２を介して入力された差動信号の振幅（電位差）を検知し、検知された振幅が規定された閾値以上である場合には、例えば、“Ｈｉｇｈ”レベルの信号を出力し、一方、検知された振幅が該閾値未満である場合には、例えば、“Ｌｏｗ”レベルの信号を出力する。

そして、例えば、内部回路４により、スケルチ回路３ｃの出力信号が“Ｈｉｇｈ”レベルであるか“Ｌｏｗ”レベルであるかを判定する（ステップＳ４）。なお、テスター２０や外部回路（図示せず）等によりスケルチ回路３ｃの出力を判定するようにしてもよい。

次に、ステップＳ５において、テスター２０から第１、第２の受信端子１、２に印加した第１、第２の直流電圧ＶＲＸＰＤＣ、ＶＲＸＮＤＣの電位差が、所定の電位差に到達していない場合には、テスター２０から第１、第２の受信端子１、２に印加した第１、第２の直流電圧ＶＲＸＰＤＣ、ＶＲＸＮＤＣの電位差を、変更（上昇または下降）するように設定する（ステップＳ６）。そして、ステップＳ３に戻り、テスター２０により、第１、第２の受信端子１、２に、設定された第１、第２の直流電圧ＶＲＸＰＤＣ、ＶＲＸＮＤＣが印加される。

このように、ステップＳ３からステップＳ６のフローを繰り返すことにより、テスト動作時に、テスター２０は、第１の直流電圧ＶＲＸＰＤＣと第２の直流電圧ＶＲＸＮＤＣとの間の電位差を段階的に変化させる（図６の時間ｔ０〜ｔ２の区間や時間ｔ２〜ｔ４の区間）。そして、この電位差を段階的に変化させる間に、該電位差とスケルチ回路３ｃの閾値との大小関係が変化する（図６の時間ｔ１や時間ｔ３）ことにより、スケルチ回路３ｃの出力信号のレベルが変移する。

一方、ステップＳ５において、テスター２０から第１、第２の受信端子１、２に印加した第１、第２の直流電圧ＶＲＸＰＤＣ、ＶＲＸＮＤＣの電位差ａ１が、所定の電位差に到達した場合（図６の時間ｔ２や時間ｔ４）には、例えば、テスター２０は、スケルチ回路３ｃの出力信号レベルが変移したときの電位差ａ１（図６のａＶｔｈ１、ａＶｔｈ２）を取得する（ステップＳ７）。

この取得された電位差ａ１が、スケルチ回路の閾値に相当するものとして取得され、スケルチ回路３ｃに対するテスト動作が完了する。

このように、テスト動作時に、スケルチ回路３ｃから出力される信号に基づいて、スケルチ回路３ｃの閾値を判定する。この判定された閾値に基づいて、例えば、半導体集積回路１００が仕様を満たすか否かが判断される。

以上のフローにより、低速テスターによる高精度の直流電圧を用いて、半導体集積回路１００のスケルチ回路３ｃの高速テスト（動作転送レートでのテスト）をすることができる。

なお、既述のように、第１、第２の受信端子１、２から差動信号を受信する通常動作時においては、第１のスイッチ回路１０ａおよび第２のスイッチ回路１０ｂをオンするとともに、第３のスイッチ回路１０ｃおよび第４のスイッチ回路１０ｄをオフする。

これにより、通常動作時においては、レシーバ３ａの非反転入力端子およびスケルチ回路３ｃの非反転入力端子に、第１の受信端子１に入力された信号が、入力され、レシーバ３ａの反転入力端子およびスケルチ回路３ｃの反転入力端子に、第２の受信端子２に入力された信号が、入力されるようになる。すなわち、通常動作時においては、受信回路３は、従来の受信回路と同様の動作をする。

以上のように、本実施例に係る半導体集積回路によれば、上記スイッチ装置を備えることにより、低速テスターによる高精度の直流電圧を用いてスケルチ回路の高速テストをすることができる。

また、スイッチング装置、パターンジェネレータ等、追加する回路要素が少ないため、回路面積の増加も抑えられる。

さらに、上記スイッチ回路を以外は通常のLoop Backテスト（送信ライン側のシリアライザ等を介して、パターンジェネレータからのテストパターン信号を受信ライン側のレシーバ回路に入力するテスト）で用いる回路、信号をそのまま使用することができる。
さらに、パターンジェネレータが出力するテストパターン信号を変更することにより、様々なテストパターンによりスケルチテスト回路の高速テストが可能となる。

既述の実施例１においては、テスターから受信端子に直流電圧を印加することによりスケルチ回路をテストする例について説明した。

一方、本実施例２においては、テスト用のテスト端子を別途設けて、テスターからこのテスト端子に直流電圧を印加することによりスケルチ回路をテストする例について説明する。

図７は、本発明の一態様である実施例２に係る半導体集積回路２００の構成の一例を示す図である。なお、図７において図１の符号と同じ符号は実施例１と同様の構成を示す。

図７に示すように、半導体集積回路２００は、第１の受信端子１と、第２の受信端子２と、受信回路３と、内部回路４と、第１の送信端子５と、第２の送信端子６と、送信回路７と、マルチプレクサ８と、パターンジェネレータ９と、スイッチ装置１０と、テスト端子２０１と、を備える。すなわち、半導体集積回路２００は、実施例１の半導体集積回路１００と比較して、テスト端子２０１が別途設けられている。

実施例１と同様に、第１の受信端子１は、通常動作時において、受信信号ＶＲＸＰが入力されるようになっている。また、第２の受信端子２は、通常動作時において、受信信号ＶＲＸＰに対して位相が反転した受信信号ＶＲＸＮが入力されるようになっている。このように、第１の受信端子１および第２の受信端子２は、通常動作時において、差動信号を受信するために用いられる。

なお、実施例１と異なり、テスト動作時において、第１、第２の受信端子１、２には、信号が入力されない。

また、実施例１と同様に、受信回路３は、レシーバ（コンパレータ）３ａと、デシリアライザ３ｂと、スケルチ回路３ｃと、を含む。

テスト端子２０１は、テスト動作時に、接地電圧と異なる直流電圧（例えば、電源電圧）が印加されるようになっている。

スケルチ回路３ｃは、実施例１と同様に、第１の受信端子１に接続された第１の非反転入力端子３ｃ１および第２の受信端子２に接続された第１の反転入力端子３ｃ２を有する。このスケルチ回路３ｃは、第１の非反転入力端子３ｃ１に入力された信号と第１の反転入力端子３ｃ２に入力された信号との間の差動振幅と、予め設定された閾値と、を比較し、この比較結果に応じた信号を出力するようになっている。

このスケルチ回路３ｃは、実施例１と同様に、第１、第２の受信端子１、２（第１の非反転入力端子３ｃ１および第１の反転入力端子３ｃ２）を介して入力された信号の振幅を検知し、検知された振幅が規定された閾値以上である場合には、例えば、“Ｈｉｇｈ”レベルの信号を出力し、一方、検知された振幅が該閾値未満である場合には、例えば、“Ｌｏｗ”レベルの信号を出力する。

このスケルチ回路３ｃの出力信号に基づいて、例えば、内部回路４は、第１、第２の受信端子１、２を介して入力された信号が規定の信号であるか、ノイズであるか等を判断することができる。このように、スケルチ回路３ｃは、送信側から有効な信号が送られてきているか否かを検知するために用いられる。

レシーバ３ａは、実施例１と同様に、スケルチ回路３ｃの第１の反転入力端子３ｃ２に接続された第２の反転入力端子３ａ２と、スケルチ回路３ｃの第１の非反転入力端子３ｃ１に接続された第２の非反転入力端子３ａ１と、を有する。すなわち、レシーバ３ａは、第２の非反転入力端子３ａ１が第１の受信端子１に接続され、第２の反転入力端子３ａ２が第２の受信端子２に接続されている。

このレシーバ３ａは、通常動作時に、第２の非反転入力端子３ａ１および第２の反転入力端子３ａ２に入力された差動信号ＶＲＸＰ、ＶＲＸＮの振幅に応じた信号を出力するようになっている。

また、スイッチ装置１０は、実施例１と同様に、第１のスイッチ回路１０ａと、第２のスイッチ回路１０ｂと、第３のスイッチ回路１０ｃと、第４のスイッチ回路１０ｄと、を含む。

第１のスイッチ回路１０ａは、テスト端子２０１と第１の非反転入力端子３ｃ１との間に接続されている。この第１のスイッチ回路１０ａは、オンすることによりテスト端子２０１と第１の非反転入力端子３ｃ１との間を導通し、オフすることによりテスト端子２０１と第１の非反転入力端子３ｃ１との間を絶縁するようになっている。

第２のスイッチ回路１０ｂは、接地と第１の反転入力端子３ｃ２との間に接続されている。この第２のスイッチ回路１０ｂは、オンすることにより接地と第１の反転入力端子３ｃ２との間を導通し、オフすることにより接地と第１の反転入力端子３ｃ２との間を絶縁するようになっている。

第３のスイッチ回路１０ｃは、テスト端子２０１と第１の反転入力端子３ｃ２との間に接続されている。この第３のスイッチ回路１０ｃは、オンすることによりテスト端子２０１と第１の反転入力端子３ｃ２との間を導通し、オフすることによりテスト端子２０１と第１の反転入力端子３ｃ２との間を絶縁するようになっている。

第４のスイッチ回路１０ｄは、接地と第１の非反転入力端子３ｃ１との間に接続されている。この第４のスイッチ回路１０ｄは、オンすることにより接地と第１の非反転入力端子３ｃ１との間を導通し、オフすることにより接地と第１の非反転入力端子３ｃ１との間を絶縁するようになっている。

このように、スイッチ装置１０は、実施例１では第１、第２の受信端子１、２とスケルチ回路３ｃとの間に接続されているが、実施例２ではテスト端子２０１、接地と、スケルチ回路３ｃとの間に接続されている。

ここで、テスト動作時において、実施例１と同様に、第１および第２のスイッチ回路１０ａ、１０ｂは、非反転出力端子７ａ１から出力された第１の差動信号ＶＴＸＰに基づいて、オン／オフが制御される。また、テスト動作時において、実施例１と同様に、第３および第４のスイッチ回路１０ｃ、１０ｄは、反転出力端子７ａ２から出力され且つ第１の差動信号ＶＴＸＰに対して位相が反転した第２の差動信号ＶＴＸＮに基づいて、オン／オフが制御される。言い換えれば、第１ないし第４のスイッチ回路１０ａ〜１０ｄのオン／オフは、パターンジェネレータ９により生成された該テストパターン信号に基づいて、制御される。

このように、テスト動作時には、実施例１と同様に、第１のスイッチ回路１０ａと第２のスイッチ回路１０ｂとがオン／オフが同期する（オンとオフが同時である）ように制御される。さらに、テスト動作時には、実施例１と同様に、第１および第２のスイッチ回路１０ａ、１０ｂのオン／オフに対して相補的になる（オンとオフが逆になる）ようにして第３のスイッチ回路１０ｃと第４のスイッチ回路１０ｄとがオン／オフが同期するように制御される。

なお、テスト動作時には、後述のように、テスト端子２０１にテスター２０が接続される。

なお、第１、第２の受信端子１、２から差動信号を受信する通常動作時においては、第１ないし第４のスイッチ回路１０ａ〜１０ｄをオフする。

これにより、通常動作時においては、レシーバ３ａの非反転入力端子およびスケルチ回路３ｃの非反転入力端子に、第１の受信端子１に入力された信号が、入力され、レシーバ３ａの反転入力端子およびスケルチ回路３ｃの反転入力端子に、第２の受信端子２に入力された信号が、入力されるようになる。すなわち、通常動作時においては、受信回路３は、従来の受信回路と同様の動作をする。

半導体集積回路２００のその他の構成は、実施例１の半導体集積回路１００と同様である。

以上のような構成、機能を有する半導体集積回路２００のスケルチ回路３ｃのテスト動作は、実施例１と同様である。したがって、以下、図２のフローチャートを用いて説明する。また、図８、図９は、図７に示す半導体集積回路２００のスケルチ回路３ｃのテスト動作時におけるスイッチ装置１０の接続関係とスケルチ回路３ｃに入力される電圧の経路とを示す図である。なお、図８、図９においては、半導体集積回路２００の構成のうち、テスト端子２０１、スケルチ回路３ｃ、および、スイッチ装置１０を、示している。

図２に示すステップＳ１、２は、実施例１と同様である。

次に、低速テストであるＤＣテストを行うテスター２０により、テスト端子２０１に、設定された直流電圧が印加される（ステップＳ３）。

したがって、半導体集積回路１００は、テスト端子２０１に電源電圧ＶＤＤを印加した状態で、第１、第２のスイッチ回路１０ａ、１０ｂをオン／オフが同期するように制御するとともに、第１、第２のスイッチ回路１０ａ、１０ｂのオン／オフに対して相補的になるようにして第３、第４のスイッチ回路１０ｃ、１０ｄとをオン／オフが同期するように制御することとなる。

次に、スケルチ回路３ｃは、第１の非反転入力端子３ｃ１および第１の反転入力端子３ｃ２を介して入力された差動信号の振幅（直流電圧と接地電圧との電位差）を検知し、検知された振幅が規定された閾値以上である場合には、例えば、“Ｈｉｇｈ”レベルの信号を出力し、一方、検知された振幅が該閾値未満である場合には、例えば、“Ｌｏｗ”レベルの信号を出力する。

そして、例えば、内部回路４により、スケルチ回路３ｃの出力信号が“Ｈｉｇｈ”レベルであるか“Ｌｏｗ”レベルであるかを判定する（ステップＳ４）。なお、テスター２０や外部回路（図示せず）等によりスケルチ回路３ｃの出力を判定するようにしてもよい。

次に、ステップＳ５において、接地電圧とテスター２０からテスト端子２０１に印加した直流電圧との電位差が、所定の電位差に到達していない場合には、テスター２０からテスト端子２０１に印加した直流電圧と接地電圧との電位差を、変更（上昇または下降）するように設定する（ステップＳ６）。そして、ステップＳ３に戻り、テスター２０により、テスト端子２０１に、設定された直流電圧が印加される。

このように、ステップＳ３からステップＳ６のフローを繰り返すことにより、テスト動作時に、テスター２０は、該直流電圧と接地電圧との間の電位差を段階的に変化させる。そして、この電位差を段階的に変化させる間に、該電位差とスケルチ回路３ｃの閾値との大小関係が変化することにより、スケルチ回路３ｃの出力信号のレベルが変移する。

一方、ステップＳ５において、テスター２０からテスト端子２０１に印加した直流電圧と接地電圧との電位差が、所定の電位差に到達した場合には、例えば、テスター２０は、スケルチ回路３ｃの出力信号レベルが変移したときの電位差を取得する（ステップＳ７）。

この取得された電位差が、スケルチ回路の閾値に相当するものとして取得され、スケルチ回路３ｃに対するテスト動作が完了する。

このように、テスト動作時に、スケルチ回路３ｃから出力される信号に基づいて、スケルチ回路３ｃの閾値を判定する。この判定された閾値に基づいて、例えば、半導体集積回路２００が仕様を満たすか否かが判断される。

以上のフローにより、低速テスターによる高精度の直流電圧を用いて、半導体集積回路１００のスケルチ回路３ｃの高速テスト（動作転送レートでのテスト）をすることができる。

なお、既述のように、第１、第２の受信端子１、２から差動信号を受信する通常動作時においては、第１ないし第４のスイッチ回路１０ａ〜１０ｄをオフする。

これにより、通常動作時においては、レシーバ３ａの非反転入力端子およびスケルチ回路３ｃの非反転入力端子に、第１の受信端子１に入力された信号が、入力され、レシーバ３ａの反転入力端子およびスケルチ回路３ｃの反転入力端子に、第２の受信端子２に入力された信号が、入力されるようになる。すなわち、通常動作時においては、受信回路３は、従来の受信回路と同様の動作をする。

以上のように、本実施例に係る半導体集積回路によれば、実施例１と同様に、上記スイッチ装置を備えることにより、低速テスターによる高精度の直流電圧を用いてスケルチ回路の高速テストをすることができる。また、スイッチング装置、パターンジェネレータ等、追加する回路要素が少ないため、回路面積の増加も抑えられる。

なお、既述の各実施例において、第１ないし第４のスイッチ回路１０ａ〜１０ｄのオン／オフは、パターンジェネレータ９から出力されるテストパターンに基づく制御に代えて、
半導体集積回路内で用いられるクロック信号に基づいて、制御されるようにしてもよい。クロック信号に基づいて第１ないし第４のスイッチ回路１０ａ〜１０ｄのオン／オフを制御するとした場合においても、低速テスターによる直流電圧を用いてスケルチ回路の高速テストが可能である。また、クロック信号を用いる場合には、パターンジェネレータ９を備える必要がなくなり、回路面積の増加をさらに抑えられる。

なお、既述の各実施例において、パターンジェネレータ９からのテストパターンは、シリアライザ７ｂ、ドライバ７ａを介してスイッチ装置１０に入力しているが、これに代えて、パターンジェネレータ９からのテストパターンをシリアライザ７ｂ、ドライバ７ａを介さずにスイッチ装置１０に入力するとしてもよい。

なお、第１、第２の受信端子１、２とスイッチ装置１０の間、スイッチ装置１０とスケルチ回路３ｃの間に図１に示さない回路要素が含まれていてもよい。同様に、パターンジェネレータ９とシリアライザ７ｂの間、シリアライザ７ｂとドライバ７ａの間、ドライバ７ａとスイッチ装置１０の間にも図１に示さない回路要素が含まれていてもよい。

１ 第１の受信端子
２ 第２の受信端子
３ 受信回路
４ 内部回路
５ 第１の送信端子
６ 第２の送信端子
７ 送信回路
８ マルチプレクサ
９ パターンジェネレータ
１０ スイッチ装置
２０ テスター
１００、２００ 半導体集積回路

Claims (6)

1. 差動信号を受信するための第１の受信端子および第２の受信端子と、
   第１の非反転入力端子および第１の反転入力端子を有し、前記第１の非反転入力端子に入力された信号と前記第１の反転入力端子に入力された信号との間の差動振幅と、予め設定された閾値と、を比較し、この比較結果に応じた信号を出力するスケルチ回路と、
   前記第１の受信端子と前記第１の非反転入力端子との間に接続され、オンすることにより前記第１の受信端子と前記第１の非反転入力端子との間を導通し、オフすることにより前記第１の受信端子と前記第１の非反転入力端子との間を絶縁する第１のスイッチ回路と、
   前記第２の受信端子と前記第１の反転入力端子との間に接続され、オンすることにより前記第２の受信端子と前記第１の反転入力端子との間を導通し、オフすることにより前記第２の受信端子と前記第１の反転入力端子との間を絶縁する第２のスイッチ回路と、
   前記第１の受信端子と前記第１の反転入力端子との間に接続され、オンすることにより前記第１の受信端子と前記第１の反転入力端子との間を導通し、オフすることにより前記第１の受信端子と前記第１の反転入力端子との間を絶縁する第３のスイッチ回路と、
   前記第２の受信端子と前記第１の非反転入力端子との間に接続され、オンすることにより前記第２の受信端子と前記第１の非反転入力端子との間を導通し、オフすることにより前記第２の受信端子と前記第１の非反転入力端子との間を絶縁する第４のスイッチ回路と、を備え、
   前記スケルチ回路のテスト動作時において、
   前記第１の受信端子に第１の直流電圧を印加し、且つ、前記第２の受信端子に前記第１の直流電圧と異なる第２の直流電圧を印加した状態で、
   前記第１のスイッチ回路と前記第２のスイッチ回路とをオン／オフが同期するように制御するとともに、前記第１および第２のスイッチ回路のオン／オフに対して相補的になるようにして前記第３のスイッチ回路と前記第４のスイッチ回路とをオン／オフが同期するように制御する
   ことを特徴とする半導体集積回路。
2. 差動信号を受信するための第１の受信端子および第２の受信端子と、
   直流電圧が印加されるテスト端子と、
   前記第１の受信端子に接続された第１の非反転入力端子および前記第２の受信端子に接続された第１の反転入力端子を有し、前記第１の非反転入力端子に入力された信号と前記第１の反転入力端子に入力された信号との間の差動振幅と、予め設定された閾値と、を比較し、この比較結果に応じた信号を出力するスケルチ回路と、
   前記テスト端子と前記第１の非反転入力端子との間に接続され、オンすることにより前記テスト端子と前記第１の非反転入力端子との間を導通し、オフすることにより前記テスト端子と前記第１の非反転入力端子との間を絶縁する第１のスイッチ回路と、
   接地と前記第１の反転入力端子との間に接続され、オンすることにより前記接地と前記第１の反転入力端子との間を導通し、オフすることにより前記接地と前記第１の反転入力端子との間を絶縁する第２のスイッチ回路と、
   前記テスト端子と前記第１の反転入力端子との間に接続され、オンすることにより前記テスト端子と前記第１の反転入力端子との間を導通し、オフすることにより前記テスト端子と前記第１の反転入力端子との間を絶縁する第３のスイッチ回路と、
   前記接地と前記第１の非反転入力端子との間に接続され、オンすることにより前記接地と前記第１の非反転入力端子との間を導通し、オフすることにより前記接地と前記第１の非反転入力端子との間を絶縁する第４のスイッチ回路と、を備え、
   前記スケルチ回路のテスト動作時において、
   前記テスト端子に前記直流電圧を印加した状態で、
   前記第１のスイッチ回路と前記第２のスイッチ回路とをオン／オフが同期するように制御するとともに、前記第１および第２のスイッチ回路のオン／オフに対して相補的になるようにして前記第３のスイッチ回路と前記第４のスイッチ回路とをオン／オフが同期するように制御する
   ことを特徴とする半導体集積回路。
3. テストパターン信号を生成するパターンジェネレータを、さらに備え、
   前記第１ないし第４のスイッチ回路のオン／オフは、前記テストパターン信号に基づいて、制御される
   ことを特徴とする請求項１または２に記載の半導体集積回路。
4. 前記パターンジェネレータからのテストパターン信号をパラレル−シリアル変換し出力するシリアライザと、
   前記シリアライザからの信号を差動信号として出力するドライバと、
   前記第１ないし第４のスイッチ回路のオン／オフは、前記ドライバから出力された前記差動信号に基づいて、制御される
   ことを特徴とする請求項３に記載の半導体集積回路。
5. 前記スケルチ回路の前記第１の反転入力端子に接続された第２の反転入力端子と、前記スケルチ回路の前記第１の非反転入力端子に接続された第２の非反転入力端子と、を有し、前記第２の反転入力端子および前記第２の非反転入力端子に入力された差動信号の振幅に応じた信号を出力するレシーバと、
   前記レシーバから出力された信号をシリアル−パラレル変換し、出力するデシリアライザと、をさらに備える
   ことを特徴とする請求項４に記載の半導体集積回路。
6. 前記第１ないし第４のスイッチ回路のオン／オフは、クロック信号に基づいて、制御される
   ことを特徴とする請求項１または２に記載の半導体集積回路。

Images