JP2011155371A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2011155371A JP2011155371A JP2010014406A JP2010014406A JP2011155371A JP 2011155371 A JP2011155371 A JP 2011155371A JP 2010014406 A JP2010014406 A JP 2010014406A JP 2010014406 A JP2010014406 A JP 2010014406A JP 2011155371 A JP2011155371 A JP 2011155371A
- Authority
- JP
- Japan
- Prior art keywords
- inverting input
- terminal
- input terminal
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】半導体集積回路は、スケルチ回路のテスト動作時において、第1の受信端子に第1の直流電圧を印加し、且つ、第2の受信端子に第1の直流電圧と異なる第2の直流電圧を印加した状態で、第1のスイッチ回路と第2のスイッチ回路とをオン/オフが同期するように制御するとともに、第1および第2のスイッチ回路のオン/オフに対して相補的になるようにして第3のスイッチ回路と前記第4のスイッチ回路とをオン/オフが同期するように制御する。
【選択図】図1
Description
差動信号を受信するための第1の受信端子および第2の受信端子と、
第1の非反転入力端子および第1の反転入力端子を有し、前記第1の非反転入力端子に入力された信号と前記第1の反転入力端子に入力された信号との間の差動振幅と、予め設定された閾値と、を比較し、この比較結果に応じた信号を出力するスケルチ回路と、
前記第1の受信端子と前記第1の非反転入力端子との間に接続され、オンすることにより前記第1の受信端子と前記第1の非反転入力端子との間を導通し、オフすることにより前記第1の受信端子と前記第1の非反転入力端子との間を絶縁する第1のスイッチ回路と、
前記第2の受信端子と前記第1の反転入力端子との間に接続され、オンすることにより前記第2の受信端子と前記第1の反転入力端子との間を導通し、オフすることにより前記第2の受信端子と前記第1の反転入力端子との間を絶縁する第2のスイッチ回路と、
前記第1の受信端子と前記第1の反転入力端子との間に接続され、オンすることにより前記第1の受信端子と前記第1の反転入力端子との間を導通し、オフすることにより前記第1の受信端子と前記第1の反転入力端子との間を絶縁する第3のスイッチ回路と、
前記第2の受信端子と前記第1の非反転入力端子との間に接続され、オンすることにより前記第2の受信端子と前記第1の非反転入力端子との間を導通し、オフすることにより前記第2の受信端子と前記第1の非反転入力端子との間を絶縁する第4のスイッチ回路と、を備え、
前記スケルチ回路のテスト動作時において、
前記第1の受信端子に第1の直流電圧を印加し、且つ、前記第2の受信端子に前記第1の直流電圧と異なる第2の直流電圧を印加した状態で、
前記第1のスイッチ回路と前記第2のスイッチ回路とをオン/オフが同期するように制御するとともに、前記第1および第2のスイッチ回路のオン/オフに対して相補的になるようにして前記第3のスイッチ回路と前記第4のスイッチ回路とをオン/オフが同期するように制御することを特徴とする。
差動信号を受信するための第1の受信端子および第2の受信端子と、
接地電圧と異なる直流電圧が印加されるテスト端子と、
前記第1の受信端子に接続された第1の非反転入力端子および前記第2の受信端子に接続された第1の反転入力端子を有し、前記第1の非反転入力端子に入力された信号と前記第1の反転入力端子に入力された信号との間の差動振幅と、予め設定された閾値と、を比較し、この比較結果に応じた信号を出力するスケルチ回路と、
前記テスト端子と前記第1の非反転入力端子との間に接続され、オンすることにより前記テスト端子と前記第1の非反転入力端子との間を導通し、オフすることにより前記テスト端子と前記第1の非反転入力端子との間を絶縁する第1のスイッチ回路と、
接地と前記第1の反転入力端子との間に接続され、オンすることにより前記接地と前記第1の反転入力端子との間を導通し、オフすることにより前記接地と前記第1の反転入力端子との間を絶縁する第2のスイッチ回路と、
前記テスト端子と前記第1の反転入力端子との間に接続され、オンすることにより前記テスト端子と前記第1の反転入力端子との間を導通し、オフすることにより前記テスト端子と前記第1の反転入力端子との間を絶縁する第3のスイッチ回路と、
前記接地と前記第1の非反転入力端子との間に接続され、オンすることにより前記接地と前記第1の非反転入力端子との間を導通し、オフすることにより前記接地と前記第1の非反転入力端子との間を絶縁する第4のスイッチ回路と、を備え、
前記スケルチ回路のテスト動作時において、
前記テスト端子に前記直流電圧を印加した状態で、
前記第1のスイッチ回路と前記第2のスイッチ回路とをオン/オフが同期するように制御するとともに、前記第1および第2のスイッチ回路のオン/オフに対して相補的になるようにして前記第3のスイッチ回路と前記第4のスイッチ回路とをオン/オフが同期するように制御することを特徴とする。
さらに、パターンジェネレータが出力するテストパターン信号を変更することにより、様々なテストパターンによりスケルチテスト回路の高速テストが可能となる。
半導体集積回路内で用いられるクロック信号に基づいて、制御されるようにしてもよい。クロック信号に基づいて第1ないし第4のスイッチ回路10a〜10dのオン/オフを制御するとした場合においても、低速テスターによる直流電圧を用いてスケルチ回路の高速テストが可能である。また、クロック信号を用いる場合には、パターンジェネレータ9を備える必要がなくなり、回路面積の増加をさらに抑えられる。
2 第2の受信端子
3 受信回路
4 内部回路
5 第1の送信端子
6 第2の送信端子
7 送信回路
8 マルチプレクサ
9 パターンジェネレータ
10 スイッチ装置
20 テスター
100、200 半導体集積回路
Claims (6)
- 差動信号を受信するための第1の受信端子および第2の受信端子と、
第1の非反転入力端子および第1の反転入力端子を有し、前記第1の非反転入力端子に入力された信号と前記第1の反転入力端子に入力された信号との間の差動振幅と、予め設定された閾値と、を比較し、この比較結果に応じた信号を出力するスケルチ回路と、
前記第1の受信端子と前記第1の非反転入力端子との間に接続され、オンすることにより前記第1の受信端子と前記第1の非反転入力端子との間を導通し、オフすることにより前記第1の受信端子と前記第1の非反転入力端子との間を絶縁する第1のスイッチ回路と、
前記第2の受信端子と前記第1の反転入力端子との間に接続され、オンすることにより前記第2の受信端子と前記第1の反転入力端子との間を導通し、オフすることにより前記第2の受信端子と前記第1の反転入力端子との間を絶縁する第2のスイッチ回路と、
前記第1の受信端子と前記第1の反転入力端子との間に接続され、オンすることにより前記第1の受信端子と前記第1の反転入力端子との間を導通し、オフすることにより前記第1の受信端子と前記第1の反転入力端子との間を絶縁する第3のスイッチ回路と、
前記第2の受信端子と前記第1の非反転入力端子との間に接続され、オンすることにより前記第2の受信端子と前記第1の非反転入力端子との間を導通し、オフすることにより前記第2の受信端子と前記第1の非反転入力端子との間を絶縁する第4のスイッチ回路と、を備え、
前記スケルチ回路のテスト動作時において、
前記第1の受信端子に第1の直流電圧を印加し、且つ、前記第2の受信端子に前記第1の直流電圧と異なる第2の直流電圧を印加した状態で、
前記第1のスイッチ回路と前記第2のスイッチ回路とをオン/オフが同期するように制御するとともに、前記第1および第2のスイッチ回路のオン/オフに対して相補的になるようにして前記第3のスイッチ回路と前記第4のスイッチ回路とをオン/オフが同期するように制御する
ことを特徴とする半導体集積回路。 - 差動信号を受信するための第1の受信端子および第2の受信端子と、
直流電圧が印加されるテスト端子と、
前記第1の受信端子に接続された第1の非反転入力端子および前記第2の受信端子に接続された第1の反転入力端子を有し、前記第1の非反転入力端子に入力された信号と前記第1の反転入力端子に入力された信号との間の差動振幅と、予め設定された閾値と、を比較し、この比較結果に応じた信号を出力するスケルチ回路と、
前記テスト端子と前記第1の非反転入力端子との間に接続され、オンすることにより前記テスト端子と前記第1の非反転入力端子との間を導通し、オフすることにより前記テスト端子と前記第1の非反転入力端子との間を絶縁する第1のスイッチ回路と、
接地と前記第1の反転入力端子との間に接続され、オンすることにより前記接地と前記第1の反転入力端子との間を導通し、オフすることにより前記接地と前記第1の反転入力端子との間を絶縁する第2のスイッチ回路と、
前記テスト端子と前記第1の反転入力端子との間に接続され、オンすることにより前記テスト端子と前記第1の反転入力端子との間を導通し、オフすることにより前記テスト端子と前記第1の反転入力端子との間を絶縁する第3のスイッチ回路と、
前記接地と前記第1の非反転入力端子との間に接続され、オンすることにより前記接地と前記第1の非反転入力端子との間を導通し、オフすることにより前記接地と前記第1の非反転入力端子との間を絶縁する第4のスイッチ回路と、を備え、
前記スケルチ回路のテスト動作時において、
前記テスト端子に前記直流電圧を印加した状態で、
前記第1のスイッチ回路と前記第2のスイッチ回路とをオン/オフが同期するように制御するとともに、前記第1および第2のスイッチ回路のオン/オフに対して相補的になるようにして前記第3のスイッチ回路と前記第4のスイッチ回路とをオン/オフが同期するように制御する
ことを特徴とする半導体集積回路。 - テストパターン信号を生成するパターンジェネレータを、さらに備え、
前記第1ないし第4のスイッチ回路のオン/オフは、前記テストパターン信号に基づいて、制御される
ことを特徴とする請求項1または2に記載の半導体集積回路。 - 前記パターンジェネレータからのテストパターン信号をパラレル−シリアル変換し出力するシリアライザと、
前記シリアライザからの信号を差動信号として出力するドライバと、
前記第1ないし第4のスイッチ回路のオン/オフは、前記ドライバから出力された前記差動信号に基づいて、制御される
ことを特徴とする請求項3に記載の半導体集積回路。 - 前記スケルチ回路の前記第1の反転入力端子に接続された第2の反転入力端子と、前記スケルチ回路の前記第1の非反転入力端子に接続された第2の非反転入力端子と、を有し、前記第2の反転入力端子および前記第2の非反転入力端子に入力された差動信号の振幅に応じた信号を出力するレシーバと、
前記レシーバから出力された信号をシリアル−パラレル変換し、出力するデシリアライザと、をさらに備える
ことを特徴とする請求項4に記載の半導体集積回路。 - 前記第1ないし第4のスイッチ回路のオン/オフは、クロック信号に基づいて、制御される
ことを特徴とする請求項1または2に記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014406A JP5321841B2 (ja) | 2010-01-26 | 2010-01-26 | 半導体集積回路 |
US13/009,032 US8384441B2 (en) | 2010-01-26 | 2011-01-19 | Semiconductor integrated circuit having a squelch circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014406A JP5321841B2 (ja) | 2010-01-26 | 2010-01-26 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011155371A true JP2011155371A (ja) | 2011-08-11 |
JP5321841B2 JP5321841B2 (ja) | 2013-10-23 |
Family
ID=44308494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010014406A Active JP5321841B2 (ja) | 2010-01-26 | 2010-01-26 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8384441B2 (ja) |
JP (1) | JP5321841B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5502729B2 (ja) | 2007-07-03 | 2014-05-28 | コンティネンタル オートモーティブ システムズ ユーエス, インコーポレイティッド | 汎用タイヤ圧監視センサ |
US8751092B2 (en) | 2011-01-13 | 2014-06-10 | Continental Automotive Systems, Inc. | Protocol protection |
US9676238B2 (en) | 2011-08-09 | 2017-06-13 | Continental Automotive Systems, Inc. | Tire pressure monitor system apparatus and method |
US8502655B2 (en) | 2011-08-09 | 2013-08-06 | Continental Automotive Systems, Inc. | Protocol misinterpretation avoidance apparatus and method for a tire pressure monitoring system |
KR101672235B1 (ko) | 2011-08-09 | 2016-11-03 | 컨티넨탈 오토모티브 시스템즈 인코포레이티드 | 타이어 압력 모니터링 장치 및 방법 |
WO2013022436A1 (en) * | 2011-08-09 | 2013-02-14 | Continental Automotive Systems Us, Inc. | Protocol arrangement in a tire pressure monitoring system |
EP2741927B1 (en) | 2011-08-09 | 2017-04-26 | Continental Automotive Systems, Inc. | Apparatus and method for activating a localization process for a tire pressure monitor |
US9446636B2 (en) | 2014-02-26 | 2016-09-20 | Continental Automotive Systems, Inc. | Pressure check tool and method of operating the same |
US9517664B2 (en) | 2015-02-20 | 2016-12-13 | Continental Automotive Systems, Inc. | RF transmission method and apparatus in a tire pressure monitoring system |
DE102016213290A1 (de) | 2015-08-03 | 2017-02-09 | Continental Automotive Systems, Inc. | Vorrichtung, System und Verfahren zum Konfigurieren eines Reifeninformationssensors mit einem Übertragungsprotokoll auf der Basis von Fahrzeugtriggerkenngrößen |
US10848139B2 (en) * | 2016-11-16 | 2020-11-24 | SmartKable, LLC | Method and apparatus for predicting failures in direct current circuits |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62242872A (ja) * | 1986-04-14 | 1987-10-23 | Advantest Corp | Acレベル校正装置 |
JP2004325410A (ja) * | 2003-04-28 | 2004-11-18 | Toshiba Corp | 入出力回路 |
JP2005331315A (ja) * | 2004-05-19 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 半導体試験用クロック生成回路、半導体装置および半導体装置の試験方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5392043A (en) * | 1993-10-04 | 1995-02-21 | General Electric Company | Double-rate sampled signal integrator |
US6744394B2 (en) * | 2002-05-10 | 2004-06-01 | 02Micro International Limited | High precision analog to digital converter |
US7136006B2 (en) * | 2004-12-16 | 2006-11-14 | Texas Instruments Incorporated | Systems and methods for mismatch cancellation in switched capacitor circuits |
US7199743B2 (en) * | 2004-12-29 | 2007-04-03 | Intel Corporation | Cyclic digital to analog converter |
JP2008250725A (ja) * | 2007-03-30 | 2008-10-16 | Nec Electronics Corp | インターフェース回路 |
US7471118B2 (en) * | 2007-05-11 | 2008-12-30 | Lsi Corporation | Squelch detection system for high speed data links |
JP5207720B2 (ja) | 2007-12-07 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | Oob検出回路およびシリアルataシステム |
JP2010045737A (ja) | 2008-08-18 | 2010-02-25 | Toshiba Corp | 差動信号受信装置 |
-
2010
- 2010-01-26 JP JP2010014406A patent/JP5321841B2/ja active Active
-
2011
- 2011-01-19 US US13/009,032 patent/US8384441B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62242872A (ja) * | 1986-04-14 | 1987-10-23 | Advantest Corp | Acレベル校正装置 |
JP2004325410A (ja) * | 2003-04-28 | 2004-11-18 | Toshiba Corp | 入出力回路 |
JP2005331315A (ja) * | 2004-05-19 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 半導体試験用クロック生成回路、半導体装置および半導体装置の試験方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110181321A1 (en) | 2011-07-28 |
US8384441B2 (en) | 2013-02-26 |
JP5321841B2 (ja) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5321841B2 (ja) | 半導体集積回路 | |
JP5792645B2 (ja) | 半導体装置およびその制御方法 | |
US7821317B2 (en) | Clock generating apparatus | |
JP2009141722A (ja) | Oob検出回路およびシリアルataシステム | |
JP2009212992A (ja) | 半導体集積回路装置及びアイ開口マージン評価方法 | |
TW201521461A (zh) | 用於頻率偵測的裝置和方法 | |
JP2006319316A (ja) | 複数の機能を制御するための単一ピン | |
US20170045564A1 (en) | Test apparatus | |
JP2019029991A (ja) | リップル補償器とそれを含むデータ駆動回路及び半導体装置 | |
JP2009294164A (ja) | 半導体装置 | |
JP2005233933A (ja) | 組合せ試験方法及び試験装置 | |
US20160087764A1 (en) | Transmitter and receiver circuit, integrated circuit, and testing method | |
JP4603903B2 (ja) | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 | |
JPWO2010067448A1 (ja) | 受信装置、伝送装置及び伝送方法 | |
Kim et al. | An 11.2-Gb/s LVDS receiver with a wide input range comparator | |
JP6488710B2 (ja) | 通信用スレーブ | |
JP2013098976A (ja) | 半導体システムのための無線信号送受信装置、無線信号送信方法、及び無線信号受信方法 | |
US8638894B2 (en) | Data communication apparatus, data communication system, and data communication method | |
JPWO2009031404A1 (ja) | 伝送回路、送信器、受信器、および、試験装置 | |
JP4730184B2 (ja) | テストシステム | |
KR20150086701A (ko) | 캘리브레이션 회로 및 이를 포함한 반도체 장치 | |
US20110285419A1 (en) | Semiconductor integrated circuit for generating clock signals | |
JP6763715B2 (ja) | タイミングコントローラ、その制御方法、それを用いた電子機器 | |
JP2009047480A (ja) | 半導体試験装置 | |
JP4248074B2 (ja) | 動作タイミング制御機能を有するシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130702 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5321841 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |