JPS62242872A - Ａｃレベル校正装置 - Google Patents
Ａｃレベル校正装置Info
- Publication number
- JPS62242872A JPS62242872A JP61086255A JP8625586A JPS62242872A JP S62242872 A JPS62242872 A JP S62242872A JP 61086255 A JP61086255 A JP 61086255A JP 8625586 A JP8625586 A JP 8625586A JP S62242872 A JPS62242872 A JP S62242872A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- level
- calibration
- switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims description 10
- 238000005259 measurement Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/3167—Testing of combined analog and digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
アナログ信号発生器、デジタル信号発生器、アナログ信
号測定器、デジタル信号測定器、測定用電源及び高精度
′：：、７Ｉｇを有し、テスト用信号の発生及び測定機
能をデジタル信号処理により動作することが基本とされ
たアナログ試験装置において、アナログ試験装置のアナ
ログ信号発生器及びアナログ信号測定器のＡＣレベル校
正方式に関する。
号測定器、デジタル信号測定器、測定用電源及び高精度
′：：、７Ｉｇを有し、テスト用信号の発生及び測定機
能をデジタル信号処理により動作することが基本とされ
たアナログ試験装置において、アナログ試験装置のアナ
ログ信号発生器及びアナログ信号測定器のＡＣレベル校
正方式に関する。
「従来の技術」
近年ＩＣ素子の集積度の向上に伴い、多（の機能が１つ
の■Ｃチップに組み込まれ、アナログ１３号人出力端と
ティジタル信号入出力端とを有するｒｃ素了、例えばコ
ーデック（ＣＯＤＥＣ）ＬＳＩなどが出現するようにな
った。その結果、これらナナログＩＣ素子をテストする
アナログ試駿装＝においてもアナログテスト機能とデジ
タルテスト機能とを併せもつことが要求されている。
の■Ｃチップに組み込まれ、アナログ１３号人出力端と
ティジタル信号入出力端とを有するｒｃ素了、例えばコ
ーデック（ＣＯＤＥＣ）ＬＳＩなどが出現するようにな
った。その結果、これらナナログＩＣ素子をテストする
アナログ試駿装＝においてもアナログテスト機能とデジ
タルテスト機能とを併せもつことが要求されている。
＠６図はこのようなアナログ試験装置の例を示すブロッ
ク図である。テストステーション１１に被測定素子ＤＵ
Ｔがセ・ノ１−され、この被測定素子Ｄ’ Ｕ Ｔにテ
スト信号を供給する信号発生部１２はアナログ信号発生
器１３とデジタル信号発生器１４とからなる。この例で
は、被測定素子ＤＵＴに供給するテスト用アナログ信号
はデジタル信号発生器１４でデジタル的に発生され・こ
のデジタル的な信号波形がアナログ信号発生器１３に与
えられ、そのＤ／Ａ変換器１５及びフィルタ１６を通っ
てアナログのテスト信号として被測定素子ＤＵＴのアナ
ログ信号入力端１７八に供給されるように構成された例
である。このように構成することによフて、安定した波
形のアナログ信号を被測定素子ＤＯＴに供給することが
可能とされる。デジタル信号発生器１４はまた’ＩＪと
「０」とから成るデジタル信号を発生し、このデジタル
信号が被測定素子ＤＯＴのデジタル信号入力端１７Ｂに
供給される。
ク図である。テストステーション１１に被測定素子ＤＵ
Ｔがセ・ノ１−され、この被測定素子Ｄ’ Ｕ Ｔにテ
スト信号を供給する信号発生部１２はアナログ信号発生
器１３とデジタル信号発生器１４とからなる。この例で
は、被測定素子ＤＵＴに供給するテスト用アナログ信号
はデジタル信号発生器１４でデジタル的に発生され・こ
のデジタル的な信号波形がアナログ信号発生器１３に与
えられ、そのＤ／Ａ変換器１５及びフィルタ１６を通っ
てアナログのテスト信号として被測定素子ＤＵＴのアナ
ログ信号入力端１７八に供給されるように構成された例
である。このように構成することによフて、安定した波
形のアナログ信号を被測定素子ＤＯＴに供給することが
可能とされる。デジタル信号発生器１４はまた’ＩＪと
「０」とから成るデジタル信号を発生し、このデジタル
信号が被測定素子ＤＯＴのデジタル信号入力端１７Ｂに
供給される。
被測定素子ＤＵＴのアナログ信号出力端Ｌ８Ａ及びデジ
タル信号出力端１８Ｂは信号測定部１９に接続される。
タル信号出力端１８Ｂは信号測定部１９に接続される。
信号測定部１９はアナログ信号測定器２１とデジタル信
号測定器２２とからなる。
号測定器２２とからなる。
アナログ信号測定器２１は波形デジタイザ２３とデジタ
ルｆ君号処理部２４とから成る。波形デジタイザ２３は
被測定素子ＤＵＴから出力されるアナログ信号をその信
号の大きさに対応するデジタル符号に変換してデジタル
信号処理部２４に供給する。デジタル信号処理部２４は
供給されたデジタル符号に高速フーリエ変換処理（ＦＦ
Ｔ）など施し、被試験素子ＤＯＴのアナログ信号出力は
デジタル的に解析される。
ルｆ君号処理部２４とから成る。波形デジタイザ２３は
被測定素子ＤＵＴから出力されるアナログ信号をその信
号の大きさに対応するデジタル符号に変換してデジタル
信号処理部２４に供給する。デジタル信号処理部２４は
供給されたデジタル符号に高速フーリエ変換処理（ＦＦ
Ｔ）など施し、被試験素子ＤＯＴのアナログ信号出力は
デジタル的に解析される。
またこのアナログ試験装置は被測定素子ＤＵＴに正規な
動作をさせるために供給する測定用電源２５及び高精度
電源２６が内蔵される。高精度電源２６はアナログ試験
装置のＤＣレベル校正用の電源として用いられる。
動作をさせるために供給する測定用電源２５及び高精度
電源２６が内蔵される。高精度電源２６はアナログ試験
装置のＤＣレベル校正用の電源として用いられる。
このようなアナログ試験装置ではアナログ信号処理部の
レベル校正をする必要がある。レベル校正は高精度電源
２６を用いて行われる。例えば、アナログ信号測定器２
１の校正法は大路次の通りに行われる。先ず、 ■二波形デジタイザ２３（例えばＡ／Ｄ変ｔＡ器で構成
される）に高精度ｔ Ｂ ２６の直流電圧が供給され、
その時の波形デジタイザ２３の出力を測定することによ
り、その出力の期待値からのズレ量が算出され、波形デ
ジタイザ２３がもつ直流オフセット電圧、直流ゲインが
校正される０次に、■；アナログ信号発生器１３の出力
が、前項■により校正を終了した波形デジタイザ２３に
供給される。この場合もその出力の期待値からのズレｌ
により、アナログ信号発生器１３が校正される。
レベル校正をする必要がある。レベル校正は高精度電源
２６を用いて行われる。例えば、アナログ信号測定器２
１の校正法は大路次の通りに行われる。先ず、 ■二波形デジタイザ２３（例えばＡ／Ｄ変ｔＡ器で構成
される）に高精度ｔ Ｂ ２６の直流電圧が供給され、
その時の波形デジタイザ２３の出力を測定することによ
り、その出力の期待値からのズレ量が算出され、波形デ
ジタイザ２３がもつ直流オフセット電圧、直流ゲインが
校正される０次に、■；アナログ信号発生器１３の出力
が、前項■により校正を終了した波形デジタイザ２３に
供給される。この場合もその出力の期待値からのズレｌ
により、アナログ信号発生器１３が校正される。
「発明が解決しようとする問題点」
例えば、コーアンダＬＳＩのＰＣＭ伝送試験にあるよう
に、これからのアナログ試験装置には絶対ＡＣレベルの
高い精度が要求されるが、従来のアナログ試験装置にお
けるレベル校正は、高精度直流電圧印加／測定モジュー
ルを用い、高精度電源によるＤＣレベル校正のみであり
、例えば正弦波のように変動するＡＣ的レベル校正は行
われていない。又たとえ、必要に応じてＡＣレベル校正
をするとしても、ＡＣレベル校正をするには一般にＡＣ
キャブレーク（ＡＣ標準電圧発生器）やデジタルマルチ
メータ（真の実効値計）が必要とされる。しかし、これ
らは非常に高価なものであり、しかも測定器自体が非常
にデリケートな装置であるため、その取扱いに多大な注
意を払わねばならない。また温度等の変動毎に度々行う
必要があり、レベル校正に要する時間が多い。
に、これからのアナログ試験装置には絶対ＡＣレベルの
高い精度が要求されるが、従来のアナログ試験装置にお
けるレベル校正は、高精度直流電圧印加／測定モジュー
ルを用い、高精度電源によるＤＣレベル校正のみであり
、例えば正弦波のように変動するＡＣ的レベル校正は行
われていない。又たとえ、必要に応じてＡＣレベル校正
をするとしても、ＡＣレベル校正をするには一般にＡＣ
キャブレーク（ＡＣ標準電圧発生器）やデジタルマルチ
メータ（真の実効値計）が必要とされる。しかし、これ
らは非常に高価なものであり、しかも測定器自体が非常
にデリケートな装置であるため、その取扱いに多大な注
意を払わねばならない。また温度等の変動毎に度々行う
必要があり、レベル校正に要する時間が多い。
「問題点を解決するための手段」
この発明では、アナログ試験装置がすでに持っている８
！能を用い、それに必要最低限の構成要素を加えるだけ
で、高精度なＡＣレベル校正を可能とさセる。
！能を用い、それに必要最低限の構成要素を加えるだけ
で、高精度なＡＣレベル校正を可能とさセる。
即ち、アナログ試験装置に内蔵される高精度電源とアナ
ログ信号測定器との間にアナログスイッチが設けられ、
このアナログスイッチは内蔵されるデジタル信号発生器
によりオンオフ制御されるように構成される。このアナ
ログスイッチの制御によりＡＣレベル校正用信号がアナ
ログ信号測定器の波形デジタイザに供給される。
ログ信号測定器との間にアナログスイッチが設けられ、
このアナログスイッチは内蔵されるデジタル信号発生器
によりオンオフ制御されるように構成される。このアナ
ログスイッチの制御によりＡＣレベル校正用信号がアナ
ログ信号測定器の波形デジタイザに供給される。
また、この波形デジタイザの出力はデジタル信号処理部
に供給され、デジタル信号処理部はその信号をフーリエ
変換した時の基本波のレベルからＡＣレベル校正を可能
とさせる。
に供給され、デジタル信号処理部はその信号をフーリエ
変換した時の基本波のレベルからＡＣレベル校正を可能
とさせる。
「実施例」
第１図はこの発明の実施力を示す構成図である。
第６図と対応する部分には同じ符号を付して示し、重複
する説明は省略する。この発明ではアナログ試験装置の
レヘル校正はＤＣレヘル校正と共に、ＡＣ的レベル校正
をするように構成される。このＡＣレベル校正用の構成
要素として、アナログ試験装置が内蔵する高精度電源２
６とアナログ信号測定器２１の入力側との間にアナログ
スイッチ２７が設けられる。このアナログスイッチはＡ
Ｃ的レベル校正をする際にオンオフ制御され、ＡＣレベ
ル校正用信号がアナログ信号測定器２１の波形デジタイ
ザ２３に供給される。
する説明は省略する。この発明ではアナログ試験装置の
レヘル校正はＤＣレヘル校正と共に、ＡＣ的レベル校正
をするように構成される。このＡＣレベル校正用の構成
要素として、アナログ試験装置が内蔵する高精度電源２
６とアナログ信号測定器２１の入力側との間にアナログ
スイッチ２７が設けられる。このアナログスイッチはＡ
Ｃ的レベル校正をする際にオンオフ制御され、ＡＣレベ
ル校正用信号がアナログ信号測定器２１の波形デジタイ
ザ２３に供給される。
部ち、この発明では被測定素子ＤＵＴのテストステーシ
ョン１１にアナログスイッチ２７が設けられる。高精度
電＃２６の出力はＤＣ校校正スイッチＳを介して波形デ
ジタイザ２３に供給されると共に、このアナログスイッ
チ２７の一端にも供給され、その他端からＡＣ校正スイ
ッチＳｔを介して波形デジタイザ２３に供給される。ま
たアナログ信号発生器１３の出力も信号発生器校正スイ
ッチＳ、を介して波形デジタイザ２３に供給される。こ
れらアナログスイッチ２７、各校正スイッチＳ Ｉ＋〜
Ｓ３及び被測定素７− Ｄ Ｕ Ｔのアナログ信号出力
端１８Ａとの間に介在されるテストスイッチＳ４とはデ
ジタル信号発生器１５からの信号によりそれぞれ制御さ
れる。
ョン１１にアナログスイッチ２７が設けられる。高精度
電＃２６の出力はＤＣ校校正スイッチＳを介して波形デ
ジタイザ２３に供給されると共に、このアナログスイッ
チ２７の一端にも供給され、その他端からＡＣ校正スイ
ッチＳｔを介して波形デジタイザ２３に供給される。ま
たアナログ信号発生器１３の出力も信号発生器校正スイ
ッチＳ、を介して波形デジタイザ２３に供給される。こ
れらアナログスイッチ２７、各校正スイッチＳ Ｉ＋〜
Ｓ３及び被測定素７− Ｄ Ｕ Ｔのアナログ信号出力
端１８Ａとの間に介在されるテストスイッチＳ４とはデ
ジタル信号発生器１５からの信号によりそれぞれ制御さ
れる。
被測定素子ＤＯＴをテストする時は、テストスイッチＳ
４のみが閉に、他のスイッチＳＩ、〜Ｓ３は開にされて
被測定素子ＤＵＴのアナログ信号出力が波形デジタイザ
２３に供給される。直流レベルの校正をする時はＤＣ校
正スイッチＳ１が閉に、他のスイッチＳｔ、〜Ｓ４は開
に制御され、高精度電′／Ｉｘ２６の直流電圧■１が波
形デジタイザ２３に供給され、従来通りの手法で波形デ
ジタイザ２３のＤＣレベル校正が行われる。次に信号発
生器校正スイッチＳ３を閉に、他のスイッチＳｌ、３２
、Ｓ。
４のみが閉に、他のスイッチＳＩ、〜Ｓ３は開にされて
被測定素子ＤＵＴのアナログ信号出力が波形デジタイザ
２３に供給される。直流レベルの校正をする時はＤＣ校
正スイッチＳ１が閉に、他のスイッチＳｔ、〜Ｓ４は開
に制御され、高精度電′／Ｉｘ２６の直流電圧■１が波
形デジタイザ２３に供給され、従来通りの手法で波形デ
ジタイザ２３のＤＣレベル校正が行われる。次に信号発
生器校正スイッチＳ３を閉に、他のスイッチＳｌ、３２
、Ｓ。
を開にすることにより、アナログ信号発生器１３の信号
が校正済みの波形デジタイザ２３に供給され、アナログ
信号発生器１３のＤＣレベル校正が行われる。
が校正済みの波形デジタイザ２３に供給され、アナログ
信号発生器１３のＤＣレベル校正が行われる。
この発明によるＡＣレベル校正はＡＣ校正スイッチＳ２
を閉に、他のスイッチＳ、、Ｓ３，３４ を開にすると
共に、アナログスイッチ２７がオンオフに制御されるこ
とによってＡＣレベル校正用信号が波形デジタイザ２３
に供給されるように構成される。
を閉に、他のスイッチＳ、、Ｓ３，３４ を開にすると
共に、アナログスイッチ２７がオンオフに制御されるこ
とによってＡＣレベル校正用信号が波形デジタイザ２３
に供給されるように構成される。
第２図はこの発明の実施例の要部を示す図である。高精
度電源２６は国家基準に準拠した精度の高い直流電源が
用いられ、その出力電圧Ｖ、は第１アナログスイツチ２
７Ａを介して同軸ケーブルの芯線２９に導かれ、波形デ
ジタイザ２３の一方の入力端３１に供給される。入力端
３１に供給された（言号はコンデンサ３２を介しバンフ
ァアンプ３３に供給されると共に、抵抗器３４を介して
アナログ試験装置の基準電位点３５に接続される。
度電源２６は国家基準に準拠した精度の高い直流電源が
用いられ、その出力電圧Ｖ、は第１アナログスイツチ２
７Ａを介して同軸ケーブルの芯線２９に導かれ、波形デ
ジタイザ２３の一方の入力端３１に供給される。入力端
３１に供給された（言号はコンデンサ３２を介しバンフ
ァアンプ３３に供給されると共に、抵抗器３４を介して
アナログ試験装置の基準電位点３５に接続される。
この同軸ケーブルの芯線２９には、第１アナログスイツ
チ２７Ａと逆相に制御される第２アナログスイツチ２７
Ｂが接続され、この第２アナログスイツチ２７Ｂを介し
て接地点３７に接地が可能にされる。また、同軸ケーブ
ルの被覆導線３８はその接地点に接地されるように構成
される。
チ２７Ａと逆相に制御される第２アナログスイツチ２７
Ｂが接続され、この第２アナログスイツチ２７Ｂを介し
て接地点３７に接地が可能にされる。また、同軸ケーブ
ルの被覆導線３８はその接地点に接地されるように構成
される。
これら第１．第２アナログスイッチ２７Ａ、２７Ｂはオ
ンオフ制御手段により制’＜ＴＪされる。即ち、この発
明では、デジタル信号発生器１４はへＣレベル校正時に
は’０１と’ＩＪとで成る制御信号を出力する。第３図
Ａは制御信号の例を示す波形図である。制御信号は例え
ば、単位時間ｔ０の期間は’ＩＪ信号を出力し、次の単
位時間Ｌ０の間は「０」信号を出力する。更にその次の
単位時間り、は「１１信号を出力することを繰り返す、
つまり、デジタル信号発生器１４はデユーティ比５０％
の方形波信号を出力する。このデユーティ比５０％の制
御信号は駆動回路３９を介して第１．第２オンオフ信号
（第３図Ｂ、Ｃ）としてそれぞれ第１．第２アナログス
イッチ２７Ａ、２７Ｂに供給される。
ンオフ制御手段により制’＜ＴＪされる。即ち、この発
明では、デジタル信号発生器１４はへＣレベル校正時に
は’０１と’ＩＪとで成る制御信号を出力する。第３図
Ａは制御信号の例を示す波形図である。制御信号は例え
ば、単位時間ｔ０の期間は’ＩＪ信号を出力し、次の単
位時間Ｌ０の間は「０」信号を出力する。更にその次の
単位時間り、は「１１信号を出力することを繰り返す、
つまり、デジタル信号発生器１４はデユーティ比５０％
の方形波信号を出力する。このデユーティ比５０％の制
御信号は駆動回路３９を介して第１．第２オンオフ信号
（第３図Ｂ、Ｃ）としてそれぞれ第１．第２アナログス
イッチ２７Ａ、２７Ｂに供給される。
第１オンオフ信号と第２オンオフ信号は互いに逆相の信
号であり、第１．第２アナログスイツチ２７Ａ。
号であり、第１．第２アナログスイツチ２７Ａ。
２７Ｂはそれぞれのオンオフ信号がＨ−レベルの間は例
えば開に制御され、Ｌ−レベルの間は閉に制御され、従
って、互いに逆に？ｔＩＩＩ′ｍされるように構成され
る。
えば開に制御され、Ｌ−レベルの間は閉に制御され、従
って、互いに逆に？ｔＩＩＩ′ｍされるように構成され
る。
例えば、いま、成る単位時間ｔ０の間は第１アナログス
イ、チ２７Ａが閉に、第２アナログスイツチ２７１３が
開にそれぞれ制御され、高精度電源２６から直流電圧Ｖ
１が波形デジタイザ２３の入力端３１に供給される。次
の単位時間（。の間は第１アナログスイ、チ２７Ａが開
に、第２アナログスイツチ２７Ｂが閉にそれぞれ制御さ
れ、波形デジタイザ２３の入力端には接地電位が供給さ
れる。また次の単位時間り。は直流電圧■１が供給され
る。
イ、チ２７Ａが閉に、第２アナログスイツチ２７１３が
開にそれぞれ制御され、高精度電源２６から直流電圧Ｖ
１が波形デジタイザ２３の入力端３１に供給される。次
の単位時間（。の間は第１アナログスイ、チ２７Ａが開
に、第２アナログスイツチ２７Ｂが閉にそれぞれ制御さ
れ、波形デジタイザ２３の入力端には接地電位が供給さ
れる。また次の単位時間り。は直流電圧■１が供給され
る。
このように第１．第２アナログスイツチ２７Ａ。
２７Ｂが互いに逆相で制御されることにより、ＡＣレベ
ル校正用信号が波形デジタイザ２３に供給される。この
例では第２図に示すように、第１アナログスイツチ２７
Ａの開閉によるスパイクを除去するために高精度電源２
６と第１アナログスイツチ２７八との間にコンデンサＣ
が設けられている。
ル校正用信号が波形デジタイザ２３に供給される。この
例では第２図に示すように、第１アナログスイツチ２７
Ａの開閉によるスパイクを除去するために高精度電源２
６と第１アナログスイツチ２７八との間にコンデンサＣ
が設けられている。
第４図は波形デジタイザ２３内の点ＡでのＡＣレベル校
正用の信号波形の例を示す図である。各アナログスイッ
チをオンオフ制御する単位時間ｔ。
正用の信号波形の例を示す図である。各アナログスイッ
チをオンオフ制御する単位時間ｔ。
をπとすれば、時間ｔ＝Ｑ〜πまでの時間πの期間は信
号のレベルは■１であり、次（７）Ｌ−π〜２πの時間
πの期間は信号のレベルが−Ｖ１になる。
号のレベルは■１であり、次（７）Ｌ−π〜２πの時間
πの期間は信号のレベルが−Ｖ１になる。
続く時間πの期間は信号レベルがＶｌ となる。つまり
、π時間毎に信号レベルが交互に■１と一■１とになる
方形波がパンファアンプ３３を介して供給される。波形
デジタイザ２３つまりＡ／Ｄ変換器はこの方形波信号を
デジタル符号に変換し、デジタル信号処理部２４に供給
する。
、π時間毎に信号レベルが交互に■１と一■１とになる
方形波がパンファアンプ３３を介して供給される。波形
デジタイザ２３つまりＡ／Ｄ変換器はこの方形波信号を
デジタル符号に変換し、デジタル信号処理部２４に供給
する。
この発明では、この時の波形デジタイザ２３を構成する
Ａ／Ｄ変換器の出力はデジタル信号処理部２４によりフ
ーリエ変換（ｉ！ｉｌｌ散的フーリエ変換：ＤＦＴ或い
は高速フーリエ変換：ＦＦＴ）され、方形波に含まれる
基本波成分のレベルが測定され、その基本波成分のレベ
ルからＡＣレベル校正を行うように構成される。皿ち、
波形デジタイザ２３の点Ａに供給される方形波（第４図
）はフーリエ展開され、 ｆ（ｔ） ＝ （４Ｖ＋／ πＬ （ｓｉｎ波成分 （
１／３）ｓｉｎ ３ωＬ＋ （１／ ５）ｓｉｎ ５ω
１ ＋−・−）・・・・・・・・・・・・（１） で表される。従って、この方形波の繰り返しの周期が例
えばＬＫＨｚの場合には、ピーク値が４Ｖｔ／やのＩＫ
ＩＩｚのｓｉｎ波成分が含まれることが分かる。
Ａ／Ｄ変換器の出力はデジタル信号処理部２４によりフ
ーリエ変換（ｉ！ｉｌｌ散的フーリエ変換：ＤＦＴ或い
は高速フーリエ変換：ＦＦＴ）され、方形波に含まれる
基本波成分のレベルが測定され、その基本波成分のレベ
ルからＡＣレベル校正を行うように構成される。皿ち、
波形デジタイザ２３の点Ａに供給される方形波（第４図
）はフーリエ展開され、 ｆ（ｔ） ＝ （４Ｖ＋／ πＬ （ｓｉｎ波成分 （
１／３）ｓｉｎ ３ωＬ＋ （１／ ５）ｓｉｎ ５ω
１ ＋−・−）・・・・・・・・・・・・（１） で表される。従って、この方形波の繰り返しの周期が例
えばＬＫＨｚの場合には、ピーク値が４Ｖｔ／やのＩＫ
ＩＩｚのｓｉｎ波成分が含まれることが分かる。
この発明のＡＣレベル校正方式は、例えば第４図のよう
なＩＫＨｚの方形波が波形デジタイザ２３に供給され、
その波形デジタイザ２３の出力にデジタル信号処理部２
４により離散的フーリエ変ｌ１ｌ（ＤＦＴ’）を施して
ＩＫＨｚ成分を抽出する。
なＩＫＨｚの方形波が波形デジタイザ２３に供給され、
その波形デジタイザ２３の出力にデジタル信号処理部２
４により離散的フーリエ変ｌ１ｌ（ＤＦＴ’）を施して
ＩＫＨｚ成分を抽出する。
第５図は第４図に示す方形波のスペクトル図である。第
５図のスペクトル図の基本波成分、４Ｖ＋／πは第４図
に示される方形波から正確に計算できるものであり、つ
まり、この発明では、この理想スペクトルからのズレ量
が検出され、校正用データファイル４１に記録される。
５図のスペクトル図の基本波成分、４Ｖ＋／πは第４図
に示される方形波から正確に計算できるものであり、つ
まり、この発明では、この理想スペクトルからのズレ量
が検出され、校正用データファイル４１に記録される。
この収集された記録データがこの波形デジタイザ２３の
校正値とされる。
校正値とされる。
この発明によるアナログ試験装置のＡＣレベル校正に関
する具体的な校正手順は、例えば次のようにして実施す
ることができる。
する具体的な校正手順は、例えば次のようにして実施す
ることができる。
■：高精度電源２６の直流電圧が波形デジタイザ２３に
供給され、波形デジタイザ２３の直流オフセント電圧と
′ｅＬｔｊＬ利得が校正される（ＤＣレベル校正）。
供給され、波形デジタイザ２３の直流オフセント電圧と
′ｅＬｔｊＬ利得が校正される（ＤＣレベル校正）。
■：彼測定素子ＤＵＴに加えるテスト信号成分を含む方
形波を発生させて波形デジタイザ２３に供給し、その出
力に離散的フーリエ変換処理をし、既に説明した手法で
波形デジタイザのＡＣレベル校正をする。
形波を発生させて波形デジタイザ２３に供給し、その出
力に離散的フーリエ変換処理をし、既に説明した手法で
波形デジタイザのＡＣレベル校正をする。
■：被測定素子１）ＵＴをテストする信号をアナログ信
号発生器１３から発生させ、項■、■で校正が終了した
波形デジタイザ２３に供給する。その波形デジタイザ２
３の出力に層数的フーリエ変換処理を施し、アナログ信
号発生器１３の発生する被測定素子ＤＵＴテスト信号の
校正データを収集する。
号発生器１３から発生させ、項■、■で校正が終了した
波形デジタイザ２３に供給する。その波形デジタイザ２
３の出力に層数的フーリエ変換処理を施し、アナログ信
号発生器１３の発生する被測定素子ＤＵＴテスト信号の
校正データを収集する。
以上のようにして収集された各校正データは校正値とし
て、被測定素子ＤＵＴを実際にテストして得られたテス
トデータに加減算或いは乗除算され、それらテストデー
タに含まれる誤差が校正される。
て、被測定素子ＤＵＴを実際にテストして得られたテス
トデータに加減算或いは乗除算され、それらテストデー
タに含まれる誤差が校正される。
この手順では、ＤＣレヘル校正とＡＣレベ、、校正とは
各別の校正スイッチＳ、及びＳ２を介して個別ムこ行う
ように構成したが、ＤＣ校正スイ、チＳ１を制御してＤ
Ｃレベル校正■をする代わりに、ＡＣレヘル校正で第１
．第２アナログスイツチ２７Ａ。
各別の校正スイッチＳ、及びＳ２を介して個別ムこ行う
ように構成したが、ＤＣ校正スイ、チＳ１を制御してＤ
Ｃレベル校正■をする代わりに、ＡＣレヘル校正で第１
．第２アナログスイツチ２７Ａ。
２７Ｉ３をオンオフして方形波を供給するに先立ち、第
１アナログスイツチを２７Ａを閉にして高精度ＴＬ源２
Ｇの電圧■、をデジタイザ２３に供給し、この状態で
ＤＣレベル校正をし、それから第１８第２アナログスイ
ツチ２７Ａ、２７ＢＡを制御してＡＣレベル校正をする
ようにしてもよい。
１アナログスイツチを２７Ａを閉にして高精度ＴＬ源２
Ｇの電圧■、をデジタイザ２３に供給し、この状態で
ＤＣレベル校正をし、それから第１８第２アナログスイ
ツチ２７Ａ、２７ＢＡを制御してＡＣレベル校正をする
ようにしてもよい。
ことで用いられるアナログスイッチにはオーディオ周波
数帯用のものを用いれば十分な性能である。必要に応じ
て高性能なアナログスイッチを用いれば、より筒周波帯
におけるＡＣレベル校正も可能である。
数帯用のものを用いれば十分な性能である。必要に応じ
て高性能なアナログスイッチを用いれば、より筒周波帯
におけるＡＣレベル校正も可能である。
この例ではＡＣレベル校正の校正用信号としてデユーテ
ィ比が５０％の方形波を用いる例を示したが、方形波の
デユーティ比は５０％でなくても良い。また校正用信号
は方形波に限らない０例えば、台形波或いは三角波など
を用いることもできる。校正用信号が何れの信号波形で
あってもそのフーリエ級数表現からのズレ量が校正デー
タとされる。
ィ比が５０％の方形波を用いる例を示したが、方形波の
デユーティ比は５０％でなくても良い。また校正用信号
は方形波に限らない０例えば、台形波或いは三角波など
を用いることもできる。校正用信号が何れの信号波形で
あってもそのフーリエ級数表現からのズレ量が校正デー
タとされる。
通常のＡＣキャブレークを用いると、信号に重畳するノ
イズ成分も積分されてしまい、校正誤差の原因ともなる
が、このＡＣレベル校正方式によれば、校正用方形波信
号に含まれる基本波成分は予め精確に知られており、そ
の基本波成分を測定するので高精度の校正値が得られる
。また、基本波成分でな（でも構わない。
イズ成分も積分されてしまい、校正誤差の原因ともなる
が、このＡＣレベル校正方式によれば、校正用方形波信
号に含まれる基本波成分は予め精確に知られており、そ
の基本波成分を測定するので高精度の校正値が得られる
。また、基本波成分でな（でも構わない。
以上では、高精度電源２６は内部に設けるようにしたが
、外部から切り替えて供給するようにしてモ良い。第１
．第２アナログスイツチ２７Ａ。
、外部から切り替えて供給するようにしてモ良い。第１
．第２アナログスイツチ２７Ａ。
２７Ｂを制御する駆動回路３９は内蔵されるようにした
が、この駆動回路３９も外部に設けておいて切り替えて
駆動されるようにしても良い。また、これらこの発明の
構成要素は波形デジタイザ２３或いは信号発生部１２の
中に組み込まれるように構成してもよい。
が、この駆動回路３９も外部に設けておいて切り替えて
駆動されるようにしても良い。また、これらこの発明の
構成要素は波形デジタイザ２３或いは信号発生部１２の
中に組み込まれるように構成してもよい。
更に、これまではアナログ信号測定器は波形デジタイザ
２３とデジタル信号処理部２４とで構成されている例を
説明したが、アナログ信号測定器２１が周波数選択レベ
ル計（バンドパスフィルタとＲＭＳメータ）で構成され
ても良い。
２３とデジタル信号処理部２４とで構成されている例を
説明したが、アナログ信号測定器２１が周波数選択レベ
ル計（バンドパスフィルタとＲＭＳメータ）で構成され
ても良い。
「発明の効果」
高精度電源はアナログ試験ｖ装置のＤＣレベル校正の入
力信号源とされる高精度なものであり、他方デジタル信
号発生器は高精度な基準クロックにより駆動され、精度
の高いアナログスイッチ制御信号が容易に発生される。
力信号源とされる高精度なものであり、他方デジタル信
号発生器は高精度な基準クロックにより駆動され、精度
の高いアナログスイッチ制御信号が容易に発生される。
従って、この発明ではアナログ試験装置が基準電源とし
て内蔵している高精度電源、デジタル信号発生器及びデ
ジタル信号処理部を用い、アナログスイッチ等の僅かな
回路を付加するだけで、高精度なＡＣ的レベル校正をす
ることが可能になった。つまり、この発明によればアナ
ログ試験装置のＡＣレベル校正をするのに、高性能・高
価な正弦波発生器等や測定器を必要とせず、高性能でか
つ安価なＡＣレベル校正が可能とされ、これからのアナ
ログ試験装置の性能発揮のためには頗る有効である。
て内蔵している高精度電源、デジタル信号発生器及びデ
ジタル信号処理部を用い、アナログスイッチ等の僅かな
回路を付加するだけで、高精度なＡＣ的レベル校正をす
ることが可能になった。つまり、この発明によればアナ
ログ試験装置のＡＣレベル校正をするのに、高性能・高
価な正弦波発生器等や測定器を必要とせず、高性能でか
つ安価なＡＣレベル校正が可能とされ、これからのアナ
ログ試験装置の性能発揮のためには頗る有効である。
第１図はこの発明の実施構成例を示す図、第２図はこの
発明のＡＣレベル校正方式の実施例の妻部を示す図、第
３図はアナログスイッチ制御手段が出力するオンオフ信
号の波形図、第４図はアナログ測定器の波形デジタイザ
のＡ点に現れるＡＣレベル校正用信号の波形図、第５図
は第３図に示す方形波に離散的フーリエ変換処理をした
場合のスペクトル図、第６図は従来のアナログ試験装置
の例を示す構成図である。 ＤＵＴ ：被測定素子、１１：テストステーション、１
２：信号発生部、１３：アナログ信号発生器、１４：デ
ジタル信号発生器、１５：Ｄ／Ａ変換器、１６：フィル
タ、１７Ａ：アナログ信号入力端、１７Ｂ：デジタル信
号入力端、１８Ａ：アナログ信号出力端、１８Ｂ：デジ
タル信号出力端、１９：信号測定部、２１：アナログ信
号測定器、２２：デジタル信号測定器、２３：波形デジ
タイザ、２４：デジタル信号処理部、２５：２ＩｔｌＩ
定用電源、２６：高精２度電源、２７Δ：第１アナログ
スイノチ、２７Ｂ：第２アナログスイツチ・２９：芯線
、３１：入力端、３２：コンデンサ、３３：バノファア
ンプ、３４：砥抗器、３５：基準電位点、３６：第２ア
ナログスイツチ、３７；接地点、３８二被覆導線、３９
：駆動回路、４１：校正用データファイル、Ｓ、：ＤＣ
校正スイッチ、ＳＺ：ＡＣ校正スイッチ、Ｓ３：信号発
生器校正スイッチ、Ｓ４：テストスイッチ。 特許出願人 株式会社 アトパンテスト化 理
人 草 野 卓
矛 １ 図 テストステーション ホ２ 図 才３ 図 オ ４ 図 ■ ↑
発明のＡＣレベル校正方式の実施例の妻部を示す図、第
３図はアナログスイッチ制御手段が出力するオンオフ信
号の波形図、第４図はアナログ測定器の波形デジタイザ
のＡ点に現れるＡＣレベル校正用信号の波形図、第５図
は第３図に示す方形波に離散的フーリエ変換処理をした
場合のスペクトル図、第６図は従来のアナログ試験装置
の例を示す構成図である。 ＤＵＴ ：被測定素子、１１：テストステーション、１
２：信号発生部、１３：アナログ信号発生器、１４：デ
ジタル信号発生器、１５：Ｄ／Ａ変換器、１６：フィル
タ、１７Ａ：アナログ信号入力端、１７Ｂ：デジタル信
号入力端、１８Ａ：アナログ信号出力端、１８Ｂ：デジ
タル信号出力端、１９：信号測定部、２１：アナログ信
号測定器、２２：デジタル信号測定器、２３：波形デジ
タイザ、２４：デジタル信号処理部、２５：２ＩｔｌＩ
定用電源、２６：高精２度電源、２７Δ：第１アナログ
スイノチ、２７Ｂ：第２アナログスイツチ・２９：芯線
、３１：入力端、３２：コンデンサ、３３：バノファア
ンプ、３４：砥抗器、３５：基準電位点、３６：第２ア
ナログスイツチ、３７；接地点、３８二被覆導線、３９
：駆動回路、４１：校正用データファイル、Ｓ、：ＤＣ
校正スイッチ、ＳＺ：ＡＣ校正スイッチ、Ｓ３：信号発
生器校正スイッチ、Ｓ４：テストスイッチ。 特許出願人 株式会社 アトパンテスト化 理
人 草 野 卓
矛 １ 図 テストステーション ホ２ 図 才３ 図 オ ４ 図 ■ ↑
Claims (1)
- （１）アナログ信号発生器と、デジタル信号発生器と、
アナログ信号測定器と、デジタル信号測定器と、測定用
電源及び高精度電源とを有するアナログ試験装置におい
て、 上記の高精度電源と、上記アナログ信号測定器との間に
設けられたアナログスイッチを上記デジタル信号発生器
の出力でＡＣ校正時にオンオフ制御する手段と、 その時のアナログ信号測定器より得られ、オンオフ制御
の基本波成分のレベルを測定してＡＣレベル校正するＡ
Ｃレベル校正方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61086255A JPH0697256B2 (ja) | 1986-04-14 | 1986-04-14 | Ａｃレベル校正装置 |
| US07/035,391 US4799008A (en) | 1986-04-14 | 1987-04-07 | AC level calibration apparatus |
| EP87105167A EP0242700B1 (en) | 1986-04-14 | 1987-04-08 | Ac level calibration method and apparatus |
| DE8787105167T DE3776714D1 (de) | 1986-04-14 | 1987-04-08 | Geraet und verfahren zum kalibrieren eines wechselspannungsniveaus. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61086255A JPH0697256B2 (ja) | 1986-04-14 | 1986-04-14 | Ａｃレベル校正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62242872A true JPS62242872A (ja) | 1987-10-23 |
| JPH0697256B2 JPH0697256B2 (ja) | 1994-11-30 |
Family
ID=13881712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61086255A Expired - Lifetime JPH0697256B2 (ja) | 1986-04-14 | 1986-04-14 | Ａｃレベル校正装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4799008A (ja) |
| EP (1) | EP0242700B1 (ja) |
| JP (1) | JPH0697256B2 (ja) |
| DE (1) | DE3776714D1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0458168A (ja) * | 1990-06-27 | 1992-02-25 | Fujitsu Ltd | 回路模擬試験装置及び該装置における半導体集積回路の試験方法 |
| JP2011155371A (ja) * | 2010-01-26 | 2011-08-11 | Toshiba Corp | 半導体集積回路 |
| CN108731940A (zh) * | 2018-05-10 | 2018-11-02 | 西安邮电大学 | 一种电子标定器及其标定扭振测量仪的方法 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU625293B2 (en) * | 1988-12-09 | 1992-07-09 | Tandem Computers Incorporated | Synchronization of fault-tolerant computer system having multiple processors |
| US5138267A (en) * | 1989-12-01 | 1992-08-11 | Advantest Corporation | Method of calibrating output levels of a waveform analyzing apparatus |
| JPH03176678A (ja) * | 1989-12-06 | 1991-07-31 | Advantest Corp | Ｉｃテスタのａｃ評価方法 |
| US5420515A (en) * | 1992-08-28 | 1995-05-30 | Hewlett-Packard Company | Active circuit trimming with AC and DC response trims relative to a known response |
| US5504670A (en) * | 1993-03-31 | 1996-04-02 | Intel Corporation | Method and apparatus for allocating resources in a multiprocessor system |
| US5642300A (en) * | 1996-01-26 | 1997-06-24 | Rotek Instrument Corp. | Precision voltage/current/power source |
| US5724363A (en) * | 1996-06-21 | 1998-03-03 | Breya; Edward F. | Optical analog signal transmission system |
| US5929628A (en) * | 1996-12-05 | 1999-07-27 | Teradyne, Inc. | Apparatus and method for performing amplitude calibration in an electronic circuit tester |
| US6479979B1 (en) * | 1999-07-09 | 2002-11-12 | Srico, Inc. | Opto-electric device for measuring the root-mean-square value of an alternating current voltage |
| US6331783B1 (en) * | 1999-10-19 | 2001-12-18 | Teradyne, Inc. | Circuit and method for improved test and calibration in automated test equipment |
| JP4291494B2 (ja) * | 2000-04-04 | 2009-07-08 | 株式会社アドバンテスト | Ｉｃ試験装置のタイミング校正装置 |
| US7305310B2 (en) * | 2004-10-18 | 2007-12-04 | Electro Industries/Gauge Tech. | System and method for compensating for potential and current transformers in energy meters |
| US9080894B2 (en) | 2004-10-20 | 2015-07-14 | Electro Industries/Gauge Tech | Intelligent electronic device for receiving and sending data at high speeds over a network |
| US7508190B2 (en) * | 2004-10-20 | 2009-03-24 | Electro Industries/Gauge Tech. | Test pulses for enabling revenue testable panel meters |
| US7304586B2 (en) | 2004-10-20 | 2007-12-04 | Electro Industries / Gauge Tech | On-line web accessed energy meter |
| US7747733B2 (en) | 2004-10-25 | 2010-06-29 | Electro Industries/Gauge Tech | Power meter having multiple ethernet ports |
| US8190381B2 (en) | 2005-01-27 | 2012-05-29 | Electro Industries/Gauge Tech | Intelligent electronic device with enhanced power quality monitoring and communications capabilities |
| US7996171B2 (en) | 2005-01-27 | 2011-08-09 | Electro Industries/Gauge Tech | Intelligent electronic device with broad-range high accuracy |
| US8620608B2 (en) | 2005-01-27 | 2013-12-31 | Electro Industries/Gauge Tech | Intelligent electronic device and method thereof |
| US8160824B2 (en) | 2005-01-27 | 2012-04-17 | Electro Industries/Gauge Tech | Intelligent electronic device with enhanced power quality monitoring and communication capabilities |
| US7920976B2 (en) | 2007-03-27 | 2011-04-05 | Electro Industries / Gauge Tech. | Averaging in an intelligent electronic device |
| US10845399B2 (en) | 2007-04-03 | 2020-11-24 | Electro Industries/Gaugetech | System and method for performing data transfers in an intelligent electronic device |
| US9989618B2 (en) | 2007-04-03 | 2018-06-05 | Electro Industries/Gaugetech | Intelligent electronic device with constant calibration capabilities for high accuracy measurements |
| US20130275066A1 (en) | 2007-04-03 | 2013-10-17 | Electro Industries/Gaugetech | Digital power metering system |
| JP2010117349A (ja) * | 2008-10-16 | 2010-05-27 | Advantest Corp | 試験装置、パフォーマンスボード、および、キャリブレーション用ボード |
| US9476960B2 (en) | 2013-12-18 | 2016-10-25 | Tektronix, Inc. | Measurement system including accessory with internal calibration signal |
| US10551470B2 (en) * | 2017-09-22 | 2020-02-04 | Rohde & Schwarz Gmbh & Co. Kg | Calibration apparatus, calibration system and method for calibrating at least one of the signal generator and a signal analyzer |
| US11102596B2 (en) * | 2019-11-19 | 2021-08-24 | Roku, Inc. | In-sync digital waveform comparison to determine pass/fail results of a device under test (DUT) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4127811A (en) * | 1976-09-03 | 1978-11-28 | Hewlett-Packard Company | Auto-calibrating voltmeter |
| GB2028517A (en) * | 1978-08-22 | 1980-03-05 | Catt I | Testing digital circuits |
| IT7923478A0 (it) * | 1979-06-12 | 1979-06-12 | Sits Soc It Telecom Siemens | Disposizione circuitale per il collaudo di un convertitore analogico-digitale di un sistema di telecomunicazioni. |
| JPS5753145A (en) * | 1980-09-16 | 1982-03-30 | Sony Tektronix Corp | Calibrator for analogue-digital converter |
| JPS6089775A (ja) * | 1983-08-01 | 1985-05-20 | フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン | 自動テスト装置用のテスト期間発生器 |
| US4637020A (en) * | 1983-08-01 | 1987-01-13 | Fairchild Semiconductor Corporation | Method and apparatus for monitoring automated testing of electronic circuits |
-
1986
- 1986-04-14 JP JP61086255A patent/JPH0697256B2/ja not_active Expired - Lifetime
-
1987
- 1987-04-07 US US07/035,391 patent/US4799008A/en not_active Expired - Lifetime
- 1987-04-08 EP EP87105167A patent/EP0242700B1/en not_active Expired - Lifetime
- 1987-04-08 DE DE8787105167T patent/DE3776714D1/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0458168A (ja) * | 1990-06-27 | 1992-02-25 | Fujitsu Ltd | 回路模擬試験装置及び該装置における半導体集積回路の試験方法 |
| JP2011155371A (ja) * | 2010-01-26 | 2011-08-11 | Toshiba Corp | 半導体集積回路 |
| CN108731940A (zh) * | 2018-05-10 | 2018-11-02 | 西安邮电大学 | 一种电子标定器及其标定扭振测量仪的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697256B2 (ja) | 1994-11-30 |
| EP0242700A2 (en) | 1987-10-28 |
| EP0242700A3 (en) | 1988-08-24 |
| DE3776714D1 (de) | 1992-03-26 |
| EP0242700B1 (en) | 1992-02-19 |
| US4799008A (en) | 1989-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62242872A (ja) | Ａｃレベル校正装置 | |
| US4544879A (en) | Stimulus/measuring unit for DC characteristics measuring | |
| KR100555544B1 (ko) | 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를갖는 테스트 자극 신호를 발생하는 장치 | |
| EP0862060A2 (en) | RMS converter using digital filtering | |
| McEwan et al. | Direct digital-frequency synthesis by analog interpolation | |
| Duzevik | Preliminary results of passive component measurement methods using an IEEE 1149.4 compliant device | |
| KR940002720B1 (ko) | 파형해석장치의 레벨교정방법 및 교정장치 | |
| JPH03176678A (ja) | Ｉｃテスタのａｃ評価方法 | |
| JP2541595Y2 (ja) | Ｉｃ試験装置 | |
| JPS6158323A (ja) | デ−タ変換器の試験方法 | |
| US3281676A (en) | Method for testing the response of high impedance circuitry | |
| JPH03172775A (ja) | 波形解析装置のレベル校正方法 | |
| US6654700B2 (en) | Testing method of semiconductor integrated circuit and equipment thereof | |
| JP2663904B2 (ja) | 伝達関数評価装置 | |
| JP3690583B2 (ja) | 測定装置 | |
| JPS6214525A (ja) | タイミング較正方法 | |
| KR200228968Y1 (ko) | 종합 계측기 | |
| JP2911069B2 (ja) | 塗膜劣化診断装置 | |
| Tchegho et al. | Mixed-signal testing using Walsh functions | |
| Carminati et al. | A standard calibrator for PD testing | |
| JPH0829500A (ja) | 半導体試験装置 | |
| JPS62253227A (ja) | デイジタル・アナログ変換器の試験方法ならびに試験装置 | |
| JP2794050B2 (ja) | Ａｄ変換器試験装置 | |
| RU2042954C1 (ru) | Устройство для контроля заданного погонного сопротивления микропровода в стеклянной изоляции | |
| Cobley | Approaches to on-chip testing of mixed signal macros in ASICs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |