JP2011138609A - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP2011138609A JP2011138609A JP2011052689A JP2011052689A JP2011138609A JP 2011138609 A JP2011138609 A JP 2011138609A JP 2011052689 A JP2011052689 A JP 2011052689A JP 2011052689 A JP2011052689 A JP 2011052689A JP 2011138609 A JP2011138609 A JP 2011138609A
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- memory cell
- read
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5643—Multilevel memory comprising cache storage devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5647—Multilevel memory with bit inversion arrangement
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/565—Multilevel memory comprising elements in triple well structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Abstract
【課題】回路の規模の増大を最少に抑え、短時間で高精度の書込み、読み出し、消去動作を実現可能な多値記憶型不揮発性メモリ装置を提供する。
【解決手段】不揮発性メモリ装置はクロック端子、コマンド端子、データ端子、制御回路、及び複数の不揮発性メモリセルを有する。クロック端子はクロック信号を入力する。コマンド端子は読み出しコマンド及び書込コマンドなどを入力し、入力されたコマンドはデコードされることにより動作を決める。制御回路は、プログラムメモリに格納されたプログラムを実行することにより前記コマンドに対応した動作制御を行う。読み出しコマンドの入力に応答して制御回路は不揮発性メモリセルからデータを読み出し、クロック信号に応じてデータ端子からデータを出力する。書込コマンドの入力に応答して制御回路はクロック信号に応じてデータ端子からデータを入力し、不揮発性メモリセルへデータを格納する。
【選択図】図4
Description
この発明の他の目的は、しきい値のばらつき分布形状を急峻化させる方法およびこれによって低電圧での安定した動作が可能な不揮発性記憶装置を提供することにある。
この発明の前記ならびにほかの目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
(1)しきい値に応じて情報を記憶するようにされたメモリセル(記憶素子)を備えた不揮発性記憶装置において、データ書き込み時には複数ビットのデータをデータ変換論理回路によりそのビットの組合せに応じたデータ(多値データ)に変換して、変換されたデータをメモリアレイのビット線に接続されたラッチ回路に順次転送し、該ラッチ回路に保持されたデータに応じて書き込みパルスを生成して選択状態のメモリセルに印加することで、多値データに対応したしきい値を有する状態にさせるとともに、データ読み出し時には読み出し電圧をそれぞれのしきい値の中間に変化させてメモリセルの状態を読み出して多値データを記憶するレジスタに転送させて保持させ、該レジスタに記憶された多値データに基づいて逆データ変換論理回路により元のデータを復元させるようにしたものである。
(2)メモリアレイ内のメモリセルに対して弱い消去動作を実行した後、ワード線を読み出しレベルよりも低くかつベリファイレベルよりも高いしきい値を有するメモリセルを検出して該メモリセルのしきい値がベリファイ電圧よりも低い値になるように書込みを実行することで、各入力データに対応して書き込まれたメモリセルのしきい値電圧のばらつき分布形状の広がりを狭くするようにしたものである。
先ず、書込みに先立ち、すべてのメモリセルに対して一括消去が行なわれる。これによって、すべてのメモリセルは、最も高いしきい値(約5V)有するようにされ、書き込みデータとして"11"を記憶した状態となる(図3(1))。一括消去は、図13に示すように、ワード線を立ち上げてメモリセルのコントロールゲートCGに10V、ビット線を介してドレインに0V、基板(半導体領域pwell)に−5Vの電圧を印加して、フローティングゲートFGに電子を注入することにより行なう。上記一括消去は、外部CPUから消去を指令する消去コマンドがコマンドレジスタ16に書き込まれることにより実行される。
(1)当該フラッシュメモリがスタンバイ状態(/RESがハイレベル)にあり一定回数の書込み/消去、読み出し動作が完了後にリフレッシュ動作を実行する。
(2)リセット時にリセット信号(/RES)が活性化されると直後にリフレッシュを実行する。
(3)スタンバイ状態から/RESをロウレベルにすることによりリセット状態になった直後にリフレッシュを実行する。
(4)電源をオフする直前に予め/RESをロウレベルにし、それを感知してリフレッシュを実行する。
(3)電源をオンし、/RESをハイレベルにした後、リフレッシュを実行する。などが考えられる。
12 メモリアレイ
13 センスラッチ回路
14 逆変換論理回路
REG1,REG2 レジスタ
XDCR Xアドレスデコーダ
WDRY ワードドライブ回路
LOGS 論理選択回路
VOLS 電圧選択回路
SA センスアンプ
BL ビット線
WL ワード線
MC メモリセル
A "11"データのメモリセル(しきい値約5V)
B "10"データのメモリセル(しきい値約3.6V)
C "10"データのメモリセル(しきい値約3.2V)
Claims (1)
- クロック端子と、
コマンド端子と、
データ端子と、
制御回路と、
複数の不揮発性メモリセルと、
を有し、
前記クロック端子はクロック信号を入力され、
前記コマンド端子は読み出しコマンド及び書込コマンドを含む複数のコマンドを入力され、前記複数のコマンドのそれぞれはデコードされることにより動作が決定され、
前記制御回路は、プログラムメモリに格納されたプログラムを実行することにより前記複数のコマンドのそれぞれに対応した動作制御を行い、
前記読み出しコマンドの入力に応じた処理において、前記制御回路は前記不揮発性メモリセルからデータを読み出し、前記クロック信号に応じて前記データ端子を介してデータを出力し、
前記書込コマンドの入力に応じた処理において、前記制御回路は前記クロック信号に応じて前記データ端子を介してデータを入力され、前記不揮発性メモリセルへデータを格納することを特徴とする不揮発性メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011052689A JP5179612B6 (ja) | 1995-01-31 | 2011-03-10 | 不揮発性メモリ装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1403195 | 1995-01-31 | ||
JP1995014031 | 1995-01-31 | ||
JP2011052689A JP5179612B6 (ja) | 1995-01-31 | 2011-03-10 | 不揮発性メモリ装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008121277A Division JP4740283B2 (ja) | 1995-01-31 | 2008-05-07 | 不揮発性メモリ装置 |
Publications (4)
Publication Number | Publication Date |
---|---|
JP2011138609A true JP2011138609A (ja) | 2011-07-14 |
JP2011138609A5 JP2011138609A5 (ja) | 2012-12-27 |
JP5179612B2 JP5179612B2 (ja) | 2013-04-10 |
JP5179612B6 JP5179612B6 (ja) | 2013-06-19 |
Family
ID=
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0294198A (ja) * | 1988-09-30 | 1990-04-04 | Toshiba Corp | 不揮発性半導体メモリ装置 |
JPH05166391A (ja) * | 1991-12-17 | 1993-07-02 | Mitsubishi Electric Corp | メモリ装置 |
JPH05282882A (ja) * | 1991-12-19 | 1993-10-29 | Toshiba Corp | 不揮発性半導体メモリ |
JPH06268181A (ja) * | 1993-03-15 | 1994-09-22 | Nippon Steel Corp | 不揮発性半導体記憶装置の書き込み方法 |
JPH0766304A (ja) * | 1993-08-31 | 1995-03-10 | Toshiba Corp | 半導体記憶装置 |
JPH0793979A (ja) * | 1993-09-21 | 1995-04-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH07161852A (ja) * | 1993-12-13 | 1995-06-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH07307094A (ja) * | 1994-03-15 | 1995-11-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0294198A (ja) * | 1988-09-30 | 1990-04-04 | Toshiba Corp | 不揮発性半導体メモリ装置 |
JPH05166391A (ja) * | 1991-12-17 | 1993-07-02 | Mitsubishi Electric Corp | メモリ装置 |
JPH05282882A (ja) * | 1991-12-19 | 1993-10-29 | Toshiba Corp | 不揮発性半導体メモリ |
JPH06268181A (ja) * | 1993-03-15 | 1994-09-22 | Nippon Steel Corp | 不揮発性半導体記憶装置の書き込み方法 |
JPH0766304A (ja) * | 1993-08-31 | 1995-03-10 | Toshiba Corp | 半導体記憶装置 |
JPH0793979A (ja) * | 1993-09-21 | 1995-04-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH07161852A (ja) * | 1993-12-13 | 1995-06-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH07307094A (ja) * | 1994-03-15 | 1995-11-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4740283B2 (ja) | 不揮発性メモリ装置 | |
JP2923643B2 (ja) | 多値メモリの記録方法および半導体記憶装置 | |
JP3800466B2 (ja) | 半導体記憶装置 | |
JP4739940B2 (ja) | 不揮発性メモリ | |
JP3916082B2 (ja) | 不揮発性メモリ装置 | |
JP2844393B2 (ja) | 不揮発性記憶装置のリフレッシュ方法 | |
JP5179612B6 (ja) | 不揮発性メモリ装置 | |
JP3916081B2 (ja) | 不揮発性メモリ装置 | |
JPH1173789A (ja) | 半導体不揮発性メモリ | |
JP2003196990A (ja) | 半導体不揮発性メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |