JP2011138609A5

JP2011138609A5 -

Info

Publication number: JP2011138609A5
Application number: JP2011052689A
Authority: JP
Filing date: 2011-03-10
Publication date: 2012-12-27

Claims

不揮発性半導体メモリ装置であって、
第１のスイッチに接続された入力／出力端子であって、シリアルデータを外部に対して送受することが可能な入力／出力端子と、
第１のクロック信号を外部から受け取るクロック端子と、
複数のコマンドを外部から受け取ることが可能なコマンド端子と、
前記コマンド端子に結合されたコマンドレジスタと、
前記第１のクロック信号を受け取って、第２のクロック信号に分周する分周回路と、
第３のクロック信号を生成するための内部クロック生成器と、
不揮発性半導体メモリアレイと、
前記不揮発性半導体メモリアレイに対する書き込み／読み出しデータをラッチするためのセンスラッチ回路と、
各々がｎビット長の第１及び第２のデータレジスタと、
データ書き込み用演算回路と、
データ読み出し用演算回路と、
前記データ書き込み用演算回路の出力部に接続された第２のスイッチと、
前記データ読み出し用演算回路の入力部に接続された第３のスイッチと、
前記不揮発性半導体メモリ装置を制御するために、前記コマンドレジスタに格納されたコマンドに従って制御信号を生成するためのシーケンサ
とを備え、
前記コマンドは、書き込み動作、読み出し動作、及び消去動作を含み、
前記不揮発性半導体メモリアレイの各メモリセルは、４値の記憶状態を格納することが可能なものであり、
前記第１のクロック信号に同期して前記第１のスイッチが動作させられ、且つ、前記第２のクロック信号に同期して、前記第１及び第２のデータレジスタがシフトされることにより、前記シリアルデータが、該第１及び第２のデータレジスタ内に１ビットずつ交互にラッチされることとなり、
前記第１及び第２のデータレジスタ内にラッチされた前記データは、前記第３のクロック信号に同期してシフトされて、前記データ書き込み用演算回路に１ビットずつ提供され、
前記データ書き込み用演算回路は、提供されたデータを、前記不揮発性半導体メモリアレイのメモリセルへと次いで書き込まれる４値データに変換する論理演算を行い、前記第２のスイッチが、該論理演算の結果を、前記センスラッチ回路に提供し、前記センスラッチ回路は、該変換されたデータを該メモリセルへと書き込み、
前記シーケンサからの前記制御信号に応答して、前記第３のスイッチは、
ワード線の第１の読み出し電圧レベルに応答して前記不揮発性半導体メモリアレイから読み出されて前記センスラッチ回路内にラッチされたデータを、前記第１のデータレジスタに転送し、
前記第１の読み出し電圧レベルよりも低い第２の読み出し電圧レベルに応答して前記不揮発性半導体メモリアレイから読み出されて前記センスラッチ回路内にラッチされたデータを、前記第２のデータレジスタに転送し、及び、
前記第２の読み出し電圧レベルよりも低い第３の読み出し電圧レベルに応答して前記不揮発性半導体メモリアレイから読み出されて前記センスラッチ回路内にラッチされたデータを、前記データ読み出し用演算回路に転送する
という動作が行われるように切り換えられ、及び、
逆変換したデータを、前記第１のスイッチを介して前記入力／出力端子に提供するために、前記データ読み出し用演算回路は、伝達されたデータと、前記第１及び第２のデータレジスタ内のデータとに基づいて、該逆変換を実施する論理演算を行うことからなる、不揮発性半導体メモリ装置。
前記コマンドレジスタ内に格納された前記コマンドに基づいて、前記書き込み動作、前記読み出し動作、及び前記消去動作から選択された対応する動作が実行される、請求項１に記載の不揮発性半導体メモリ装置。
前記内部クロック生成器は、前記シーケンサから受け取った制御信号に基づいて、前記第３のクロック信号を生成することからなる、請求項１又は２に記載の不揮発性半導体メモリ装置。
前記データ書き込み用演算回路の論理演算結果を表すバイナリ値の「１」の数に等しい回数だけ、前記不揮発性半導体メモリアレイのメモリセルに対して書き込みパルスが印加される、請求項１乃至３の何れかに記載の不揮発性半導体メモリ装置。
前記センスラッチ回路は、ｎビット長のデータラッチ回路である、請求項１乃至４の何れかに記載の不揮発性半導体メモリ装置。
前記第２のスイッチが前記センスラッチ回路に前記論理演算の結果を提供することは、前記シーケンサからの前記制御信号に基づいて該第２のスイッチによって、前記データ書き込み用演算回路内の複数のゲートのうちの１つを選択して、前記センスラッチ回路に接続することを含むことからなる、請求項１乃至５の何れかに記載の不揮発性半導体メモリ装置。