CN115966226A - 存储器装置中的多采样、电荷共享的温度计 - Google Patents

存储器装置中的多采样、电荷共享的温度计 Download PDF

Info

Publication number
CN115966226A
CN115966226A CN202211221785.6A CN202211221785A CN115966226A CN 115966226 A CN115966226 A CN 115966226A CN 202211221785 A CN202211221785 A CN 202211221785A CN 115966226 A CN115966226 A CN 115966226A
Authority
CN
China
Prior art keywords
capacitor
coupled
voltage
memory
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211221785.6A
Other languages
English (en)
Inventor
A·马切罗拉
G·雷亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115966226A publication Critical patent/CN115966226A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • H03H11/245—Frequency-independent attenuators using field-effect transistor

Abstract

本主题申请涉及存储器装置中的多采样、电荷共享的温度计。一种存储器装置包含存储器单元阵列、具有随温度改变的阈值电压的二极管、模数转换器ADC以及脉冲发生器。所述ADC包含电压比较器，其具有与所述二极管耦合的正极端子。所述ADC进一步包含：第一电容器，其耦合在所述电压比较器的负极端子与接地之间；以及第二电容器，其选择性地耦合在所述第一电容器与电压参考节点之间。所述第二电容器具有小于所述第一电容器的电容的电容。所述脉冲发生器与所述ADC耦合且产生脉冲。所述脉冲致使所述第一电容器连接到所述第二电容器且均衡所述第一电容器与所述第二电容器之间的电荷。所述脉冲的反相信号致使所述第二电容器与所述电压参考节点耦合以对所述第一电容器进行预充电。

Description

存储器装置中的多采样、电荷共享的温度计
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体地，涉及存储器装置中的多采样、电荷共享的温度计。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统来在存储器装置处存储数据并且从存储器装置检索数据。
发明内容
本公开的一方面提供一种存储器装置，其包括：存储器单元阵列；二极管，其具有随温度改变的阈值电压；模数转换器(ADC)，其与阵列耦合且包括：电压比较器，其具有与二极管耦合的正极端子；第一电容器，其耦合在电压比较器的负极端子与接地之间；以及第二电容器，其选择性地耦合在第一电容器与电压参考节点之间，第二电容器还与接地耦合且具有小于第一电容器的电容的电容；以及脉冲发生器，其与ADC耦合且产生脉冲，其中脉冲将致使第一电容器连接到第二电容器且均衡第一电容器与第二电容器之间的电荷，并且其中脉冲的反相信号将致使第二电容器与电压参考节点耦合以对第一电容器进行预充电。
本公开的另一方面提供一种系统，其包括：一或多个存储器裸片；二极管，其具有随温度改变的阈值电压；模数转换器(ADC)，其与一或多个存储器裸片耦合，ADC包括：电压比较器，其具有与二极管耦合的正极端子；第一电容器，其耦合在电压比较器的负极端子与接地之间；第一开关，其选择性地与第一电容器耦合；第二开关，其选择性地耦合在第一开关与电压参考节点之间；以及第二电容器，其选择性地连接在第一开关与第二开关之间，第二电容器还与接地耦合；脉冲发生器，其与ADC耦合，脉冲发生器用以产生脉冲，所述脉冲将闭合第一开关，从而致使第一电容器和第二电容器均衡电荷；以及反相器，其耦合在脉冲发生器与第二开关之间，反相器用以输出反相信号，所述反相信号将闭合第二开关，从而致使第二电容器经由电压参考节点预充电。
本公开的另一方面提供一种操作存储器装置的方法，所述存储器装置包括：存储器阵列；二极管，其具有随温度改变的阈值电压；以及模数转换器(ADC)，其与存储器阵列耦合，ADC包括：电压比较器，其具有与二极管耦合的正极端子；第一电容器，其耦合在电压比较器的负极端子与接地之间；以及第二电容器，其选择性地耦合在第一电容器与电压参考节点之间，第二电容器还与接地耦合且具有小于第一电容器的电容的电容，并且其中操作存储器装置的方法包括：引导脉冲发生器以产生脉冲，其中脉冲将致使第一电容器连接到第二电容器且均衡第一电容器与第二电容器之间的电荷；从脉冲产生反相信号，所述反相信号将致使第二电容器与电压参考节点耦合以在第一电容器与第二电容器之间的电荷的均衡之前对第一电容器进行预充电；以及跟踪由电压比较器输出的一值的数目以确定二极管的温度值。
附图说明
根据下文给出的详细描述和本公开的一些实施例的附图，将更充分地理解本公开。
图1A说明根据一些实施例的包含存储器子系统的实例计算系统。
图1B是根据实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
图2A是根据至少一些实施例的图1A-1B的温度计的示意性框图。
图2B是根据实施例的图2A的分压器的示意图。
图3A是根据至少一些实施例的在图2A的温度计的上下文中的转换电路系统的示意性框图。
图3B是说明根据至少一些实施例的相对于温度计内的温度而改变的二极管的阈值电压的曲线图。
图3C是根据一些实施例的图3A的模数转换器(ADC)的示意图。
图3D是根据至少一些实施例的用于从ADC确定温度的计数器和抽取器的示意性框图。
图4是根据至少一些实施例的与图3C-3D的示意图相关联的波形的曲线图。
图5A是说明根据各种实施例的二极管的阈值电压相对于温度的改变的曲线图。
图5B是说明根据至少一些实施例的对由抽取器进行的抽取的校准的曲线图。
图6是根据至少一些实施例的操作存储器装置的温度计的实例方法的流程图。
图7是其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的实施例是针对存储器装置中的多采样、电荷共享的温度计。在某些存储器装置中，温度改变存储器装置中的可编程存储器单元的物理行为。已开发一些温度技术来改进例如与非(NAND)或快闪存储器装置等这些存储器装置的性能，其中这些技术依赖于温度读数。内部温度计或其它温度传感器提供与实际温度成比例的数字代码。
在一些存储器装置中，温度计可在控制器或其它控制逻辑请求温度值时提供数字代码。在此实施方案中，存储器装置在必须等待温度计确定并提供数字代码时引发性能代偿。在其它实施方案中，温度计可在后台中持续提供数字代码，使得对应于温度值的数字代码始终是当前并可用的。后一实施方案的风险是在导致转换错误的有噪声操作阶段期间获取数字代码。如果数字代码因此不准确，则执行增强技术可能降级。
本公开的方面通过提供经由对经由大量数目(例如，数千)个转换阶段的重复执行的温度转换求平均而产生数字代码的温度计来解决以上和其它缺陷。举例来说，在存储器装置的正常操作期间的温度变化往往会相对缓慢，例如，在实际情形中每秒小于10℃。因此，介于20-30ms之间的转换持续时间足够快速以提供最新温度信息。在一些实施例中，一千或数千个转换阶段可经重复以对任何随机噪声的效应求平均。本文中所公开的电路还可被配置成允许通过对所公开温度计的校准来恢复和消除系统性错误。
在一些实施例中，存储器装置包含：存储器单元阵列；二极管，其具有随温度改变的阈值电压；以及模数转换器(ADC)，其与阵列耦合。ADC可进一步包含：电压比较器，其具有与二极管耦合的正极端子；第一电容器，其耦合在电压比较器的负极端子与接地之间；以及第二电容器，其选择性地耦合在第一电容器与电压参考节点之间。第二电容器还与接地耦合且具有小于第一电容器的电容的电容。存储器装置可进一步包含脉冲发生器，所述脉冲发生器与ADC耦合且产生脉冲。在至少一些实施例中，脉冲致使第一电容器连接到第二电容器且均衡第一电容器与第二电容器之间的电荷。此外，脉冲的反相信号致使第二电容器与电压参考节点耦合以对第一电容器进行预充电。计数器集合可接着对时钟循环的数目和由比较器输出的一的数目进行计数。响应于时钟循环的数目达到预定数目，一的数目可例如在由抽取器抽取以移除先前论述的噪声之后转换成温度值(或数字代码)。
因此，根据本公开的一些实施例实施的系统和方法的优点包含但不限于提供存储器装置的温度计可借以持续且准确地产生可用于存储器装置的性能增强技术中的温度值的装置、系统和方法。此外，电路系统可被配置成使得可随时间推移而存在于电路系统内的噪声可被捕获和消除，从而使得随时间推移而平均的多个样本能够产生准确温度读数。所属领域的技术人员将了解下文中所论述的存储器装置内的温度值优化的其它优点。
图1A说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或此类媒体或存储器装置的组合。存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。
存储器装置130可为非易失性存储器装置。非易失性存储器装置的一个实例是与非(NAND)存储器装置。非易失性存储器装置是一或多个存储器裸片的封装。每一裸片可包含一或多个平面。平面可分组成逻辑单元(LUN)。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面包含物理块集合。每一块包含页集合。每一页包含存储器单元(“单元”)集合。单元是存储信息的电子电路。取决于单元类型，单元可存储二进制信息的一或多个位，并且具有与正存储的位数目相关的各种逻辑状态。逻辑状态可由例如“0”和“1”或此类值的组合的二进制值表示。
存储器装置130可由以二维或三维网格布置的位组成，也被称作存储器阵列。将存储器单元蚀刻到列(在下文中也被称作位线)和行(在下文中也被称作字线)的阵列中的硅晶片上。字线可指存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以产生存储器单元中的每一个的地址。位线和字线的相交点构成存储器单元的地址。
存储器子系统110可为存储装置、存储器模块或存储装置和存储器模块的组合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡，以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置，例如台式计算机、手提式计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网商业装置中的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的多个存储器子系统110。图1A说明耦合到一个存储器子系统110的主机系统120的一个实例。主机系统120可提供将存储在存储器子系统110处的数据，并且可请求将从存储器子系统110检索的数据。如本文中所使用，“耦合到”或“与...耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，不具有中间组件)，无论有线还是无线，包含例如电连接、光学连接、磁性连接等连接。
主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)以及存储协议控制器(例如，PCIe控制器、SATA控制器)。举例来说，主机系统120使用存储器子系统110来将数据写入到存储器子系统110和从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。在存储器子系统110通过物理主机接口(例如，PCIe总线)与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1A说明存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其是非易失性存储器单元的交叉点阵列。非易失性存储器单元的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变而执行位存储。另外，与许多基于快闪的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2DNAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如，单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC、PLC或此类的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。在一些类型的存储器(例如，NAND)的情况下，页可经分组以形成块。
虽然描述了非易失性存储器组件，例如3D交叉点非易失性存储器单元阵列和NAND型快闪存储器(例如，2D NAND、3D NAND)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器或电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它适合的处理器。
存储器子系统控制器115可包含处理装置，所述处理装置包含被配置成执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所说明实例中，存储器子系统控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程。
在一些实施例中，本地存储器119可包含存储器寄存器，其存储存储器指针、获取的数据等。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然在图1A中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依赖于外部控制(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，并且可将所述命令或操作转换成指令或适当命令以实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作和与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名字空间)与物理地址(例如，物理块地址)之间的地址翻译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址且对所述地址进行解码以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器子系统110是受管理存储器装置，其是具有裸片上的控制逻辑(例如，本地媒体控制器135)和同一存储器装置封装内用于媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例是受管理NAND(MNAND)装置。
在一些实施例中，存储器装置130包含温度计138，所述温度计可适于在一系列时钟循环内获取多个样本，并且随时间推移而对输出求平均以便持续提供准确温度值，所述准确温度值还减少或消除与温度计138的传感器和电路系统相关联的噪声。本地媒体控制器135的控制逻辑可适于引导时钟和脉冲产生，所述时钟和脉冲产生与除校准工作之外的温度计138的硬件的功能性协调，如将详细解释。
图1B是根据实施例的呈存储器装置130形式的第一设备与呈存储器子系统(例如，图1A的存储器子系统110)的存储器子系统控制器115形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数字相机、数字媒体播放器、数字记录器、游戏、电气设备、运载工具、无线装置、移动电话等。存储器子系统控制器115(例如，在存储器装置130外部的控制器)可为存储器控制器或其它外部主机装置。
存储器装置130包含以行和列逻辑地布置的存储器单元阵列104。逻辑行中的存储器单元通常连接到同一存取线(例如，字线)，而逻辑列中的存储器单元通常选择性地连接到同一数据线(例如，位线)。单个存取线可与多于一个逻辑行的存储器单元相关联，并且单个数据线可与多于一个逻辑列相关联。存储器单元阵列104的至少部分的存储器单元(图1B中未展示)能够被编程成至少两个目标数据状态中的一个。
提供行解码电路系统108和列解码电路系统111以对地址信号进行解码。接收地址信号并对其进行解码以存取存储器单元阵列104。存储器装置130还包含输入/输出(I/O)控制电路系统112，其用以管理命令、地址和数据到存储器装置130的输入以及数据和状态信息从存储器装置130的输出。地址寄存器114与I/O控制电路系统112以及行解码电路系统108和列解码电路系统111通信以在解码之前锁存地址信号。命令寄存器124与I/O控制电路系统112和本地媒体控制器135通信以锁存传入命令。
控制器(例如，在存储器装置130内部的本地媒体控制器135)响应于命令而控制对存储器单元阵列104的存取且产生用于外部存储器子系统控制器115的状态信息，例如，本地媒体控制器135被配置成对存储器单元阵列104执行存取操作(例如，读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统108和列解码电路系统111通信，以响应于地址而控制行解码电路系统108和列解码电路系统111。
本地媒体控制器135还与高速缓存寄存器118和数据寄存器121通信。高速缓存寄存器118锁存如由本地媒体控制器135引导的传入或传出数据以暂时存储数据，同时存储器单元阵列104正忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓存寄存器118传送到数据寄存器121以用于传递到存储器单元阵列104；接着可将新数据从I/O控制电路系统112锁存在高速缓存寄存器118中。在读取操作期间，可将数据从高速缓存寄存器118传送到I/O控制电路系统112以用于输出到存储器子系统控制器115；接着可将新数据从数据寄存器121传送到高速缓存寄存器118。高速缓存寄存器118和/或数据寄存器121可形成存储器装置130的页缓冲器(例如，可形成其至少部分)。页缓冲器可进一步包含例如感测放大器的感测装置，以例如通过感测连接到存储器单元阵列104的存储器单元的数据线的状态来感测所述存储器单元的数据状态。状态寄存器122可与I/O控制电路系统112和本地存储器控制器135通信以锁存状态信息以用于输出到存储器子系统控制器115。在一些实施例中，本地媒体控制器135包含温度计138或与所述温度计耦合，将对此进行详细论述。
存储器装置130经由控制链路132从本地媒体控制器135接收存储器子系统控制器115处的控制信号。举例来说，控制信号可包含芯片启用信号CE#、命令锁存启用信号CLE、地址锁存启用信号ALE、写入启用信号WE#、读取启用信号RE#和写入保护信号WP#。取决于存储器装置130的性质，可进一步经由控制链路132接收额外或替代控制信号(未展示)。在一个实施例中，存储器装置130经由多路复用的输入/输出(I/O)总线134从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)，并且经由I/O总线134将数据输出到存储器子系统控制器115。
举例来说，可在I/O控制电路系统112处经由I/O总线134的输入/输出(I/O)引脚[7:0]接收命令，并且可接着将所述命令写入到命令寄存器124中。可在I/O控制电路系统112处经由I/O总线134的输入/输出(I/O)引脚[7:0]接收地址，并且可接着将所述地址写入到地址寄存器114中。可在I/O控制电路系统112处经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]接收数据，并且接着可将所述数据写入到高速缓存寄存器118中。可随后将数据写入到数据寄存器121中以用于对存储器单元阵列104进行编程。
在实施例中，可省略高速缓存寄存器118，并且可将数据直接写入到数据寄存器121中。还可经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]输出数据。虽然可参考I/O引脚，但其可包含实现通过外部装置(例如，存储器子系统控制器115)电连接到存储器装置130的任何导电节点，例如常用的导电垫或导电凸块。
所属领域的技术人员应了解，可提供额外的电路系统和信号，并且已简化图1B的存储器装置130。应认识到，参考图1B描述的各种块组件的功能性可不必与集成电路装置的不同组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图1B的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以执行图1B的单个块组件的功能性。另外，虽然根据各种信号的接收和输出的流行惯例描述了具体I/O引脚，但应注意，可在各种实施例中使用I/O引脚(或其它I/O节点结构)的其它组合或其它数目个I/O引脚(或其它I/O节点结构)。
图2A是根据至少一些实施例的图1A-1B的温度计138的示意性框图。在各种实施例中，温度计138包含备用带隙电路204、分压器电路208、转换电路系统212、二极管213、计数器218以及抽取器222，所述抽取器输出所测量温度值。如所论述，温度值可为提供到本地媒体控制器135的数字代码，本地媒体控制器135的控制逻辑可解释所述数字代码。
在至少一些实施例中，二极管213表示具有跨越n型和p型半导体区之间的耗尽区的阈值电压(Vd)的正向偏置p型/n型(PN)结。此阈值电压(Vd)随温度变化，并且可因此充当到温度计138内的其它电路系统的温度传感器。
在至少一些实施例中，备用带隙电路204适于产生与温度无关的电压参考，在下文中被称作备用带隙电压(Vsb)。因为备用带隙电压是与温度无关的，所以分压器电路208可作用于可靠一致的电压电平以产生高电压参考(VH)和低电压参考(VL)电压。转换电路系统212可接着使用这些高和低电压参考值来对与在转换输出(di)的产生时二极管的阈值电压(Vd)的比较求平均。
在这些实施例中，除时钟循环之外，计数器218还可接着跟踪这些转换输出。在达到另一转换循环(此可通过预定数目个时钟循环来量化)的结束后，抽取器222就可抽取转换输出的总数目以减少由温度计138输出的最终温度值中的噪声。将对这些组件如何起作用进行更详细论述。
图2B是根据实施例的图2A的分压器电路208的示意图。在一些实施例中，分压器电路208包含与电阻分压器232耦合的低电流电压缓冲器230。因为温度转换的活动阶段显著短于空闲阶段，如图4中所说明，所以除分压器电路208的低工作电流之外，分压器电路208还能够限制温度计138的电流消耗。此外，电阻分压器232能够产生低电流消耗的高电压参考VH和低电压参考VL。VH和VL电压的值可取决于VH和VL电压沿着电阻分压器232采用的分接点而可变地设置。
图3A是根据至少一些实施例的在图2A的温度计的上下文中的转换电路系统212的示意性框图。转换电路系统212可包含振荡器302、脉冲发生器306、V二极管发生器310以及模数转换器(ADC)314。振荡器302(其可为低电压振荡器)可产生驱动图3C-3D中所说明的其它电路系统当中的脉冲发生器306的时钟(CLK)。V二极管发生器310可确定二极管213或其它正向偏置PN结半导体装置的阈值电压(Vd)，并且将阈值电压提供到ADC 314。相较于二极管213的阈值电压(Vd)，ADC 314可使用来自分压器电路208的VH和VL值中的一或多个的组合来操作。
更具体地，ADC 314的输出可理解为由ADC 314在进行此比较时触发的一值的数目，其可在以下等式(1)中表达为值K。等式(1)中的N的值是在由振荡器302产生的时钟达到预定数目个时钟循环的时间期间进行的转换的数目。因此，转换输出的总数目可随时钟循环的数目增加而变得更准确。
Figure BDA0003877759220000101
将参考图3C-3D对ADC 314进行更详细论述。
图3B是说明根据至少一些实施例的相对于温度计138内的温度而改变的二极管213的阈值电压(Vd)的曲线图。举例来说，可从此曲线图观察到，Vd大体上与温度(T)成反比。如所说明，对应于最小温度(Tmin)的最大阈值电压(Vdmax)可设置成低于高电压参考(VH)的电压。此外，对应于最大温度(Tmax)的最小阈值电压(Vdmin)可设置成高于低电压参考(VL)的电压。另外，在设计分压器208(图2B)和从电阻分压器232选择分接位置时，可分别考量等式(2)和(3)的考虑因素来选择电压VH和VL值。
Figure BDA0003877759220000111
Figure BDA0003877759220000112
因此，高电压参考(VH)的电压可选择为高于阈值电压的最大值，并且低电压参考(VL)的电压可选择为低于阈值电压的最小值。
图3C是根据一些实施例的图3A的ADC 314的示意图。图3D是根据至少一些实施例的用于从ADC 314确定温度的计数器218和抽取器222的示意性框图。图4是根据至少一些实施例的与图3C-3D的示意图相关联的波形的曲线图。ADC 314可包含但不限于电压比较器315、第一电容器C1、第二电容器C2、第一开关S1、第二开关S2、第三开关S3、第四开关S4以及触发器305。
在至少一些实施例中，电压比较器315具有例如经由V二极管发生器310与二极管213耦合的正极端子。第一电容器C1耦合在电压比较器315的负极端子与接地(GND)之间。第一开关S1选择性地与第一电容器C1耦合。第二开关S2选择性地耦合在第一开关S1与电压参考节点320之间。第二电容器C0选择性地连接在第一开关S1与第二开关S3之间，第二电容器C0还耦合到接地。在这些实施例中，第二电容器C0小于第一电容器C1。在一些实施例中，第一电容器C1比第二电容器C0大得多。
在至少一些实施例中，振荡器302与脉冲发生器306耦合。振荡器302可提供脉冲发生器306从其产生脉冲(脉冲1)的时钟。在这些实施例中，脉冲发生器306(图3D)与ADC 314耦合且产生脉冲(脉冲1)，所述脉冲将闭合第一开关S1，从而致使第一电容器C1和第二电容器C0均衡电荷。在这些实施例中，温度计138进一步包含耦合在脉冲发生器306与第二开关S2之间的反相器307(图3D)。反相器307可输出反相信号(！脉冲1)，所述反相信号将闭合第二开关S2，从而致使第二电容器C0经由电压参考节点320进行预充电。如图4中所说明，反相信号具有脉冲1信号的更长的反相脉冲，并且因此预充电周期更冗长。一旦第二电容器C0被预充电，来自脉冲1信号的脉冲就致使第一开关S1闭合而第二开关S2被强制断开，从而致使电荷跨越第一和第二电容器均衡。
在各种实施例中，ADC 314进一步包含第三开关S3，所述第三开关选择性地耦合在电阻分压器232的高电压参考(VH)与电压参考节点320之间。在这些实施例中，电阻分压器232是由备用带隙电压驱动，如所论述。ADC 314进一步包含第四开关S4，所述第四开关选择性地耦合在电阻分压器232的低电压参考(LH)与电压参考节点320之间。此外，低电压参考的电压低于高电压参考的电压。因此，在预充电阶段期间，经断言转换输出(di)(例如，一值)致使第三开关闭合以选择VH，而未经断言转换输出(！di)(例如，零值)致使第四开关闭合以选择VL以馈入到电压参考节点320。如图4中所说明，di可通常在温度转换的至少部分期间对应于时钟(CLK)。
在至少一些实施例中，触发器305与电压比较器315耦合以存储电压比较器315的输出(di)。输出将选择性地闭合第三开关S3且输出的第二反相信号(！di)将选择性地闭合第四开关S4，例如，使得每次仅闭合第三开关S3或第四开关S4中的一个。在这些实施例中，脉冲发生器306进一步产生第二脉冲(脉冲2)。触发器305可存储电压比较器315的输出(di)，并且可在不存在第二脉冲(脉冲2)的情况下被清除，如参考图4所说明。
在关于预充电阶段的额外特异性的情况下，在第一开关S1断开且第二开关S2闭合时，取决于当前存储在触发器305中的转换输出di，第二电容器C0被充电到高电压参考(VH)电平或低电压参考(VL)电平。第一电容器C1上的电压是Vci，其在斜变周期之后在二极管213的阈值电压(Vd)附近交替。在预充电阶段之后电容器上的电荷可在等式(4)中表达为Qf，
Qs＝C0·(di·VH+(1-di)·VL)+C1·Vci   (4)
其中第一值是第二电容器C0上的电荷，并且第二值是第一电容器C1上的电荷。
在关于接合阶段的额外特异性的情况下，在第一开关S1闭合且第二开关S2断开时，第一电容器C1和第二电容器C0均衡电荷以共享共同电压Vf。因此，第二电容器C0上的电荷将被添加到第一电容器C1上的电荷(当在VH处发生预充电时)，或者将发生相反情况，并且第二电容器C0将接受来自第一电容器C1的电荷(当在VL处发生预充电时)。最终电荷Qf可在等式(5)中表达为
Qf＝(C0+C1)·Vfi.    (5)
此外，假设在每一转换之后，Qs将等于Qf，可依序产生等式(6)和(7)。
Figure BDA0003877759220000121
Figure BDA0003877759220000122
考虑
Figure BDA0003877759220000123
的稳态，设
Figure BDA0003877759220000124
和
Figure BDA0003877759220000125
其中K是由ADC314输出的一值的数目(且与二极管213的温度成比例)，并且N是转换或时钟循环的数目。还考虑
Figure BDA0003877759220000126
可获得等式(8)和(9)：
k·VH+(N-k)·VL-N·Vd＝0，接着   (8)
Figure BDA0003877759220000127
其中等式(9)与先前提及的等式(1)相同，具有
Figure BDA0003877759220000128
的分辨率。
作为仅出于解释的目的的实际实例，假设600mV的Vc电压，其低于大致1.2V的假设值的Vd(T)。基于此信息，电压比较器315的输出di将是到触发器305的“1”(一值)；否则，如果Vc高于Vd(T)，则电压比较器315将把“0”(零值)输出到触发器305。在斜变阶段期间，电压比较器输出是“1”，并且第二电容器C0电压继续施加在C1上，此会增加电荷且因此增加Vci处的电压。在稳态阶段期间，Vc(来自C1)增加到高于Vd，接着转换输出di是“0”，从而减少Vc处的电压。通过使转换输出di变低、将第二电容器C0预充电到更低电压来使电压Vc降低，接着在接合阶段期间从第一电容器C1移除电压。电压Vc接着可在整个稳态阶段中在Vd附近开始抖动。
另外参考图3D，根据至少一些实施例，计数器218(图3D)包含与触发器305耦合的第一计数器318A、与振荡器302耦合的第二计数器318B、与第二计数器318B耦合且用以触发第一计数器318A的值到与第一计数器318A耦合的锁存器322中的选通的匹配电路309。举例来说，在这些实施例中，第一计数器318A响应于检测到在触发器305中缓冲的一值而递增，并且第二计数器318B根据由振荡器302产生的时钟(CLK)的时钟循环递增。锁存器322与第一计数器318A的输出耦合。匹配电路309的逻辑门响应于第二计数器318B达到预定数目(指示为N)个时钟循环而激活锁存器322，所述锁存器接收第一计数器318A的值。
在至少一些实施例中，抽取器222耦合到锁存器322，并且因此适于抽取从锁存器322检索到的值，从而致使舍弃存储在锁存器322中的第一计数器318A的值的预定数目个最低有效位。抽取器222因此输出温度的拒绝在最低有效位中发现的噪声的抽取值。输出温度值可呈本地媒体控制器135的控制逻辑可解释的数字代码的形式。
图5A是说明根据各种实施例的二极管的阈值电压相对于温度的改变的曲线图。在这些实施例中，二极管213的阈值电压(Vd)的此改变可表达为等式(10)。
Figure BDA0003877759220000131
可使数字代码对应于阈值电压根据温度的此改变，从而采用等式(10)中j的值来调整由Vd随温度的改变定义的曲线的分辨率。举例来说，如果j被设置为零(“0”)，则将存在1代码/度，而如果j被设置为一(“1”)，则将存在2代码/度。举例来说，增加每度分辨率可有助于增加准确性。因此，随j的值增加，由抽取器222舍弃的最低有效位增加以拒绝更多噪声。此外，如可观察到，N的值(在执行抽取之前所采用的转换循环的数目)决定Vd相对于温度(T)曲线的斜率，并且因此可经调整以设置Vd与来自抽取器222的温度输出值中的温度之间的改变速率。图5A的特定曲线是使用2200的N的值、10μs的时钟周期以及22ms的样本周期来产生的，但设想其它。
图5B是说明根据至少一些实施例的对由抽取器222进行的抽取的校准的曲线图。此曲线图说明K(例如，由第一计数器318A跟踪的一的数目)的值除以八(“8”)的曲线501以及对(160-K/8)的校准计算的曲线503，此将匹配二极管213的温度值。因此，可通过添加达到目标值所需的数字来获得校准，所述数字在此实例中被选择为P＝160，但设想并可选择其它数字。仅举例来说，假设VH是0.95V，VL是0.45V，j被设置为3(例如，三个最低有效位被截断以获得1代码/度)，并且Vd斜率是-1.82mV/K。出于校准的目的，控制逻辑可在数据结构内创建并存储类似于使温度值与K/8以及160-K/8的校准值相关联的表1的内容。因此，在此校准实例中，等式(11)可用于基于P、K和j的值而计算温度。
Figure BDA0003877759220000141
温度(K) K/8 (160-K/8)
-40 200 -40
-30 190 -30
-20 180 -20
-10 170 -10
0 160 0
10 150 10
20 140 20
30 130 30
40 120 40
50 110 50
60 100 60
70 90 70
80 80 80
90 70 90
100 60 100
110 50 110
120 40 120
表1
图6是根据至少一些实施例的操作存储器装置的温度计138的实例方法600的流程图。方法600可由可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合的处理逻辑执行。在一些实施例中，方法600是由图1A-1B的温度计138和本地媒体控制器135的组合执行，并且在本文中更详细论述。虽然以特定序列或次序展示，但除非另外规定，否则可修改过程的次序。因此，所说明实施例应仅作为实例理解，并且所说明过程可以不同次序执行，并且一些过程可并行执行。另外，可在各种实施例中省略一或多个过程。因此，并非每一个实施例中都需要所有过程。其它过程流程是可能的。
在各种实施例中，方法600是操作存储器装置，所述存储器装置包含：存储器阵列；二极管，其具有随温度改变的阈值电压；以及模数转换器(ADC)，其与存储器阵列耦合。在这些实施例中，ADC包含：电压比较器，其具有与二极管耦合的正极端子；第一电容器，其耦合在电压比较器的负极端子与接地之间；以及第二电容器，其选择性地耦合在第一电容器与电压参考节点之间，第二电容器还与接地耦合且具有小于第一电容器的电容的电容。
在操作610处，控制所产生的脉冲。更具体地，处理逻辑引导脉冲发生器以产生脉冲，其中脉冲将致使第一电容器连接到第二电容器且均衡第一电容器与第二电容器之间的电荷。
在操作620处，产生脉冲的反相信号。更具体地，处理逻辑从脉冲产生反相信号，所述反相信号将致使第二电容器与电压参考节点耦合以在第一电容器与第二电容器之间的电荷的均衡之前对第一电容器进行预充电。
在操作630处，跟踪比较器输出。更具体地，处理逻辑跟踪由电压比较器输出的一值的数目以确定二极管的温度值。
在一些实施例中，振荡器与温度计138的脉冲发生器耦合。在方法600的额外操作中，处理逻辑使用第一计数器来跟踪由电压比较器输出的一值的数目。处理逻辑进一步使用振荡器来产生脉冲发生器从其产生脉冲的时钟。处理逻辑进一步使用第二计数器来跟踪时钟的时钟循环的数目。响应于第二计数器达到预定数目个时钟循环，处理逻辑进一步抽取第一计数器的值以产生温度值。
图7说明计算机系统700的实例机器，在所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任何一或多个的指令集。在一些实施例中，计算机系统700可对应于主机系统(例如，图1A的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1A的存储器子系统110)，或可用于执行控制器的操作(例如，以执行操作系统，从而执行对应于图1A的存储器子系统控制器115的操作)。在替代实施例中，机器可连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中进行操作。
所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络设备、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令集的任何机器。此外，虽然说明了单个机器，但术语“机器”还应被认为包含机器的任何集合，所述机器单独地或共同地执行指令集(或多个指令集)以执行本文中所论述的方法中的任一或多个。
实例计算机系统700包含处理装置702、主存储器704(例如，只读存储器(ROM)、快闪存储器、例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等动态随机存取存储器(DRAM))、静态存储器710(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统718，其经由总线730彼此通信。
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定地，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置702还可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置702被配置成执行指令728，以用于执行本文中所论述的操作和步骤。计算机系统700可进一步包含网络接口装置712以经由网络720通信。
数据存储系统718可包含机器可读存储媒体724(还称为计算机可读媒体)，在所述机器可读存储媒体上存储有一或多个指令集728或者体现本文中所描述的方法或功能中的任何一或多个的软件。数据存储系统718可进一步包含先前论述的本地媒体控制器135和温度计138。指令728还可在其由计算机系统700执行期间完全或至少部分地驻留在主存储器704内和/或处理装置702内，主存储器704和处理装置702还构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718和/或主存储器704可对应于图1A的存储器子系统110。
在一个实施例中，指令726包含用以实施对应于控制器(例如，图1A的存储器子系统控制器115)的功能性的指令。虽然在实例实施例中将机器可读存储媒体724展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集且致使机器执行本公开的方法中的任一或多个的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。
已依据对计算机存储器内的数据位的操作的算法和符号表示呈现了前述详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用于将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法在此处且一般被认为是产生所要结果的操作的自洽序列。操作是要求对物理数量进行物理操控的操作。这些数量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已证明将这些信号称作位、值、元件、符号、字符、术语、编号等是方便的。
然而，应牢记，所有这些和类似术语应与适当物理数量相关联，并且仅仅是应用于这些数量的方便标签。本公开可指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理数量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
本文中所呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用于执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样呈现多种这些系统的结构。此外，不参考任何特定编程语言来描述本公开。应了解，多种编程语言可用于实施如本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。
在前述说明书中，已参考其具体实例实施例描述了本公开的实施例。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而不是限制性意义上看待说明书和图式。

Claims (20)

1.一种存储器装置，其包括：
存储器单元阵列；
二极管，其具有随温度改变的阈值电压；
模数转换器ADC，其与所述阵列耦合且包括：
电压比较器，其具有与所述二极管耦合的正极端子；
第一电容器，其耦合在所述电压比较器的负极端子与接地之间；以及
第二电容器，其选择性地耦合在所述第一电容器与电压参考节点之间，所述第二电容器还与所述接地耦合且具有小于所述第一电容器的电容的电容；以及
脉冲发生器，其与所述ADC耦合且产生脉冲，其中所述脉冲将致使所述第一电容器连接到所述第二电容器且均衡所述第一电容器与所述第二电容器之间的电荷，并且其中所述脉冲的反相信号将致使所述第二电容器与所述电压参考节点耦合以对所述第一电容器进行预充电。
2.根据权利要求1所述的存储器装置，其进一步包括与所述脉冲发生器耦合的振荡器，所述振荡器用以提供所述脉冲发生器将从其产生所述脉冲的时钟。
3.根据权利要求1所述的存储器装置，其进一步包括：
第一开关，其选择性地与所述第一电容器耦合，其中所述脉冲将闭合所述第一开关；以及
第二开关，其选择性地耦合在所述第一开关与所述电压参考节点之间，其中所述反相信号将闭合所述第二开关。
4.根据权利要求1所述的存储器装置，其进一步包括：
第一开关，其选择性地耦合在电阻分压器的高电压参考与所述电压参考节点之间，所述电阻分压器由备用带隙电压驱动；以及
第二开关，其选择性地耦合在所述电阻分压器的低电压参考与所述电压参考节点之间，其中所述低电压参考的电压低于所述高电压参考的电压。
5.根据权利要求4所述的存储器装置，其中所述高电压参考的所述电压被选择为高于所述阈值电压的最大值，并且其中所述低电压参考的所述电压被选择为低于所述阈值电压的最小值。
6.根据权利要求4所述的存储器装置，其进一步包括与所述电压比较器耦合以存储所述电压比较器的输出的触发器，其中所述输出将选择性地闭合所述第一开关，并且所述输出的第二反相信号将选择性地闭合所述第二开关。
7.根据权利要求1所述的存储器装置，其中所述脉冲发生器进一步产生第二脉冲，所述存储器装置进一步包括与所述电压比较器耦合的触发器，所述触发器用以存储所述电压比较器的输出且在不存在所述第二脉冲的情况下被清除。
8.根据权利要求7所述的存储器装置，其进一步包括：
振荡器，其用以产生所述脉冲发生器将从其产生所述脉冲的时钟；
第一计数器，其与所述触发器耦合，所述第一计数器用以响应于检测到在所述触发器中缓冲的一值而递增；
第二计数器，其与所述振荡器耦合，所述第二计数器用以根据所述时钟的时钟循环递增；
锁存器，其与所述第一计数器的输出耦合；以及
逻辑门，其用以响应于所述第二计数器达到预定数目个时钟循环而激活所述锁存器，所述锁存器接收所述第一计数器的值。
9.根据权利要求8所述的存储器装置，其进一步包括与所述锁存器耦合的抽取器，所述抽取器用以：
致使舍弃存储在所述锁存器中的所述第一计数器的所述值的预定数目个最低有效位；以及
输出所述温度的拒绝在所述最低有效位中发现的噪声的抽取值。
10.一种系统，其包括：
一或多个存储器裸片；
二极管，其具有随温度改变的阈值电压；
模数转换器ADC，其与所述一或多个存储器裸片耦合，所述ADC包括：
电压比较器，其具有与所述二极管耦合的正极端子；
第一电容器，其耦合在所述电压比较器的负极端子与接地之间；
第一开关，其选择性地与所述第一电容器耦合；
第二开关，其选择性地耦合在所述第一开关与电压参考节点之间；以及
第二电容器，其选择性地连接在所述第一开关与所述第二开关之间，所述第二电容器还与所述接地耦合；
脉冲发生器，其与所述ADC耦合，所述脉冲发生器用以产生脉冲，所述脉冲将闭合所述第一开关，从而致使所述第一电容器和所述第二电容器均衡电荷；以及
反相器，其耦合在所述脉冲发生器与所述第二开关之间，所述反相器用以输出反相信号，所述反相信号将闭合所述第二开关，从而致使所述第二电容器经由所述电压参考节点预充电。
11.根据权利要求10所述的系统，其中所述第二电容器小于所述第一电容器。
12.根据权利要求10所述的系统，其进一步包括与所述脉冲发生器耦合的振荡器，所述振荡器用以提供所述脉冲发生器将从其产生所述脉冲的时钟。
13.根据权利要求10所述的系统，其进一步包括：
第一开关，其选择性地耦合在电阻分压器的高电压参考与所述电压参考节点之间，所述电阻分压器由备用带隙电压驱动；以及
第二开关，其选择性地耦合在所述电阻分压器的低电压参考与所述电压参考节点之间，其中所述低电压参考的电压低于所述高电压参考的电压。
14.根据权利要求13所述的系统，其中所述高电压参考的所述电压被选择为高于所述阈值电压的最大值，并且其中所述低电压参考的所述电压被选择为低于所述阈值电压的最小值。
15.根据权利要求13所述的系统，其进一步包括与所述电压比较器耦合以存储所述电压比较器的输出的触发器，其中所述输出将选择性地闭合所述第一开关，并且所述输出的第二反相信号将选择性地闭合所述第二开关。
16.根据权利要求10所述的系统，其中所述脉冲发生器进一步产生第二脉冲，所述系统进一步包括与所述电压比较器耦合的触发器，所述触发器用以存储所述电压比较器的输出且在不存在所述第二脉冲的情况下被清除。
17.根据权利要求16所述的系统，其进一步包括：
振荡器，其用以产生所述脉冲发生器将从其产生所述脉冲的时钟；
第一计数器，其与所述触发器耦合，所述第一计数器用以响应于检测到在所述触发器中缓冲的一值而递增；
第二计数器，其与所述振荡器耦合，所述第二计数器用以根据所述时钟的时钟循环递增；
锁存器，其与所述第一计数器的输出耦合；以及
逻辑门，其用以响应于所述第二计数器达到预定数目个时钟循环而激活所述锁存器，所述锁存器接收所述第一计数器的值。
18.根据权利要求17所述的系统，其进一步包括与所述锁存器耦合的抽取器，所述抽取器用以：
致使舍弃存储在所述锁存器中的所述第一计数器的所述值的预定数目个最低有效位；以及
输出所述温度的拒绝在所述最低有效位中发现的噪声的抽取值。
19.一种操作存储器装置的方法，所述存储器装置包括：存储器阵列；二极管，其具有随温度改变的阈值电压；以及模数转换器ADC，其与所述存储器阵列耦合，所述ADC包括：电压比较器，其具有与所述二极管耦合的正极端子；第一电容器，其耦合在所述电压比较器的负极端子与接地之间；以及第二电容器，其选择性地耦合在所述第一电容器与电压参考节点之间，所述第二电容器还与所述接地耦合且具有小于所述第一电容器的电容的电容，并且其中操作所述存储器装置的所述方法包括：
引导脉冲发生器以产生脉冲，其中所述脉冲将致使所述第一电容器连接到所述第二电容器且均衡所述第一电容器与所述第二电容器之间的电荷；
从所述脉冲产生反相信号，所述反相信号将致使所述第二电容器与所述电压参考节点耦合以在所述第一电容器与所述第二电容器之间的所述电荷的均衡之前对所述第一电容器进行预充电；以及
跟踪由所述电压比较器输出的一值的数目以确定所述二极管的温度值。
20.根据权利要求19所述的方法，其中所述存储器装置进一步包括与所述脉冲发生器耦合的振荡器，并且其中操作所述存储器装置的所述方法进一步包括：
使用第一计数器来跟踪由所述电压比较器输出的一值的所述数目；
使用所述振荡器来产生所述脉冲发生器从其产生所述脉冲的时钟；
使用第二计数器来跟踪所述时钟的时钟循环的数目；以及
响应于所述第二计数器达到预定数目个时钟循环，抽取所述第一计数器的值以产生所述温度值。
CN202211221785.6A 2021-10-08 2022-10-08 存储器装置中的多采样、电荷共享的温度计 Pending CN115966226A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163253712P 2021-10-08 2021-10-08
US63/253,712 2021-10-08
US17/684,956 2022-03-02
US17/684,956 US11908530B2 (en) 2021-10-08 2022-03-02 Multi-sampled, charge-sharing thermometer in memory device

Publications (1)

Publication Number Publication Date
CN115966226A true CN115966226A (zh) 2023-04-14

Family

ID=85705111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211221785.6A Pending CN115966226A (zh) 2021-10-08 2022-10-08 存储器装置中的多采样、电荷共享的温度计

Country Status (3)

Country Link
US (2) US11908530B2 (zh)
CN (1) CN115966226A (zh)
DE (1) DE102022003637A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220390972A1 (en) * 2021-06-03 2022-12-08 Micron Technology, Inc. Balancing current consumption between different voltage sources

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002355A (en) * 1997-06-26 1999-12-14 Cirrus Logic, Inc. Synchronously pumped substrate analog-to-digital converter (ADC) system and methods
US7706545B2 (en) * 2003-03-21 2010-04-27 D2Audio Corporation Systems and methods for protection of audio amplifier circuits
CN106017710B (zh) * 2015-03-30 2020-01-07 意法半导体股份有限公司 包含温度传感器的集成电子器件和感测方法

Also Published As

Publication number Publication date
US20230111614A1 (en) 2023-04-13
DE102022003637A1 (de) 2023-04-13
US20240120012A1 (en) 2024-04-11
US11908530B2 (en) 2024-02-20

Similar Documents

Publication Publication Date Title
JP5483204B2 (ja) Ｍｌｃｎａｎｄにおける不均等閾値電圧範囲
JP2010530594A (ja) ソリッドステートメモリのプログラミング速度の特定と制御
US20220223215A1 (en) Defect detection during program verify in a memory sub-system
US11726690B2 (en) Independent parallel plane access in a multi-plane memory device
US20240120012A1 (en) Multi-sampled, charge-sharing thermometer in memory device
US11443816B2 (en) Managing digitally-controlled charge pump operation in a memory sub-system
US11869595B2 (en) Memory device programming technique using fewer latches
US11810613B2 (en) Ultra-compact page buffer
US11664079B2 (en) Intervallic dynamic start voltage and program verify sampling in a memory sub-system
US11704047B2 (en) Temperature readings for memory devices to reduce temperature compensation errors
CN116261753A (zh) 多平面存储器装置中的不对称平面驱动器电路
EP4078592A1 (en) Extracting the resistor-capacitor time constant of an electronic circuit line
US11615853B2 (en) Selective overdrive of supply voltage to primary switch for programming memory cells
US11842078B2 (en) Asynchronous interrupt event handling in multi-plane memory devices
CN114927150B (zh) 估计电路的电阻-电容时间常数
US11756612B2 (en) All levels dynamic start voltage programming of a memory device in a memory sub-system
US11749346B2 (en) Overwrite mode in memory programming operations
US20240136000A1 (en) Compact digital thermometer in a memory device
US20230069616A1 (en) Memory devices using a dynamic latch to provide multiple bias voltages
CN115917653A (zh) 存储器装置中位线驱动器与页缓冲器电路系统的隔离

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination