CN116261753A - 多平面存储器装置中的不对称平面驱动器电路 - Google Patents

多平面存储器装置中的不对称平面驱动器电路 Download PDF

Info

Publication number
CN116261753A
CN116261753A CN202180054473.8A CN202180054473A CN116261753A CN 116261753 A CN116261753 A CN 116261753A CN 202180054473 A CN202180054473 A CN 202180054473A CN 116261753 A CN116261753 A CN 116261753A
Authority
CN
China
Prior art keywords
memory
plane
planes
driver circuit
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180054473.8A
Other languages
English (en)
Inventor
K·C·C·卡瓦利普拉普
萧江华
山田重和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116261753A publication Critical patent/CN116261753A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2209—Concurrent read and write

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器装置包含：存储器阵列，其包括多个平面；主要平面驱动器电路，其包括用以支持对所述多个平面中的任一者的读取操作、编程操作和擦除操作的组件；以及次要平面驱动器电路，其包括用以支持对所述多个平面中的相关联一者的读取操作的组件。所述主要平面驱动器电路被配置成对所述多个平面中的第一平面执行第一读取操作，并且所述次要平面驱动器电路被配置成与所述第一读取操作同时地对所述多个平面中的第二平面执行第二读取操作。

Description

多平面存储器装置中的不对称平面驱动器电路
技术领域
本公开的实施例大体上涉及存储器子系统，并且更具体地涉及存储器子系统中的多平面存储器装置中的不对称平面驱动器电路。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以将数据存储在存储器装置且从存储器装置检索数据。
附图说明
将从下文给出的实施方式和从本公开的各种实施例的附图更充分地理解本公开。
图1示出根据本公开的一些实施例的包含存储器子系统的范例性计算系统。
图2是根据本公开的一些实施例的示出具有不对称平面驱动器电路的多平面存储器装置的框图。
图3是根据本公开的一些实施例的示出具有用于多平面存储器装置中的不对称平面驱动器电路的一个开关配置的路由电路系统的框图。
图4是根据本公开的一些实施例的示出具有用于多平面存储器装置中的不对称平面驱动器电路的一个开关配置的路由电路系统的框图。
图5是根据本公开的一些实施例的示出具有用于多平面存储器装置中的不对称平面驱动器电路的一个开关配置的路由电路系统的框图。
图6是根据本公开的一些实施例的示出具有用于多平面存储器装置中的不对称平面驱动器电路和全局字线驱动器电路的一个开关配置的路由电路系统的框图。
图7是根据本公开的一些实施例的存储器子系统中的多平面存储器装置中的不对称平面驱动器电路的范例性操作方法的流程图。
图8是本公开的实施例可在其中操作的范例性计算机系统的框图。
具体实施方式
本公开的各方面涉及存储器子系统中的多平面存储器装置中的不对称平面驱动器电路。存储器子系统可为存储装置、存储器模块，或存储装置与存储器模块的混合。下文结合图1来描述存储装置和存储器模块的实例。一般来说，主机系统可利用存储器子系统，所述存储器子系统包含一或多个组件，例如存储数据的存储器装置。主机系统可提供待存储在存储器子系统处的数据，且可请求待从存储器子系统检索的数据。
存储器子系统可包含高密度非易失性存储器装置，其中当没有电力供应到存储器装置时期望保持数据。非易失性存储器装置的一个实例为与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个裸片的封装。每一裸片可由一或多个平面组成。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面由物理块集合组成。每一块由页集合组成。每一页由存储器单元集合(“单元”)组成。单元是存储信息的电子电路。取决于单元类型，单元可存储二进制信息的一或多个位，且具有与正存储的位数相关的各种逻辑状态。逻辑状态可由例如“0”和“1”的二进制值或此类值的组合表示。
存储器装置可由布置成二维网格或三维网格的位构成。将存储器单元蚀刻到列(下文也称为位线)和行(下文也称为字线)的阵列中的硅晶片上。字线可指代存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以产生存储器单元中的每一者的地址。位线和字线的交叉点构成存储器单元的地址。下文中，块是指用于存储数据的存储器装置的单元，且可包含存储器单元的群组、字线群组、字线或个别存储器单元。可将一或多个块分组在一起以形成存储器装置的平面，以便允许在每一平面上进行并发操作。存储器装置可包含执行两个或更多个存储器平面的并发存储器页存取的电路系统。举例来说，存储器装置可包含可由存储器装置的平面共享的多个存取线驱动器电路和电力电路，以促进两个或更多个存储器平面的包含不同页类型的页的并发存取。为易于描述，这些电路通常可称为独立平面驱动器电路。
在每一代存储器装置中，存储器阵列的架构倾向于较小物理覆盖面积，同时维持或甚至增加存储器容量。独立平面驱动器电路以及与存储器阵列相关联的其它电路系统位于安置在存储器阵列下方的逻辑层中。因此，当存储器阵列的覆盖面积减小时，可能需要类似地减小此逻辑层的覆盖面积以避免逻辑层的外围延伸超出相关联存储器阵列的覆盖面积。由于独立平面驱动器电路支持高密度存储器阵列上改进的随机读取性能，因此需要维持由独立平面驱动器电路提供的多路并行存取功能性，尽管其驻存的逻辑层的尺寸减小。然而，此目标与多平面存储器装置中所使用的多个独立平面驱动器电路以及支持添加到三维存储器阵列的额外竖直层(即，层次)所需的任何额外电路系统不一致。
一些存储器装置尝试通过以一定让步维持某一数目个复制平面驱动器电路来促进减小逻辑层的覆盖面积。举例来说，一些存储器装置减少可在存储器装置中受到支持的多个抑制方案、可供平面驱动器电路使用的多个偏压源、存在于存储器装置架构中的多个高压开关和/或平面驱动器电路中所使用的高压开关的长度。这些让步可使得复制平面驱动器电路中的每一者的面积减小，但可引起增加的程序干扰效应、减少的读取/窗口预算、增加上市时间、增加的开关约束、降低的可靠性和/或其它不利性能或操作影响。
本公开的各方面通过在多平面存储器装置中实施不对称平面驱动器电路来解决以上和其它缺陷。在一个实施例中，不对称平面驱动器电路包含一或多个主要平面驱动器电路以及具有与主要平面驱动器电路不同的功能性的一或多个次要平面驱动器电路。主要平面驱动器电路可包含允许主要平面驱动器电路对多平面存储器装置的平面执行读取、编程和擦除操作的组件。举例来说，主要平面驱动器电路可包含用于分别在编程和/或擦除操作期间施加相对较高编程和/或擦除电压的高电压源、用于执行编程和擦除操作的多个高电压开关和相关联的控制逻辑、测试模式电路系统以及用于执行读取、编程和擦除操作的其它组件。多平面存储器装置可进一步包含信号路由线和开关，所述信号路由线和开关用以在多平面存储器装置中将主要平面驱动器电路连接到每一平面或连接到平面的子集以准许主要平面驱动器电路例如对并联的两个或更多个平面执行编程或擦除操作。次要平面驱动器电路可包含比主要平面驱动器电路少的组件，例如用以允许次要平面驱动器电路对多平面存储器装置的相关联平面执行读取操作的组件。举例来说，主要平面驱动器电路可包含用以支持编程/擦除/读取和测试模式操作的驱动器，以及高电压开关，所述高电压开关具有较大信道长度以解决可靠性问题，这是因为主要平面驱动器电路支持编程和擦除操作。相比而言，次要平面驱动器电路可仅包含用以支持读取操作的驱动器，并且这些驱动器可包含高电压开关，所述高电压开关具有较小信道长度，这是因为读取电压并非与编程和擦除电压一样高。在一个实施例中，一或多个次要平面驱动器电路中的每一者与多平面存储器装置中的仅一个平面相关联，并且一或多个次要平面驱动器电路中的每一者可对其相关联平面同时执行单独读取操作。由于多平面存储器装置架构可支持对单独平面的同时读取操作，因此次要平面驱动器电路可提供此功能性，而主要平面驱动器电路可用于对个别平面或并联的单独平面执行的编程或擦除操作。
此方法的优点包含但不限于多平面存储器装置中的逻辑层的尺寸减小。由于次要平面驱动器电路包含较少组件，因此其可被制造成占据比存储器装置的逻辑层中的主要平面驱动器电路小的面积，由此准许逻辑层具有比针对多平面存储器装置的每一平面包含主要平面驱动器电路的情况小的覆盖面积。另外，额外存储器平面或竖直存储器层次到存储器装置的存储器阵列的可扩展性是有可能的，而不会导致逻辑层的覆盖面积成比例地增加。此外，为了实现尺寸减小，不会损害平面驱动器电路的功能性和性能，因为不需要减少存储器装置中所使用的抑制方案、可供平面驱动器电路使用的多个偏压源和/或高电压开关中所使用的装置的信道长度。因此，本文中所描述的不对称平面驱动器电路架构提供与对称架构相同的功能性，但显著节省了存储器装置的逻辑层中的电路系统的尺寸。
图1示出根据本公开的一些实施例的包含存储器子系统110的范例性计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或这些的组合。
存储器子系统110可为存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态硬盘(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人驾驶飞机、火车、汽车或其它运输工具)、启用物联网(IoT)的装置、嵌入式计算机(例如，包含于交通工具、工业设备或联网的商业装置中的一者)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与……耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，无介入组件)，无论有线或无线，包含例如电、光学、磁性等的连接。
主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110，例如以将数据写入到存储器子系统110以及从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤信道、串行附接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。在存储器子系统110通过物理主机接口(例如，PCIe总线)与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供接口以用于在存储器子系统110与主机系统120之间传送控制、地址、数据以及其它信号。图1示出存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)类型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可以结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行就地写入操作，在所述操作中可在不事先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND类型快闪存储器包含例如二维NAND(2DNAND)和三维NAND(3D NAND)。
存储器装置130中的每一者可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)，可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)，可每单元存储多个位。在一些实施例中，存储器装置130中的每一者可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或这些的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为可指代用以存储数据的存储器装置的逻辑单元的页。在一些类型的存储器(例如，NAND)的情况下，可将页分组以形成块。
尽管描述了例如3D交叉点非易失性存储器单元阵列和NAND类型快闪存储器(例如，2D NAND、3D NAND)等非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它硫属化物类存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、氧化物类RRAM(OxRAM)、或非(NOR)快闪存储器，以及电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130进行通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据之类的操作以及其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有用以执行本文中所描述的操作的专用(即，硬编码)逻辑的数字电路系统。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可为处理装置，其包含被配置成执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所说明实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，其被配置成存储指令以用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的范例性存储器子系统110已示出为包含存储器子系统控制器115，但是在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依赖于外部控制(例如，由外部主机提供，或由与存储器子系统分离的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将命令或操作转换为指令或适当命令以实现对存储器装置130的期望存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120进行通信。主机接口电路系统可将从主机系统接收的命令转换成命令指令以存取存储器装置130以及将与存储器装置130相关联的响应转换成主机系统120的信息。
存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址并对所述地址进行解码以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，所述本地媒体控制器结合存储器子系统控制器115进行操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器子系统110是受管理存储器装置，其包含具有在裸片上的控制逻辑(例如，本地媒体控制器135)的原始存储器装置130以及相同存储器装置封装内用于媒体管理的控制器(例如，存储器子系统控制器115)。受管理存储器装置的实例是受管理NAND(MNAND)装置。
在一个实施例中，存储器装置130包含用于对存储器装置130的多个存储器平面执行存储器存取操作的不对称平面驱动器电路150。在一个实施例中，不对称平面驱动器电路150包含一或多个主要平面驱动器电路以及具有与主要平面驱动器电路不同的功能性的一或多个次要平面驱动器电路。举例来说，主要平面驱动器电路可包含用以支持对存储器装置130的平面中的任一者的读取操作、编程操作和擦除操作的组件。举例来说，主要平面驱动器电路可包含用于分别在编程/擦除操作期间施加相对较高编程/擦除电压的高电压源、用于执行编程和擦除操作的多个高电压开关和相关联的控制逻辑、测试模式电路系统以及用于执行读取、编程和擦除操作的其它组件。一或多个次要平面驱动器电路可各自包含比主要平面驱动器电路少的组件，例如用以允许次要平面驱动器电路对存储器装置130的平面中的相关联一者执行读取操作的组件。由于次要平面驱动器电路包含比主要平面驱动器电路少的组件，因此次要平面驱动器电路可占据比主要平面驱动器电路小的覆盖面积。在一个实施例中，覆盖面积表示给定组件在形成逻辑层的衬底(例如，硅晶片)上占据的二维空间量。在一个实施例中，次要平面驱动器电路的覆盖面积可为主要平面驱动器电路的覆盖面积的大致三分之一。
在一个实施例中，存储器装置130进一步包含信号路由线和开关，所述信号路由线和开关用以将主要平面驱动器电路连接到每一平面或连接到平面的子集以准许主要平面驱动器电路例如对并联的两个或更多个平面执行编程或擦除操作。在一个实施例中，每一次要平面驱动器电路与存储器装置130的仅一个平面相关联。信号路由线和开关进一步将每一次要平面驱动器电路直接连接到相关联平面，以使得每一次要平面驱动器电路可对其相关联平面同时执行单独读取操作。在一个实施例中，存储器装置130的本地媒体控制器135接收存储器存取命令，例如被引导到存储器装置130的不同平面的读取命令，并且配置路由电路系统(即，信号路由线和开关)以将主要平面驱动器电路和次要平面驱动器电路耦合到适当平面以同时执行对应于所接收到的存储器存取命令的存储器操作，例如读取操作。下文描述关于本地媒体控制器135和不对称平面驱动器电路150的操作的其它细节。
在一些实施例中，存储器装置130包含本地媒体控制器135和不对称平面驱动器电路150的至少一部分，并且被配置成执行本文中所描述的功能性。在此实施例中，不对称平面驱动器电路150可使用硬件或作为固件实施、存储在存储器装置130上、由控制逻辑(例如，本地媒体控制器135)执行以进行与本文中所描述的并发存储器平面存取相关的操作。
图2是根据本公开的一些实施例的示出具有不对称平面驱动器电路的多平面存储器装置的框图。存储器装置130包含划分成存储器平面272(0)至272(3)的存储器阵列270，所述存储器平面各自包含相应数目的存储器单元。多平面存储器装置130可进一步包含安置在存储器阵列270之下的逻辑层280。除了其它组件，逻辑层280还可包含本地媒体控制器135，包含用于针对不同存储器平面272(0)至272(3)同时执行存储器存取操作的电力控制电路和存取控制电路。存储器单元可为非易失性存储器单元，例如NAND快闪单元，或可通常为任何类型的存储器单元。
存储器平面272(0)至272(3)可各自被划分成数据块，其中在存储器存取操作期间可同时存取来自存储器平面272(0)至272(3)中的每一者的不同相对数据块。举例来说，在存储器存取操作期间，可各自同时存取存储器平面272(0)的数据块282、存储器平面272(1)的数据块283、存储器平面272(2)的数据块284和存储器平面272(3)的数据块285。
存储器平面272(0)至272(3)中的每一者可耦合到相应页缓冲器(PB)276(0)至276(3)。每一页缓冲器276(0)至276(3)可被配置成将数据提供到相应存储器平面272(0)至272(3)或从所述相应存储器平面接收所述数据。页缓冲器276(0)至276(3)可受本地媒体控制器135控制。从相应存储器平面272(0)至272(3)接收的数据可分别锁存在页缓冲器276(0)至276(3)处，且由本地媒体控制器135检索，且经由NVMe接口提供到存储器子系统控制器115。
存储器平面272(0)至272(3)中的每一者可进一步耦合到相应平面驱动器电路，例如存取线驱动器电路。在一个实施例中，逻辑层280包含不对称平面驱动器电路150，例如主要平面驱动器电路274(0)和次要平面驱动器电路278(0)至278(2)。平面驱动器电路274(0)和278(0)至278(2)可被配置成调节相关联存储器平面272(0)至272(3)的相应块的页以用于存储器存取操作。在一个实施例中，主要平面驱动器电路274(0)被配置成执行多种类型的存储器存取操作，例如编程数据(即，写入数据)、读取数据或擦除数据，而每一次要平面驱动器电路278(0)至278(2)被配置成执行仅一种类型的存储器存取操作，例如读取数据。平面驱动器电路274(0)和278(0)至278(2)中的每一者可耦合到与相应存储器平面272(0)至272(3)相关联的相应全局存取线。全局存取线中的每一者可在与块内的页相关联的存储器存取操作期间选择性地耦合到平面的块内的相应本地存取线。可基于来自本地媒体控制器135的信号而控制平面驱动器电路274(0)和278(0)至278(2)。平面驱动器电路274(0)和278(0)至278(2)中的每一者可包含或耦合到相应电力电路，且可基于由相应电力电路提供的电压而将电压提供到相应存取线。由电力电路提供的电压可基于从本地媒体控制器135接收到的信号。
本地媒体控制器135可控制平面驱动器电路274(0)和278(0)至278(2)以及页缓冲器276(0)至276(3)以同时执行与一组存储器命令和地址对(例如，从存储器子系统控制器115接收)中的每一者相关联的存储器存取操作。举例来说，本地媒体控制器135可控制平面驱动器电路274(0)和278(0)至278(2)以及页缓冲器376(0)至376(3)以执行并发存储器存取操作。本地媒体控制器135可包含：电力控制电路，其针对并发存储器存取操作而串行配置平面驱动器电路274(0)和278(0)至278(2)中的两个或更多个；以及存取控制电路，其被配置成控制页缓冲器276(0)至276(3)中的两个或更多个以感测并锁存来自相应存储器平面272(0)至272(3)的数据，或将数据编程到相应存储器平面272(0)至272(3)以执行并发存储器存取操作。
在操作中，本地媒体控制器135可经由NVMe总线接收一组存储器命令和地址对，其中每一对并行或串行到达。在一些实例中，所述组存储器命令和地址对可各自与存储器阵列270的不同相应存储器平面272(0)至272(3)相关联。本地媒体控制器135可被配置成响应于所述组存储器命令和地址对而执行用于存储器阵列370的不同存储器平面272(0)至272(3)的并发存储器存取操作(例如，读取操作或编程操作)。举例来说，本地媒体控制器135的电力控制电路可针对基于相应页类型(例如，LP、UP、XP、TP、SLC/MLC/TLC/QLC页)的并发存储器存取操作而串行地配置用于与所述组存储器命令和地址对相关联的两个或更多个存储器平面272(0)至272(3)的平面驱动器电路274(0)和278(0)至278(2)。在一个实施例中，页类型可包含下部页(LP)、上部页(UP)、额外页(XP)和顶部页(TP)。存储器单元的每一位存储在存储器单元的不同页部分处。各种读取电平阈值可用于各种逻辑页类型：SLC逻辑页类型为下部逻辑页(LP)，MLC逻辑页类型为LP和上部逻辑页(UP)，TLC逻辑页类型为LP、UP和额外逻辑页(XP)，并且QLC逻辑页类型为LP、UP、XP和顶部逻辑页(TP)。举例来说，QLC存储器的存储器单元可具有总共四个逻辑页，包含下部逻辑页(LP)、上部逻辑页(UP)、额外逻辑页(XP)和顶部逻辑页(TP)，其中每一逻辑页存储一数据位。举例来说，位可由存储器单元的四个逻辑页中的每一者表示。在已配置平面驱动器电路274(0)和278(0)至278(2)之后，本地媒体控制器135的存取控制电路可同时控制页缓冲器276(0)至276(3)，以在并发存储器存取操作期间存取与所述组存储器命令和地址对相关联的两个或更多个存储器平面272(0)至272(3)中的每一者的相应页，例如检索数据或写入数据。举例来说，存取控制电路可同时(例如，并行和/或同时)控制页缓冲器276(0)至276(3)以对位线进行充电/放电、感测来自两个或更多个存储器平面272(0)至272(3)的数据和/或锁存所述数据。
基于从本地媒体控制器135接收到的信号，耦合到与所述组存储器命令和地址命令对相关联的存储器平面272(0)至272(3)的平面驱动器电路274(0)和278(0)至278(2)可从相关联的存储器平面272(0)至272(3)选择存储器块或存储器单元，以用于存储器操作，例如读取、编程和/或擦除操作。平面驱动器电路274(0)和278(0)至278(2)可驱动与相应存储器平面272(0)至272(3)相关联的不同相应全局存取线。作为实例，主要平面驱动器电路274(0)可驱动与存储器平面272(0)相关联的第一全局存取线上的第一电压，次要驱动器电路278(0)可驱动与存储器平面272(1)相关联的第三全局存取线上的第二电压，次要驱动器电路278(1)可驱动与存储器平面272(2)相关联的第七全局存取线上的第三电压，等等，并且可驱动在其余全局存取线中的每一者上的其它电压。在一些实例中，除了与待存取的存储器平面272(0)至272(3)的页相关联的存取线之外，可在所有存取线上提供通过电压。本地媒体控制器135和平面驱动器电路274(0)和278(0)至278(2)可允许同时存取存储器单元的不同相应块内的不同相应页以及页缓冲器276(0)至276(3)。举例来说，可同时存取第一存储器平面的第一块的第一页与第二存储器平面的第二块的第二页，而不管页类型如何。
页缓冲器276(0)至276(3)可响应于来自本地媒体控制器135和相应存储器平面272(0)至272(3)的信号而在存储器存取操作期间将数据提供到本地媒体控制器135或从所述本地媒体控制器接收所述数据。本地媒体控制器135可将所接收到的数据提供到存储器子系统控制器115。
将了解，存储器装置130可包含多于或少于四个存储器平面、驱动器电路和页缓冲器。还将了解，相应全局存取线可包含8、16、32、64、128个等全局存取线。当不同相应页具有不同页类型时，本地媒体控制器135以及平面驱动器电路274(0)和278(0)至278(2)可同时存取不同存储器平面的不同相应块内的不同相应页。在一个实施例中，本地媒体控制器135可在存储器装置中配置路由电路系统(例如，信号路由线和开关(未展示))以将平面驱动器电路274(0)和278(0)至278(2)耦合到对应存储器平面272(0)至272(3)以执行存储器存取操作。举例来说，本地媒体控制器135可配置路由电路系统以将主要平面驱动器电路274(0)操作性地耦合到存储器平面272(0)且将次要平面驱动器电路278(0)操作性地耦合到存储器平面272(1)以同时执行对应于所接收到的存储器存取命令的读取操作。在另一实施例中，本地媒体控制器135可配置路由电路系统以将主要平面驱动器电路274(0)和一或多个不同次要平面驱动器电路278(0)至278(2)操作性地耦合到对应存储器平面。在另一实施例中，本地媒体控制器135可配置路由电路系统以将次要平面驱动器电路278(0)至278(2)中的两个或更多个操作性地耦合到对应存储器平面。在另一实施例中，本地媒体控制器135可配置路由电路系统以将主要平面驱动器电路274(0)操作性地耦合到存储器平面272(0)至272(3)中的两个或更多个以对并联的两个或更多个平面执行编程操作或擦除操作。次要平面驱动器电路278(0)至278(2)相对于主要平面驱动器电路274(0)的减小的覆盖面积允许逻辑层280具有比针对存储器装置130的每一平面包含主要平面驱动器电路的情况小的覆盖面积。另外，额外存储器平面或竖直存储器层次到存储器装置130的存储器阵列的可扩展性是有可能的，而不会导致逻辑层280的覆盖面积成比例地增加。
图3是根据本公开的一些实施例的示出具有用于多平面存储器装置中的不对称平面驱动器电路的一个开关配置的路由电路系统300的框图。如图3中所示出，主要平面驱动器电路274(0)和次要平面驱动器电路278(0)至278(2)各自通过相关联的信号路由线耦合到存储器装置130的对应存储器平面。在一个实施例中，存在比平面数目少一个的多个次要平面驱动器电路278(0)至278(2)。在一个实施例中，存在多个主要平面驱动器电路274(0)，其中主要平面驱动器电路274(0)的数目与次要平面驱动器电路278(0)至278(2)的数目的总和等于平面数目。路由电路系统300进一步包含第一开关集310和第二开关集320。第一开关集310和第二开关集320中的每一者可由金属氧化物半导体场效应晶体管(MOSFET)装置或其它类型的开关装置实施。在一个实施例中，第一开关集310包含与次要平面驱动器电路278(0)至278(2)中的每一者相关联且沿着次要平面驱动器电路与对应存储器平面之间的信号路由线定位的一个开关装置。第一开关集310中的每一开关装置可由控制信号(例如，从本地媒体控制器135或某一其它控制逻辑接收)分开地控制，以耦合次要平面驱动器电路278(0)至278(2)中的相关联一者与对应存储器平面。举例来说，当次要平面驱动器电路278(0)至278(2)中的相关联一者正对对应存储器平面执行存储器存取操作(例如，读取操作)时，可激活(即，闭合)第一开关集310中的每一开关装置。路由电路系统300的设计允许同时激活第一开关集310中的开关装置中的一或多者，以使得次要平面驱动器电路278(0)至278(2)中的一或多者可同时执行存储器存取操作。
在一个实施例中，主要平面驱动器电路274(0)直接连接到对应存储器平面(例如，平面0)，以使得通过主要平面驱动器电路274(0)输出的任何信号被施加到所述平面。在另一实施例中，开关装置存在于信号路由线中以选择性地耦合主要平面驱动器电路274(0)与对应平面。在一个实施例中，第二开关集320包含与存储器装置130中的每一其余平面(例如，平面1、平面2、平面3)相关联且沿着主要平面驱动器电路274(0)与对应存储器平面之间的信号路由线定位的一个开关装置。第二开关集320中的每一开关装置可由控制信号(例如，从本地媒体控制器135或某一其它控制逻辑接收)分开地控制以耦合主要平面驱动器电路274(0)与对应存储器平面。举例来说，当主要平面驱动器电路274(0)正对对应存储器平面执行存储器存取操作(例如，编程或擦除操作)时，可激活(即，闭合)第二开关集320中的每一开关装置。路由电路系统300的设计允许同时激活第二开关集320中的开关装置中的一或多者，以使得主要平面驱动器电路274(0)可对并联的多个平面执行存储器存取操作。在此操作期间，可去激活(即，断开)第一开关集310中的每一开关装置以将次要平面驱动器电路278(0)至278(2)与对应存储器平面解耦。
图4是根据本公开的一些实施例的示出具有用于多平面存储器装置中的不对称平面驱动器电路的一个开关配置的路由电路系统400的框图。在一个实施例中，存储器装置可包含多个主要平面驱动器电路，例如主要平面驱动器电路274(0)和主要平面驱动器电路474(1)。如图4中所示出，主要平面驱动器电路274(0)和474(1)以及次要平面驱动器电路278(0)至278(1)各自通过相关联的信号路由线耦合到存储器装置130的对应存储器平面。路由电路系统400进一步包含第一开关集410和第二开关集420。第一开关集410和第二开关集420中的每一者可由MOSFET装置或其它类型的开关装置实施。在一个实施例中，第一开关集410包含与次要平面驱动器电路278(0)至278(1)中的每一者相关联且沿着次要平面驱动器电路与对应存储器平面之间的信号路由线定位的一个开关装置。第一开关集410中的每一开关装置可由控制信号(例如，从本地媒体控制器135或某一其它控制逻辑接收)分开地控制，以耦合次要平面驱动器电路278(0)至278(1)中的相关联一者与对应存储器平面。举例来说，当次要平面驱动器电路278(0)至278(2)中的相关联一者正对对应存储器平面执行存储器存取操作(例如，读取操作)时，可激活(即，闭合)第一开关集410中的每一开关装置。路由电路系统400的设计允许同时激活第一开关集410中的开关装置中的一或多者，以使得次要平面驱动器电路278(0)至278(1)中的一或多者可同时执行存储器存取操作。
在一个实施例中，主要平面驱动器电路274(0)直接连接到对应存储器平面(例如，平面0)，以使得通过主要平面驱动器电路274(0)输出的任何信号被施加到所述平面。类似地，主要平面驱动器电路474(1)直接连接到对应存储器平面(例如，平面2)，以使得通过主要平面驱动器电路474(1)输出的任何信号被施加到所述平面。在另一实施例中，开关装置存在于信号路由线中以选择性地耦合主要平面驱动器电路274(0)和474(1)与对应平面。在一个实施例中，第二开关集420包含与存储器装置130中的每一其余平面(例如，平面1、平面3)相关联且沿着主要平面驱动器电路274(0)和474(1)中的一者与对应存储器平面之间的信号路由线定位的一个开关装置。第二开关集420中的每一开关装置可由控制信号(例如，从本地媒体控制器135或某一其它控制逻辑接收)分开地控制以耦合主要平面驱动器电路274(0)或474(1)与对应存储器平面。举例来说，当主要平面驱动器电路274(0)或474(1)正对对应存储器平面执行存储器存取操作(例如，编程或擦除操作)时，可激活(即，闭合)第二开关集420中的每一开关装置。路由电路系统400的设计允许同时激活第二开关集420中的开关装置中的一或多者，以使得主要平面驱动器电路274(0)或474(1)可对并联的多个平面执行存储器存取操作。在此操作期间，可去激活(即，断开)第一开关集410中的每一开关装置以将次要平面驱动器电路278(0)至278(2)与对应存储器平面解耦。
图5是根据本公开的一些实施例的示出具有用于多平面存储器装置中的不对称平面驱动器电路的一个开关配置的路由电路系统500的框图。如图5中所示出，次要平面驱动器电路278(0)至278(2)和578(3)各自通过相关联的信号路由线耦合到存储器装置130的对应存储器平面。在此实施例中，主要平面驱动器电路274(0)不具有任何一个对应存储器平面。路由电路系统500进一步包含第一开关集510和第二开关集520。第一开关集510和第二开关集520中的每一者可由MOSFET装置或其它类型的开关装置实施。在一个实施例中，第一开关集510包含与次要平面驱动器电路278(0)至278(2)和578(3)中的每一者相关联且沿着次要平面驱动器电路与对应存储器平面之间的信号路由线定位的一个开关装置。第一开关集510中的每一开关装置可由控制信号(例如，从本地媒体控制器135或某一其它控制逻辑接收)分开地控制，以耦合次要平面驱动器电路278(0)至278(2)和578(3)中的相关联一者与对应存储器平面。举例来说，当次要平面驱动器电路278(0)至278(2)和578(3)中的相关联一者正对对应存储器平面执行存储器存取操作(例如，读取操作)时，可激活(即，闭合)第一开关集510中的每一开关装置。路由电路系统500的设计允许同时激活第一开关集510中的开关装置中的一或多者，以使得次要平面驱动器电路278(0)至278(2)和578(3)中的一或多者可同时执行存储器存取操作。
在一个实施例中，主要平面驱动器电路274(0)不直接连接到对应存储器平面。在一个实施例中，第二开关集520包含与存储器装置130中的每一平面(例如，平面0、平面1、平面2、平面3)相关联且沿着主要平面驱动器电路274(0)与对应存储器平面之间的信号路由线定位的一个开关装置。第二开关集520中的每一开关装置可由控制信号(例如，从本地媒体控制器135或某一其它控制逻辑接收)分开地控制以耦合主要平面驱动器电路274(0)与对应存储器平面。举例来说，当主要平面驱动器电路274(0)正对对应存储器平面执行存储器存取操作(例如，编程或擦除操作)时，可激活(即，闭合)第二开关集520中的每一开关装置。路由电路系统500的设计允许同时激活第二开关集520中的开关装置中的一或多者，以使得主要平面驱动器电路274(0)可对并联的多个平面执行存储器存取操作。在此操作期间，可去激活(即，断开)第一开关集510中的每一开关装置以将次要平面驱动器电路278(0)至278(2)和578(3)与对应存储器平面解耦。
图6是根据本公开的一些实施例的示出具有用于多平面存储器装置中的不对称平面驱动器电路和全局字线驱动器电路的一个开关配置的路由电路系统600的框图。如图6中所示出，主要平面驱动器电路274(0)和次要平面驱动器电路278(0)至278(2)各自通过相关联的信号路由线耦合到全局字线(WL)驱动器电路680(0)至680(3)中的对应一者。继而，全局字线驱动器电路680(0)至680(3)中的每一者耦合到存储器装置130的对应存储器平面。路由电路系统600进一步包含第一开关集610和第二开关集620。第一开关集610和第二开关集620中的每一者可由MOSFET装置或其它类型的开关装置实施。在一个实施例中，第一开关集610包含与次要平面驱动器电路278(0)至278(2)中的每一者相关联且沿着次要平面驱动器电路与全局字线驱动器电路680(0)至680(3)中的对应一者之间的信号路由线定位的一个开关装置。第一开关集610中的每一开关装置可由控制信号(例如，从本地媒体控制器135或某一其它控制逻辑接收)分开地控制以耦合次要平面驱动器电路278(0)至278(2)中的相关联一者与对应全局字线驱动器电路和存储器平面。举例来说，当次要平面驱动器电路278(0)至278(2)中的相关联一者正对对应存储器平面执行存储器存取操作(例如，读取操作)时，可激活(即，闭合)第一开关集610中的每一开关装置。路由电路系统600的设计允许同时激活第一开关集610中的开关装置中的一或多者，以使得次要平面驱动器电路278(0)至278(2)中的一或多者可同时执行存储器存取操作。在图6中，主要平面驱动器电路274(0)和全局字线驱动器680(0)一起执行与图3中的主要平面驱动器电路274(0)相同的功能性，但与图3中的路由电路系统300相比，一个优点是减少了高电压开关路由电路系统600的数目。这引起路由电路系统600的显著面积节省。在图6中，主要平面驱动器电路274(0)与全局字线驱动器680(0)之间的信号的数目低于从图3中的主要平面驱动器电路274(0)输出的信号的数目，其可与每块的字线的数目相同。与路由电路系统300中的开关数目相比(图3中未示出所有开关)，这意味着路由电路系统600中的开关数目更少，从而节省更多面积。
在一个实施例中，主要平面驱动器电路274(0)直接连接到对应全局字线驱动器电路680(0)，以使得通过主要平面驱动器电路274(0)输出的任何信号被施加到所述全局字线驱动器电路680(0)。在另一实施例中，开关装置存在于信号路由线中以选择性地耦合主要平面驱动器电路274(0)与对应全局字线驱动器电路680(0)。在一个实施例中，第二开关集620包含与存储器装置130中的每一其余全局字线驱动器电路680(1)至680(3)相关联且沿着主要平面驱动器电路274(0)与对应全局字线驱动器电路之间的信号路由线定位的一个开关装置。第二开关集620中的每一开关装置可由控制信号(例如，从本地媒体控制器135或某一其它控制逻辑接收)分开地控制以耦合主要平面驱动器电路274(0)与对应全局字线驱动器电路。举例来说，当主要平面驱动器电路274(0)正对对应存储器平面执行存储器存取操作(例如，编程或擦除操作)时，可激活(即，闭合)第二开关集620中的每一开关装置。路由电路系统600的设计允许同时激活第二开关集620中的开关装置中的一或多者，以使得主要平面驱动器电路274(0)可对并联的多个平面执行存储器存取操作。在此操作期间，可去激活(即，断开)第一开关集610中的每一开关装置以将次要平面驱动器电路278(0)至278(2)与对应全局字线驱动器电路解耦。
图7是根据本公开的一些实施例的存储器子系统中的多平面存储器装置中的不对称平面驱动器电路的范例性操作方法的流程图。方法700可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法700由图1的本地媒体控制器135和不对称平面驱动器电路150执行。虽然以特定顺序或次序来展示，但除非另外指定，否则可修改过程的次序。因此，示出的实施例应仅作为实例理解，且示出的过程可以不同次序执行，并且一些过程可并行执行。此外，在各种实施例中可省略一或多个过程。因此，每个实施例中并非需要所有过程。其它过程流程是可能的。
在操作705处，接收存储器存取命令。举例来说，处理逻辑(例如，本地媒体控制器135)可接收被引导到例如存储器装置130等存储器装置的第一存储器存取命令。在一个实施例中，第一存储器存取命令是可从例如存储器子系统控制器115、存储器子系统110的某一其它组件等控制器或从例如主机系统120等外部组件接收到的编程命令。在一个实施例中，编程命令指定与待编程到存储器装置130的数据相关联的逻辑或物理地址中的至少一者。逻辑或物理地址可对应于待存储在存储器装置130的存储器阵列270的例如存储器平面272(0)至272(3)等一或多个平面上的一或多个数据块。在一个实施例中，本地媒体控制器135可维持存储器地址到存储器平面272(0)至272(3)中的每一者的映射。
在操作710处，配置路由电路系统。举例来说，处理逻辑可配置路由电路系统内的开关装置以将例如主要平面驱动器电路274(0)等主要平面驱动器电路耦合到例如平面272(0)至272(3)等一或多个存储器平面，以执行对应于编程命令的编程操作。在一个实施例中，本地媒体控制器135或其它控制逻辑使控制信号施加到路由电路系统300中的第二开关集320的一或多个开关装置以激活那些开关装置以将主要平面驱动器电路274(0)耦合到存储器平面272(0)至272(3)中的一或多者，可在所述存储器平面上并行编程数据。取决于实施例，存储器装置可包含路由电路系统300、400、500、600或某一其它路由电路系统，其中的任一者可如上文所描述地被配置。
在操作715处，执行编程操作。举例来说，处理逻辑可使主要平面驱动器电路274(0)对存储器装置130的存储器平面272(0)至272(3)中的一或多者执行编程操作。在编程操作期间，将编程电压施加到存储器装置130的平面的选定字线，以便在表示所要值的字线上将某一电荷电平编程到选定存储器单元，所述所要值可在操作705处接收到的存储器请求命令中指定。
在操作720和725处，接收存储器存取命令。举例来说，处理逻辑(例如，本地媒体控制器135)可接收被引导到例如存储器装置130等存储器装置的第二存储器存取命令和第三存储器存取命令。在一个实施例中，第二和第三存储器存取命令是可从例如存储器子系统控制器115、存储器子系统110的某一其它组件等控制器或从例如主机系统120等外部组件接收到的读取命令。在一个实施例中，读取命令各自指定与待从存储器装置130读取的数据相关联的逻辑或物理地址中的至少一者。每一逻辑或物理地址可对应于存储在存储器装置130的存储器阵列270的例如存储器平面272(0)至272(3)等一或多个平面上的一或多个数据块。在一个实施例中，第一读取命令与第一平面(例如，平面0272(0))相关联(即，被引导到所述第一平面)，并且第二读取命令与存储器装置130的第二平面(例如，平面1 272(1))相关联(即，被引导到所述第二平面)。
在操作730处，配置路由电路系统。举例来说，处理逻辑可配置路由电路系统内的开关装置以将例如次要平面驱动器电路278(0)至278(3)等一或多个次要平面驱动器电路耦合到例如平面272(1)至272(3)等对应存储器平面，以执行对应于读取命令的读取操作。在一个实施例中，本地媒体控制器135或其它控制逻辑使控制信号施加到路由电路系统300中的第一开关集310的一或多个开关装置以激活那些开关装置以将次要平面驱动器电路278(0)耦合到存储器平面272(1)。主要平面驱动器电路274(0)保持直接连接到存储器平面272(0)。取决于实施例，存储器装置可包含路由电路系统300、400、500、600或某一其它路由电路系统，其中的任一者可如上文所描述地被配置。
在操作735处，执行读取操作。举例来说，处理逻辑可使主要平面驱动器电路274(0)对存储器平面272(0)执行第一读取操作且使次要平面驱动器电路278(0)同时(即，至少部分地时间上重叠)对存储器平面272(1)执行第二读取操作。在读取操作期间，将读取电压施加到存储器装置130的平面的选定字线，以便确定存储在字线上的选定存储器单元处的电荷电平，其中所述电荷电平表示所存储值。在其它实施例中，取决于在操作725处接收到的存储器命令被引导到哪些平面，可使用主要平面驱动器电路274(0)和/或次要平面驱动器电路278(1)至278(3)的不同组合。举例来说，主要平面驱动器电路274(0)和次要平面驱动器电路278(1)至278(3)中的任一者可对存储器装置130的存储器平面执行并发读取操作，或次要平面驱动器电路278(1)至278(3)中的两个或更多个可在不涉及主要平面驱动器电路274(0)的情况下执行并发读取操作。
在操作740处，接收存储器存取命令。举例来说，处理逻辑(例如，本地媒体控制器135)可接收被引导到例如存储器装置130等存储器装置的第四存储器存取命令。在一个实施例中，第四存储器存取命令是可从例如存储器子系统控制器115、存储器子系统110的某一其它组件等控制器或从例如主机系统120等外部组件接收到的擦除命令。在一个实施例中，擦除命令指定与待从存储器装置130擦除的数据相关联的逻辑或物理地址中的至少一者。逻辑或物理地址可对应于待存储在存储器装置130的存储器阵列270的例如存储器平面272(0)至272(3)等一或多个平面上的一或多个数据块。
在操作745处，配置路由电路系统。举例来说，处理逻辑可配置路由电路系统内的开关装置以将例如主要平面驱动器电路274(0)等主要平面驱动器电路耦合到例如平面272(0)至272(3)等一或多个存储器平面，以执行对应于擦除命令的擦除操作。在一个实施例中，本地媒体控制器135或其它控制逻辑使控制信号施加到路由电路系统300中的第二开关集320的一或多个开关装置以激活那些开关装置以将主要平面驱动器电路274(0)耦合到存储器平面272(0)至272(3)中的一或多者，可从所述存储器平面并行擦除数据。取决于实施例，存储器装置可包含路由电路系统300、400、500、600或某一其它路由电路系统，其中的任一者可如上文所描述地被配置。
在操作750处，执行擦除操作。举例来说，处理逻辑可使主要平面驱动器电路274(0)对存储器装置130的存储器平面2721(0)至272(3)中的一或多者执行擦除操作。在擦除操作期间，将擦除电压施加到存储器装置130以便擦除经编程值。
图8示出计算机系统800的范例性机器，在所述计算机系统内可执行用于使机器执行本文中所论述的方法中的任何一或多者的一组指令。在一些实施例中，计算机系统800
可对应于包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)的主机系统(例如，图1的主机系统120)，或者可用于执行控制器的操作(例如，用于执行操作系统以执行对应于图1的本地媒体控制器135的操作)。在替代性实施例中，机器可连接(例如，联网)到LAN、企业内部网、外联网和/或因特网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的资格进行操作。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定待由机器采取的动作的一组指令的任何所述机器。此外，尽管示出单个机器，但术语“机器”还应理解为包含机器的任何合集，所述机器单独地或联合地执行一组(或多组)指令以执行本文中所论述的方法中的任何一或多者。
范例性计算机系统800包含处理装置802、主存储器804(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器806(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及经由总线830彼此通信的数据存储系统818。
处理装置802表示一或多个通用处理装置，例如微处理器、中央处理单元等等。更特别地，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置802还可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等等。处理装置802被配置成执行指令826以用于执行本文中所论述的操作和步骤。计算机系统800可进一步包含网络接口装置808以经由网络820进行通信。
数据存储系统818可包含机器可读存储媒体824(也被称为计算机可读媒体，例如非暂时性计算机可读媒体)，其上存储有体现本文中所描述的方法或功能中的任何一或多者的一或多组指令826或软件。指令826还可在其由计算机系统800执行期间完全或至少部分地驻存在主存储器804内和/或处理装置802内，主存储器804和处理装置802也构成机器可读存储媒体。机器可读存储媒体824、数据存储系统818和/或主存储器804可对应于图1的存储器子系统110。
在一个实施例中，指令826包含用以实施对应于图1的本地媒体控制器135的功能性的指令。尽管在范例性实施例中将机器可读存储媒体824展示为单个媒体，但术语“机器可读存储媒体”应被认为包含单个媒体或存储一或多组指令的多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的一组指令且使机器执行本公开的方法中的任何一或多者的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
已依据对计算机存储器内的数据位的操作的算法和符号表示而呈现先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。算法在这里并且通常被认为是产生期望结果的自洽的一系列操作。所述操作是需要对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已证明将这些信号称为位、值、元件、符号、字符、项、编号等等是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅为应用于这些量的方便标记。本公开可指计算机系统或类似电子计算装置的动作和过程，其将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操控并变换为类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
本公开还涉及用于执行本文中的操作的设备。此设备可出于预期目的而专门构造，或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储媒体中，例如但不限于包含软盘、光盘、CD-ROM和磁性光盘的任何类型的盘，只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
本文中所呈现的算法和显示器本质上不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或可证明构造用以执行所述方法的更专用设备是方便的。将如下文描述中所阐述的那样来呈现用于多种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施本文中所描述的本公开的教示。
本公开可被提供为计算机程序产品或软件，其可包含其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中，已参考本公开的具体范例性实施例描述了本公开的实施例。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待本说明书和图式。

Claims (20)

1.一种存储器装置，其包括：
存储器阵列，其包括多个平面；
主要平面驱动器电路，其包括用以支持对所述多个平面中的任一者的读取操作、编程操作和擦除操作的组件；以及
次要平面驱动器电路，其包括用以支持对所述多个平面中的相关联一者的读取操作的组件，
其中所述主要平面驱动器电路被配置成对所述多个平面中的第一平面执行第一读取操作，并且所述次要平面驱动器电路被配置成与所述第一读取操作同时地对所述多个平面中的第二平面执行第二读取操作。
2.根据权利要求1所述的存储器装置，其中所述次要平面驱动器电路占据比所述主要平面驱动器电路小的覆盖面积。
3.根据权利要求1所述的存储器装置，其进一步包括：
多个信号路由线和开关，其用以将所述主要平面驱动器电路和所述次要平面驱动器电路耦合到所述存储器阵列；以及
控制逻辑，其被配置成基于在所述存储器装置处接收到的对应存储器存取命令而配置所述开关以将所述主要平面驱动器电路操作性地耦合到所述第一平面且将所述次要平面驱动器电路操作性地耦合到所述第二平面。
4.根据权利要求1所述的存储器装置，其中所述多个平面包括第一数目个平面，所述存储器装置进一步包括：
第二数目个次要平面驱动器电路，其中所述第二数目个次要平面驱动器电路中的每一者与所述第一数目个平面中的一者相关联。
5.根据权利要求4所述的存储器装置，其中所述第二数目个次要平面驱动器电路比所述第一数目个平面少一个。
6.根据权利要求4所述的存储器装置，其进一步包括：
第三数目个主要平面驱动器电路，其中所述第三数目个主要平面驱动器电路与所述第二数目个次要平面驱动器电路的总和等于所述第一数目个平面。
7.根据权利要求4所述的存储器装置，其进一步包括：
第一数目个全局字线驱动器电路，其各自对应于所述第一数目个平面中的一者。
8.一种存储器装置，其包括：
存储器阵列，其包括多个平面；
主要平面驱动器电路；
次要平面驱动器电路，其中所述次要平面驱动器电路占据比所述主要平面驱动器电路小的覆盖面积；
路由电路系统，其用以将所述主要平面驱动器电路和所述次要平面驱动器电路选择性地耦合到所述存储器阵列；以及
控制逻辑，其被配置成执行包括以下各者的操作：
接收与所述多个平面中的第一平面相关联的第一读取命令；
接收与所述多个平面中的第二平面相关联的第二读取命令；以及
配置所述路由电路系统以将所述主要平面驱动器电路操作性地耦合到所述第一平面且将所述次要平面驱动器电路操作性地耦合到所述第二平面，以同时执行对应于所述第一读取命令的第一读取操作以及对应于所述第二读取命令的第二读取操作。
9.根据权利要求8所述的存储器装置，其中所述主要平面驱动器电路包括用以支持对所述多个平面中的任一者的读取操作、编程操作和擦除操作的组件。
10.根据权利要求8所述的存储器装置，其中所述次要平面驱动器电路包括用以支持对所述多个平面中的相关联一者的读取操作的组件。
11.根据权利要求8所述的存储器装置，其中所述多个平面包括第一数目个平面，所述存储器装置进一步包括：
第二数目个次要平面驱动器电路，其中所述第二数目个次要平面驱动器电路中的每一者与所述第一数目个平面中的一者相关联。
12.根据权利要求11所述的存储器装置，其中所述路由电路系统包括：
第一开关集，所述第一开关集中的每一开关将所述第二数目个平面驱动器电路中的一者耦合到所述第一数目个平面中的相关联一者；以及
第二开关集，所述第二开关集中的每一开关将所述主要平面驱动器电路耦合到所述第一数目个平面中的对应一者。
13.根据权利要求11所述的存储器装置，其中所述控制逻辑被配置成执行包括以下各者的其它操作：
接收编程命令；以及
配置所述路由电路系统以将所述主要平面驱动器电路操作性地耦合到所述多个平面中的每一者以执行对应于所述编程命令的编程操作。
14.根据权利要求11所述的存储器装置，其中所述控制逻辑被配置成执行包括以下各者的其它操作：
接收擦除命令；以及
配置所述路由电路系统以将所述主要平面驱动器电路操作性地耦合到所述多个平面中的每一者以执行对应于所述擦除命令的擦除操作。
15.一种方法，其包括：
接收与存储器装置的存储器阵列中的多个平面中的第一平面相关联的第一读取命令；
接收与所述多个平面中的第二平面相关联的第二读取命令；以及
配置所述存储器装置中的路由电路系统以将主要平面驱动器电路操作性地耦合到所述第一平面且将次要平面驱动器电路操作性地耦合到所述第二平面，其中所述次要平面驱动器电路占据比所述主要平面驱动器电路小的覆盖面积，以同时执行对应于所述第一读取命令的第一读取操作以及对应于所述第二读取命令的第二读取操作。
16.根据权利要求15所述的方法，其中所述主要平面驱动器电路包括用以支持对所述多个平面中的任一者的读取操作、编程操作和擦除操作的组件。
17.根据权利要求15所述的方法，其中所述次要平面驱动器电路包括用以支持对所述多个平面中的相关联一者的读取操作的组件。
18.根据权利要求15所述的方法，其中所述多个平面包括第一数目个平面，并且其中所述存储器装置包括第二数目个次要平面驱动器电路，所述方法进一步包括：
配置所述路由电路系统以操作性地耦合所述第二数目个次要平面驱动器电路与所述第一数目个平面中的相关联一者。
19.根据权利要求18所述的方法，其中配置所述路由电路系统包括：
配置第一开关集，所述第一开关集中的每一开关将所述第二数目个平面驱动器电路中的一者耦合到所述第一数目个平面中的相关联一者；以及
配置第二开关集，所述第二开关集中的每一开关将所述主要平面驱动器电路耦合到所述第一数目个平面中的对应一者。
20.根据权利要求18所述的方法，其进一步包括：
接收编程命令；以及
配置所述路由电路系统以将所述主要平面驱动器电路操作性地耦合到所述多个平面中的每一者以执行对应于所述编程命令的编程操作。
CN202180054473.8A 2020-08-05 2021-08-04 多平面存储器装置中的不对称平面驱动器电路 Pending CN116261753A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/947,525 2020-08-05
US16/947,525 US11354067B2 (en) 2020-08-05 2020-08-05 Asymmetric plane driver circuits in a multi-plane memory device
PCT/US2021/044561 WO2022031860A1 (en) 2020-08-05 2021-08-04 Asymmetric plane driver circuits in a multi-plane memory device

Publications (1)

Publication Number Publication Date
CN116261753A true CN116261753A (zh) 2023-06-13

Family

ID=77519818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180054473.8A Pending CN116261753A (zh) 2020-08-05 2021-08-04 多平面存储器装置中的不对称平面驱动器电路

Country Status (3)

Country Link
US (2) US11354067B2 (zh)
CN (1) CN116261753A (zh)
WO (1) WO2022031860A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11354067B2 (en) * 2020-08-05 2022-06-07 Micron Technology, Inc. Asymmetric plane driver circuits in a multi-plane memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456914B2 (en) 2011-03-07 2013-06-04 Elpida Memory, Inc. Memory device with multiple planes
US9691452B2 (en) * 2014-08-15 2017-06-27 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
WO2018231313A1 (en) 2017-06-12 2018-12-20 Sandisk Technologies Llc Multicore on-die memory microcontroller
JP2019101652A (ja) * 2017-11-30 2019-06-24 東芝メモリ株式会社 半導体メモリ
US11354067B2 (en) * 2020-08-05 2022-06-07 Micron Technology, Inc. Asymmetric plane driver circuits in a multi-plane memory device

Also Published As

Publication number Publication date
US11354067B2 (en) 2022-06-07
US20220276806A1 (en) 2022-09-01
WO2022031860A1 (en) 2022-02-10
US20220043597A1 (en) 2022-02-10
US11861236B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
US11662939B2 (en) Checking status of multiple memory dies in a memory sub-system
US11709605B2 (en) Storing zones in a zone namespace on separate planes of a multi-plane memory device
US11726690B2 (en) Independent parallel plane access in a multi-plane memory device
CN113129982B (zh) 在存储器子系统中管理子块擦除操作
US11699491B2 (en) Double interleaved programming of a memory device in a memory sub-system
US11681467B2 (en) Checking status of multiple memory dies in a memory sub-system
US11861236B2 (en) Asymmetric plane driver circuits in a multi-plane memory device
US12019550B2 (en) Concurrent page cache resource access in a multi-plane memory device
US11687285B2 (en) Converting a multi-plane write operation into multiple single plane write operations performed in parallel on a multi-plane memory device
CN116303187A (zh) 用于支持峰值功率管理的i/o扩展器
US11941290B2 (en) Managing distribution of page addresses and partition numbers in a memory sub-system
US20230207019A1 (en) Multi-level cell and multi-sub-block programming in a memory device
US11669456B2 (en) Cache release command for cache reads in a memory sub-system
US20240135994A1 (en) Voltage regulator supply for independent wordline reads
US20240233825A9 (en) Voltage regulator supply for independent wordline reads
US20230059543A1 (en) Independent plane architecture in a memory device
US20230359398A1 (en) Enabling multiple data capacity modes at a memory sub-system
US20220310158A1 (en) All levels dynamic start voltage programming of a memory device in a memory sub-system
CN116206655A (zh) 用于多层级单元存储器装置中编程验证配对的方法和设备
CN115954033A (zh) 使用非隔离单元作为用于存储器装置中的子块的漏极侧选择栅极
CN115775581A (zh) 存储器装置中的联合单层级单元验证

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination