CN115775581A - 存储器装置中的联合单层级单元验证 - Google Patents

Abstract

本公开涉及存储器装置中的联合单层级单元验证。存储器装置中的控制逻辑识别存储器阵列的块中的存储器单元集，其中所述存储器单元集包括在编程操作的编程阶段期间被编程并且与所述存储器阵列的选定字线相关联的两个或更多个存储器单元。所述控制逻辑另外致使在所述编程操作的编程验证阶段期间将编程验证电压施加到所述选定字线；和对所述存储器单元集执行并行感测操作以确定所述存储器单元集中的每一存储器单元是否在所述编程操作的所述编程阶段期间被编程到至少所述编程验证电压。

Description

存储器装置中的联合单层级单元验证

技术领域

本公开的实施例体上涉及存储器子系统，且更具体地说，涉及存储器子系统的存储器装置中的联合单层级单元(SLC)验证。

背景技术

存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。

发明内容

根据本公开的一方面，提供一种存储器装置。所述存储器装置包括：存储器阵列；和控制逻辑，其以可操作方式与所述存储器阵列耦合以执行包括以下操作的操作：识别所述存储器阵列的块中的存储器单元集，其中所述存储器单元集包括在编程操作的编程阶段期间被编程并且与所述存储器阵列的选定字线相关联的两个或更多个存储器单元；致使在所述编程操作的编程验证阶段期间将编程验证电压施加到所述选定字线；和对所述存储器单元集执行并行感测操作以确定所述存储器单元集中的每一存储器单元是否在所述编程操作的所述编程阶段期间被编程到至少所述编程验证电压。

根据本公开的另一方面，提供一种方法。所述方法包括：识别存储器阵列的块中的存储器单元集，其中所述存储器单元集包括在编程操作的编程阶段期间被编程并且与所述存储器阵列的选定字线相关联的两个或更多个存储器单元；致使在所述编程操作的编程验证阶段期间将编程验证电压施加到所述选定字线；和对所述存储器单元集执行并行感测操作以确定所述存储器单元集中的每一存储器单元是否在所述编程操作的所述编程阶段期间被编程到至少所述编程验证电压。

根据本公开的又一方面，提供一种存储器装置。所述存储器装置包括：存储器阵列；和控制逻辑，其以可操作方式与所述存储器阵列耦合以执行包括以下操作的操作：在所述存储器阵列上发起编程操作，所述编程操作包括编程阶段和编程验证阶段；和致使在所述编程阶段期间将具有编程电压电平的双重脉冲施加至所述存储器阵列的选定字线以编程与所述选定字线相关联的一对存储器单元；和致使在所述编程验证阶段期间将具有编程验证电压电平的单个脉冲施加至所述存储器阵列的所述选定字线以并行验证所述对存储器单元在所述编程操作的所述编程阶段期间被编程到至少所述编程验证电压电平。

附图说明

根据下文提供的具体实施方式和本公开的各种实施例的附图将更加充分地理解本公开。

图1A说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。

图1B是根据本公开的一些实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。

图2是根据本公开的一些实施例的可用于参考图1B所描述的类型的存储器中的存储器单元阵列的部分的示意图。

图3A是根据本公开的一些实施例的实施联合单层级单元(SLC)验证的存储器单元阵列的部分的示意图。

图3B是说明根据本公开的一些实施例的在联合单层级单元(SLC)验证期间施加至存储器阵列的各种信号的信号图。

图4是根据本公开的一些实施例的存储器子系统的存储器装置中的联合单层级单元(SLC)验证的实例方法的流程图。

图5是其中可操作本公开的实施例的实例计算机系统的框图。

具体实施方式

本公开的方面针对于存储器子系统的存储器装置中的联合单层级单元(SLC)验证。存储器子系统可以是存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如存储数据的存储器装置)的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。

存储器子系统可以包含高密度非易失性存储器装置，其中当没有电力被供应到存储器装置时需要数据的保持。举例来说，例如3D快闪NAND存储器等NAND存储器以紧凑的高密度配置的形式提供存储。非易失性存储器装置是一或多个裸片的封装，每一裸片包含一或多个平面。对于一些类型的非易失性存储器装置(例如，NAND存储器)，每一平面由物理块集组成。每一块包含页集。每一页由一组存储器单元(“单元”)构成。单元是存储信息的电子电路。取决于单元类型，单元可存储一或多个二进制信息位，且具有与所存储的位数相关的各种逻辑状态。逻辑状态可以由二进制值(例如，“0”和“1”或这类值的组合)表示。

存储器装置可由按二维或三维网格布置的位组成。存储器信元蚀刻到列(下文也称为位线)和行(下文也称为字线)的阵列中的硅晶片上。字线可以指存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以生成存储器单元中的每一个的地址。位线和字线的相交点构成存储器信元的地址。下文中，块是指用于存储数据的存储器装置的单元，并且可以包含存储器单元的群组、字线群组、字线或个别存储器单元。可将一或多个块分组在一起以形成存储器装置的单独分区(例如，平面)，以便允许在每一平面上进行并行操作。

在非易失性存储器装置上的编程操作期间，可能遇到某些阶段，包含编程和编程验证。举例来说，高编程电压可在编程阶段期间施加到存储器装置的块的选定字线，接着是其中将验证电压施加到选定字线的编程验证阶段。某些编程操作可能是例如其中在一个操作中将两个子块编程的双重编程操作。在这类双重编程操作中，可在进行编程验证阶段之前将两个子块编程(即，可施加两个单独编程脉冲)。取决于实施方案，某些存储器装置可在后续编程验证阶段期间利用双重验证操作或无缝验证操作。在双重验证操作中，编程验证电压以两个单独脉冲施加至选定字线，在所述两个单独脉冲中的每一个期间，通过单独地激活将子块连接到共同位线的相应选择栅极装置来感测对应子块中的电流(即，穿过形成子块的存储器串的电流)。因此，存在与两个单独脉冲(和对应感测操作)相关联的时延，包含与使编程验证电压斜升和斜降两次有关的额外时间。在无缝验证操作中，编程验证电压施加至选定字线仅一次，且连续地感测两个子块中的电流(即，通过首先激活一个选择栅极装置并且接着激活另一选择栅极装置)。因此，在两个单独感测操作下仍存在时延，不过通过使编程验证电压斜升和斜降仅一次略微降低了时延。然而，总时延仍会增加编程操作的长度，在高优先级的时间敏感性操作(如单层级单元(SLC)编程操作)中可能尤其明显。

本公开的方面通过实施存储器子系统的存储器装置中的联合单层级单元(SLC)验证来解决以上和其它缺陷。在联合SLC验证操作中，存储器装置中的控制逻辑可同时(即，在时间上至少部分地重叠)验证使用单个感测操作用来自两个单独页的数据成功地编程了两个单独子块中的存储器单元。当在单个编程操作中编程多个子块时，控制逻辑可在后续编程验证阶段期间并行(例如，同时)启用对应于这两个子块的存储器串。由于块中的字线(包含正被编程的选定字线和未被选字线两者)对两个子块来说是共同的，因此在加偏压到字线时无需改变。由于形成这两个子块的存储器串可独立地吸收来自共同位线的电流，因此联合验证操作不可用于禁止已通过编程验证(即，已经达到目标编程电压电平)的单元。因此，在编程操作前进时，编程分布的宽度将跟踪单元的自然编程变化。因此，联合SLC验证可用以针对相关联编程操作做出通过或未通过确定。在联合SLC验证期间，在一个实施例中，仅感测其中两个单元均被编程的单元对(即，来自子块对)。由于所述单元成对地被一起感测，因此正被验证的全部位的总数目相较于双重验证操作或无缝验证操作被切成两半，且通过结果将指示这两个单元已经编程到高于编程验证电平的电压电平。为了确定未通过编程验证的字节的数目，控制逻辑可将位中的单个未通过计数为未通过字节。因此，当未通过编程验证的字节数目满足阈值准则(例如，低于特定阈值水平)时，控制逻辑可确定编程验证成功并且可移到后一编程操作。

此方法的优点包含但不限于存储器装置的性能改进。本文中描述的联合SLC验证操作允许在单个验证操作中并行地(例如，同时)验证多个SLC页的编程。这使得针对正被编程到存储器装置的相同量的数据执行较少验证操作(例如，验证操作数目的一半)。因此，减小与整个编程操作相关联的时延，这可提高SLC编程性能。

图1A说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。

存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，和各种类型的非易失性双列直插式存储器模块(NVDIMM)。

计算系统100可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或这类包含存储器和处理装置(例如，处理器)的计算装置。

计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1A说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与……耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如不具有介入组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。

主机系统120可包含处理器芯片组和由所述处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用例如存储器子系统110将数据写入到存储器子系统110并从存储器子系统110读取数据。

主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取存储器组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1A说明作为实例的存储器子系统110。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。

存储器装置130、140可以包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。

非易失性存储器装置(例如，存储器装置130)的一些实例包含“与非”(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外，与许多基于闪存的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包括例如二维NAND(2D NAND)和三维NAND(3D NAND)。

存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如，单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)和四层级单元(QLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分或QLC部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，页可进行分组以形成块。

虽然描述了非易失性存储器组件，例如3D交叉点非易失性存储器单元阵列和NAND型快闪存储器(例如，2D NAND、3D NAND)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)。

存储器子系统控制器115(为简单起见，控制器115)可与存储器装置130通信以进行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或其它合适的处理器。

存储器子系统控制器115可包含被配置成执行存储于本地存储器119中的指令的处理器117(例如，处理装置)。在所说明实例中，存储器子系统控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。

在一些实施例中，本地存储器119可包含存储存储器指针、提取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然在图1A中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一个实施例中，存储器子系统110不包含存储器子系统控制器115，而是替代地可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。

通常，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令来实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作，及与存储器装置130相关联的逻辑地址(如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址)之间的地址转译。存储器子系统控制器115可另外包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。

存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可以包含高速缓存器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。

在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以在存储器装置130的一或多个存储器单元上执行操作。外部控制器(例如，存储器系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其为具有裸片上的控制逻辑(例如，本地控制器135)和同一存储器装置封装内用于媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例是受管理NAND(MNAND)装置。举例来说，存储器装置130可表示具有体现在其上的一些控制逻辑(例如，本地媒体控制器135)的单个裸片。在一些实施例中，可省略存储器子系统110的一或多个组件。

在一个实施例中，存储器子系统110包含存储器接口组件113。存储器接口组件113负责处理存储器子系统控制器115与存储器子系统110的存储器装置(例如，存储器装置130)的交互。举例来说，存储器接口组件113可将与从主机系统120接收的请求相对应的存储器存取命令发送到存储器装置130，所述存储器存取命令例如编程命令、读取命令或其它命令。另外，存储器接口组件113可从存储器装置130接收数据，例如响应于读取命令或成功执行编程命令的确认而检索的数据。在一些实施例中，存储器子系统控制器115包含存储器接口113的至少一部分。举例来说，存储器子系统控制器115可包含处理器117(处理装置)，其被配置成执行存储在本地存储器119中的指令以用于执行本文中所描述的操作。在一些实施例中，存储器接口组件113是主机系统110、应用程序或操作系统的一部分。

在一个实施例中，存储器装置130包含本地媒体控制器135和存储器阵列104。如本文所描述，本地媒体控制器135可对存储器阵列104的存储器单元执行编程操作。编程操作可包含例如编程阶段和编程验证阶段。在编程阶段期间，编程电压施加到存储器阵列104的选定字线，以便将表示期望值的特定电荷电平编程到字线上的选定存储器单元。在编程验证阶段期间，将读取电压施加至选定字线以读取存储于选定存储器单元处的电荷电平，以便确认恰当地编程期望值。在一个实施例中，本地媒体控制器135可利用联合单层级单元(SLC)验证操作并行(即，在时间上至少部分地重叠)验证使用单个感测操作用来自两个单独页的数据成功地编程存储器块阵列104的块的两个单独子块中的存储器单元。在一个实施例中，本地媒体控制器135可识别存储器阵列104的块中的存储器单元集，其中所述存储器单元集包括在编程操作的编程阶段期间被编程并且与存储器阵列104的选定字线相关联的两个或更多个存储器单元。本地媒体控制器135可进一步致使在编程操作的编程验证阶段期间将编程验证电压施加至选定字线并且对存储器单元集执行并行感测操作以确定所述存储器单元集中的每一存储器单元是否在编程阶段期间被编程到至少编程验证电压。此过程可针对存储器阵列104的块中的多个存储器单元集进行重复，且本地媒体控制器135可跟踪(例如，使用计数器)未能被编程到至少编程验证电压的存储器单元对的数目。如果未能被编程的存储器单元集的数目满足阈值准则(例如，小于阈值数目)，那么本地媒体控制器135可确定所述块已通过编程验证阶段。如果未能被编程的存储器单元集的数目不满足阈值准则(例如，大于或等于阈值数目)，那么本地媒体控制器135可确定块未通过编程验证阶段。下文描述关于本地媒体控制器135的操作的另外细节。

图1B是根据实施例的呈存储器装置130形式的第一设备与呈存储器子系统(例如，图1A的存储器子系统110)的存储器子系统控制器115形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、交通工具、无线装置、移动电话及类似者。存储器子系统控制器115(例如，存储器装置130外部的控制器)可为存储器控制器或其它外部主机装置。

存储器装置130包含逻辑上布置成行和列的存储器单元阵列104。逻辑行的存储器单元通常连接到同一存取线(例如，字线)，而逻辑列的存储器单元通常选择性地连接到同一数据线(例如，位线)。单个存取线可与超过一个逻辑行的存储器单元相关联，且单个数据线可与超过一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图1B中未示出)能够被编程到至少两个目标数据状态中的一个。

提供行解码电路系统108和列解码电路系统109以解码地址信号。接收地址信号并对地址信号进行解码，以存取存储器单元阵列104。存储器装置130还包含输入/输出(I/O)控制电路系统160，其用以管理命令、地址和数据到存储器装置130的输入以及数据和状态信息从存储器装置130的输出。地址寄存器114与I/O控制电路系统160和行解码电路系统108以及列解码电路系统109通信以在解码之前锁存地址信号。命令寄存器124与I/O控制电路系统160和本地媒体控制器135通信以锁存传入命令。

控制器(例如，存储器装置130内部的本地媒体控制器135)响应于命令控制对存储器单元阵列104的存取，并生成外部存储器子系统控制器115的状态信息，即，本地媒体控制器135被配置成对存储器单元阵列104执行存取操作(例如，读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统108和列解码电路系统109通信，以响应于地址控制行解码电路系统108和列解码电路系统109。在一个实施例中，本地媒体控制器135可执行联合单层级单元(SLC)验证操作以并行(即，在时间上至少部分地重叠)验证使用单个感测操作用来自两个单独页的数据成功地编程存储器块阵列104的块的两个单独子块中的存储器单元。

本地媒体控制器135还与高速缓冲寄存器172通信。高速缓存寄存器172锁存如由本地媒体控制器135引导的传入或传出数据以暂时存储数据，同时存储器单元阵列104正忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓冲寄存器172传递到数据寄存器170以传送到存储器单元阵列104；接着可将新数据从I/O控制电路160锁存于高速缓冲寄存器172中。在读取操作期间，数据可从高速缓冲寄存器172传送到I/O控制电路160以用于输出到存储器子系统控制器115；接着可将新数据从数据寄存器170传送到高速缓冲寄存器172。高速缓冲寄存器172和/或数据寄存器170可形成存储器装置130的页缓冲器(例如，可形成其部分)。页缓冲器可另外包含感测装置(图1B中未示出)，其用以例如通过感测连接到存储器单元阵列104的存储器单元的数据线的状态来感测所述存储器单元的数据状态。状态寄存器122可与I/O控制电路系统160和本地存储器控制器135通信以锁存状态信息以用于输出到存储器子系统控制器115。

存储器装置130经由控制链路132从本地媒体控制器135接收存储器子系统控制器115处的控制信号。举例来说，控制信号可包含芯片启用信号CE#、命令锁存启用信号CLE、地址锁存启用信号ALE、写入启用信号WE#、读取启用信号RE#和写入保护信号WP#。取决于存储器装置130的性质，可另外经由控制链路132接收额外或替代性控制信号(未示出)。在一个实施例中，存储器装置130通过多路复用的输入/输出(I/O)总线134从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)，并且通过I/O总线134将数据输出到存储器子系统控制器115。

举例来说，可在I/O控制电路系统160处经由输入/输出(I/O)总线134的I/O引脚[7:0]接收命令并且接着可将所述命令写入到命令寄存器124中。可在I/O控制电路系统160处经由输入/输出(I/O)总线134的I/O引脚[7:0]接收地址并且接着可将所述地址写入到地址寄存器114中。可在I/O控制电路系统160处经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]接收数据并且接着可将所述数据写入到高速缓冲寄存器172中。随后可将数据写入到数据寄存器170中以用于编程存储器单元阵列104。

在实施例中，可省略高速缓冲寄存器172，且可将数据直接写入到数据寄存器170中。还可在用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]上输出数据。虽然可参考I/O引脚，但其可包含实现通过外部装置(例如，存储器子系统控制器115)电连接到存储器装置130的任何导电节点，例如常用的导电衬垫或导电凸块。

所属领域的技术人员应了解，可提供额外的电路系统和信号并且已简化图1B的存储器装置130。应认识到，参考图1B描述的各种块组件的功能性可以不必与集成电路装置的不同组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图1B的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以进行图1B的单个块组件的功能性。此外，尽管根据各种信号的接收和输出的流行惯例描述了特定I/O引脚，但应注意，可在各种实施例中使用I/O引脚(或其它I/O节点结构)的其它组合或其它数目个I/O引脚(或其它I/O节点结构)。

图2是根据实施例的如可用于参考图1B所描述的类型的存储器中的存储器单元阵列104(例如，NAND存储器阵列)的部分的示意图。存储器阵列104包含例如字线202₀至202_N的存取线以及例如位线204₀至204_M的数据线。字线202可以多对一关系连接到未在图2中展示的全局存取线(例如，全局字线)。对于一些实施例，存储器阵列104可形成于半导体上方，所述半导体例如可经导电掺杂以具有例如p型导电性等导电类型以例如形成p阱，或具有n型导电性以例如形成n阱。

存储器阵列104可布置成行(每一行对应于字线202)和列(每一列对应于位线204)。每列可包含经串联连接存储器单元串(例如，非易失性存储器单元)，例如NAND串206₀到206_M中的一个。每一NAND串206可连接(例如，选择性地连接)到共同源极(SRC)216并且可包含存储器单元208₀到208_N。存储器单元208可表示用于存储数据的非易失性存储器单元。每一NAND串206中的存储器单元208可串联连接于选择栅极210(例如，场效应晶体管)(例如选择栅极210₀到210_M中的一个(例如，其可为源极选择晶体管，通常被称为选择栅极源极))与选择栅极212(例如，场效应晶体管)(例如，选择栅极212₀到212_M中的一个(例如，其可为漏极选择晶体管，通常被称为选择栅极漏极))之间。选择晶体管210₀到210_M可共同地连接到选择线214，例如源极选择线(SGS)，且选择晶体管212₀到212_M可共同地连接到选择线215，例如漏极选择线(SGD)。尽管被描绘为传统场效应晶体管，但选择栅极210和212可利用类似于(例如，相同于)存储器单元208的结构。选择栅极210和212可表示串联连接的数个选择栅极，每个选择栅极串联地被配置成接收相同或独立控制信号。

每一选择栅极210的源极可连接到共同源极216。每一选择栅极210的漏极可连接到对应NAND串206中的存储器单元208₀。举例来说，选择栅极210₀的漏极可连接到对应NAND串206₀的存储器胞元208₀。因此，每一选择栅极210可被配置成将对应NAND串206选择性地连接到共同源极216。每一选择栅极210的控制栅极可连接到选择线214。

每个选择门212的漏极可连接到对应NAND串206的位线204。举例来说，选择门212₀的漏极可连接到对应NAND串206₀的位线204₀。每个选择门212的源极可连接到对应NAND串206中的存储器单元208_N。举例来说，选择栅极212₀的源极可连接到对应NAND串206₀的存储器单元208_N。因此，每一选择栅极212可被配置成将对应NAND串206选择性地连接到对应位线204。每一选择栅极212的控制栅极可连接到选择线215。

图2中的存储器阵列104可为准二维存储器阵列，且可具有大体平面结构，例如其中共同源极216、NAND串206和位线204在基本上平行的平面中延伸。替代地，图2中的存储器阵列104可能是三维存储器阵列，例如其中NAND串206可以大体上垂直于含有共同源极216的平面且大体上垂直于含有位线204的平面的方式延伸，所述位线204可大体上平行于含有共同源极216的平面。

存储器单元208的典型构造包含可确定存储器单元的数据状态(例如，通过阈值电压的改变)的数据存储结构234(例如，浮动栅极、电荷阱等等)，以及控制栅极236，如图2所示。数据存储结构234可包含导电结构和介电结构两者，而控制栅极236通常由一或多个导电材料形成。在一些情况下，存储器单元208可另外具有经界定的源极/漏极(例如，源极)230和经界定的源极/漏极(例如，漏极)232。存储器单元208使其控制栅极236连接到(并且在一些情况下，形成)字线202。

存储器单元208的列可为选择性地连接到给定位线204的一个NAND串206或数个NAND串206。存储器单元208的行可为共同连接到给定字线202的存储器单元208。存储器单元208的行可(但未必)包含共同地连接到给定字线202的所有存储器单元208。一行存储器单元208可常常被划分成存储器单元208的物理页的一或多个群组，且存储器单元208的物理页常常包含共同地连接到给定字线202的每一其它存储器单元208。举例来说，共同地连接到字线202_N且选择性地连接到偶数位线204(例如，位线204₀、204₂、204₄等)的存储器单元208可以是存储器单元208的一个物理页(例如，偶数存储器单元)，而共同地连接到字线202_N且选择性地连接到奇数位线204(例如，位线204₁、204₃、204₅等)的存储器单元208可以是存储器单元208(例如，奇数存储器单元)的另一物理页。

虽然图2中未明确描绘位线204₃-204₅，但从图中显而易见的是，存储器单元阵列104的位线204可从位线204₀到位线204_M连续编号。共同地连接到给定字线202的存储器单元208的其它分组还可界定存储器单元208的物理页。对于某些存储器装置，共同地连接到给定字线的所有存储器单元可被视为存储器单元的物理页。存储器单元的物理页(在一些实施例中，其可仍为整个行)中的在单个读取操作期间读取或在单个编程操作期间编程的部分(例如，存储器单元的上部或下部页)可被视为存储器单元的逻辑页。存储器单元块可包含被配置成共同被擦除的那些存储器单元，例如连接到字线202₀到202_N的所有存储器单元(例如，共享共同字线202的所有NAND串206)。除非明确地区分，否则对存储器单元的页的参考在本文中是指存储器单元的逻辑页的存储器单元。虽然结合NAND快闪存储器论述图2的实例，但本文中所描述的实施例和概念不限于特定阵列架构或结构，且可包含其它结构(例如，SONOS、相变、铁电等)和其它架构(例如，AND阵列、NOR阵列等)。

图3A是根据本公开的一些实施例的实施联合单层级单元(SLC)验证的存储器单元阵列的部分的示意图。存储器单元阵列(例如，存储器阵列104)的部分可为例如块300。在一个实施例中，块300包含可分组成子块(例如子块305₀-305₃)的存储器单元串。在其它实施例中，可包含其它数目的子块。

具体地，在至少一些实施例中，块300包含位线304，其中每个子块耦合到位线304。第一子块305₀可包含第一漏极选择(SGD)晶体管312₀、第一源极选择(SGS)晶体管310₀以及耦合在它们之间的第一存储器单元串306₀。第二子块305₁可包含第二SGD晶体管312₁、第二SGS晶体管310₁以及耦合在它们之间的第二存储器单元串306₁。第三子块305₂可包含第三SGD晶体管312₂、第三SGS晶体管310₂以及耦合在它们之间的第三存储器单元串306₂。第四子块305₃可包含第四SGD晶体管312₃、第四SGS晶体管310₃以及耦合在它们之间的第四存储器单元串306₃。借助于实例，第一存储器单元串306₀包含多个存储器单元308₀、…、308_N。每一SGS晶体管可连接到共同源极(SRC)，例如源极电压线，以将电压提供到多个存储器单元308₀、…、308_N的源极。在一些实施例中，源极电压线包含提供源极电压的源极板。在至少一些实施例中，多个字线(WL)与每个存储器单元串306₀、…、306₃的存储器单元的栅极耦合。

在这些实施例中，第一漏极选择栅极线(SGD0)可连接到第一SGD晶体管312₀的栅极，第二漏极选择栅极线(SGD1)可连接到第二SGD晶体管312₁的栅极，第三漏极选择栅极线(SGD2)可连接到第三SGD晶体管312₂的栅极，且第四漏极选择栅极线(SGD3)可连接到第四SGD晶体管312₃的栅极。另外，第一源极选择栅极线(SGS0)可连接到第一SGS晶体管310₀的栅极，第二源极选择栅极线(SGS1)可连接到第二SGS晶体管310₁的栅极，第三源极选择栅极线(SGS2)可连接到第三SGS晶体管310₂的栅极，且第四源极选择栅极线(SGS3)可连接到第四SGS晶体管310₃的栅极。

在一个实施例中，本地媒体控制器135可执行联合单层级单元(SLC)验证操作以并行(即，在时间上至少部分地重叠)验证使用单个感测操作用来自两个单独页的数据成功地编程块300的两个单独子块中的存储器单元。在一个实施例中，本地媒体控制器135可识别块300中的存储器单元集，例如在编程操作的编程阶段期间被编程的存储器单元308_x和314。存储器单元308_x和314与选定字线WLx相关联并且各自与不同子块和存储器串相关联。举例来说，存储器单元308_x是形成子块305₀的存储器串306₀的部分，且存储器单元314是形成子块305₁的存储器串306₁的部分。在一个实施例中，存储器单元集包含两个存储器单元，然而，在其它实施例中，存储器单元集可包含额外存储器单元。在一个实施例中，存储器单元集中的存储器单元是块300内的相邻子块的部分，然而，在其它实施例中，存储器单元集中的存储器单元可能不相邻。

在一个实施例中，为了执行联合SLC验证操作，本地媒体控制器135可致使在编程操作的编程验证阶段期间将编程验证电压施加至选定字线，例如WLx。本地媒体控制器135可对存储器单元集另外执行并行感测操作以确定存储器单元集中的每一存储器单元是否在编程阶段期间被编程到至少编程验证电压。如图3B中所说明，本地媒体控制器135可致使具有编程验证电压电平350的单个脉冲施加到选定字线并且并行(例如，同时)激活相应选择栅极装置，例如第一SGD晶体管312₀和第二SGD晶体管312₁。举例来说，第一漏极选择栅极线(SGD0)上和第二漏极选择栅极线(SGD1)上的信号352可被并行地驱动为高。在这些并行感测操作期间，本地媒体控制器135可确定来自共享位线304的电流是否流过包含存储器单元集中的存储器单元(例如存储器单元308_x和314)的每一相应存储器串，例如存储器串306₀和306₁。如果存储器单元集中的存储器单元在编程操作的编程阶段期间被编程到至少编程验证电压，那么来自共享位线304的电流不流过相应存储器串，这指示存储器单元集通过编程验证阶段。

此过程可针对块300中的多个存储器单元集进行重复，且本地媒体控制器135可跟踪(例如，使用计数器)未能被编程到至少编程验证电压的存储器单元集数目。如果未能被编程的存储器单元集的数目满足阈值准则(例如，小于阈值数目)，那么本地媒体控制器135可确定所述块300已通过编程验证阶段。如果未能被编程的存储器单元集的数目不满足阈值准则(例如，大于或等于阈值数目)，那么本地媒体控制器135可确定块300未通过编程验证阶段。

图4是根据本公开的一些实施例的存储器子系统的存储器装置中的联合单层级单元(SLC)验证的实例方法的流程图。方法400可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法400由图1A和图1B的本地媒体控制器135执行。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改过程的次序。因此，应理解，所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地进行。另外，在各个实施例中可以省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。

在操作405处，编程存储器单元。举例来说，处理逻辑(例如，本地媒体控制器135)可执行编程操作的编程阶段。在一个实施例中，处理逻辑可致使具有编程电压电平的双重脉冲施加到存储器阵列的块的选定字线，例如存储器装置130的存储器阵列104的块300的字线WL_x，如图3A中所示。这类双重脉冲可用来自两个单独数据页的相应位编程与选定字线相关联的存储器单元集，例如存储器单元308_x和314。在其它实施例中，可在编程阶段期间编程某一其它数目的存储器单元或不同的存储器单元集。

在操作410处，验证经编程存储器单元。举例来说，处理逻辑可发起编程操作的编程验证阶段。在一个实施例中，响应于编程阶段完成而发起编程验证阶段。如下文更详细地描述，在编程验证阶段期间，将读取电压施加到选定字线，例如WL_x，以读取存储于选定存储器单元处的电荷电平，进而确认恰当地编程期望值。

在操作415处，识别存储器单元集。举例来说，处理逻辑可识别块300中的存储器单元集，例如在编程操作的编程阶段期间被编程的存储器单元308_x和314。存储器单元308_x和314与选定字线WLx相关联并且各自与不同子块和存储器串相关联。举例来说，存储器单元308_x是形成子块305₀的存储器串306₀的部分且存储器单元314是形成子块305₁的存储器串306₁的部分。在一个实施例中，存储器单元集中的所有存储器单元是在编程操作期间被编程(即，相较于不被编程到任何特定电压电平的那些存储器单元，正在存储表示期望值的特定电荷电平)的存储器单元。

在操作420处，将电压施加至存储器阵列。举例来说，处理逻辑可致使在编程操作的编程验证阶段期间将编程验证电压施加至选定字线，例如WL_x。在一个实施例中，如图3B中所说明，本地媒体控制器135可致使具有编程验证电压电平350的单个脉冲施加至选定字线。在一个实施例中，编程验证电压电平具有低于编程电压电平的量值。

在操作425处，执行感测操作。举例来说，处理逻辑可对存储器单元集执行并行感测操作以确定所述存储器单元集中的每一存储器单元是否在编程操作的编程阶段期间被编程到至少编程验证电压。在一个实施例中，在编程验证电压施加到选定字线时，本地媒体控制器135可并行(例如，同时)激活对应于所识别的存储器单元集中的存储器单元的相应选择栅极装置，例如第一SGD晶体管312₀和第二SGD晶体管312₁。举例来说，第一漏极选择栅极线(SGD0)上和第二漏极选择栅极线(SGD1)上的信号352可被并行地驱动为高。

在操作430处，做出确定。举例来说，处理逻辑可确定存储器单元集是否经编程。在并行感测操作期间，本地媒体控制器135可确定来自共享位线304的电流是否流过每一相应存储器串，例如存储器串306₀和306₁。如果存储器单元集中的存储器单元在编程操作的编程阶段期间被编程到至少编程验证电压，那么来自共享位线304的电流不流过相应存储器串，这指示所述存储器单元集通过编程验证阶段。相反地，如果存储器单元集中的存储器单元在编程操作的编程阶段期间不被编程到至少编程验证电压，那么来自共享位线304的电流确实流过相应存储器串，这指示所述存储器单元集未通过编程验证阶段。

如果存储器单元集不被编程，那么在操作435处，使计数器递增。举例来说，处理逻辑可维持计数器，例如计数未通过字节(CFBYTE)计数器。在一个实施例中，在其中确定给定存储器单元集中的所有存储器单元不被充分编程(即，不编程到至少编程验证电压)的每一种情况下使计数器递增。因此，计数器的值跟踪未能被编程到至少编程验证电压的存储器单元集的数目。

一旦在操作430处确定存储器单元集经编程，或在操作435处使计数器递增，处理便可继续到操作430。在操作440处，做出确定。举例来说，处理逻辑可确定是否存在待验证的额外存储器单元集。如上文所描述，存储器单元集可包含块中的所有存储器单元的在编程操作的编程阶段期间被编程的两个或更多个存储器单元。在一个实施例中，这些存储器单元中的每一个指配给可使用联合SLC验证进行验证的存储器单元集，如本文中所描述。在一个实施例中，如果存在待验证的特定单元群组，那么所述群组可分成集，其中对每一集执行不同联合验证操作。举例来说，在SLC情况下，如果四个子块一起被编程，那么所有4个子块可联合在一起用于单个验证操作，或可对两个子块各自执行两个单独的联合验证操作。其它实施例可针对SLC存储器或其它存储器类型，例如TLC、QLC等利用不同的验证电平。因此，如果存在待验证的额外存储器单元集，那么处理可返回到操作415，且可重复操作415-435。如果不存在待验证的额外存储器单元集(即，如果所有存储器单元已经验证)，那么处理可继续到操作445。

在操作445处，做出确定。举例来说，处理逻辑可确定计数器是否满足阈值准则。

如果未能被编程的存储器单元集的数目满足阈值准则(例如，小于阈值数目)，那么在操作450处，处理逻辑可确定块300已通过编程验证阶段。随后，可发起新的编程操作。

如果未能被编程的存储器单元集的数目不满足阈值准则(例如，大于或等于阈值数目)，那么在操作455处，处理逻辑可确定块300未通过编程验证阶段。随后，可执行前一编程操作的额外编程阶段和编程验证阶段以确保存储器单元被恰当地编程到其目标电压电平。

图5说明计算机系统500的实例机器，在所述计算机系统500内可执行用于致使所述机器执行本文中所论述的方法中的任一种或多种方法的指令集。在一些实施例中，计算机系统500可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)，或者可用于执行控制器的操作(例如，用于执行操作系统以执行对应于图1的本地媒体控制器135的操作)。在替代性实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。

所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。

实例计算机系统500包含处理装置502、主存储器504(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器506(例如，闪存存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统518，其经由总线530彼此通信。

处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置502也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等等。处理装置502被配置成执行指令526以用于执行本文中所论述的操作和步骤。计算机系统500可另外包含网络接口装置508以在网络520上通信。

数据存储系统518可包含机器可读存储媒体524(也称为计算机可读媒体)，其上存储有一或多个指令集526或体现本文中所描述的方法或功能中的任一或多种的软件。指令526还可在由计算机系统500执行期间完全或至少部分地驻存在主存储器504内和/或处理装置502内，主存储器504和处理装置502也构成机器可读存储媒体。机器可读存储媒体524、数据存储系统518和/或主存储器504可对应于图1的存储器子系统110。

在一个实施例中，指令526包含实施对应于图1的本地媒体控制器135的功能性的指令。虽然在实例实施例中将机器可读存储媒体524展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集且致使机器执行本公开的方法中的任何一种或多种的任何媒体。术语“机器可读存储媒体”因此应被视为包含但不限于固态存储器、光学媒体和磁性媒体。

已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。

然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。

本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。

本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。

本公开可提供为计算机程序产品或软件，其可包含在其上储存有可用以编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、闪存存储器组件等。

在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。

Claims (20)

1.一种存储器装置，其包括：

存储器阵列；和

控制逻辑，其以可操作方式与所述存储器阵列耦合以执行包括以下操作的操作：

识别所述存储器阵列的块中的存储器单元集，其中所述存储器单元集包括在编程操作的编程阶段期间被编程并且与所述存储器阵列的选定字线相关联的两个或更多个存储器单元；

致使在所述编程操作的编程验证阶段期间将编程验证电压施加到所述选定字线；和

对所述存储器单元集执行并行感测操作以确定所述存储器单元集中的每一存储器单元是否在所述编程操作的所述编程阶段期间被编程到至少所述编程验证电压。

2.根据权利要求1所述的存储器装置，其中所述控制逻辑将另外执行包括以下操作的操作：

执行所述编程操作的所述编程阶段；和

响应于所述编程操作的所述编程阶段完成，发起所述编程操作的所述编程验证阶段。

3.根据权利要求1所述的存储器装置，其中所述存储器单元集中的两个或更多个存储器单元各自与所述存储器阵列的所述块的相邻子块相关联。

4.根据权利要求1所述的存储器装置，其中所述存储器单元集中的所述两个或更多个存储器单元各自与所述存储器阵列的不同的相应存储器串相关联。

5.根据权利要求4所述的存储器装置，其中执行所述并行感测操作包括：

并行激活耦合于所述存储器阵列的每一相应存储器串与共享位线之间的相应选择栅极装置；和

感测来自所述共享位线的电流是否流过每一相应存储器串。

6.根据权利要求5所述的存储器装置，其中如果所述存储器单元集中的每一存储器单元在所述编程操作的所述编程阶段期间被编程到至少所述编程验证电压，那么来自所述共享位线的所述电流不流过每一相应存储器串。

7.根据权利要求1所述的存储器装置，其中所述控制逻辑将另外执行包括以下操作的操作：

响应于确定所述存储器单元集中的每一存储器单元在所述编程操作的所述编程阶段期间不被编程到至少所述编程验证电压，使计数器递增；和

确定在所述存储器阵列的所述块中是否存在在所述编程操作的所述编程阶段期间被编程的一或多个额外存储器单元集。

8.根据权利要求7所述的存储器装置，其中所述控制逻辑将另外执行包括以下操作的操作：

响应于确定在所述存储器阵列的所述块中不存在在所述编程操作的所述编程阶段期间被编程的任何额外存储器单元集，确定所述计数器是否满足阈值准则；和

响应于确定所述计数器满足阈值准则，确定所述存储器阵列的所述块已通过所述编程操作的所述编程验证阶段。

9.一种方法，其包括：

识别存储器阵列的块中的存储器单元集，其中所述存储器单元集包括在编程操作的编程阶段期间被编程并且与所述存储器阵列的选定字线相关联的两个或更多个存储器单元；

致使在所述编程操作的编程验证阶段期间将编程验证电压施加到所述选定字线；和

对所述存储器单元集执行并行感测操作以确定所述存储器单元集中的每一存储器单元是否在所述编程操作的所述编程阶段期间被编程到至少所述编程验证电压。

10.根据权利要求9所述的方法，其另外包括：

执行所述编程操作的所述编程阶段；和

响应于所述编程操作的所述编程阶段完成，发起所述编程操作的所述编程验证阶段。

11.根据权利要求9所述的方法，其中所述存储器单元集中的两个或更多个存储器单元各自与所述存储器阵列的所述块的相邻子块相关联。

12.根据权利要求9所述的方法，其中所述存储器单元集中的所述两个或更多个存储器单元各自与所述存储器阵列的不同的相应存储器串相关联。

13.根据权利要求12所述的方法，其中执行所述并行感测操作包括：

并行激活耦合于所述存储器阵列的每一相应存储器串与共享位线之间的相应选择栅极装置；和

感测来自所述共享位线的电流是否流过每一相应存储器串。

14.根据权利要求13所述的方法，其中如果所述存储器单元集中的每一存储器单元在所述编程操作的所述编程阶段期间被编程到至少所述编程验证电压，那么来自所述共享位线的所述电流不流过每一相应存储器串。

15.根据权利要求9所述的方法，其另外包括：

响应于确定所述存储器单元集中的每一存储器单元在所述编程操作的所述编程阶段期间不被编程到至少所述编程验证电压，使计数器递增；和

确定在所述存储器阵列的所述块中是否存在在所述编程操作的所述编程阶段期间被编程的一或多个额外存储器单元集。

16.根据权利要求15所述的方法，其另外包括：

响应于确定在所述存储器阵列的所述块中不存在在所述编程操作的所述编程阶段期间被编程的任何额外存储器单元集，确定所述计数器是否满足阈值准则；和

响应于确定所述计数器满足阈值准则，确定所述存储器阵列的所述块已通过所述编程操作的所述编程验证阶段。

17.一种存储器装置，其包括：

存储器阵列；和

控制逻辑，其以可操作方式与所述存储器阵列耦合以执行包括以下操作的操作：

在所述存储器阵列上发起编程操作，所述编程操作包括编程阶段和编程验证阶段；和

致使在所述编程阶段期间将具有编程电压电平的双重脉冲施加至所述存储器阵列的选定字线以编程与所述选定字线相关联的一对存储器单元；和

致使在所述编程验证阶段期间将具有编程验证电压电平的单个脉冲施加至所述存储器阵列的所述选定字线以并行验证所述对存储器单元在所述编程操作的所述编程阶段期间被编程到至少所述编程验证电压电平。

18.根据权利要求17所述的存储器装置，其中所述对存储器单元各自与所述存储器阵列的块的不同子块相关联，且其中所述控制逻辑将另外执行包括以下操作的操作：

在所述编程验证阶段期间并行激活与每一不同子块相关联的相应选择栅极装置；和

确定与每一不同子块相关联的相应存储器串是否正在传导。

19.根据权利要求18所述的存储器装置，其中所述控制逻辑将另外执行包括以下操作的操作：

响应于确定与每一不同子块相关联的所述相应存储器串正在传导，使计数器递增；和

确定在所述存储器阵列的所述块中是否存在在所述编程操作的所述编程阶段期间被编程的一或多对额外存储器单元。

20.根据权利要求19所述的存储器装置，其中所述控制逻辑将另外执行包括以下操作的操作：

响应于确定在所述存储器阵列的所述块中不存在在所述编程操作的所述编程阶段期间被编程的任何额外存储器单元集，确定所述计数器是否满足阈值准则；和

响应于确定所述计数器满足阈值准则，确定所述存储器阵列的所述块已通过所述编程操作的所述编程验证阶段。

Images