CN116206655A - 用于多层级单元存储器装置中编程验证配对的方法和设备 - Google Patents

用于多层级单元存储器装置中编程验证配对的方法和设备 Download PDF

Info

Publication number
CN116206655A
CN116206655A CN202211514486.1A CN202211514486A CN116206655A CN 116206655 A CN116206655 A CN 116206655A CN 202211514486 A CN202211514486 A CN 202211514486A CN 116206655 A CN116206655 A CN 116206655A
Authority
CN
China
Prior art keywords
programming
memory cells
levels
memory
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211514486.1A
Other languages
English (en)
Inventor
E·N·李
L·武
L·C·米兰达
J·M·H·蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116206655A publication Critical patent/CN116206655A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5631—Concurrent multilevel reading of more than one cell

Abstract

本申请涉及一种用于多层级单元存储器装置中的编程验证配对的方法和设备。存储器装置中的控制逻辑起始编程操作的第一循环，所述第一循环包括(a)其中将与存储器阵列的块中的选定字线相关联的多个存储器单元编程到多个编程电平中的相应者的编程阶段，及(b)对应编程验证阶段。所述控制逻辑进一步标识所述多个存储器单元中与待在所述编程验证阶段期间验证的所述多个编程电平的第一子集相关联的存储器单元，所述第一子集包括两个或更多个动态选择的编程电平，所述两个或更多个动态选择的编程电平至少包括所述多个编程电平中的所述相应者的最低编程电平和第二低编程电平。所述控制逻辑进一步使得在所述编程验证阶段期间将第一编程验证电压施加到所述选定字线，并且对所述多个存储器单元中与所述多个编程电平的所述第一子集相关联的所标识存储器单元执行并行感测操作，以确定所述所标识存储器单元是否在所述编程操作的所述第一循环的所述编程阶段期间被编程到对应于所述多个编程电平的所述第一子集的相应编程验证阈值电压。

Description

用于多层级单元存储器装置中编程验证配对的方法和设备
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及存储器子系统的多层级单元存储器装置中的编程验证配对。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可以是例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可以利用存储器子系统以在存储器装置处存储数据以及从存储器装置检索数据。
发明内容
本公开的一方面提供一种存储器装置，其包括：存储器阵列；以及控制逻辑，其以操作方式与所述存储器阵列耦合，以执行包括以下各项的操作：起始编程操作的第一循环，所述第一循环包括(a)其中将与所述存储器阵列的块中的选定字线相关联的多个存储器单元编程到多个编程电平中的相应者的编程阶段，及(b)对应编程验证阶段；标识所述多个存储器单元中与待在所述编程验证阶段期间验证的所述多个编程电平的第一子集相关联的存储器单元，所述第一子集包括两个或更多个动态选择的编程电平，所述两个或更多个动态选择的编程电平至少包括所述多个编程电平中的所述相应者的最低编程电平和第二低编程电平；使得在所述编程验证阶段期间将第一编程验证电压施加到所述选定字线；和对所述多个存储器单元中与所述多个编程电平的所述第一子集相关联的所标识存储器单元执行并行感测操作，以确定所述所标识存储器单元是否在所述编程操作的所述第一循环的所述编程阶段期间被编程到对应于所述多个编程电平的所述第一子集的相应编程验证阈值电压。
本公开的另一方面提供一种方法，其包括：起始编程操作的第一循环，所述第一循环包括(a)其中将与存储器装置的存储器阵列的块中的选定字线相关联的多个存储器单元编程到多个编程电平中的相应者的编程阶段，及(b)对应编程验证阶段；标识所述多个存储器单元中与待在所述编程验证阶段期间验证的所述多个编程电平的第一子集相关联的存储器单元，所述第一子集包括两个或更多个动态选择的编程电平，所述两个或更多个动态选择的编程电平至少包括所述多个编程电平中的所述相应者的最低编程电平和第二低编程电平；使得在所述编程验证阶段期间将第一编程验证电压施加到所述选定字线；以及对所述多个存储器单元中与所述多个编程电平的所述第一子集相关联的所标识存储器单元执行并行感测操作，以确定所述所标识存储器单元是否在所述编程操作的所述第一循环的所述编程阶段期间被编程到对应于所述多个编程电平的所述第一子集的相应编程验证阈值电压。
本公开的另一方面提供一种存储器装置，其包括：存储器阵列；以及控制逻辑，其以操作方式与所述存储器阵列耦合，以执行包括以下各项的操作：起始编程操作的第一循环，所述第一循环包括(a)其中将与所述存储器阵列的块中的选定字线相关联的多个存储器单元编程到多个编程电平中的相应者的编程阶段，及(b)对应编程验证阶段；确定所述多个存储器单元是否包括与奇数数目个编程电平相关联的存储器单元；响应于确定所述多个存储器单元包括与奇数数目个编程电平相关联的存储器单元，标识一或多对编程电平，每对包括两个编程电平，并且所述一或多对一起表示除剩余一个以外所有所述奇数数目个编程电平；将所述奇数数目个编程电平中的所述剩余一者与额外编程电平相关联；和在所述编程验证阶段期间对与所述一或多对编程电平相关联的存储器单元且对与所述奇数数目个编程电平中的所述剩余一者和所述额外编程电平相关联的存储器单元执行多个配对验证操作。
附图说明
根据下文给出的具体实施方式且根据本公开的各种实施例的附图，将更加充分地理解本公开。
图1A说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图1B是根据本公开的一些实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
图2是根据本公开的一些实施例的可用于参考图1B所描述的类型的存储器中的存储器单元阵列的部分的示意图。
图3A是根据本公开的一些实施例的实施用于编程验证操作的动态配对的存储器单元阵列的部分的示意图。
图3B是说明根据本公开的一些实施例的在使用动态配对的编程验证操作期间施加到存储器阵列的各种信号的信号图。
图4是根据本公开的一些实施例的使用动态电平配对来对存储器装置执行编程验证的实例方法的流程图。
图5是说明根据本公开的一些实施例的实施动态编程配对和始终配对技术的存储器装置中的编程验证电平的实例配对的图表。
图6是根据本公开的一些实施例的使用始终配对电平来对存储器装置执行编程验证的实例方法的流程图。
图7是本公开的实施例可在其中进行操作的实例计算机系统的框图。
具体实施方式
本公开的各方面涉及存储器子系统的多层级单元存储器装置中的编程验证配对。存储器子系统可以是存储装置、存储器模块，或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用存储器子系统，所述存储器子系统包含一或多个组件，例如存储数据的存储器装置。主机系统可提供待存储于存储器子系统处的数据，且可请求待从存储器子系统检索数据。
存储器子系统可包含高密度非易失性存储器装置，其中当没有电力供应到存储器装置时需要保留数据。举例来说，例如3D快闪NAND存储器的NAND存储器以紧凑的高密度配置的形式提供存储。非易失性存储器装置是一或多个裸片的封装，每个裸片包含一或多个平面。对于一些类型的非易失性存储器装置(例如，NAND存储器)，每个平面包含一组物理块。每个块包含一组页。每个页包含一组存储器单元(“单元”)。单元为存储信息的电子电路。取决于单元类型，单元可存储二进制信息的一或多个位，且具有与正存储的位数相关的各种逻辑状态。逻辑状态可由例如“0”和“1”或这类值的组合的二进制值表示。
存储器装置可由按二维或三维网格布置的位组成。存储器单元以列(下文也称为位线)和行(下文也称为字线)的阵列形成于硅晶片上。字线可以指存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以生成存储器单元中的每一者的地址。位线与字线的相交点构成存储器单元的地址。下文中，块是指存储器装置的用于存储数据的单元，并且可包含存储器单元群组、字线群组、字线或个别存储器单元。可将一或多个块分组在一起以形成存储器装置的单独分区(例如，平面)，以便允许在每个平面上进行并行操作。
在非易失性存储器装置上的编程操作期间，可能遇到某些阶段，包含编程和编程验证。举例来说，可在编程阶段期间将高编程电压施加到存储器装置的块的选定字线，接着是其中将验证电压施加到选定字线的编程验证阶段。当存储器装置被配置为可每单元存储一个位的单层级单元(SLC)存储器时，可以利用单个编程阶段将给定单元编程到表示所述一位的状态的高或低电压。然而，当存储器装置被配置成每单元存储多个位时，例如多层级单元(MLC)存储器、三层级单元(TLC)存储器、四层级单元(QLC)存储器或五层级单元(PLC)存储器，可以利用多个编程阶段将所述单元编程到表示所述多个位的多个不同电压电平中的一者(例如，QLC存储器的16个不同电压电平中的一者)。例如，对于不同电压电平(例如，编程电平L0-L15)中的每一者可存在一个编程阶段。在某些存储器装置中，编程操作可包含多个循环(例如，包含编程阶段和对应编程验证阶段)，其中存储器单元被编程到一或多个不同编程电平，并且还验证所述一或多个不同编程电平。
为了验证存储器单元被编程到正确电压电平，编程验证阶段可以在编程阶段之后。某些存储器装置针对每个编程电平利用单独的编程验证阶段。例如，存储器装置上的控制逻辑可以单独地针对每个编程电平将相应编程验证电压施加到存储器阵列(例如，字线和/或位线)。因此，随着不同编程电平的数目增加(例如，在MLC、TLC、QLC或PLC存储器中)，编程验证阶段的数目也增加。这可显著增加存储器装置中的总编程时间，所述总编程时间增加可能对性能和服务质量产生负面影响。其它存储器装置利用双重验证技术，使得可在单个编程阶段中一起验证两个编程电平。例如，与给定字线相关联但编程到不同编程电平的两个存储器单元可通过施加单个字线偏置和单独的相应位线偏置来一起(即，并行地)验证。此类存储器装置利用静态配对方法，由此可一起验证的编程电平为预定义的且固定的。例如，存储器装置的控制逻辑可被配置成仅支持一组有限的编程电平对，例如L1和L2、L3和L4、L5和L6等。利用静态配对的此类双重验证方法可有效，只要待在编程操作的给定循环中验证的编程电平与预定义配对恰当地对准即可。然而，在许多情形中，待在给定循环中验证的编程电平根据多个因素而变化。例如，待验证的多个编程电平可包含不与预定义配对(例如，L2和L3)对准的编程电平，和/或可包含奇数数目个编程电平(例如，三个编程电平)，使得至少一个编程电平不具有可与其配对的其它编程电平。在此类情形中，存储器装置的控制逻辑依赖于个别地验证编程电平，如上文所指出，这增加编程时间且降低性能。
本公开的各方面通过实施某些技术以优化多层级单元存储器装置中的编程验证配对来解决以上及其它不足。在一个实施例中，存储器装置的控制逻辑被配置成支持动态电平配对。当使用动态电平配对时，控制逻辑可对待在编程操作的给定循环中一起验证的任何两个或更多个编程电平进行配对。此类编程电平不需要与预定义静态配对对准，且可包含例如待在循环中验证的第一和第二编程电平，而不管那些编程电平实际上是什么电平。例如，控制逻辑可被配置成支持编程电平的不同组合(例如L1和L2、L2和L3、L3和L4、L4和L5等)(即，可以针对所述不同组合用各种对应微调设置进行编程)。因此，在编程验证阶段开始时，控制逻辑可标识在每个循环中将验证哪些编程电平，且对从待在所述循环中验证的最低电平开始的编程电平进行配对(或分组)。控制逻辑可以继续并行地执行配对(或分组)编程电平的验证操作。如果给定循环中存在奇数数目个编程电平待验证，则可存在一个编程电平保持未配对。取决于实施例，可以针对所述电平执行个别编程验证操作，或可以将所述电平与将通常尚未在当前循环中验证的另一编程电平配对。在本文中被称为“始终配对”的后一种方法中，控制逻辑可标识另一编程电平(例如，次高编程电平)并一起验证两个电平。以此方式，编程电平始终成对验证，并且控制逻辑可能根本不支持个别验证操作。
此方法的优点包含但不限于存储器装置的性能改进。例如，在编程操作的编程验证阶段期间利用动态配对方案可减少存储器装置中的总编程时间，由此减少存储器控制器所经历的等待时间并改进为主机系统提供的服务质量。此外，用于编程验证的始终配对方法可通过潜在地使得不再需要支持个别编程电平的编程验证而降低存储器装置中的复杂性。
图1A说明根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或这些的组合。
存储器子系统110可以是存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态硬盘(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡，以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，运载工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1A说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与...耦合”通常指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，不具有中间组件)，无论有线还是无线，包含例如电连接、光学连接、磁连接等连接。
主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110以例如将数据写入到存储器子系统110以及从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤信道、串行附接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM快速(NVMe)接口存取存储器组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。图1A说明存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合来存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的变化来执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一者可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)和四层级单元(QLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一者可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或这些的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分或QLC部分。存储器装置130的存储器单元可分组为可指用于存储数据的存储器装置的逻辑单元的页。对于一些类型的存储器(例如，NAND)，可以将页分组以形成块。
尽管描述了例如3D交叉点非易失性存储器单元阵列之类的非易失性存储器组件和NAND型快闪存储器(例如，2D NAND、3D NAND)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或简称为控制器115)可与存储器装置130通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据等操作以及其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲器存储器，或其组合。硬件可包含具有用以执行本文中所描述的操作的专用(即，硬译码)逻辑的数字电路系统。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可包含被配置成执行存储于本地存储器119中的指令的处理器117(例如，处理装置)。在所说明实例中，存储器子系统控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程，包含处置存储器子系统110与主机系统120之间的通信。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1A中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将命令或操作转换为指令或适当命令以实现对存储器装置130的所需存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名字空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收的命令转换为命令指令以存取存储器装置130，以及将与存储器装置130相关联的响应转换为用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址且对所述地址进行解码以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115进行操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130为受管理存储器装置，其为具有裸片上的控制逻辑(例如，本地控制器135)和用于相同存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例为受管理NAND(MNAND)装置。举例来说，存储器装置130可表示具有体现在其上的一些控制逻辑(例如，本地媒体控制器135)的单个裸片。在一些实施例中，可省略存储器子系统110的一或多个组件。
在一个实施例中，存储器子系统110包含存储器接口组件113。存储器接口组件113负责处理存储器子系统控制器115与存储器子系统110的存储器装置(例如，存储器装置130)的交互。例如，存储器接口组件113可将与从主机系统120接收的请求对应的存储器存取命令发送到存储器装置130，所述存储器存取命令例如编程命令、读取命令或其它命令。另外，存储器接口组件113可从存储器装置130接收数据，例如响应于读取命令或成功执行编程命令的确认而检索的数据。在一些实施例中，存储器子系统控制器115包含存储器接口113的至少一部分。例如，存储器子系统控制器115可包含处理器117(例如，处理装置)，其被配置成执行存储于本地存储器119中以用于执行本文中所描述的操作的指令。在一些实施例中，存储器接口组件113是主机系统110、应用程序或操作系统的一部分。
在一个实施例中，存储器装置130包含本地媒体控制器135和存储器阵列104。如本文中所描述，本地媒体控制器135可对存储器阵列104的存储器单元执行编程操作。编程操作可包含例如编程阶段和编程验证阶段。在编程阶段期间，将编程电压施加到存储器阵列104的选定字线，以便将表示期望值的特定电荷电平编程到字线上的选定存储器单元。在编程验证阶段期间，将读取电压施加到选定字线以读取存储于选定存储器单元处的电荷电平，以便确认期望值被恰当地编程。在一个实施例中，本地媒体控制器135可执行双重验证操作以验证存储器阵列104中的存储器单元被恰当地并行编程到多个不同编程电平。在一个实施例中，本地媒体控制器135可通过利用动态电平配对和/或始终配对编程电平验证来优化多层级单元存储器装置中的编程验证配对。当使用动态电平配对时，本地媒体控制器135可对待在编程操作的给定循环中一起验证的任何两个或更多个编程电平(例如，至少包含多个编程电平中的相应者的最低编程电平和第二低编程电平的两个或更多个动态选择的编程电平)进行配对。为了验证编程到这些电平的单元，本地媒体控制器135可以使得在编程验证阶段期间将第一编程验证电压施加到选定字线，并且对所标识存储器单元执行并行感测操作以确定所述所标识存储器单元是否在编程操作的对应循环的编程阶段期间被编程到相应编程验证阈值电压。相应编程验证阈值电压由与不同编程电平相关联且施加到不同位线的相应位线偏置信号与施加到选定字线的单个编程验证电压之间的差表示。编程操作的循环可包含多个编程电平的多个此类对(即，子集)。在一个实施例中，本地媒体控制器135可执行多个此类循环，其中每个循环可包含多个编程电平的并行验证的不同对(即，子集)。如果给定循环中存在奇数数目个编程电平待验证，则可存在一个编程电平保持未配对。取决于实施例，本地媒体控制器135可针对所述电平执行个别编程验证操作，或可以将所述电平与将通常尚未在当前循环中验证的另一编程电平配对。下文描述关于本地媒体控制器135的操作的其它细节。
图1B是根据实施例的呈存储器装置130形式的第一设备与呈存储器子系统(例如，图1A的存储器子系统110)的存储器子系统控制器115形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、运载工具、无线装置、移动电话等。存储器子系统控制器115(例如，存储器装置130外部的控制器)可以是存储器控制器或其它外部主机装置。
存储器装置130包含以行和列逻辑地布置的存储器单元阵列104。逻辑行的存储器单元通常连接到同一存取线(例如，字线)，而逻辑列的存储器单元通常选择性地连接到同一数据线(例如，位线)。单个存取线可与存储器单元的多于一个逻辑行相关联，并且单个数据线可与多于一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图1B中未展示)能够被编程为至少两个目标数据状态中的一者。
提供行解码电路系统108和列解码电路系统109以对地址信号进行解码。接收地址信号并对其进行解码以存取存储器单元阵列104。存储器装置130还包含输入/输出(I/O)控制电路系统160，其用以管理将命令、地址和数据输入到存储器装置130以及从存储器装置130输出数据和状态信息。地址寄存器114与I/O控制电路系统160以及行解码电路系统108和列解码电路系统109通信以在解码之前锁存地址信号。命令寄存器124与I/O控制电路系统160和本地媒体控制器135通信以锁存传入命令。
控制器(例如，在存储器装置130内部的本地媒体控制器135)响应于命令而控制对存储器单元阵列104的存取且生成用于外部存储器子系统控制器115的状态信息，即，本地媒体控制器135被配置成对存储器单元阵列104执行存取操作(例如，读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统108和列解码电路系统109通信，以响应于地址而控制行解码电路系统108和列解码电路系统109。在一个实施例中，本地媒体控制器135可通过利用动态电平配对和/或始终配对编程电平验证来优化多层级单元存储器装置中的编程验证配对。
本地媒体控制器135还与高速缓存寄存器172通信。高速缓存寄存器172锁存由本地媒体控制器135所引导的传入或传出数据以暂时存储数据，同时存储器单元阵列104正忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓存寄存器172传递到数据寄存器170以用于传送到存储器单元阵列104；接着可将新数据从I/O控制电路系统160锁存在高速缓存寄存器172中。在读取操作期间，可将数据从高速缓存寄存器172传递到I/O控制电路系统160以用于输出到存储器子系统控制器115；接着可将新数据从数据寄存器170传递到高速缓存寄存器172。高速缓存寄存器172和/或数据寄存器170可形成存储器装置130的页缓冲器(例如，可形成其一部分)。页缓冲器可进一步包含感测装置(图1B中未展示)，以例如通过感测连接到存储器单元阵列104的存储器单元的数据线的状态来感测所述存储器单元的数据状态。状态寄存器122可与I/O控制电路系统160和本地存储器控制器135通信以锁存状态信息以用于输出到存储器子系统控制器115。
存储器装置130通过控制链路132从本地媒体控制器135接收存储器子系统控制器115处的控制信号。例如，控制信号可包含芯片启用信号CE#、命令锁存启用信号CLE、地址锁存启用信号ALE、写入启用信号WE#、读取启用信号RE#和写入保护信号WP#。取决于存储器装置130的性质，可进一步经由控制链路132接收额外或替代的控制信号(未展示)。在一个实施例中，存储器装置130经由多路复用的输入/输出(I/O)总线134从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)，并且经由I/O总线134将数据输出到存储器子系统控制器115。
例如，可在I/O控制电路系统160处经由I/O总线134的输入/输出(I/O)引脚[7:0]接收命令，且接着可将所述命令写入到命令寄存器124中。可在I/O控制电路系统160处经由I/O总线134的输入/输出(I/O)引脚[7:0]接收地址，且接着可将所述地址写入到地址寄存器114中。可在I/O控制电路系统160处经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]接收数据，且接着可将所述数据写入到高速缓存寄存器172中。随后可将数据写入到数据寄存器170中以用于对存储器单元阵列104进行编程。
在实施例中，可省略高速缓存寄存器172，并且可将数据直接写入到数据寄存器170中。还可经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]输出数据。虽然可参考I/O引脚，但其可包含实现通过外部装置(例如，存储器子系统控制器115)电连接到存储器装置130的任何导电节点，例如常用的导电衬垫或导电凸块。
所属领域的技术人员应了解，可提供额外的电路系统和信号，且已简化图1B的存储器装置130。应认识到，参考图1B描述的各种块组件的功能性可以不必与集成电路装置的不同组件或组件部分分离。例如，集成电路装置的单个组件或组件部分可适于执行图1B的多于一个块组件的功能性。替代地，可以组合集成电路装置的一或多个组件或组件部分以执行图1B的单个块组件的功能性。此外，虽然根据各种信号的接收和输出的流行惯例来描述特定I/O引脚，但应注意，可在各种实施例中使用其它I/O引脚(或其它I/O节点结构)的组合或其它数目个I/O引脚(或其它I/O节点结构)。
图2是根据实施例的如可用于参考图1B所描述的类型的存储器中的存储器单元阵列104(例如，NAND存储器阵列)的部分的示意图。存储器阵列104包含例如字线2020至202N的存取线以及例如位线2040至204M的数据线。字线202可以多对一关系连接到未在图2中展示的全局存取线(例如，全局字线)。对于一些实施例，存储器阵列104可形成于半导体上方，所述半导体例如可经导电掺杂以具有例如p型导电性的导电类型以例如形成p阱，或具有例如n型导电性的导电类型以例如形成n阱。
存储器阵列104可布置成行(每一行对应于字线202)和列(每一列对应于位线204)。每一列可包含串联连接的存储器单元(例如，非易失性存储器单元)串，例如NAND串2060至206M中的一者。每个NAND串206可连接(例如，选择性地连接)到共同源极(SRC)216且可包含存储器单元2080至208N。存储器单元208可表示用于存储数据的非易失性存储器单元。每个NAND串206的存储器单元208可串联连接在选择门210(例如，场效应晶体管)与选择门212(例如，场效应晶体管)之间，所述选择门例如为选择门2100至210M中的一者(例如，其可为源极选择晶体管，通常被称为选择门源极)，且所述选择门例如为选择门2120至212M中的一者(例如，其可为漏极选择晶体管，通常被称为选择门漏极)。选择门2100至210M可共同地连接到选择线214，例如源极选择线(SGS)，并且选择门2120至212M可共同地连接到选择线215，例如漏极选择线(SGD)。尽管被描绘为传统场效应晶体管，但选择门210和212可利用与存储器单元208类似(例如，相同)的结构。选择门210和212可表示串联连接的多个选择门，其中串联的每个选择门被配置成接收相同或独立控制信号。
每个选择门210的源极可连接到共同源极216。每个选择门210的漏极可连接到对应NAND串206中的存储器单元2080。举例来说，选择门2100的漏极可连接到对应NAND串2060中的存储器单元2080。因此，每个选择门210可被配置成将对应NAND串206选择性地连接到共同源极216。每个选择门210的控制栅极可连接到选择线214。
每个选择门212的漏极可连接到对应NAND串206的位线204。举例来说，选择门2120的漏极可连接到对应NAND串2060的位线2040。每个选择门212的源极可连接到对应NAND串206中的存储器单元208N。举例来说，选择门2120的源极可连接到对应NAND串2060中的存储器单元208N。因此，每个选择门212可被配置成将对应NAND串206选择性地连接到对应位线204。每个选择门212的控制栅极可连接到选择线215。
图2中的存储器阵列104可以是准二维存储器阵列，且可具有大体平面结构，例如，其中共同源极216、NAND串206和位线204在基本上平行的平面中延伸。替代地，图2中的存储器阵列104可以是三维存储器阵列，例如，其中NAND串206可基本上垂直于含有共同源极216的平面且基本上垂直于含有位线204的平面而延伸，所述含有位线的平面可基本上平行于含有共同源极216的平面。
存储器单元208的典型构造包含可确定存储器单元的数据状态(例如，通过阈值电压的改变)的数据存储结构234(例如，浮动栅极、电荷捕获等)和控制栅极236，如图2中所示。数据存储结构234可包含导电结构和介电结构两者，而控制栅极236通常由一或多种导电材料形成。在一些情况下，存储器单元208还可具有限定的源极/漏极(例如，源极)230和限定的源极/漏极(例如，漏极)232。存储器单元208使其控制栅极236连接到(且在一些情况下形成)字线202。
存储器单元208的列可以是NAND串206或选择性地连接到给定位线204的多个NAND串206。存储器单元208的行可以是共同地连接到给定字线202的存储器单元208。存储器单元208的行可包含但无需包含共同地连接到给定字线202的所有存储器单元208。存储器单元208的行可通常被划分成存储器单元208的物理页的一或多个群组，并且存储器单元208的物理页通常包含每隔一个地共同连接到给定字线202的存储器单元208。举例来说，共同地连接到字线202N且选择性地连接到偶数位线204(例如，位线2040、2042、2044等)的存储器单元208可以是存储器单元208(例如，偶数存储器单元)的一个物理页，而共同地连接到字线202N且选择性地连接到奇数位线204(例如，位线2041、2043、2045等)的存储器单元208可以是存储器单元208(例如，奇数存储器单元)的另一物理页。
虽然图2中未明确描绘位线2043至2045，但从图中显而易见的是，存储器单元阵列104的位线204可从位线2040连续编号到位线204M。共同地连接到给定字线202的存储器单元208的其它分组还可限定存储器单元208的物理页。对于某些存储器装置，共同地连接到给定字线的所有存储器单元可视为存储器单元的物理页。存储器单元的物理页(在一些实施例中，其可仍为整个行)中的在单个读取操作期间读取或在单个编程操作期间编程的部分(例如，存储器单元的上部页或下部页)可视为存储器单元的逻辑页。存储器单元块可包含被配置成一起被擦除的那些存储器单元，例如连接到字线2020到202N的所有存储器单元(例如，共享共同字线202的所有NAND串206)。除非明确地区分，否则对存储器单元页的参考在本文中是指存储器单元的逻辑页的存储器单元。虽然结合NAND快闪存储器论述图2的实例，但本文中所描述的实施例和概念不限于特定阵列架构或结构，且可包含其它结构(例如，SONOS、相变、铁电等)和其它架构(例如，AND阵列、NOR阵列等)。
图3A是根据本公开的一些实施例的实施用于编程验证操作的动态配对的存储器单元阵列的部分的示意图。举例来说，例如存储器阵列104的存储器单元阵列的部分可以是子块300。在一个实施例中，子块300包含来自单个子块的存储器单元串。在其它实施例中，可包含其它数目的串。
具体地说，在至少一些实施例中，子块300包含多个位线3040-3043，其中每个串耦合到相应位线。第一串3060可包含第一漏极选择(SGD)晶体管3120、第一源极选择(SGS)晶体管3100和耦合在它们之间的存储器单元。第二串3061可包含第二SGD晶体管3121、第二SGS晶体管3101和耦合在它们之间的存储器单元。第三串3062可包含第三SGD晶体管3122、第三SGS晶体管3102和耦合在它们之间的存储器单元。第四串3063可包含第四SGD晶体管3123、第四SGS晶体管3103和耦合在它们之间的存储器单元。借助于实例，第一存储器单元串3060包含多个存储器单元3080、…、308N。每个SGS晶体管可连接到共同源极(SRC)，例如源极电压线，以将电压提供到多个存储器单元3080、…、308N的源极。在一些实施例中，源极电压线包含供应源极电压的源极板。在至少一些实施例中，多个字线(WL)与每个存储器单元串3060、…、3063的存储器单元的栅极耦合。
在这些实施例中，第一漏极选择门线(SGD0)可连接到第一SGD晶体管3120的栅极、第二SGD晶体管3121的栅极、第三SGD晶体管3122的栅极和第四SGD晶体管3123的栅极。此外，第一源极选择门线(SGS0)可连接到第一SGS晶体管3100的栅极、第二SGS晶体管3101的栅极、第三SGS晶体管3102的栅极和第四SGS晶体管3103的栅极。
在一个实施例中，本地媒体控制器135可通过利用动态电平配对和/或始终配对编程电平验证来优化子块300中的编程验证配对。如本文中所描述，本地媒体控制器135可标识与待在多循环编程操作中的每个循环的编程验证阶段期间验证的多个编程电平的子集相关联的存储器单元。所述子集可包含两个或更多个动态选择的编程电平，例如待在给定循环中验证的最低编程电平和第二低编程电平。如果给定循环中存在奇数数目个编程电平待验证，则本地媒体控制器可使用始终配对编程电平技术来并行地验证未配对编程电平与通常尚未在当前循环中验证的另一编程电平(例如，次高编程电平)。
在一个实施例中，本地媒体控制器135可标识子块300中的存储器单元，例如在编程操作的编程阶段期间编程的存储器单元308x和314。存储器单元308x和314与选定字线WLx相关联并且各自与不同存储器串相关联。例如，存储器单元308x为存储器串3060的一部分，并且存储器单元314为存储器串3061的一部分。在一个实施例中，存储器单元308x和314在编程阶段期间被编程到不同编程电平，并且这两者都待验证。例如，存储器单元308x可已经编程到电平二(L2)，并且存储器单元314可已经编程到电平三(L3)。在一个实施例(例如，其中L2和L3为待在给定循环中验证的最低编程电平和第二低编程电平)中，本地存储器控制器可使用动态电平配对来一起验证存储器单元308x和314，连同子块300中编程到L2和L3的任何其它存储器单元。例如，本地媒体控制器135可使得在编程验证阶段期间将第一编程验证电压施加到选定字线WLx，并且可对所标识存储器单元(即，存储器单元308x和314)执行并行感测操作以确定所标识存储器单元是否在编程操作的当前循环的编程阶段期间被编程到相应编程验证阈值电压。在一个实施例中，如图3B中所说明，本地媒体控制器135可使得将第一编程验证电压(例如，V1)施加到选定字线WLx，而不同相应位线偏置电压(例如，V2和V3)施加在对应于存储器串3060和3061的相应位线3040和3041上。例如，本地媒体控制器135可激活第一SGD晶体管3120和第二SGD晶体管3121，以并行地将来自位线3040和3041的相应位线偏置电压(例如，V2和V3)施加到存储器单元308x和314。在一个实施例中，相应编程验证阈值电压由与不同编程电平相关联且施加到位线3040和3041的相应位线偏置电压(例如，V2和V3)与施加到选定字线WLx的编程验证电压(例如，V1)之间的差表示。此技术利用漏极侧位线电压变化引起的漏极感应势垒降低(DIBL)效应来在感测期间移位阈值电压，使得可并行地验证多个阈值电压目标。本地媒体控制器135可在编程操作的相同循环或不同循环中针对其它对使用动态配对来执行类似双重验证操作。
在其它实施例中，可使用并行地感测所标识存储器单元的一些其它方法。例如，本地媒体控制器135可实施反向传感，其中漏极和源极偏置与上面描述的相反。在此实施例中，源极节点(SRC)可被偏置在比位线3040-3043高的电压，并且多个位线偏置电压用于调制选定存储器单元的栅极到源极电压以并行地验证多个阈值电压。在又一实施例中，本地媒体控制器135可实施单元电流集成，其中单元电流用作用于不同阈值电压的代理。例如，可使用单个位线电压，但可测量单元电流以并行地验证多个阈值电压(例如，较高单元电流指示单元具有较低阈值电压)。
图4是根据本公开的一些实施例的使用动态电平配对来对存储器装置执行编程验证的实例方法的流程图。方法400可由处理逻辑进行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法400由图1A和图1B的本地媒体控制器135执行。虽然以特定顺序或次序展示，但除非另外规定，否则可修改过程的次序。因此，说明的实施例应仅作为实例理解，且说明的过程可以不同次序执行，且一些过程可并行地执行。另外，可以在各种实施例中省略一或多个过程。因此，并非每一实施例中都需要所有过程。其它过程流程是可能的。
在操作405，起始编程循环并且对存储器单元进行编程。例如，处理逻辑(例如，本地媒体控制器135)可起始多循环编程操作的特定循环，其中每个循环包含编程阶段和对应编程验证阶段。在给定循环的编程阶段中，将与选定字线相关联的多个存储器单元编程到相应编程电平。例如，本地媒体控制器可使得将一或多个编程电压脉冲施加到选定字线，例如存储器装置130的存储器阵列104的子块300的字线WLx，如图3A中所示。在一个实施例中，可将与选定字线相关联的不同存储器单元编程到不同编程电平，其中每个编程电平(例如，用于TLC的L0-L7)表示不同的多位值(例如，用于TLC的3位值)。
在操作410，验证经编程存储器单元。例如，处理逻辑可起始编程操作的循环的编程验证阶段。在一个实施例中，响应于编程阶段的完成而起始编程验证阶段。如下文更详细地描述，在编程验证阶段期间，将读取电压施加到选定字线，例如WLx，以读取存储于选定存储器单元处的电荷电平，以便确认期望值被恰当地编程。在一个实施例中，可在相同循环期间并行地验证多个编程电平。
在操作415，标识存储器单元。例如，处理逻辑可标识与待在当前循环的编程验证阶段期间验证的多个编程电平的子集相关联的存储器单元。在一个实施例中，所述子集包含两个或更多个动态选择的编程电平(例如，一对编程电平)，所述编程电平至少包括待验证的编程电平中的最低编程电平和第二低编程电平。例如，图5是说明根据本公开的一些实施例的实施动态电平配对和始终配对技术的存储器装置中的编程验证电平的实例配对的图表。图表500说明实例多循环编程操作(例如，循环1-10)，其中例如存储器装置130的存储器装置(例如，被配置为TLC存储器的存储器装置)中的存储器单元被编程到多个不同编程电平(例如，L1-L7)中的一者。本地媒体控制器135可标识待在每个循环期间验证的特定编程电平(由“X”指示)。在一个实施例中，本地媒体控制器135基于被编程到给定编程电平的所有存储器单元是否在先前循环期间通过编程验证操作来确定是否在当前循环中验证所述给定编程电平。如果未通过，则在当前循环期间再次验证给定编程电平。
在一个实施例中，控制逻辑利用动态电平配对来标识编程电平的子集。当使用动态电平配对时，控制逻辑可对待一起验证的任何两个或更多个编程电平进行配对，并且此类编程电平不需要与预定义静态配对对准。例如，如图5的图表500中所说明，在循环1中，将仅验证编程电平1，因此配对是不可能的，并且可以单独验证被编程到编程电平1的存储器单元。然而，在循环2中，将验证编程电平1和编程电平2，且因此可以将它们配对在一起。类似地，在循环4中，将验证编程电平2和编程电平3，且因此可以将它们配对在一起。因此，取决于循环，编程电平2可例如与编程电平1或编程电平3配对。
在操作420，向存储器阵列施加电压。例如，处理逻辑可使得在编程操作的编程验证阶段期间将编程验证电压施加到选定字线，例如WLx。在一个实施例中，本地媒体控制器135可使得将具有编程验证电压电平的脉冲施加到选定字线。在一个实施例中，编程验证电压电平具有低于编程电压电平的量值。
在操作425，执行感测操作。例如，处理逻辑可对与编程电平的子集相关联的存储器单元执行并行感测操作，以确定每个存储器单元是否在编程操作的编程阶段期间至少被编程到相应编程验证阈值电压。在一个实施例中，虽然编程验证电压(例如，V1)施加到选定字线，但本地媒体控制器135可激活选择门装置，从而使相应位线电压(例如，V2和V3)施加到存储器单元，所述选择门装置例如第一SGD晶体管3120和第二SGD晶体管3121，这两者都由对应于与编程电平的子集相关联的存储器单元的漏极选择门线SGD0控制。例如，可以并行地将相应位线3040和3041上的信号驱动为高电平。如果来自位线3040和3041的电流并不流过每个相应存储器串，例如存储器串3060和3061，则本地媒体控制器135可确定存储器单元未在编程操作的编程阶段期间被编程到相应编程验证阈值电压。相应编程验证阈值电压由与不同编程电平相关联且施加到位线3040和3041的相应位线偏置信号(例如，V2和V3)与施加到选定字线WLx的编程验证电压(例如，V1)之间的差表示。相反地，如果一组存储器单元的存储器单元未在编程操作的编程阶段期间至少被编程到相应编程验证阈值电压，则来自位线3040和3041的电流确实流过相应存储器串，这指示存储器单元不通过编程验证阶段。
在操作430，作出确定。例如，处理逻辑可确定是否存在待在当前循环中验证的额外编程电平子集(例如，对)。例如，如图5的图表500中所说明，在循环4中，在一起验证编程电平2和编程电平3之后，处理逻辑可以返回到操作415并且并行地验证被编程到编程电平4和编程电平5的单元。
如果不存在待验证的额外编程电平，则在操作435，作出另一确定。例如，处理逻辑可确定编程操作中是否存在额外循环。如果是，则处理逻辑可返回到操作405并按需要重复操作405-435。否则，在操作440，编程操作结束。
图6是根据本公开的一些实施例的使用始终配对电平来对存储器装置执行编程验证的实例方法的流程图。方法600可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法600由图1A和图1B的本地媒体控制器135执行。虽然以特定顺序或次序展示，但除非另外规定，否则可修改过程的次序。因此，说明的实施例应仅作为实例理解，且说明的过程可以不同次序执行，且一些过程可并行地执行。另外，可以在各种实施例中省略一或多个过程。因此，并非每一实施例中都需要所有过程。其它过程流程是可能的。
在操作605，起始编程循环并且对存储器单元进行编程。例如，处理逻辑(例如，本地媒体控制器135)可起始多循环编程操作的特定循环，其中每个循环包含编程阶段和对应编程验证阶段。在给定循环的编程阶段中，将与选定字线相关联的多个存储器单元编程到相应编程电平。例如，本地媒体控制器可使得将一或多个编程电压脉冲施加到选定字线，例如存储器装置130的存储器阵列104的子块300的字线WLx，如图3A中所示。在一个实施例中，可将与选定字线相关联的不同存储器单元编程到不同编程电平，其中每个编程电平(例如，用于TLC的L0-L7)表示不同的多位值(例如，用于TLC的3位值)。
在操作610，验证经编程存储器单元。例如，处理逻辑可起始编程操作的循环的编程验证阶段。在一个实施例中，响应于编程阶段的完成而起始编程验证阶段。如下文更详细地描述，在编程验证阶段期间，将读取电压施加到选定字线，例如WLx，以读取存储于选定存储器单元处的电荷电平，以便确认期望值被恰当地编程。在一个实施例中，可在相同循环期间并行地验证多个编程电平。
在操作615，作出确定。例如，处理逻辑可确定待验证的存储器单元是否与奇数数目个编程电平相关联。如果否(即，如果存在偶数数目个编程电平)，则在操作620，处理逻辑可标识一或多对编程电平，每对包括两个编程电平，并且所述一或多对一起表示待验证的所有多个编程电平。例如，如图5的图表500中所说明，在循环2中，存在偶数数目个编程电平(即，两个编程电平)待验证，且因此可将两个编程电平配对并一起验证(例如，L1和L2)。类似地，在循环4中，存在偶数数目个编程电平(即，四个编程电平)待验证，且因此可将四个编程电平配对并一起验证(例如，L2和L3、L4和L5)。
响应于确定存在奇数数目个编程电平待验证，处理逻辑可标识一或多对编程电平，每对包括两个编程电平，并且所述一或多对一起表示除剩余一个以外所有所述奇数数目个编程电平。在一个实施例中，在操作625，执行未配对验证操作。例如，处理逻辑可对与奇数数目个编程电平中的剩余一者相关联的一或多个存储器单元执行未配对验证操作。例如，如图5的图表500中所说明，在循环5中，存在奇数数目个编程电平(即，五个编程电平)待验证。因此，如果较低编程电平配对且一起验证(例如，L2和L3、L4和L5)，则将存在一个剩余编程电平(例如，L6)。本地媒体控制器135可对与剩余编程电平相关联的存储器单元执行未配对验证操作。
在另一实施例中，在操作630，进行关联。例如，处理逻辑可将奇数数目个编程电平中的剩余一者与额外编程电平相关联。在一个实施例中，额外编程电平为不在当前循环中验证的编程电平。例如，如图5的图表500中所说明，在循环3中，存在奇数数目个编程电平(即，三个编程电平)待验证。因此，如果较低编程电平配对且一起验证(例如，L1和L2)，则将存在一个剩余编程电平(例如，L3)。在一个实施例中，本地媒体控制器135可将剩余编程电平与最初未计划在循环3中验证的附加编程电平(例如，L4)相关联(由“Y”指示)。在另一实施例中，额外编程电平为已经配对的编程电平中的一者。例如，在循环9中，存在奇数数目个编程电平(即，三个编程电平)待验证。因此，如果较低编程电平配对且一起验证(例如，L5和L6)，则将存在一个剩余编程电平(例如，L7)。在一个实施例中，本地媒体控制器135可将剩余编程电平与附加编程电平(例如，L6)相关联，即使与电平L6相关联的存储器单元已经被验证。再次验证那些单元不会引起性能影响，并且通过允许所有编程电平配对而简化处理逻辑。
在操作635，执行配对验证操作。例如，处理逻辑可在编程验证阶段期间对与一或多对编程电平相关联的存储器单元且对与奇数数目个编程电平中的剩余一者和额外编程电平相关联的存储器单元执行配对验证操作。可以上文关于图4的操作420和425所描述的方式执行配对编程操作。
在操作640，作出确定。例如，处理逻辑可确定编程操作中是否存在额外循环。如果是，则处理逻辑可返回到操作605并按需要重复操作605-635。否则，在操作645，编程操作结束。
图7说明计算机系统700的实例机器，在所述计算机系统内可执行用于使机器执行本文中所论述的方法中的任何一或多者的指令集。在一些实施例中，计算机系统700可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，用于执行操作系统以执行对应于图1的本地媒体控制器135的操作)。在替代实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的容量、在对等(或分布式)网络环境中作为对等机器或在云计算基础架构或环境中作为服务器或客户端机器进行操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令集的任何机器。另外，虽然说明了单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行指令的集合(或多个集合)以执行本文中所论述的方法中的任何一或多种。
实例计算机系统700包含处理装置702、主存储器704(例如，只读存储器(ROM)、快闪存储器、例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)的动态随机存取存储器(DRAM)等)、静态存储器706(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统718，它们经由总线730彼此通信。
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置702还可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置702被配置成执行指令726以用于执行本文中所论述的操作和步骤。计算机系统700可进一步包含网络接口装置708以经由网络720通信。
数据存储系统718可包含机器可读存储媒体724(也被称为计算机可读媒体)，所述机器可读存储媒体上存储有一或多个指令集726或体现本文中所描述的方法或功能中的任何一或多者的软件。指令726还可在其由计算机系统700执行期间完全或至少部分地驻存在主存储器704内和/或处理装置702内，主存储器704和处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718和/或主存储器704可对应于图1的存储器子系统110。
在一个实施例中，指令726包含用以实施对应于图1的本地媒体控制器135的功能性的指令。虽然在实例实施例中机器可读存储媒体724展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集且使机器执行本公开的方法中的任何一或多种的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示为数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法在这里并且通常被认为是产生所需结果的操作的自洽序列。所述操作是需要对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已证明将这些信号称为位、值、元件、符号、字符、术语、数字等是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅仅是应用于这些量的方便标签。本公开可指将计算机系统的寄存器和存储器内的表示为物理(电子)量的数据操控和变换为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可出于预期目的而专门构造，或其可包含通过存储于计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储于计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
本文中呈现的算法和显示本质上不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造更加专用的设备以执行所述方法是方便的。将如下文描述中所阐述的那样呈现各种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中，本公开的实施例已经参考其具体实例实施例进行描述。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

Claims (20)

1.一种存储器装置，其包括：
存储器阵列；以及
控制逻辑，其以操作方式与所述存储器阵列耦合，以执行包括以下各项的操作：
起始编程操作的第一循环，所述第一循环包括(a)其中将与所述存储器阵列的块中的选定字线相关联的多个存储器单元编程到多个编程电平中的相应者的编程阶段，及(b)对应编程验证阶段；
标识所述多个存储器单元中与待在所述编程验证阶段期间验证的所述多个编程电平的第一子集相关联的存储器单元，所述第一子集包括两个或更多个动态选择的编程电平，所述两个或更多个动态选择的编程电平至少包括所述多个编程电平中的所述相应者的最低编程电平和第二低编程电平；
使得在所述编程验证阶段期间将第一编程验证电压施加到所述选定字线；和
对所述多个存储器单元中与所述多个编程电平的所述第一子集相关联的所标识存储器单元执行并行感测操作，以确定所述所标识存储器单元是否在所述编程操作的所述第一循环的所述编程阶段期间被编程到对应于所述多个编程电平的所述第一子集的相应编程验证阈值电压。
2.根据权利要求1所述的存储器装置，其中所述控制逻辑将进一步执行包括以下各项的操作：
标识所述多个存储器单元中与待在所述编程验证阶段期间验证的所述多个编程电平的第二子集相关联的存储器单元，所述第二子集包括两个或更多个动态选择的编程电平，所述两个或更多个动态选择的编程电平至少包括所述多个编程电平中的所述相应者的第三低编程电平和第四低编程电平；
使得在所述编程验证阶段期间将第二编程验证电压施加到所述选定字线；和
对所述多个存储器单元中与所述多个编程电平的所述第二子集相关联的所标识存储器单元执行并行感测操作，以确定所述所标识存储器单元是否在所述编程操作的所述第一循环的所述编程阶段期间被编程到对应于所述多个编程电平的所述第二子集的相应编程验证阈值电压。
3.根据权利要求1所述的存储器装置，其中所述控制逻辑将进一步执行包括以下各项的操作：
确定所述多个存储器单元包括与偶数数目个编程电平相关联的存储器单元；以及
标识一或多对编程电平，每对包括两个编程电平，并且所述一或多对一起表示所有所述偶数数目个编程电平。
4.根据权利要求1所述的存储器装置，其中所述控制逻辑将进一步执行包括以下各项的操作：
确定所述多个存储器单元包括与奇数数目个编程电平相关联的存储器单元；以及
标识一或多对编程电平，每对包括两个编程电平，并且所述一或多对一起表示除剩余一个以外所有所述奇数数目个编程电平。
5.根据权利要求4所述的存储器装置，其中所述控制逻辑将进一步执行包括以下各项的操作：
对与所述奇数数目个编程电平中的所述剩余一者相关联的一或多个存储器单元执行未配对验证操作。
6.根据权利要求4所述的存储器装置，其中所述控制逻辑将进一步执行包括以下各项的操作：
标识与不在所述编程操作的所述第一循环中验证的编程电平相关联的至少一个存储器单元；以及
对与不在所述第一循环中验证的编程电平相关联的所述至少一个存储器单元且对与所述奇数数目个编程电平中的所述剩余一者相关联的所述一或多个存储器单元执行并行感测操作。
7.根据权利要求1所述的存储器装置，其中所述控制逻辑将进一步执行包括以下各项的操作：
起始所述编程操作的一或多个额外循环，其中，在所述一或多个额外循环中的每一者中，所述控制逻辑将标识所述多个存储器单元中与待验证的所述多个编程电平的不同子集相关联的存储器单元。
8.一种方法，其包括：
起始编程操作的第一循环，所述第一循环包括(a)其中将与存储器装置的存储器阵列的块中的选定字线相关联的多个存储器单元编程到多个编程电平中的相应者的编程阶段，及(b)对应编程验证阶段；
标识所述多个存储器单元中与待在所述编程验证阶段期间验证的所述多个编程电平的第一子集相关联的存储器单元，所述第一子集包括两个或更多个动态选择的编程电平，所述两个或更多个动态选择的编程电平至少包括所述多个编程电平中的所述相应者的最低编程电平和第二低编程电平；
使得在所述编程验证阶段期间将第一编程验证电压施加到所述选定字线；以及
对所述多个存储器单元中与所述多个编程电平的所述第一子集相关联的所标识存储器单元执行并行感测操作，以确定所述所标识存储器单元是否在所述编程操作的所述第一循环的所述编程阶段期间被编程到对应于所述多个编程电平的所述第一子集的相应编程验证阈值电压。
9.根据权利要求8所述的方法，其进一步包括：
标识所述多个存储器单元中与待在所述编程验证阶段期间验证的所述多个编程电平的第二子集相关联的存储器单元，所述第二子集包括两个或更多个动态选择的编程电平，所述两个或更多个动态选择的编程电平至少包括所述多个编程电平中的所述相应者的第三低编程电平和第四低编程电平；
使得在所述编程验证阶段期间将第二编程验证电压施加到所述选定字线；以及
对所述多个存储器单元中与所述多个编程电平的所述第二子集相关联的所标识存储器单元执行并行感测操作，以确定所述所标识存储器单元是否在所述编程操作的所述第一循环的所述编程阶段期间被编程到对应于所述多个编程电平的所述第二子集的相应编程验证阈值电压。
10.根据权利要求8所述的方法，其进一步包括：
确定所述多个存储器单元包括与偶数数目个编程电平相关联的存储器单元；以及
标识一或多对编程电平，每对包括两个编程电平，并且所述一或多对一起表示所有所述偶数数目个编程电平。
11.根据权利要求8所述的方法，其进一步包括：
确定所述多个存储器单元包括与奇数数目个编程电平相关联的存储器单元；以及
标识一或多对编程电平，每对包括两个编程电平，并且所述一或多对一起表示除剩余一个以外所有所述奇数数目个编程电平。
12.根据权利要求11所述的方法，其进一步包括：
对与所述奇数数目个编程电平中的所述剩余一者相关联的一或多个存储器单元执行未配对验证操作。
13.根据权利要求11所述的方法，其进一步包括：
标识与不在所述编程操作的所述第一循环中验证的编程电平相关联的至少一个存储器单元；以及
对与不在所述第一循环中验证的编程电平相关联的所述至少一个存储器单元且对与所述奇数数目个编程电平中的所述剩余一者相关联的所述一或多个存储器单元执行并行感测操作。
14.根据权利要求8所述的方法，其进一步包括：
起始所述编程操作的一或多个额外循环，其中，在所述一或多个额外循环中的每一者中，所述控制逻辑将标识所述多个存储器单元中与待验证的所述多个编程电平的不同子集相关联的存储器单元。
15.一种存储器装置，其包括：
存储器阵列；以及
控制逻辑，其以操作方式与所述存储器阵列耦合，以执行包括以下各项的操作：
起始编程操作的第一循环，所述第一循环包括(a)其中将与所述存储器阵列的块中的选定字线相关联的多个存储器单元编程到多个编程电平中的相应者的编程阶段，及(b)对应编程验证阶段；
确定所述多个存储器单元是否包括与奇数数目个编程电平相关联的存储器单元；
响应于确定所述多个存储器单元包括与奇数数目个编程电平相关联的存储器单元，标识一或多对编程电平，每对包括两个编程电平，并且所述一或多对一起表示除剩余一个以外所有所述奇数数目个编程电平；
将所述奇数数目个编程电平中的所述剩余一者与额外编程电平相关联；和
在所述编程验证阶段期间对与所述一或多对编程电平相关联的存储器单元且对与所述奇数数目个编程电平中的所述剩余一者和所述额外编程电平相关联的存储器单元执行多个配对验证操作。
16.根据权利要求15所述的存储器装置，其中所述额外编程电平包括不在所述第一循环中验证的编程电平。
17.根据权利要求15所述的存储器装置，其中所述额外编程电平包括来自所述一或多对编程电平中的一者的所述多个编程电平中的一者。
18.根据权利要求15所述的存储器装置，其中执行所述多个配对验证操作包括：
使得在所述编程验证阶段期间将第一编程验证电压施加到所述选定字线；以及
对所述多个存储器单元中与所述一或多个对编程电平相关联的所标识存储器单元且对与所述奇数数目个编程电平中的所述剩余一者和所述额外编程电平相关联的存储器单元执行并行感测操作。
19.根据权利要求15所述的存储器装置，其中所述控制逻辑将进一步执行包括以下各项的操作：
响应于确定所述多个存储器单元不包括与奇数数目个编程电平相关联的存储器单元，标识所述一或多对编程电平，每对包括两个编程电平，并且所述一或多对一起表示所有所述多个编程电平。
20.根据权利要求15所述的存储器装置，其中所述控制逻辑将进一步执行包括以下各项的操作：
起始所述编程操作的一或多个额外循环，其中，在所述一或多个额外循环中的每一者中，所述控制逻辑将标识所述多个存储器单元中与待验证的所述多个编程电平的不同对相关联的存储器单元。
CN202211514486.1A 2021-11-30 2022-11-29 用于多层级单元存储器装置中编程验证配对的方法和设备 Pending CN116206655A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163284585P 2021-11-30 2021-11-30
US63/284,585 2021-11-30
US17/987,780 US20230170033A1 (en) 2021-11-30 2022-11-15 Program verify pairing in a multi-level cell memory device
US17/987,780 2022-11-15

Publications (1)

Publication Number Publication Date
CN116206655A true CN116206655A (zh) 2023-06-02

Family

ID=86500521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211514486.1A Pending CN116206655A (zh) 2021-11-30 2022-11-29 用于多层级单元存储器装置中编程验证配对的方法和设备

Country Status (2)

Country Link
US (1) US20230170033A1 (zh)
CN (1) CN116206655A (zh)

Also Published As

Publication number Publication date
US20230170033A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US11967387B2 (en) Detrapping electrons to prevent quick charge loss during program verify operations in a memory device
US20230117364A1 (en) Sequential wordline erase verify schemes
CN115997253A (zh) 用于存储器装置的多阶段擦除操作
US11887668B2 (en) All levels programming of a memory device in a memory sub-system
CN116072187A (zh) 动态阶跃电压电平调整
CN115346570A (zh) 针对存储器装置中的命令队列的读取时间开销和电力优化
CN115437973A (zh) 多平面存储器装置中的并发页高速缓存资源存取
CN116261753A (zh) 多平面存储器装置中的不对称平面驱动器电路
US20230170033A1 (en) Program verify pairing in a multi-level cell memory device
US20230207019A1 (en) Multi-level cell and multi-sub-block programming in a memory device
US20230070208A1 (en) Ganged single level cell verify in a memory device
US20230027820A1 (en) Hybrid parallel programming of single-level cell memory
US20230253052A1 (en) Double single level cell program in a memory device
US20230134281A1 (en) Shortened single-level cell memory programming
US20230360705A1 (en) Memory programming using consecutive coarse-fine programming operations of threshold voltage distributions
US11742036B2 (en) Reducing maximum programming voltage in memory programming operations
US20230112381A1 (en) Using non-segregated cells as drain-side select gates for sub-blocks in a memory device
US20230352107A1 (en) Single-level cell program-verify, latch-limited data recovery
US20230418742A1 (en) Out-of-order programming of first wordline in a physical unit of a memory device
US20220392530A1 (en) Early discharge sequences during read recovery to alleviate latent read disturb
US20220415414A1 (en) Partial block erase operations in memory devices
US20240069733A1 (en) Multiple memory block erase operation
US20240143179A1 (en) Resuming suspended program operations in a memory device
US20240135994A1 (en) Voltage regulator supply for independent wordline reads
US20230137866A1 (en) Program command generation with dummy data generation at a memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication