DE102022003637A1

DE102022003637A1 - Multigesampeltes, ladungsverteilendes thermometer in speichervorrichtung

Info

Publication number: DE102022003637A1
Application number: DE102022003637.1A
Authority: DE
Inventors: Agostino Macerola; Gianni Rea
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2021-10-08
Filing date: 2022-09-30
Publication date: 2023-04-13
Also published as: US11908530B2; US20230111614A1; CN115966226A; US20240120012A1

Abstract

Eine Speichervorrichtung umfasst ein Array aus Speicherzellen, eine Diode mit einer Grenzwertspannung, die sich mit der Temperatur ändert, einen Analog-Digital-Wandler (ADC) und einen Impulsgenerator. Der ADC enthält einen Spannungskomparator mit einem positiven Anschluss, der mit der Diode gekoppelt ist. Der ADC enthält außerdem einen ersten Kondensator, der zwischen einem negativen Anschluss des Spannungskomparators und Masse gekoppelt ist, und einen zweiten Kondensator, der selektiv zwischen dem ersten Kondensator und einem Spannungsreferenzknoten gekoppelt ist. Der zweite Kondensator hat eine Kapazität, die kleiner ist als die des ersten Kondensators. Der Impulsgenerator ist mit dem ADC gekoppelt und erzeugt Impulse. Die Impulse bewirken, dass der erste Kondensator mit dem zweiten Kondensator verbunden wird und dass die Ladung zwischen dem ersten Kondensator und dem zweiten Kondensator ausgeglichen wird. Ein invertiertes Signal der Impulse bewirkt, dass der zweite Kondensator mit dem Spannungsreferenzknoten verbunden wird, um den ersten Kondensator vorzuladen.

Description

TECHNISCHES GEBIET
Ausführungsformen der Erfindung beziehen sich allgemein auf Speicher-Untersysteme und betreffen insbesondere ein multigesampeltes, ladungsverteilendes Thermometer in einer Speichervorrichtung.
HINTERGRUND
Ein Speicher-Untersystem kann eine oder mehrere Speichervorrichtungen enthalten, um Daten zu speichern. Bei den Speichervorrichtungen kann es sich beispielsweise um nichtflüchtige Speichervorrichtungen und flüchtige Speichervorrichtungen handeln. Allgemeinen kann ein Host-System ein Speicher-Untersystem verwenden, um Daten in den Speichervorrichtungen zu speichern und um Daten aus den Speichervorrichtungen abzurufen.
Figurenliste
Die vorliegende Erfindung wird anhand der nachstehenden detaillierten Beschreibung und der beigefügten Zeichnungen einiger Ausführungsformen der Erfindung besser verstanden.

1A zeigt ein beispielhaftes Computersystem gemäß einigen Ausführungsformen, das ein Speicher-Untersystem enthält.
1B ist ein Blockdiagramm einer Speichervorrichtung gemäß einer Ausführungsform in Kommunikation mit einem Speicher-Untersystem-Controller eines Speicher-Untersystems.
2A ist ein schematisches Blockdiagramm des Thermometers aus 1A-1B gemäß zumindest einigen Ausführungsformen.
2B ist eine schematische Darstellung des Spannungsteilers aus 2A gemäß einer Ausführungsform.
3A ist ein schematisches Blockdiagramm der Konvertierungsschaltung in Zusammenhang mit dem Thermometer aus 2A gemäß zumindest einigen Ausführungsformen.
3B ist eine Darstellung, die eine Grenzwertspannung einer Diode veranschaulicht, die sich bezüglich der Temperatur innerhalb des Thermometers ändert, gemäß mindestens einigen Ausführungsformen.
3C ist eine schematische Darstellung des Analog-DigitalWandlers (ADC) aus 3A gemäß einigen Ausführungsformen.
3D ist ein schematisches Blockdiagramm der Zähler und des Dezimators zur Bestimmung der Temperatur aus dem ADC gemäß zumindest einigen Ausführungsformen.
4 ist eine Darstellung von Wellenformen, die mit den schematischen Darstellungen aus 3C-3D in Beziehung stehen, gemäß mindestens einigen Ausführungsformen.
5A ist eine Darstellung, die eine Änderung der Grenzwertspannung der Diode gegenüber der Temperatur zeigt, gemäß verschiedenen Ausführungsformen.
5B ist eine Darstellung, die das Kalibrieren der Dezimierung durch den Dezimator zeigt, gemäß mindestens einigen Ausführungsformen.
6 ist ein Flussdiagramm eines beispielhaften Verfahrens zum Betreiben des Thermometers der Speichervorrichtung gemäß mindestens einigen Ausführungsformen.
7 ist ein Blockdiagramm eines beispielhaften Computersystems, in dem Ausführungsformen der vorliegenden Erfindung ausgeführt werden können.

DETAILLIERTE BESCHREIBUNG
Ausführungsformen der vorliegenden Erfindung beziehen sich auf ein multigesampeltes, ladungsverteilendes Thermometer in einer Speichervorrichtung. In bestimmten Speichervorrichtungen wird das physikalische Verhalten von programmierbaren Speicherzellen in Speichervorrichtungen durch die Temperatur verändert. Es wurden einige Temperaturtechniken entwickelt, um die Leistungsfähigkeit dieser Speichervorrichtungen zu verbessern, wie zum Beispiel Negativ-Und-Speichervorrichtungen (NAND-Speichervorrichtungen) oder Flash-Speichervorrichtungen oder ähnliches, wobei diese Techniken auf Temperaturmessungen beruhen. Ein internes Thermometer oder ein anderer Temperatursensor liefert einen digitalen Code, der proportional zur tatsächlichen Temperatur ist.
In einigen Speichervorrichtungen kann ein Thermometer den digitalen Code liefern, wenn ein Controller oder eine andere Steuerlogik einen Temperaturwert anfordert. Bei dieser Implementierung erfährt die Speichervorrichtung eine Leistungsminderung, da darauf gewartet werden muss, dass das Thermometer den digitalen Code bestimmt und zur Verfügung stellt. Bei anderen Implementierungen kann das Thermometer den digitalen Code kontinuierlich im Hintergrund zur Verfügung stellen, so dass der digitale Code, der dem Temperaturwert entspricht, immer aktuell und verfügbar ist. Das Risiko bei der letztgenannten Implementierung besteht in der Gewinnung des digitalen Codes während Rauschphasen des Betriebs, was zu Konvertierungsfehlern führt. Wenn der digitale Code als ein Resultat ungenau ist, kann die die Leistungsfähigkeit verbessernde Technik negativ beeinträchtigt werden.
Durch Aspekte der vorliegenden Erfindung werden die obigen und andere Mängel überwunden, indem ein Thermometer zur Verfügung gestellt wird, das den digitalen Code durch Mittelwertbildung von Temperaturkonvertierungen erzeugt, was durch Wiederholen einer signifikanten Anzahl (z.B. Tausende) von Konvertierungsphasen durchgeführt wird. Beispielsweise sind Temperaturvariationen während des normalen Betriebs von Speichervorrichtungen in der Regel relativ langsam, z.B. weniger als 10 °C pro Sekunde in praktischen Situationen. Daher ist eine Konvertierungsdauer von 20-30 ms schnell genug, um aktuelle Temperaturinformationen zur Verfügung zu stellen. In einigen Ausführungsformen können eine oder mehrere Tausend Konvertierungsphasen wiederholt werden, um den Effekt von zufälligem Rauschen zu mitteln. Die hierin offenbarte Schaltung kann auch ausgestaltet sein, um die Wiederherstellung und Beseitigung systematischer Fehler durch Kalibrieren des offenbarten Thermometers zu ermöglichen.
In einigen Ausführungsformen umfasst eine Speichervorrichtung ein Array aus Speicherzellen, eine Diode mit einer Grenzwertspannung, die sich mit der Temperatur ändert, und einen Analog-Digital-Wandler (ADC), der mit dem Array gekoppelt ist. Der ADC kann außerdem einen Spannungskomparator mit einem positiven Anschluss, der mit der Diode gekoppelt ist, einen ersten Kondensator, der zwischen einem negativen Anschluss des Spannungskomparators und Masse gekoppelt ist, und einen zweiten Kondensator, der selektiv zwischen dem ersten Kondensator und einen Spannungsreferenzknoten gekoppelt ist, umfassen. Der zweite Kondensator ist ferner mit der Masse verbunden und hat eine Kapazität, die kleiner ist als die des ersten Kondensators. Die Speichervorrichtung kann außerdem einen Impulsgenerator enthalten, der mit dem ADC gekoppelt ist und Impulse erzeugt. In zumindest einigen Ausführungsformen bewirken die Impulse, dass der erste Kondensator mit dem zweiten Kondensator verbunden wird und dass die Ladung zwischen dem ersten Kondensator und dem zweiten Kondensator ausgeglichen wird. Außerdem bewirkt ein invertiertes Signal der Impulse, dass der zweite Kondensator mit dem Spannungsreferenzknoten verbunden wird, um den ersten Kondensator vorzuladen. Ein Satz von Zählern kann dann eine Anzahl von Taktzyklen und eine Anzahl von Einsen zählen, die vom Komparator ausgegeben werden. Als Reaktion darauf, dass die Anzahl von Taktzyklen eine vorbestimmte Anzahl erreicht, kann die Anzahl von Einsen in einen Temperaturwert (oder digitalen Code) konvertiert werden, z.B. nachdem dem Dezimieren durch einen Dezimator, um das vorstehend erläuterte Rauschen zu entfernen.
Die Vorteile der Systeme und Verfahren, die gemäß einigen Ausführungsformen der vorliegenden Erfindung implementiert sind, umfassen daher, aber nicht hierauf beschränkt, das Bereitstellen einer Vorrichtung, eines Systems und eines Verfahrens, mit Hilfe derer ein Thermometer einer Speichervorrichtung kontinuierlich und genau einen Temperaturwert erzeugen kann, der in die Leistungsfähigkeit steigernden Techniken der Speichervorrichtung verwendet werden kann. Außerdem kann die Schaltung ausgestaltet sein, so dass Rauschen, das im Laufe der Zeit in der Schaltung auftreten kann, erfasst und eliminiert werden kann, so dass mehrere Abtastungen, die über die Zeit gemittelt werden, zu genauen Temperaturmesswerten führen. Weitere Vorteile sind für Fachleute auf dem Gebiet der Optimierung von Temperaturwerten in einer Speichervorrichtung, die nachfolgend erörtert werden, offensichtlich.
1A zeigt ein beispielhaftes Computersystem 100, das gemäß einigen Ausführungsformen der vorliegenden Erfindung ein Speicher-Untersystem 110 enthält. Das Speicher-Untersystem 110 kann Medien enthalten, wie zum Beispiel eine oder mehrere flüchtige Speichervorrichtungen (z.B. Speichervorrichtung 140), eine oder mehrere nichtflüchtige Speichervorrichtungen (z.B. Speichervorrichtung 130) oder eine Kombination solcher Medien oder Speichervorrichtungen. Das Speicher-Untersystem 110 kann eine Speichervorrichtung, ein Speichermodul oder ein Hybrid aus einer Speichervorrichtung und einem Speichermodul sein.
Die Speichervorrichtung 130 kann eine nichtflüchtige Speichervorrichtung sein. Ein Beispiel für nichtflüchtige Speichervorrichtungen ist eine Negativ-Und-Speichervorrichtung (NAND-Speichervorrichtung). Eine nichtflüchtige Speichervorrichtung ist ein Paket aus einem oder mehreren Dies (Speicherchips). Jedes Die kann eine oder mehrere Ebenen enthalten. Ebenen können in Logikeinheiten (LUN) gruppiert sein. Bei einigen Typen von nichtflüchtigen Speichervorrichtungen (z.B. NAND-Vorrichtungen) enthält jede Ebene einen Satz von physischen Blöcken. Jeder Block enthält einen Satz von Seiten. Jede Seite enthält einen Satz von Speicherzellen („Zellen“). Eine Zelle ist eine elektronische Schaltung, um Informationen zu speichern. Abhängig vom Zellentyp kann eine Zelle ein oder mehrere Bits binärer Informationen speichern und hat verschiedene logische Zustände, die mit der Anzahl der gespeicherten Bits korrelieren. Die logischen Zustände können durch binäre Werte, wie zum Beispiel „0“ und „1“, oder Kombinationen solcher Werte dargestellt werden.
Die Speichervorrichtung 130 kann aus Bits aufgebaut sein, die in einem zwei- oder dreidimensionalen Gitter angeordnet sind, das auch als Speicher-Array bezeichnet wird. Die Speicherzellen sind auf einem Silizium-Wafer in einem Array aus Spalten (nachfolgend auch als Bitleitungen bezeichnet) und Zeilen (nachfolgenden auch als Wortleitungen bezeichnet) geätzt. Eine Wortleitung kann sich auf eine oder mehrere Zeilen von Speicherzellen einer Speichervorrichtung beziehen, die mit einer oder mehreren Bitleitungen verwendet werden, um die Adresse von jeder der Speicherzellen zu erzeugen. Der Schnittpunkt zwischen einer Bitleitung und einer Wortleitung bildet die Adresse der Speicherzelle.
Ein Speicher-Untersystem 110 kann eine Speichervorrichtung, ein Speichermodul oder eine Kombination aus einer Speichervorrichtung und einem Speichermodul sein. Beispiele für ein Speichervorrichtung umfassen ein Solid-State-Laufwerk (SSD), ein Flash-Laufwerk, ein USB-Flash-Laufwerk (Universal Serial Bus Flash-Laufwerk), ein eMMC-Laufwerk (Embedded Multi-Media Controller Laufwerk), ein UFS-Laufwerk (Universal Flash Storage Laufwerk), eine SD-Karte (Secure Digital Karte) und ein Festplattenlaufwerk (HDD). Beispiele für Speichermodule umfassen ein Dual-Inline-Speichermodul (DIMM), ein Small-Outline-DIMM (SO-DIMM) und verschiedene Typen von nichtflüchtigen Dual-Inline-Speichermodulen (NVDIMMs).
Das Computersystem 100 kann eine Computervorrichtung sein, wie zum Beispiel ein Desktop-Computer, ein Laptop-Computer, ein Netzwerk-Server, eine mobile Vorrichtung, ein Fahrzeug (z.B. ein Flugzeug, eine Drohne, ein Zug, ein Auto oder ein anderes Transportmittel), eine Internet der Dinge fähige Vorrichtung (loT-fähige Vorrichtung), ein eingebetteter Computer (z.B. ein solcher, der in einem Fahrzeug, in einer Industrieanlage oder in einer vernetzten kommerziellen Vorrichtung enthalten ist) oder eine solche Computervorrichtung, die einen Speicher und eine Verarbeitungsvorrichtung enthält.
Das Computersystem 100 kann ein Host-System 120 umfassen, das mit einem oder mehreren Speicher-Untersystemen 110 gekoppelt ist. In einigen Ausführungsformen ist das Host-System 120 mit mehreren Speicher-Untersystemen 110 unterschiedlicher Typen verbunden. 1A zeigt ein Beispiel für ein Host-System 120, das mit einem Speicher-Untersystem 110 gekoppelt ist. Das Host-System 120 kann Daten zur Verfügung stellen, die in dem Speicher-Untersystem 110 gespeichert werden sollen, und kann Daten anfordern, die aus dem Speicher-Untersystem 110 abgerufen werden sollen. Wie hier verwendet, bezieht sich „gekoppelt an“ oder „gekoppelt mit“ allgemein auf eine Verbindung zwischen Komponenten, die eine indirekte kommunikative Verbindung oder eine direkte kommunikative Verbindung (z.B. ohne zwischengeschaltete Komponenten) sein kann, entweder verdrahtet oder drahtlos, einschließlich Verbindungen, wie zum Beispiel elektrische, optische, magnetische, usw. Verbindungen.
Das Host-System 120 kann einen Prozessor-Chipsatz und einen Software-Stapel enthalten, der von dem Prozessor-Chipsatz ausgeführt wird. Der Prozessor-Chipsatz kann einen oder mehrere Kerne, einen oder mehrere Caches, einen Speicher-Controller (z.B. NVDIMM-Controller) und einen Speicher-Protokoll-Controller (z.B. PCIe-Controller, SATA-Controller) enthalten. Das Host-System 120 verwendet das Speicher-Untersystem 110, um beispielsweise Daten in das Speicher-Untersystem 110 zu schreiben und um Daten aus dem Speicher-Untersystem 110 zu lesen.
Das Host-System 120 kann über eine physische Host-Schnittstelle mit dem Speicher-Untersystem 110 gekoppelt sein. Beispiele für eine physische Host-Schnittstelle umfassen, aber nicht hierauf beschränkt, eine SATA-Schnittstelle (Serial Advanced Technology Attachment Schnittstelle), eine PCIe-Schnittstelle (Peripheral Component Interconnect Express Schnittstelle), eine USB-Schnittstelle (Universal Serial Bus Schnittstelle), einen Fibre Channel, ein SAS (Serial Attached SCSI), einen DDR-Speicherbus (Double Data Rate Speicherbus), ein SCSI (Small Computer System Interface), eine DIMM-Schnittstelle (Dual In-Line Memory Module Schnittstelle) (z.B. eine DIMM-Sockelschnittstelle, die Double Data Rate (DDR) unterstützt), usw. Die physische Host-Schnittstelle kann zur Übertragung von Daten zwischen dem Host-System 120 und dem Speicher-Untersystem 110 verwendet werden. Das Host-System 120 kann außerdem eine NVM Express Schnittstelle (NVMe-Schnittstelle) verwenden, um auf Komponenten (z.B. Speichervorrichtungen 130) zuzugreifen, wenn das Speicher-Untersystem 110 über die physische Host-Schnittstelle (z.B. PCIe-Bus) mit dem Host-System 120 gekoppelt ist. Die physische Host-Schnittstelle kann eine Schnittstelle für das Weiterleiten von Steuersignalen, Adressensignalen, Datensignalen und anderen Signalen zwischen dem Speicher-Untersystem 110 und dem Host-System 120 zur Verfügung stellen. 1A zeigt ein Speicher-Untersystem 110 als ein Beispiel. Allgemein kann das Host-System 120 über eine gleiche Kommunikationsverbindung, mehrere separate Kommunikationsverbindungen und/oder eine Kombination von Kommunikationsverbindungen auf mehrere Speicher-Untersysteme zugreifen.
Die Speichervorrichtungen 130, 140 können eine beliebige Kombination der verschiedenen Typen von nichtflüchtigen Speichervorrichtungen und/oder flüchtigen Speichervorrichtungen umfassen. Bei den flüchtigen Speichervorrichtungen (z.B. Speichervorrichtung 140) kann es sich um Direktzugriffsspeicher (RAM) handeln, wie zum Beispiel dynamische Direktzugriffsspeicher (DRAM) und synchrone dynamische Direktzugriffsspeicher (SDRAM), jedoch nicht hierauf beschränkt.
Einige Beispiele für nichtflüchtige Speichervorrichtungen (z.B. Speichervorrichtung 130) umfassen einen Flash-Speicher vom Negative-Und-Typ (NAND-Typ) und einen Write-in-Place-Speicher, wie zum Beispiel eine dreidimensionale Kreuzpunkt-Speichervorrichtung („3D-Kreuzpunkt“-Speichervorrichtung), die ein Kreuzpunkt-Array aus nichtflüchtigen Speicherzellen ist. Ein Kreuzpunkt-Array aus nichtflüchtigen Speicherzellen kann in Verbindung mit einem stapelbaren Kreuzgitter-Datenzugriffs-Array eine Bitspeicherung auf Basis einer Änderung des Bahnwiderstands durchführen. Außerdem kann ein nichtflüchtiger Kreuzpunkt-Speicher, im Gegensatz zu vielen Flash-Speichern, eine Write-in-Place-Operation durchführen, bei der eine nichtflüchtige Speicherzelle programmiert werden kann, ohne dass die nichtflüchtige Speicherzelle zuvor gelöscht werden muss. Flash-Speicher vom NAND-Typ umfassen beispielsweise zweidimensionalen NAND (2D NAND) und dreidimensionalen NAND (3D NAND).
Jede der Speichervorrichtungen 130 kann ein oder mehrere Arrays aus Speicherzellen enthalten. Ein Typ von Speicherzellen, zum Beispiel Single-Level-Zellen (SLC), kann ein Bit pro Zelle speichern. Andere Typen von Speicherzellen, wie zum Beispiel Multi-Level-Zellen (MLCs), Triple-Level-Zellen (TLCs), Quad-Level-Zellen (QLCs) und Penta-Level-Zellen (PLCs), können mehrere Bits pro Zelle speichern. In einigen Ausführungsformen kann jede der Speichervorrichtungen 130 ein oder mehrere Arrays aus Speicherzellen enthalten, wie zum Beispiel SLCs, MLCs, TLCs, QLCs, PLCs oder eine beliebige Kombination davon. In einigen Ausführungsformen kann eine bestimmte Speichervorrichtung einen SLC-Bereich und einen MLC-Bereich, einen TLC-Bereich, einen QLC-Bereich oder einen PLC-Bereich aus Speicherzellen enthalten. Die Speicherzellen der Speichervorrichtungen 130 können als Seiten gruppiert sein, die sich auf eine logische Einheit der Speichervorrichtung beziehen können, die zum Speichern von Daten verwendet wird. Bei einigen Speichertypen (z.B. NAND) können Seiten gruppiert sein, um Blöcke zu bilden.
Obwohl nichtflüchtige Speicherkomponenten, wie zum Beispiel ein 3D-Kreuzpunkt-Array aus nichtflüchtigen Speicherzellen und Flash-Speicher vom NAND-Typ (z.B. 2D NAND, 3D NAND), beschrieben werden, kann die Speichervorrichtung 130 auf irgendeinem anderen Typ nichtflüchtiger Speicher basieren, wie zum Beispiel Festwertspeicher (ROM), Phasenänderungsspeicher (PCM), selbstselektierende Speicher, andere Chalcogenid-basierte Speicher, ferroelektrische Transistor-Direktzugriffsspeicher (FeTRAM), ferroelektrische Direktzugriffsspeicher (FeRAM), Magneto-Direktzugriffsspeicher (MRAM), Spin Transfer Torque MRAM (STT-MRAM), Conductive Bridging RAM (CBRAM), resistive Direktzugriffsspeicher (RRAM), Oxid-basierte RRAM (OxRAM), Negativ-Oder-Flash-Speicher (NOR- Flash-Speicher) oder elektrisch löschbare programmierbare Festwertspeicher (EEPROM).
Ein Speicher-Untersystem-Controller 115 (oder Controller 115, der Einfachheit halber) kann mit den Speichervorrichtungen 130 kommunizieren, um Operationen durchzuführen, wie zum Beispiel Lesen von Daten, Schreiben von Daten oder Löschen von Daten hinsichtlich der Speichervorrichtungen 130 sowie andere derartige Operationen. Der Speicher-Untersystem-Controller 115 kann Hardware enthalten, wie zum Beispiel eine oder mehrere integrierte Schaltungen und/oder diskrete Komponenten, einen Pufferspeicher oder eine Kombination davon. Die Hardware kann eine digitale Schaltung mit dedizierter (d.h. hartkodierter) Logik enthalten, um die hier beschriebenen Operationen durchzuführen. Der Speicher-Untersystem-Controller 115 kann ein Mikro-Controller, eine spezielle Logik-Schaltung (z.B. ein feldprogrammierbares Gate-Array (FPGA), eine anwendungsspezifische integrierte Schaltung (ASIC), usw.) oder ein anderer geeigneter Prozessor sein.
Der Speicher-Untersystem-Controller 115 kann eine Verarbeitungsvorrichtung enthalten, die einen oder mehrere Prozessoren (z.B. Prozessor 117) enthält, die ausgestaltet sind, um in einem lokalen Speicher 119 gespeicherte Instruktionen auszuführen. In dem gezeigten Beispiel umfasst der lokale Speicher 119 des Speicher-Untersystem-Controllers 115 einen eingebetteten Speicher, der ausgestaltet ist, um Instruktionen zur Durchführung verschiedener Prozesse, Operationen, logischer Abläufe und Routinen zu speichern, die den Betrieb des Speicher-Untersystems 110 steuern, einschließlich der Handhabung von Kommunikationen zwischen dem Speicher-Untersystem 110 und dem Host-System 120.
In einigen Ausführungsformen kann der lokale Speicher 119 Speicherregister enthalten, um Speicherzeiger, abgerufene Daten, usw. zu speichern. Der lokale Speicher 119 kann auch einen Festwertspeicher (ROM) zum Speichern von Mikro-Code enthalten. Obwohl das beispielhafte Speicher-Untersystem 110 in 1A so dargestellt ist, dass es den Speicher-Untersystem-Controller 115 enthält, enthält ein Speicher-Untersystem 110 in einer anderen Ausführungsform der vorliegenden Erfindung keinen Speicher-Untersystem-Controller 115 und kann stattdessen auf einer externen Steuerung basieren (bereitgestellt z.B. durch einen externen Host oder durch einen vom Speicher-Untersystem getrennten Prozessor oder Controller).
Allgemein kann der Speicher-Untersystem-Controller 115 Befehle oder Operationen von dem Host-System 120 empfangen und die Befehle oder Operationen in Instruktionen oder geeignete Befehle umwandeln, um den gewünschten Zugriff auf die Speichervorrichtungen 130 zu ermöglichen. Der Speicher-Untersystem-Controller 115 kann für andere Operationen, wie zum Beispiel Abnutzungsausgleichsoperationen, Speicherbereinigungsoperationen, Fehlererkennungs- und Fehlerkorrekturcode-Operationen (ECC-Operationen), Verschlüsselungsoperationen, Cache-Operationen und Adressenübersetzungen zwischen einer logischen Adresse (z.B. eine logische Blockadresse (LBA), Namespace) und einer physischen Adresse (z.B. physische Blockadresse) verantwortlich sein, die mit den Speichervorrichtungen 130 in Beziehung stehen. Der Speicher-Untersystem-Controller 115 kann außerdem eine Host-Schnittstellenschaltung enthalten, um über die physische Host-Schnittstelle mit dem Host-System 120 zu kommunizieren. Die Host-Schnittstellenschaltung kann die von dem Host-System empfangenen Befehle in Befehlsinstruktionen umwandeln, um auf die Speichervorrichtungen 130 zuzugreifen und um die mit den Speichervorrichtungen 130 in Beziehung stehenden Antworten in Informationen für das Host-System 120 umzuwandeln.
Das Speicher-Untersystem 110 kann auch zusätzliche Schaltungen oder Komponenten enthalten, die nicht dargestellt sind. In einigen Ausführungsformen kann das Speicher-Untersystem 110 einen Cache oder Puffer (z.B. DRAM) und Adressenschaltungen (z.B. einen Zeilendekodierer und einen Spaltendekodierer) enthalten, die eine Adresse vom Speicher-Untersystem-Controller 115 empfangen und die Adresse dekodieren können, um auf die Speichervorrichtungen 130 zuzugreifen.
In einigen Ausführungsformen enthalten die Speichervorrichtungen 130 lokale Medien-Controller 135, die in Verbindung mit der Speicher-Untersystem-Steuerung 115 arbeiten, um Operationen hinsichtlich einer oder mehrerer Speicherzellen der Speichervorrichtungen 130 auszuführen. Ein externer Controller (z.B. der Speicher-Untersystem-Controller 115) kann eine Speichervorrichtung 130 extern verwalten (z.B. Medienverwaltungsoperationen hinsichtlich der Speichervorrichtung 130 durchführen). In einigen Ausführungsformen ist das Speicher-Untersystem 110 eine verwaltete Speichervorrichtung, d.h. eine Roh-Speichervorrichtung 130 mit einer Steuerlogik (z.B. lokaler Medien-Controller 135) auf dem Die und einem Controller (z.B. Speicher-Untersystem-Controller 115) für die Medienverwaltung innerhalb desselben Speichervorrichtungspakets. Ein Beispiel für eine verwaltete Speichervorrichtung ist eine verwaltete NAND-Vorrichtung (MNAND).
In einigen Ausführungsformen enthält die Speichervorrichtung 130 ein Thermometer 138, das ausgestaltet sein kann, um mehrere Abtastungen über eine Reihe von Taktzyklen durchzuführen und um Ausgaben über die Zeit zu mitteln, um kontinuierlich genaue Temperaturwerte zur Verfügung zu stellen, die ferner das mit einem Sensor und einer Schaltung des Thermometers 138 in Beziehung stehende Rauschen zu reduzieren oder zu eliminieren. Die Steuerlogik des lokalen Medien-Controllers 135 kann ausgestaltet sein, um das Erzeugen von Takten und Impulsen zu steuern, die die Funktionalität der Hardware des Thermometers 138 zusätzlich zu den Kalibrierungsbemühungen koordinieren, wie im Detail erläutert wird.
1B ist ein vereinfachtes Blockdiagramm eines ersten Geräts in Form einer Speichervorrichtung 130, das gemäß einer Ausführungsform mit einem zweiten Gerät in Form eines Speicher-Untersystem-Controllers 115 eines Speicher-Untersystems (z.B. das Speicher-Untersystem 110 aus 1A) in Verbindung steht. Einige Beispiele für elektronische Systeme umfassen Personal Computer, Personal Digital Assistants (PDAs), Digitalkameras, digitale Medien-Abspielgeräte, digitale Aufnahmegeräte, Spiele, Anwendungen, Fahrzeuge, drahtlose Vorrichtungen, Mobiltelefone und dergleichen. Der Speicher-Untersystem-Controller 115 (z.B. ein Controller außerhalb der Speichervorrichtung 130) kann ein Speicher-Controller oder eine andere externe Host-Vorrichtung sein.
Die Speichervorrichtung 130 umfasst ein Array aus Speicherzellen 104, die logisch in Zeilen und Spalten angeordnet sind. Speicherzellen einer logischen Zeile sind typischerweise mit derselben Zugriffsleitung (z.B. einer Wortleitung) verbunden, während Speicherzellen einer logischen Spalte typischerweise selektiv mit derselben Datenleitung (z.B. einer Bitleitung) verbunden sind. Eine einzelne Zugriffsleitung kann mit mehr als einer logischen Zeile aus Speicherzellen in Beziehung stehen, und eine einzelne Datenleitung kann mit mehr als einer logischen Spalte in Beziehung stehen. Speicherzellen (in 1B nicht dargestellt) von mindestens einem Bereich des Arrays aus Speicherzellen 104 sind ausgestaltet, um auf einen von mindestens zwei Zieldatenzuständen programmiert zu werden.
Zeilendekodiererschaltungen 108 und Spaltendekodiererschaltungen 111 sind vorgesehen, um Adressensignale zu dekodieren. Adressensignale werden empfangen und dekodiert, um auf das Array aus Speicherzellen 104 zuzugreifen. Die Speichervorrichtung 130 enthält ferner eine Eingabe/Ausgabe-Steuerschaltung (I/O-Steuerschaltung) 112, um die Eingabe von Befehlen, Adressen und Daten in die Speichervorrichtung 130 sowie die Ausgabe von Daten und Statusinformationen aus der Speichervorrichtung 130 zu verwalten. Ein Adressenregister 114 steht in Verbindung mit der I/O-Steuerschaltung 112 und der Zeilendekodiererschaltung 108 und der Spaltendekodiererschaltung 111, um die Adressensignale vor dem Dekodieren zwischenzuspeichern. Ein Befehlsregister 124 steht in Verbindung mit der I/O-Steuerschaltung 112 und dem lokalen Medien-Controller 135, um eingehende Befehle zwischenzuspeichern.
Ein Controller (z.B. der lokale Medien-Controller 135 innerhalb der Speichervorrichtung 130) steuert Zugriffe auf das Array aus Speicherzellen 104 in Reaktion auf die Befehle und erzeugt Statusinformationen für den externen Speicher-Untersystem-Controller 115, z.B. ist der lokale Mediencontroller 135 ausgestaltet, um Zugriffsoperationen (z.B. Leseoperationen, Programmieroperationen und/oder Löschoperationen) hinsichtlich des Arrays aus Speicherzellen 104 durchzuführen. Der lokale Medien-Controller 135 steht mit der Zeilendekodiererschaltung 108 und der Spaltendekodiererschaltung 111 in Verbindung, um die Zeilendekodiererschaltung 108 und die Spaltendekodiererschaltung 111 in Abhängigkeit von den Adressen zu steuern.
Der lokale Medien-Controller 135 steht außerdem mit einem Cache-Register 118 und einem Datenregister 121 in Verbindung. Das Cache-Register 118 speichert Daten, entweder eingehende oder ausgehende Daten, gemäß den Anweisungen des lokalen Medien-Controllers 135, um Daten vorübergehend zu speichern, während das Array aus Speicherzellen 104 mit dem Schreiben bzw. Lesen anderer Daten beschäftigt ist. Während einer Programmieroperation (z.B. einer Schreiboperation) können Daten aus dem Cache-Register 118 an das Datenregister 121 übertragen werden, um zu dem Array aus Speicherzellen 104 weitergeleitet zu werden; anschließend können neue Daten von der I/O-Steuerschaltung 112 im Cache-Register 118 zwischengespeichert werden. Während einer Leseoperationen können Daten aus dem Cache-Register 118 an die I/O-Steuerschaltung 112 übertragen werden, um zu dem Speicher-Untersystem-Controller 115 weitergeleitet zu werden; anschließend können neue Daten vom Datenregister 121 an das Cache-Register 118 übertragen werden. Das Cache-Register 118 und/oder das Datenregister 121 können einen Seitenpuffer der Speichervorrichtung 130 bilden (z.B. zumindest einen Teil davon bilden). Der Seitenpuffer kann ferner Messvorrichtungen, wie zum Beispiel einen Messverstärker, enthalten, um einen Daten-Status einer Speicherzelle des Arrays aus Speicherzellen 104 zu erfassen, z.B. durch Erfassen eines Status einer mit dieser Speicherzelle verbundenen Datenleitung. Ein Statusregister 122 kann mit der I/O-Steuerschaltung 112 und mit dem lokalen Medien-Controller 135 in Verbindung stehen, um die Statusinformationen zwecks Ausgabe an den Speicher-Untersystem-Controller 115 zwischenzuspeichern. In einigen Ausführungsformen umfasst der lokale Medien-Controller 135 das Thermometer 138, das im Detail besprochen wird, oder ist mit diesem gekoppelt.
Die Speichervorrichtung 130 empfängt Steuersignale von dem lokalen Medien-Controller 135 über eine Steuerverbindung 132 an dem Speicher-Untersystem-Controller 115. Die Steuersignale können zum Beispiel ein Chip-Enable-Signal CE#, ein Befehls-Latch-Enable-Signal CLE, ein Adressen-Latch-Enable-Signal ALE, ein Schreib-Enable-Signal WE#, ein Lese-Enable-Signal RE# und ein Schreib-Protect-Signal WP# umfassen. Zusätzliche oder alternative Steuersignale (nicht dargestellt) können abhängig von der Art der Speichervorrichtung 130 über die Steuerverbindung 132 empfangen werden. In einer Ausführungsform empfängt die Speichervorrichtung 130 Befehlssignale (die Befehle repräsentieren), Adressensignale (die Adressen repräsentieren) und Datensignale (die Daten repräsentieren) von dem Speicher-Untersystem-Controller 115 über einen gemultiplexten Eingabe/Ausgabe-Bus (I/O-Bus) 134 und gibt Daten über den I/O-Bus 134 an den Speicher-Untersystem-Controller 115 aus.
Zum Beispiel können die Befehle über Eingabe/Ausgabe-Pins (I/O-Pins) [7:0] des I/O-Busses 134 an der I/O-Steuerschaltung 112 empfangen und dann in ein Befehlsregister 124 geschrieben werden. Die Adressen können über Eingabe/Ausgabe-Pins (I/O-Pins) [7:0] des I/O-Busses 134 an der I/O-Steuerschaltung 112 empfangen und dann in das Adressenregister 114 geschrieben werden. Die Daten können über Eingabe/Ausgabe-Pins (I/O-Pins) [7:0] für eine 8-Bit-Vorrichtung oder die Eingabe/Ausgabe-Pins (I/O-Pins) [15:0] für eine 16-Bit-Vorrichtung an der I/O-Steuerschaltung 112 empfangen und anschließend in das Cache-Register 118 geschrieben werden. Die Daten können anschließend in das Datenregister 121 geschrieben werden, um das Array aus Speicherzellen 104 zu programmieren.
In einer Ausführungsform kann das Cache-Register 118 weggelassen werden, und die Daten können direkt in das Datenregister 121 geschrieben werden. Die Daten können auch über Eingabe/Ausgabe-Pins (I/O-Pins) [7:0] für eine 8-Bit-Vorrichtung oder Eingabe/Ausgabe-Pins (I/O-Pins) [15:0] für eine 16-Bit-Vorrichtung ausgegeben werden. Obwohl auf I/O-Pins Bezug genommen wird, können sie irgendeinen leitenden Knoten umfassen, um eine elektrische Verbindung mit der Speichervorrichtung 130 durch eine externe Vorrichtung (z.B. den Speicher-Untersystem-Controller 115) zu ermöglichen, wie zum Beispiel leitende Pads oder leitende Bumps, wie sie üblicherweise verwendet werden.
Fachleute werden verstehen, dass zusätzliche Schaltungen und Signale vorgesehen sein können und dass die Speichervorrichtung 130 aus 1B vereinfacht wurde. Es sollte offensichtlich sein, dass die Funktionalität der verschiedenen Blockkomponenten, die sie unter Bezugnahme auf 1B beschrieben sind, nicht notwendigerweise auf verschiedene Komponenten oder Komponentenbereiche einer integrierten Schaltungsvorrichtung aufgeteilt werden müssen. Beispielsweise kann eine einzelne Komponente oder ein Komponentenbereich einer integrierten Schaltung ausgestaltet sein, um die Funktionalität von mehr als einer Blockkomponente aus 1B zu erfüllen. Alternativ können eine oder mehrere Komponenten oder Komponentenbereiche einer integrierten Schaltung kombiniert werden, um die Funktionalität einer einzelnen Blockkomponente aus 1B zu erfüllen. Obwohl spezifische I/O-Pins gemäß gängiger Konventionen für den Empfang und die Ausgabe der verschiedenen Signale beschrieben sind, wird außerdem darauf hingewiesen, dass in den verschiedenen Ausführungsformen andere Kombinationen oder Anzahlen von I/O-Pins (oder andere I/O-Knotenstrukturen) verwendet werden können.
2A ist ein schematisches Blockdiagramm des Thermometers 138 aus 1A-1B gemäß zumindest einigen Ausführungsformen. In verschiedenen Ausführungsformen umfasst das Thermometer 138 eine Standby-Bandlückenschaltung 204, eine Spannungsteilerschaltung 208, eine Konvertierungsschaltung 212, eine Diode 213, Zähler 218 und einen Dezimator 222, der einen gemessenen Temperaturwert ausgibt. Der Temperaturwert kann, wie erörtert, ein digitaler Code sein, der dem lokalen Medien-Controller 135 zur Verfügung gestellt wird, um von der Steuerlogik des lokalen Medien-Controllers 135 interpretiert zu werden.
In zumindest einigen Ausführungsformen stellt die Diode 213 einen in Durchlassrichtung vorgespannten p-Typ/n-Typ-Übergang (PN-Übergang) dar, der eine Grenzwertspannung (Vd) über einer Verarmungszone zwischen n-Typ- und p-Typ-Halbleiterregionen aufweist. Diese Grenzwertspannung (Vd) variiert mit der Temperatur und kann daher als Temperatursensor für andere Schaltungen innerhalb des Thermometers 138 dienen.
In zumindest einigen Ausführungsformen ist die Standby-Bandlückenschaltung 204 ausgestaltet, um eine temperaturunabhängige Spannungsreferenz zu erzeugen, die nachfolgend als Standby-Bandlückenspannung (V_sb) bezeichnet wird. Da die Standby-Bandlückenspannung temperaturunabhängig ist, kann der Spannungsteilerschaltung 208 ein zuverlässig konsistenter Spannungspegel zur Verfügung gestellt werden, um Spannungen zur Verfügung zu stellen, die eine hohe Spannungsreferenz (VH) und eine niedrige Spannungsreferenz (VL) umfassen. Die Konvertierungsschaltung 212 kann dann diese hohen und niedrigen Spannungsreferenzwerte verwenden, um Vergleiche mit der Grenzwertspannung (Vd) der Diode zu mitteln, um Konvertierungsausgaben (d_i) zu erzeugen.
In diesen Ausführungsformen können die Zähler 218 anschließend diese Konvertierungsausgaben zusätzlich zu den Taktzyklen verfolgen. Bei Erreichen des Endes eines weiteren Konvertierungszyklus, das durch eine vorbestimmte Anzahl von Taktzyklen quantifiziert werden kann, kann der Dezimator 222 die Gesamtzahl der Konvertierungsausgaben dezimieren, um das Rauschen in einem endgültigen Temperaturwert zu reduzieren, der von dem Thermometer 138 ausgegeben wird. Die Funktionsweise dieser Komponenten wird im Folgenden näher erläutert.
2B ist eine schematische Darstellung der Spannungsteilerschaltung 208 aus 2A gemäß einer Ausführungsform. In einigen Ausführungsformen umfasst die Spannungsteilerschaltung 208 einen Niederstromspannungspuffer 230, der mit einem Widerstandsteiler 232 gekoppelt ist. Da die aktiven Phasen der Temperaturkonvertierung deutlich kürzer sind als die Leerlaufphasen, wie in 4 dargestellt, ermöglicht die Spannungsteilerschaltung 208 zusätzlich zum niedrigen Betriebsstrom der Spannungsteilerschaltung 208 eine Begrenzung des Stromverbrauchs des Thermometers 138. Darüber hinaus ist der Widerstandsteiler 232 in der Lage, hohe und niedrige Spannungsreferenzen (VH und VL) mit geringem Stromverbrauch zu erzeugen. Die Werte für die Spannungen VH und VL können variabel eingestellt werden, abhängig von einem Abgriffspunkt für die Spannungen VH und VL entlang des Widerstandsteilers 232.
3A ist ein schematisches Blockdiagramm der Konvertierungsschaltung 212 in Zusammenhang mit dem Thermometer aus 2A gemäß zumindest einigen Ausführungsformen. Die Konvertierungsschaltung 212 kann einen Oszillator 302, einen Impulsgenerator 306, einen V-Dioden-Generator 310 und einen Analog-Digital-Wandler (ADC) 314 umfassen. Der Oszillator 302, bei dem es sich um einen Niederspannungsoszillator handeln kann, kann einen Takt (CLK) erzeugen, der den Impulsgenerator 306, neben anderen Schaltungen, die in den 3C-3D dargestellt sind, steuert. Der V-Dioden-Generator 310 kann die Grenzwertspannung (Vd) der Diode 213 oder einer anderen Halbleitervorrichtung mit einem in Durchlassrichtung vorgespannten PN-Übergang bestimmen und die Grenzwertspannung an den ADC 314 liefern. Der ADC 314 kann unter Verwendung einer Kombination aus einem oder mehreren der VH- und VL-Werte von der Spannungsteilerschaltung 208 im Vergleich zu der Grenzwertspannung (Vd) der Diode 213 arbeiten.
Insbesondere kann die Ausgabe des ADC 314 als eine Anzahl von Eins-Werten verstanden werden, die durch den ADC 314 bei der Durchführung dieses Vergleichs getriggert werden, was als der Wert K in der folgenden Gleichung (1) ausgedrückt werden kann. Der Wert von N in Gleichung (1) entspricht der Anzahl der Konvertierungen, die während der Zeit durchgeführt werden, in der der vom Oszillator 302 erzeugte Takt die vorgegebene Anzahl von Taktzyklen erreicht. Somit kann die Gesamtzahl der Konvertierungsausgaben mit einer höheren Anzahl von Taktzyklen genauer werden. $K = \frac{V d - V}{V H - V L} \cdot N$
Der ADC 314 wird unter Bezugnahme auf 3C-3D in größerem Detail beschrieben.
3B ist eine Darstellung, die die Grenzwertspannung (Vd) der Diode 213 veranschaulicht, die sich in Abhängigkeit von der Temperatur innerhalb des Thermometers 138 ändert, gemäß zumindest einigen Ausführungsformen. Aus dieser Darstellung ist zum Beispiel ersichtlich, dass Vd im Allgemeinen umgekehrt proportional zur Temperatur (T) ist. Wie dargestellt, kann eine maximale Grenzwertspannung (Vd_max), die einer minimalen Temperatur (Tmin) entspricht, eingestellt werden, die niedriger ist als die Spannung der hohen Spannungsreferenz (VH). Außerdem kann eine minimale Grenzwertspannung (Vd_min), die einer maximalen Temperatur (Tmax) entspricht, eingestellt werden, die höher ist als die Spannung der niedrigen Spannungsreferenz (VL). Darüber hinaus kann die Wahl der VH- und VL-Werte unter Berücksichtigung der Gleichungen (2) bzw. (3) bei der Auslegung des Spannungsteilers 208 (2B) und der Auswahl der Abgriffspunkte des Widerstandsteilers 232 erfolgen. $V_{H} = V_{t o p} \frac{\sum_{1}^{n} R_{M} + \sum_{1}^{n} R_{B}}{\sum_{1}^{n} R_{T} + \sum_{1}^{n} R_{M} + \sum_{1}^{n} R_{B}} > V d_{m a x}$
$V_{L} = V_{t o p} \frac{\sum_{1}^{n} R_{B}}{\sum_{1}^{n} R_{T} + \sum_{1}^{n} R_{M} + \sum_{1}^{n} R_{B}} < V d_{m i n}$
Folglich kann die Spannung der hohen Spannungsreferenz (VH) so gewählt werden, um höher zu sein als ein maximaler Wert der Grenzwertspannung, und die Spannung der niedrigen Spannungsreferenz (VL) kann so gewählt werden, um niedriger zu sein als ein minimaler Wert der Grenzwertspannung.
3C ist eine schematische Darstellung des ADC 314 aus 3A gemäß einigen Ausführungsformen. 3D ist ein schematisches Blockdiagramm der Zähler 218 und des Dezimators 222 zur Bestimmung der Temperatur aus dem ADC 314 gemäß zumindest einigen Ausführungsformen. 4 ist eine Darstellung von Wellenformen gemäß zumindest einigen Ausführungsformen, die mit den Schemata der 3C-3D in Beziehung stehen. Der ADC 314 kann einen Spannungskomparator 315, einen ersten Kondensator C1, einen zweiten Kondensator C2, einen ersten Schalter S1, einen zweiten Schalter S2, einen dritten Schalter S3, einen vierten Schalter S4 und ein Flip-Flop 305 umfassen, aber nicht hierauf beschränkt.
In zumindest einigen Ausführungsformen hat der Spannungskomparator 315 einen positiven Anschluss, der mit der Diode 213 gekoppelt ist, z. B. über den V-Dioden-Generator 310. Der erste Kondensator C1 ist zwischen einem negativen Anschluss des Spannungskomparators 315 und Masse (GND) gekoppelt. Der erste Schalter S1 ist selektiv mit dem ersten Kondensator C1 gekoppelt. Der zweite Schalter S2 ist selektiv zwischen dem ersten Schalter S1 und einem Spannungsreferenzknoten 320 gekoppelt. Der zweite Kondensator C0 ist selektiv zwischen dem ersten Schalter S1 und dem zweiten Schalter S3 geschaltet, wobei der zweite Kondensator C0 außerdem mit Masse verbunden ist. In diesen Ausführungsformen ist der zweite Kondensator C0 kleiner als der erste Kondensator C1. In einigen Ausführungsformen ist der erste Kondensator C1 viel größer als der zweite Kondensator C0.
In zumindest einigen Ausführungsformen ist der Oszillator 302 mit dem Impulsgenerator 306 gekoppelt. Der Oszillator 302 kann einen Takt liefern, aus dem der Impulsgenerator 306 Impulse (Impuls1) erzeugt. In diesen Ausführungsformen ist der Impulsgenerator 306 (3D) mit dem ADC 314 gekoppelt und erzeugt die Impulse (Impuls1), die den ersten Schalter S1 schließen sollen, wodurch bewirkt wird, dass der erste Kondensator C1 und der zweite Kondensator C0 ihre Ladung ausgleichen. In diesen Ausführungsformen umfasst das Thermometer 138 außerdem einen Inverter 307 (3D), der zwischen dem Impulsgenerator 306 und dem zweiten Schalter S2 gekoppelt ist. Der Inverter 307 kann ein invertiertes Signal (!Impuls1) ausgeben, das den zweiten Schalter S2 schließen soll, wodurch bewirkt wird, dass der zweite Kondensator C0 über den Spannungsreferenzknoten 320 vorgeladen wird. Wie in 4 dargestellt, hat das invertierte Signal invertierte Impulse des Impuls1-Signals, die länger sind, und daher ist die Vorladeperiode länger ist. Sobald der zweite Kondensator C0 vorgeladen ist, dann bewirkt ein Impuls von dem Impuls1-Signal, dass der erste Schalter S1 geschlossen wird, während der zweite Schalter S2 offen bleiben soll, wodurch bewirkt wird, dass die Ladung zwischen dem ersten und dem zweiten Kondensator ausgeglichen wird.
In verschiedenen Ausführungsformen umfasst der ADC 314 außerdem den dritten Schalter S3, der selektiv zwischen einer hohen Spannungsreferenz (VH) eines Widerstandsteilers 232 und dem Spannungsreferenzknoten 320 gekoppelt ist. In diesen Ausführungsformen wird der Widerstandsteiler 232, wie erläutert, durch eine Standby-Bandlückenspannung angesteuert. Der ADC 314 umfasst ferner einen vierten Schalter S4, der selektiv zwischen einer niedrigen Spannungsreferenz (LH) des Widerstandsteilers 232 und dem Spannungsreferenzknoten 320 gekoppelt ist. Außerdem ist die Spannung der niedrigen Spannungsreferenz niedriger als die der hohen Spannungsreferenz. Während der Vorladephase bewirkt daher eine vorgebrachte Konvertierungsausgabe (d_i) (z.B. ein Eins-Wert), dass der dritte Schalter geschlossen wird, um VH auszuwählen, während eine nicht vorgebrachte Konvertierungsausgabe (!d_i) (z.B. ein Null-Wert) bewirkt, dass der vierte Schalter geschlossen wird, um VL auszuwählen, um den Spannungsreferenzknoten 320 zu speisen. Wie in 4 dargestellt, kann d_i allgemein dem Takt (CLK) während zumindest eines Bereichs der Temperaturkonvertierungen entsprechen.
In zumindest einigen Ausführungsformen ist das Flipflop 305 mit dem Spannungskomparator 315 gekoppelt, um eine Ausgabe (d_i) des Spannungskomparators 315 zu speichern. Die Ausgabe dient dazu, den dritten Schalter S3 selektiv zu schließen, und ein zweites invertiertes Signal (!d_i) der Ausgabe dient dazu, den vierten Schalter S4 selektiv zu schließen, z.B. so, dass zu einem Zeitpunkt jeweils nur einer der beiden Schalter S3 oder S4 geschlossen ist. In diesen Ausführungsformen erzeugt der Impulsgenerator 306 außerdem zweite Impulse (Impuls2). Das Flipflop 305 kann die Ausgabe (d_i) des Spannungskomparators 315 speichern und kann bei Ausbleiben der zweiten Impulse (Impuls2) gelöscht werden, wie unter Bezugnahme auf 4 dargestellt.
Mit zusätzlicher Spezifizität unter Bezugnahme auf die Vorladephase wird der zweite Kondensator C0, während der erste Schalter S1 geöffnet und der zweite Schalter S2 geschlossen ist, entweder auf den hohen Spannungsreferenzpegel (VH) oder den niedrigen Spannungsreferenzpegel (VL) geladen, und zwar abhängig von der Konvertierungsausgabe d_i, die aktuell im Flipflop 305 gespeichert ist. Die Spannung am ersten Kondensator C1 ist Vci, die nach einer Periode des Rampens in der Nähe der Grenzwertspannung (Vd) der Diode 213 alterniert. Die Ladungen auf den Kondensatoren nach der Vorladephase können als Q_s in Gleichung (4) ausgedrückt werden, $Q_{s} = C_{0} \cdot (d_{i} \cdot V H + (1 - d_{i}) \cdot V L) + C_{1} \cdot V c_{i}$
wobei der erste Wert die Ladung des zweiten Kondensators C0 ist und der zweite Wert die Ladung des ersten Kondensators C1 ist.
Mit zusätzlicher Spezifität bezüglich der Verbindungsphase, während der erste Schalter S1 geschlossen und der zweite Schalter S2 geöffnet ist, gleichen der erste Kondensator C1 und der zweite Kondensator C0 ihre Ladung aus, um eine gemeinsame Spannung V_f zu teilen. Somit wird die Ladung auf dem zweiten Kondensator C0 entweder zur Ladung auf dem ersten Kondensator C1 addiert (wenn die Vorladung bei VH erfolgte), oder es geschieht das Gegenteil, und der zweite Kondensator C0 nimmt Ladung von dem ersten Kondensator C1 auf (wenn die Vorladung bei VL erfolgte). Die endgültige Ladung Q_f kann wie in Gleichung (5) ausgedrückt werden $Q_{ƒ} = (C_{0} + C_{1}) \cdot V ƒ_{i} .$
Unter der Annahme, dass Q_s nach jeder Konvertierung gleich Qf ist, kann man nacheinander die Gleichungen (6) und (7) aufstellen. $V_{ƒ_{i}} = \frac{C_{0}}{C_{0} + C_{1}} (d_{i} \cdot V H + (1 - d_{i}) \cdot V L) + \frac{C_{1}}{C_{0} + C_{1}} V c_{i}$
$Δ V_{i} = V_{ƒ_{i}} - V_{C_{i}} = \frac{C_{0}}{C_{0} + C_{1}} (d_{i} \cdot V H + (1 - d_{i}) \cdot V L - V c_{i})$
Unter Berücksichtigung des stationären Zustands von $\sum_{i = 0}^{N} Δ V_{i} = 0,$
setzt man $K = \sum_{i + 0}^{N} d_{i}$
und $(n - k) = \sum_{i = 0}^{N} (1 - d_{i}),$
wobei K der Anzahl der vom ADC 314 ausgegebenen Eins-Werte entspricht (und proportional zur Temperatur der Diode 213 ist) und N der Anzahl der Konvertierungen oder Taktzyklen entspricht. Berücksichtigt man außerdem, dass $\sum_{i = 0}^{N} V_{i} = N \cdot V d$
ist, so erhält man die Gleichungen (8) und (9): $k \cdot V H + (N - k) \cdot V L - N \cdot V d = 0, dann$
$K = \frac{V d - V L}{V H - V} \cdot N,$
wobei Gleichung (9) dieselbe ist wie die oben genannte Gleichung (1), mit einer Auflösung von $\frac{V H - V}{N} .$
Als praktisches Beispiel, das nur der Erläuterung dient, wird eine Spannung Vc von 600 mV angenommen, die niedriger ist als Vd(T) bei einem angenommenen Wert von etwa 1,2 V. Auf der Grundlage dieser Information wird die Ausgabe d_i des Spannungskomparators 315 eine „1“ (Eins-Wert) an das Flipflop 305 sein; andernfalls, wenn Vc höher ist als Vd(T), wird der Spannungskomparator 315 eine „0“ (Null-Wert) an das Flipflop 305 ausgeben. Während einer Rampenphase ist die Ausgabe des Spannungskomparators „1“, und die Spannung des zweiten Kondensators C0 wird weiterhin an C1 angelegt, dessen Ladung zunimmt, und folglich steigt die Spannung bei Vci. In der Steady-State-Phase steigt Vc (von C1) höher als Vd, wobei die Konvertierungsausgabe d_i dann „0“ ist, wodurch die Spannung bei Vc sinkt. Die Spannung Vc wird abgesenkt, indem die Konvertierungsausgabe d_i auf „low“ gesetzt wird, wodurch der zweite Kondensator C0 auf eine niedrigere Spannung vorgeladen wird, die dann während der Verbindungsphase dem ersten Kondensator C1 die Spannung entzieht. Die Spannung Vc kann dann während der Steady-State-Phase um Vd herum zu schwanken beginnen.
Unter zusätzlicher Bezugnahme auf 3D umfassen die Zähler 218 (3D) gemäß zumindest einigen Ausführungsformen einen ersten Zähler 318A, der mit dem Flipflop 305 gekoppelt ist, einen zweiten Zähler 318B, der mit dem Oszillator 302 gekoppelt ist, eine Anpassungsschaltung 309, die mit dem zweiten Zähler 318B gekoppelt ist und einen Strobe des Wertes des ersten Zählers 318A in ein mit dem ersten Zähler 318A gekoppeltes Latch 322 triggert. In diesen Ausführungsformen wird beispielsweise der erste Zähler 318A als Reaktion auf die Erfassung eines im Flipflop 305 gepufferten Wertes inkrementiert, und der zweite Zähler 318B wird entsprechend den Taktzyklen des vom Oszillator 302 erzeugten Taktes (CLK) inkrementiert. Der Latch (Zwischenspeicher) 322 ist mit dem Ausgang des ersten Zählers 318A gekoppelt. Ein logisches Gatter der Anpassungsschaltung 309 aktiviert den Latch 322, der einen Wert des ersten Zählers 318A empfängt, und zwar als Reaktion darauf, dass der zweite Zähler 318B eine vorbestimmte Anzahl von Taktzyklen erreicht, angegeben als N.
In zumindest einigen Ausführungsformen ist der Dezimator 222 mit dem Latch 322 gekoppelt und somit ausgestaltet, um den vom Latch 322 abgerufenen Wert zu dezimieren, was das Verwerfen einer vorbestimmten Anzahl von niederwertigen Bits des im Latch 322 gespeicherten Wertes des ersten Zählers 318A bewirkt. Der Dezimator 222 gibt somit einen dezimierten Wert für die Temperatur aus, wodurch in den niederwertigen Bits gefundene Rauschen entfernt wird. Der ausgegebene Temperaturwert kann in Form eines digitalen Codes vorliegen, der durch die Steuerlogik des lokalen Medien-Controllers 135 interpretieren werden kann.
5A ist eine Darstellung, die eine Änderung der Grenzwertspannung der Diode gegenüber der Temperatur gemäß verschiedenen Ausführungsformen zeigt. In diesen Ausführungsformen kann diese Änderung der Grenzwertspannung (Vd) der Diode 213 durch Gleichung (10) ausgedrückt werden. $\frac{\partial V d}{\partial T} = 2^{j} \cdot \frac{V H - V L}{N}$
Die digitalen Codes können so eingestellt werden, dass sie dieser Änderung der Grenzwertspannung gegenüber der Temperatur entsprechen, wobei der Wert von j in Gleichung (10) verwendet wird, um die Auflösung der Kurve einzustellen, die durch die Änderung von Vd über die Temperatur definiert ist. Wenn j beispielsweise auf Null („0“) gesetzt wird, gibt es 1 Code/Grad, wohingegen dann, wenn j auf Eins („1“) gesetzt wird, gibt es 2 Codes/Grad. Eine Erhöhung der Auflösung pro Grad kann zum Beispiel zur Verbesserung der Genauigkeit beitragen. Folglich werden, wenn der Wert von j erhöht wird, die niederwertigen Bits, die vom Dezimator 222 verworfen werden, erhöht, um mehr Rauschen zu entfernen. Ferner, wie zu sehen ist, bestimmt der Wert von N (Anzahl der Konvertierungszyklen, die vor der Durchführung der Dezimierung verwendet werden) die Steigung von Vd über der Temperatur (T) und kann daher eingestellt werden, um eine Änderungsrate zwischen Vd und der Temperatur in den Temperaturausgabewerten des Dezimators 222 einzustellen. Die spezielle Kurve in 5A wurde unter Verwendung eines Wertes N von 2200, einer Taktperiode von 10 µs und einer Abtastperiode von 22 ms erzeugt, obwohl auch andere Werte denkbar sind.

5B ist eine Darstellung, die das Kalibrieren der Dezimierung durch den Dezimator 222 gemäß zumindest einigen Ausführungsformen zeigt. Diese Darstellung zeigt eine Kurve 501 des Wertes K (z.B. die Anzahl der vom ersten Zähler 318A verfolgten Einsen) geteilt durch Acht („8“) und eine Kurve 503 einer Kalibrierungsberechnung von (160 - K/8), die dem Temperaturwert der Diode 213 entspricht. Somit kann das Kalibrieren durch Addition der Zahl erhalten werden, die erforderlich ist, um den Zielwert zu erreichen, der in diesem Beispiel als P = 160 gewählt wird, aber andere Zahlen sind denkbar und können ausgewählt werden. Nur als Beispiel wird angenommen, dass VH den Wert 0,95 V hat und VL den Wert 0,45 V hat, j auf 3 gesetzt ist (z.B. werden die drei niederwertigen Bits abgeschnitten, um 1 Code/Grad zu erhalten), und die Vd-Steigung den Wert -1,82 mV/K hat. Die Steuerlogik kann eine Datenstruktur, wie etwa Tabelle 1, erstellen und speichern, die Temperaturwerte mit K/8 und den kalibrierten Wert von 160 - K/8 zwecks Kalibrierung verknüpft. So kann in diesem kalibrierten Beispiel die Gleichung (11) zur Berechnung der Temperatur auf Basis der Werte von P, K und j verwendet werden.

T = P - \frac{K}{2^{j}}

Tabelle 1

Temp (K)	K/8	(160 - K/8)
-40	200	-40
-30	190	-30
-20	180	-20
-10	170	-10
0	160	0
10	150	10
20	140	20
30	130	30
40	120	40
50	110	50
60	100	60
70	90	70
80	80	80
90	70	90
100	60	100
110	50	110
120	40	120

6 ist ein Flussdiagramm eines beispielhaften Verfahrens 600 zum Betreiben des Thermometers 138 der Speichervorrichtung gemäß zumindest einigen Ausführungsformen. Das Verfahren 600 kann von einer Verarbeitungslogik durchgeführt werden, die Hardware (z.B. Verarbeitungsvorrichtung, Schaltungen, dedizierte Logik, programmierbare Logik, Mikro-Code, Hardware einer Vorrichtung, integrierte Schaltungen, usw.), Software (z.B. Instruktionen, die auf einer Verarbeitungsvorrichtung laufen oder ausgeführt werden) oder eine Kombination davon umfassen kann. In einigen Ausführungsformen wird das Verfahren 600 durch eine Kombination aus dem Thermometer 138 und dem lokalen Medien-Controller 135 aus 1A-1B durchgeführt und hier ausführlicher erörtert. Obwohl in einer bestimmten Abfolge oder Reihenfolge dargestellt, kann die Reihenfolge der Prozesse, sofern nicht anders angegeben, geändert werden. Daher sind die dargestellten Ausführungsformen nur als Beispiele zu verstehen, und die dargestellten Prozesse können in einer anderen Reihenfolge ausgeführt werden, und einige Prozesse können parallel ausgeführt werden. Außerdem können in verschiedenen Ausführungsformen ein oder mehrere Prozesse weggelassen werden. Es sind also nicht alle Prozesse in jeder Ausführungsform erforderlich. Andere Prozessabläufe sind möglich.
In verschiedenen Ausführungsformen besteht das Verfahren 600 darin, eine Speichervorrichtung zu betreiben, die ein Speicher-Array, eine Diode mit einer Grenzwertspannung, die sich mit der Temperatur ändert, und einen Analog-Digital-Wandler (ADC), der mit dem Speicher-Array gekoppelt ist, umfasst. In diesen Ausführungsformen umfasst der ADC einen Spannungskomparator mit einem positiven Anschluss, der mit der Diode gekoppelt ist, einen ersten Kondensator, der zwischen einen negativen Anschluss des Spannungskomparators und Masse gekoppelt ist, und einen zweiten Kondensator, der selektiv zwischen dem ersten Kondensator und einem Spannungsreferenzknoten gekoppelt ist, wobei der zweite Kondensator außerdem mit Masse gekoppelt ist und eine Kapazität hat, die kleiner ist als die des ersten Kondensators.
Bei Operation 610 wird ein erzeugter Impuls gesteuert. Genauer gesagt, weist die Verarbeitungslogik den Impulsgenerator an, Impulse zu erzeugen, wobei die Impulse bewirken sollen, dass der erste Kondensator mit dem zweiten Kondensator verbunden wird und dass die Ladung zwischen dem ersten Kondensator und dem zweiten Kondensator ausgeglichen wird.
Bei Operation 620 wird ein invertiertes Signal der Impulse erzeugt. Genauer gesagt, erzeugt die Verarbeitungslogik aus den Impulsen ein invertiertes Signal, das bewirken soll, dass der zweite Kondensator mit dem Spannungsreferenzknoten gekoppelt wird, um den ersten Kondensator vor dem Ausgleich der Ladung zwischen dem ersten Kondensator und dem zweiten Kondensator vorzuladen.
Bei Operation 630 werden die Komparatorausgaben verfolgt. Genauer gesagt, verfolgt die Verarbeitungslogik eine Anzahl von Eins-Werten, die von dem Spannungskomparator ausgegeben werden, um einen Temperaturwert der Diode zu bestimmen.
In einigen Ausführungsformen ist ein Oszillator mit dem Impulsgenerator des Thermometers 138 gekoppelt. Bei weiteren Operationen des Verfahrens 600 verfolgt die Verarbeitungslogik unter Verwendung eines ersten Zählers die Anzahl der von dem Spannungskomparator ausgegebenen Eins-Werte. Die Verarbeitungslogik erzeugt ferner, unter Verwendung des Oszillators, einen Takt, aus dem der Impulsgenerator die Impulse erzeugt. Die Verarbeitungslogik verfolgt ferner mit Hilfe eines zweiten Zählers die Anzahl der Taktzyklen des Taktes. Die Verarbeitungslogik dezimiert außerdem, als Reaktion darauf, dass der zweite Zähler eine vorbestimmte Anzahl von Taktzyklen erreicht, einen Wert des ersten Zählers, um den Temperaturwert zu erzeugen.
7 zeigt eine beispielhafte Maschine eines Computersystems 700, in dem ein Satz von Instruktionen ausgeführt werden kann, um die Maschine zu veranlassen, ein oder mehrere der hier besprochenen Verfahren durchzuführen. In einigen Ausführungsformen kann das Computersystem 700 einem Host-System (z.B. dem Host-System 120 aus 1A) entsprechen, das ein Speicher-Untersystem (z.B. das Speicher-Untersystem 110 aus 1A) enthält, mit diesem gekoppelt ist oder dieses verwendet, um die Operationen eines Controllers durchzuführen (z.B. um ein Betriebssystem auszuführen, um Operationen durchzuführen, die dem Speicher-Untersystem-Controller 115 aus 1A entsprechen). In alternativen Ausführungsformen kann die Maschine mit anderen Maschinen in einem LAN, einem Intranet, einem Extranet und/oder dem Internet verbunden (z.B. vernetzt) sein. Die Maschine kann in der Funktion eines Servers oder einer Client-Maschine in einer Client-Server-Netzwerkumgebung, als Peer-Maschine in einer Peer-to-Peer-Netzwerkumgebung (oder verteilten Netzwerkumgebung) oder als Server oder Client-Maschine in einer Cloud-Computing-Infrastruktur oder Cloud-Computing-Umgebung arbeiten.
Bei der Maschine kann es sich um einen Personal Computer (PC), einen Tablet-PC, eine Set-Top-Box (STB), einen Personal Digital Assistant (PDA), ein Mobiltelefon, eine Web-Anwendung, einen Server, einen Netzwerk-Router, einen Switch oder eine Bridge oder um eine beliebige Maschine handeln, die in der Lage ist, einen Satz von Instruktionen (sequentiell oder anderweitig) auszuführen, die die von dieser Maschine auszuführenden Aktionen spezifizieren. Auch wenn eine einzelne Maschine dargestellt ist, umfasst der Begriff „Maschine“ auch eine beliebige Sammlung von Maschinen, die einzeln oder gemeinsam einen Satz (oder mehrere Sätze) von Instruktionen ausführen, um ein oder mehrere der hier erörterten Verfahren durchzuführen.
Das beispielhafte Computersystem 700 umfasst eine Verarbeitungsvorrichtung 702, einen Hauptspeicher 704 (z.B. Festwertspeicher (ROM), Flash-Speicher, dynamische Direktzugriffsspeicher (DRAM), wie zum Beispiel synchrone DRAM (SDRAM) oder Rambus DRAM (RDRAM), usw.), einen statischen Speicher 710 (z.B. Flash-Speicher, statische Direktzugriffsspeicher (SRAM), usw.) und ein Datenspeichersystem 718, die über einen Bus 730 miteinander kommunizieren.
Die Verarbeitungsvorrichtung 702 stellt eine oder mehrere Mehrzweck-Verarbeitungsvorrichtungen dar, wie zum Beispiel einen Mikroprozessor, eine zentrale Verarbeitungseinheit oder ähnliches. Insbesondere kann die Verarbeitungsvorrichtung ein CISC-Mikroprozessor (Complex Instruction Set Computing Mikroprozessor), ein RISC-Mikroprozessor (Reduced Instruction Set Computing Mikroprozessor), ein VLIW-Mikroprozessor (Very Long Instruction Word Mikroprozessor) oder ein Prozessor sein, der andere Sätze von Instruktionen implementiert, oder ein Prozessor, der eine Kombination von Sätzen von Instruktionen implementiert. Bei der Verarbeitungsvorrichtung 702 kann es sich auch um eine oder mehrere spezielle Verarbeitungsvorrichtungen handeln, wie zum Beispiel eine anwendungsspezifische integrierte Schaltung (ASIC), ein feldprogrammierbares Gate-Array (FPGA), ein digitaler Signalprozessor (DSP), ein Netzwerkprozessor oder dergleichen. Die Verarbeitungsvorrichtung 702 ist ausgestaltet, um Instruktionen 728 zur Durchführung der hier besprochenen Operationen und Schritte auszuführen. Das Computersystem 700 kann ferner eine Netzwerkschnittstellenvorrichtung 712 zur Kommunikation über das Netzwerk 720 enthalten.
Das Datenspeichersystem 718 kann ein maschinenlesbares Speichermedium 724 (auch als computerlesbares Medium bekannt) enthalten, auf dem ein oder mehrere Sätze von Instruktionen 728 oder Software gespeichert sind, die ein oder mehrere der hierin beschriebenen Verfahren oder Funktionen verkörpern. Das Datenspeichersystem 718 kann außerdem den lokalen Medien-Controller 135 und das Thermometer 138 enthalten, die zuvor besprochen wurden. Die Instruktionen 728 können sich auch vollständig oder zumindest teilweise im Hauptspeicher 704 und/oder in der Verarbeitungsvorrichtung 702 befinden, während sie von dem Computersystem 700 ausgeführt werden, wobei der Hauptspeicher 704 und die Verarbeitungsvorrichtung 702 auch maschinenlesbare Speichermedien darstellen. Das maschinenlesbare Speichermedium 724, das Datenspeichersystem 718 und/oder der Hauptspeicher 704 können dem Speicher-Untersystem 110 aus 1A entsprechen.
In einer Ausführungsform enthalten die Instruktionen 726 Instruktionen zum Implementieren einer Funktionalität, die einem Controller entspricht (z.B. dem Speicher-Untersystem-Controller 115 aus 1A). Obwohl das maschinenlesbare Speichermedium 724 in einem Ausführungsbeispiel als ein einzelnes Medium dargestellt ist, soll der Begriff „maschinenlesbares Speichermedium“ so verstanden werden, dass er ein einzelnes Medium oder mehrere Medien umfasst, die den einen oder mehrere Sätze von Instruktionen speichern. Der Begriff „maschinenlesbares Speichermedium“ soll auch jedes Medium umfassen, das in der Lage ist, einen Satz von Instruktionen zur Ausführung durch die Maschine zu speichern oder zu kodieren, und der die Maschine veranlasst, ein oder mehrere der Verfahren der vorliegenden Erfindung durchzuführen. Der Begriff „maschinenlesbares Speichermedium“ soll folglich Festkörperspeicher, optische Medien und magnetische Medien umfassen, aber nicht darauf beschränkt.
Einige Teile der vorangehenden detaillierten Beschreibungen wurden in Form von Algorithmen und symbolischen Darstellungen von Operationen an Datenbits in einem Computerspeicher dargestellt. Diese algorithmischen Beschreibungen und Darstellungen werden von Fachleuten auf dem Gebiet der Datenverarbeitung verwendet, um anderen Fachleuten den Inhalt ihrer Arbeit am effektivsten zu vermitteln. Ein Algorithmus wird hier und allgemein als eine in sich konsistente Folge von Operationen verstanden, die zu einem gewünschten Ergebnis führt. Bei den Operationen handelt es sich um solche, die physische Manipulationen von physischen Größen erfordern. Normalerweise, wenn auch nicht notwendigerweise, haben diese Größen die Form von elektrischen oder magnetischen Signalen, die gespeichert, kombiniert, verglichen und anderweitig manipuliert werden können. Zuweilen hat es sich als zweckmäßig erwiesen, diese Signale, vor allem aus Gründen des allgemeinen Sprachgebrauchs, als Bits, Werte, Elemente, Symbole, Zeichen, Begriffe, Zahlen oder dergleichen zu bezeichnen.
Es sollte jedoch bedacht werden, dass alle diese und ähnliche Begriffe mit den entsprechenden physischen Größen in Verbindung gebracht werden müssen und lediglich praktische Bezeichnungen für diese Größen sind. Die vorliegende Erfindung kann sich auf die Aktionen und Prozesse eines Computersystems oder einer ähnlichen elektronischen Computervorrichtung beziehen, das Daten, die als physische (elektronische) Größen in den Registern und Speichern des Computersystems dargestellt werden, manipuliert und in andere Daten umwandelt, die in ähnlicher Weise als physische Größen in den Speichern oder Registern des Computersystems oder in anderen derartigen Informationsspeichersystemen dargestellt werden.
Die vorliegende Erfindung bezieht sich auch auf ein Gerät zur Durchführung der hier beschriebenen Operationen. Diese Vorrichtung kann speziell für die beabsichtigten Zwecke konstruiert sein, oder sie kann einen Mehrzweckcomputer umfassen, der durch ein im Computer gespeichertes Computerprogramm selektiv aktiviert oder rekonfiguriert wird. Ein solches Computerprogramm kann in einem computerlesbaren Speichermedium gespeichert werden, wie zum Beispiel, aber nicht hierauf beschränkt, jede Art von Diskette, einschließlich Disketten, optische Disketten, CD-ROMs und magnetisch-optische Disketten, Festwertspeicher (ROMs), Direktzugriffsspeicher (RAMs), EPROMs, EEPROMs, magnetische oder optische Karten oder jede Art von Medien, die zum Speichern elektronischer Anweisungen geeignet sind, jeweils gekoppelt an einen Computersystembus.
Die hier vorgestellten Algorithmen und Anzeigen sind nicht von Natur aus an einen bestimmten Computer oder an eine andere Vorrichtung gebunden. Verschiedene Mehrzwecksysteme können mit Programmen gemäß den hier enthaltenen Lehren verwendet werden, oder es kann sich als zweckmäßig erweisen, eine speziellere Vorrichtung zur Durchführung des Verfahrens zu konstruieren. Die Struktur für eine Vielzahl dieser Systeme wird in der folgenden Beschreibung dargestellt. Darüber hinaus wird die vorliegende Erfindung nicht unter Bezugnahme auf eine bestimmte Programmiersprache beschrieben. Es ist offensichtlich, dass eine Vielzahl von Programmiersprachen verwendet werden kann, um die Lehren der Erfindung, wie hier beschrieben, zu implementieren.
Die vorliegende Erfindung kann als Computerprogrammprodukt oder Software bereitgestellt werden, die ein maschinenlesbares Medium mit darauf gespeicherten Instruktionen umfassen kann, die zur Programmierung eines Computersystems (oder anderen elektronischen Vorrichtungen) zur Durchführung eines Verfahrens gemäß der vorliegenden Erfindung verwendet werden können. Ein maschinenlesbares Medium umfasst jeden Mechanismus zum Speichern von Informationen in einer Form, die von einer Maschine (z.B. einem Computer) gelesen werden kann. In einigen Ausführungsformen umfasst ein maschinenlesbares (z.B. computerlesbares) Medium ein maschinenlesbares (z.B. computerlesbares) Speichermedium, wie zum Beispiel einen Festwertspeicher („ROM“), einen Direktzugriffsspeicher („RAM“), Magnetplatten-Speichermedien, optische Speichermedien, Flash-Speichervorrichtungen, usw.
In der vorstehenden Beschreibung wurden Ausführungsformen der Erfindung unter Bezugnahme auf spezifische Ausführungsbeispiele beschrieben. Es ist offensichtlich, dass verschiedene Modifikationen daran vorgenommen werden können, ohne vom breiteren Grundgedanken und Umfang der Ausführungsformen der Erfindung, wie sie in den folgenden Ansprüchen dargelegt sind, abzuweichen. Die Beschreibung und die Zeichnungen sind folglich eher in einem illustrativen als in einem einschränkenden Sinne zu verstehen.

Claims

Speichervorrichtung, umfassend: ein Array von Speicherzellen; eine Diode mit einer Grenzwertspannung, die sich mit der Temperatur ändert; einen Analog-Digital-Wandler (ADC), der mit dem Array gekoppelt ist und umfasst: einen Spannungskomparator mit einem positiven Anschluss, der mit der Diode gekoppelt ist; einen ersten Kondensator, der zwischen einem negativen Anschluss des Spannungskomparators und Masse gekoppelt ist; und einen zweiten Kondensator, der selektiv zwischen dem ersten Kondensator und einem Spannungsreferenzknoten gekoppelt ist, wobei der zweite Kondensator außerdem mit Masse gekoppelt ist und eine Kapazität hat, die kleiner ist als die des ersten Kondensators; und einen Impulsgenerator, der mit dem ADC gekoppelt ist und Impulse erzeugt, wobei die Impulse bewirken, dass der erste Kondensator mit dem zweiten Kondensator verbunden wird und dass die Ladung zwischen dem ersten Kondensator und dem zweiten Kondensator ausgeglichen wird, und wobei ein invertiertes Signal der Impulse bewirkt, dass der zweite Kondensator mit dem Spannungsreferenzknoten gekoppelt wird, um den ersten Kondensator vorzuladen.
Speichervorrichtung nach Anspruch 1, ferner umfassend einen Oszillator, der mit dem Impulsgenerator gekoppelt ist, wobei der Oszillator einen Takt zur Verfügung stellt, aus dem der Impulsgenerator die Impulse erzeugen soll.
Speichervorrichtung nach Anspruch 1, ferner umfassend: einen ersten Schalter, der selektiv mit dem ersten Kondensator gekoppelt ist, wobei die Impulse dazu dienen, den ersten Schalter zu schließen; und einen zweiten Schalter, der selektiv zwischen dem ersten Schalter und dem Spannungsreferenzknoten gekoppelt ist, wobei das invertierte Signal dazu dient, den zweiten Schalter zu schließen.
Speichervorrichtung nach Anspruch 1, ferner umfassend: einen ersten Schalter, der selektiv zwischen einer hohen Spannungsreferenz eines Widerstandsteilers und dem Spannungsreferenzknoten gekoppelt ist, wobei der Widerstandsteiler durch eine Standby-Bandlückenspannung gespeist wird; und einen zweiten Schalter, der selektiv zwischen einer niedrigen Spannungsreferenz des Widerstandsteilers und dem Spannungsreferenzknoten gekoppelt ist, wobei eine Spannung der niedrigen Spannungsreferenz kleiner ist als die der hohen Spannungsreferenz.
Speichervorrichtung nach Anspruch 4, wobei die Spannung der hohen Spannungsreferenz ausgewählt ist, um größer zu sein als ein maximaler Wert der Grenzwertspannung, und wobei die Spannung der niedrigen Spannungsreferenz ausgewählt ist, um kleiner zu sein als ein minimaler Wert der Grenzwertspannung.
Speichervorrichtung nach Anspruch 4, ferner umfassend ein Flipflop, das mit dem Spannungskomparator gekoppelt ist, um eine Ausgabe des Spannungskomparators zu speichern, wobei die Ausgabe dazu dient, den ersten Schalter selektiv zu schließen, und ein zweites invertiertes Signal der Ausgabe dazu dient, den zweiten Schalter selektiv zu schließen.
Speichervorrichtung nach Anspruch 1, wobei der Impulsgenerator außerdem zweite Impulse erzeugt und ferner ein Flip-Flop umfasst, das mit dem Spannungskomparator gekoppelt ist, wobei das Flip-Flop dazu dient, um eine Ausgabe des Spannungskomparators zu speichern und um bei Ausbleiben der zweiten Impulse gelöscht zu werden.
Speichervorrichtung nach Anspruch 7, ferner umfassend: einen Oszillator zum Erzeugen eines Taktes, aus dem der Impulsgenerator die Impulse erzeugen soll; einen ersten Zähler, der mit dem Flipflop gekoppelt ist, wobei der erste Zähler als Reaktion auf das Erfassen eines in dem Flipflop gepufferten Wertes inkrementiert wird; einen zweiten Zähler, der mit dem Oszillator gekoppelt ist, wobei der zweite Zähler entsprechend den Taktzyklen des Taktgebers inkrementiert wird; einen Zwischenspeicher (Latch), der mit einer Ausgabe des ersten Zählers gekoppelt ist; und ein logisches Gatter zum Aktivieren des Zwischenspeichers, der einen Wert des ersten Zählers empfängt, als Reaktion darauf, dass der zweite Zähler eine vorbestimmte Anzahl von Taktzyklen erreicht.
Speichervorrichtung nach Anspruch 8, ferner umfassend einen Dezimator, der mit dem Zwischenspeicher gekoppelt ist, wobei der Dezimator ausgestaltet ist, zum: Bewirken, dass eine vorbestimmte Anzahl von niederwertigen Bits des Wertes des ersten Zählers, der in dem Zwischenspeicher gespeichert ist, entfernt wird; und Ausgeben eines dezimierten Wertes für die Temperatur, wodurch das in den niederwertigen Bits gefundene Rauschen reduziert wird.
System, umfassend: ein oder mehrere Speicher-Dies (Speicher-Chips); eine Diode mit einer Grenzwertspannung, die sich mit der Temperatur ändert; einen Analog-Digital-Wandler (ADC), der mit dem einem oder den mehreren Speicher-Dies gekoppelt ist, wobei der ADC umfasst: einen Spannungskomparator mit einem positiven Anschluss, der mit der Diode gekoppelt ist; einen ersten Kondensator, der zwischen einem negativen Anschluss des Spannungskomparators und Masse gekoppelt ist; einen ersten Schalter, der selektiv mit dem ersten Kondensator gekoppelt ist; einen zweiten Schalter, der selektiv zwischen dem ersten Schalter und einem Spannungsreferenzknoten gekoppelt ist; und einen zweiten Kondensator, der selektiv zwischen dem ersten Schalter und dem zweiten Schalter geschaltet ist, wobei der zweite Kondensator außerdem mit Masse gekoppelt ist; einen Impulsgenerator, der mit dem ADC gekoppelt ist, wobei der Impulsgenerator ausgestaltet ist, um Impulse zu erzeugen, die dazu dienen, den ersten Schalter zu schließen, wodurch bewirkt wird, dass der erste Kondensator und der zweite Kondensator ihre Ladungen ausgleichen; und einen Inverter, der zwischen dem Impulsgenerator und dem zweiten Schalter gekoppelt ist, wobei der Inverter ausgestaltet ist, um ein invertiertes Signal auszugeben, das dazu dient, den zweiten Schalter zu schließen, wodurch bewirkt wird, dass der zweite Kondensator über den Spannungsreferenzknoten vorgeladen wird.
System nach Anspruch 10, wobei der zweite Kondensator kleiner ist als der erste Kondensator.
System nach Anspruch 10, ferner umfassend einen Oszillator, der mit dem Impulsgenerator gekoppelt ist, wobei der Oszillator ausgestaltet ist, um einen Takt zur Verfügung zu stellen, aus dem der Impulsgenerator die Impulse erzeugen soll.
System nach Anspruch 10, ferner umfassend: einen ersten Schalter, der selektiv zwischen einer hohen Spannungsreferenz eines Widerstandsteilers und dem Spannungsreferenzknoten gekoppelt ist, wobei der Widerstandsteiler durch eine Standby-Bandlückenspannung gespeist wird; und einen zweiten Schalter, der selektiv zwischen einer niedrigen Spannungsreferenz des Widerstandsteilers und dem Spannungsreferenzknoten gekoppelt ist, wobei eine Spannung der niedrigen Spannungsreferenz kleiner ist als die der hohen Spannungsreferenz.
System nach Anspruch 13, wobei die Spannung der hohen Spannungsreferenz ausgewählt ist, um größer zu sein als ein maximaler Wert der Grenzwertspannung, und wobei die Spannung der niedrigen Spannungsreferenz ausgewählt ist, um kleiner zu sein als ein minimaler Wert der Grenzwertspannung.
System nach Anspruch 13, ferner umfassend ein Flipflop, das mit dem Spannungskomparator gekoppelt ist, um eine Ausgabe des Spannungskomparators zu speichern, wobei die Ausgabe dazu dient, den ersten Schalter selektiv zu schließen, und ein zweites invertiertes Signal der Ausgabe dazu dient, den zweiten Schalter selektiv zu schließen.
System nach Anspruch 10, wobei der Impulsgenerator außerdem zweite Impulse erzeugt und ferner ein Flip-Flop umfasst, das mit dem Spannungskomparator gekoppelt ist, wobei das Flip-Flop dazu dient, um eine Ausgabe des Spannungskomparators zu speichern und um bei Ausbleiben der zweiten Impulse gelöscht zu werden.
System nach Anspruch 16, ferner umfassend: einen Oszillator zum Erzeugen eines Taktes, aus dem der Impulsgenerator die Impulse erzeugen soll; einen ersten Zähler, der mit dem Flipflop gekoppelt ist, wobei der erste Zähler als Reaktion auf das Erfassen eines in dem Flipflop gepufferten Wertes inkrementiert wird; einen zweiten Zähler, der mit dem Oszillator gekoppelt ist, wobei der zweite Zähler entsprechend den Taktzyklen des Taktgebers inkrementiert wird; einen Zwischenspeicher (Latch), der mit einer Ausgabe des ersten Zählers gekoppelt ist; und ein logisches Gatter zum Aktivieren des Zwischenspeichers, der einen Wert des ersten Zählers empfängt, als Reaktion darauf, dass der zweite Zähler eine vorbestimmte Anzahl von Taktzyklen erreicht.
System nach Anspruch 17, ferner umfassend Dezimator, der mit dem Zwischenspeicher gekoppelt ist, wobei der Dezimator ausgestaltet ist, zum: Bewirken, dass eine vorbestimmte Anzahl von niederwertigen Bits des Wertes des ersten Zählers, der in dem Zwischenspeicher gespeichert ist, entfernt wird; und Ausgeben eines dezimierten Wertes für die Temperatur, wodurch das in den niederwertigen Bits gefundene Rauschen reduziert wird.
Verfahren zum Betreiben einer Speichervorrichtung, die ein Speicher-Array, eine Diode mit einer Grenzwertspannung, die sich mit der Temperatur ändert, und einen Analog-Digital-Wandler (ADC) umfasst, der mit dem Speicher-Array gekoppelt ist, wobei der ADC einen Spannungskomparator mit einem positiven Anschluss, der mit der Diode gekoppelt ist, einen ersten Kondensator, der zwischen einem negativen Anschluss des Spannungskomparators und Masse gekoppelt ist, und einen zweiten Kondensator umfasst, der selektiv zwischen dem ersten Kondensator und einem Spannungsreferenzknoten gekoppelt ist, wobei der zweite Kondensator außerdem mit Masse gekoppelt ist und eine Kapazität hat, die kleiner ist als die des ersten Kondensators, und wobei das Verfahren zum Betreiben der Speichervorrichtung umfasst: Ansteuern eines Impulsgenerators zum Erzeugen von Impulsen, wobei die Impulse bewirken sollen, dass der erste Kondensator mit dem zweiten Kondensator verbunden wird und dass die Ladung zwischen dem ersten Kondensator und dem zweiten Kondensator ausgeglichen wird; Erzeugen, aus den Impulsen, eines invertierten Signals, das bewirken soll, dass der zweite Kondensator mit dem Spannungsreferenzknoten gekoppelt wird, um den ersten Kondensator vor dem Ausgleichen der Ladungen zwischen dem ersten Kondensator und dem zweiten Kondensator vorzuladen; und Verfolgen einer Anzahl von Eins-Werten, die von dem Spannungskomparator ausgegeben werden, um einen Temperaturwert der Diode zu bestimmen.
Verfahren nach Anspruch 19, wobei die Speichervorrichtung ferner Oszillator umfasst, der mit dem Impulsgenerator gekoppelt ist, und wobei das Verfahren zum Betreiben der Speichervorrichtung ferner umfasst: Verfolgen, unter Verwendung eines ersten Zählers, der vom Spannungskomparator ausgegebenen Anzahl von Eins-Werten; Erzeugen, unter Verwendung des Oszillators, eines Taktes, aus dem der Impulsgenerator die Impulse erzeugt; Verfolgen, unter Verwendung eines zweiten Zählers, einer Anzahl von Taktzyklen des Taktes; und als Reaktion darauf, dass der zweite Zähler eine vorbestimmte Anzahl von Taktzyklen erreicht, Dezimieren eines Wertes des ersten Zählers, um den Temperaturwert zu erzeugen.