DE102018116544A1 - Speichervorrichtung, die eine interne operation vorübergehend aussetzt, um eine kurze lesereaktionszeit auf leseforderungen von einem host zu ermöglichen - Google Patents

Speichervorrichtung, die eine interne operation vorübergehend aussetzt, um eine kurze lesereaktionszeit auf leseforderungen von einem host zu ermöglichen Download PDF

Info

Publication number
DE102018116544A1
DE102018116544A1 DE102018116544.7A DE102018116544A DE102018116544A1 DE 102018116544 A1 DE102018116544 A1 DE 102018116544A1 DE 102018116544 A DE102018116544 A DE 102018116544A DE 102018116544 A1 DE102018116544 A1 DE 102018116544A1
Authority
DE
Germany
Prior art keywords
memory
controller
memory device
data
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018116544.7A
Other languages
English (en)
Inventor
Chulseung Lee
Seonghoon Woo
Kyuwook Han
Daehyun Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102018116544A1 publication Critical patent/DE102018116544A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/285—Halt processor DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Multi Processors (AREA)
  • Read Only Memory (AREA)

Abstract

Eine Speichervorrichtung (1300) weist einen ersten Speicherbaustein (1311), einen zweiten Speicherbaustein (1312) und eine Steuereinrichtung (1330) auf. Der erste Speicherbaustein (1311) und der zweite Speicherbaustein (1312) nutzen gemeinsam einen Kanal (CH1), um mit der Steuereinrichtung (1330) zu kommunizieren. Eine Kommunikation zwischen dem ersten Speicherbaustein (1311) und der Steuereinrichtung (1330) und eine Kommunikation zwischen dem zweiten Speicherbaustein (1312) und der Steuereinrichtung (1330) schließen sich gegenseitig aus. Wenn die Steuereinrichtung (1330) eine Leseforderung empfängt, die an den zweiten Speicherbaustein (1312) gerichtet ist, während die Steuereinrichtung (1330) eine direkte Speicherzugriffs (DMA)-Operation verarbeitet, die an den ersten Speicherbaustein (1311) gerichtet ist, setzt die Steuereinrichtung (1330) die DMA-Operation aus und sendet einen Lesebefehl, der mit der Leseforderung assoziiert ist, an den zweiten Speicherbaustein (1312).

Description

  • VERWEIS AUF VERWANDTE ANMELDUNGEN
  • Die vorliegende Anmeldung beansprucht die Priorität gemäß 35 U.S.C. § 119 an der koreanischen Patentanmeldung Nr. 10-2017-0115350 , die am 8. September beim koreanischen Patentamt eingereicht wurde und die durch Bezugnahme hierin aufgenommen ist.
  • GEBIET DER TECHNIK
  • Die vorliegende Offenbarung betrifft eine elektronische Vorrichtung, und genauer betrifft sie Operationen und Konfigurationen einer Speichervorrichtung, die Daten speichert und ausgibt.
  • ERÖRTERUNG DER VERWANDTEN TECHNIK
  • Seit einigen Jahren werden verschiedene Arten von elektronischen Vorrichtungen verwendet. Eine elektronische Vorrichtung führt ihre eigenen Funktionen gemäß Operationen elektronischer Schaltungen durch, die in ihr enthalten sind. Eine Speichervorrichtung ist ein Beispiel für elektronische Vorrichtungen. Die Speichervorrichtung speichert Daten oder gibt gespeicherte Daten aus und stellt einem Nutzer somit eine Speicherdienstleistung bereit.
  • Da von vielen Menschen verschiedene elektronische Vorrichtungen verwendet werden und große Datenmengen erzeugt werden, wird indessen die Geschwindigkeit der Datenübermittlung immer schneller. Aus diesem Grund sind die schnelle Verarbeitung einer großen Datenmenge und das schnelle Senden/Empfangen einer großen Datenmenge auf dem Gebiet der Elektro-/Elektroniktechnologien zu wichtigen Themen geworden.
  • Zum Beispiel sind bei der Speichervorrichtung das schnelle Speichern von Daten und das schnelle Ausgeben der gespeicherten Daten wichtig, um die Leistung der Speichervorrichtung und die Zufriedenheit eines Nutzers zu verbessern. Wenn Daten zu spät aus der Speichervorrichtung ausgegeben werden, kann der Nutzer, der eine Datenausgabe von der Speichervorrichtung anfordert, unzufrieden sein. Wenn eine Datenausgabe verzögert wird, obwohl eine anschließende Verarbeitung einer großen Datenmenge erforderlich ist, kann außerdem die Qualität der Leistung insgesamt verschlechtert sein.
  • KURZFASSUNG
  • Ausführungsbeispiele der vorliegenden Offenbarung können Konfigurationen und Operationen einer Speichervorrichtung angeben, die in der Lage sind, eine kurze Lesereaktionszeit auf eine Leseforderung von einem Host bereitzustellen. In manchen Ausführungsbeispielen kann die Speichervorrichtung eine interne Operation (z.B. eine direkte Speicherzugriffs (DMA)-Operation) vorübergehend aussetzen, um schnell auf die Leseforderung des Hosts reagieren zu können.
  • In manchen Ausführungsbeispielen kann eine Speichervorrichtung zumindest eine ersten Speicherbaustein, einen zweiten Speicherbaustein und eine Steuereinrichtung aufweisen. Der erste Speicherbaustein kann mit einem Kanal von einer Mehrzahl von Kanälen verbunden sein, und der zweite Speicherbaustein kann auch mit dem einen Kanal verbunden sein, so dass er einen Kanal gemeinsam mit dem ersten Speicherbaustein nutzt. Die Steuereinrichtung kann über den gemeinsam genutzten Kanal mit dem ersten Speicherbaustein kommunizieren oder über den gemeinsam genutzten Kanal mit dem zweiten Speicherbaustein kommunizieren, so dass sich die Kommunikation mit dem ersten Speicherbaustein und die Kommunikation mit dem zweiten Speicherbaustein gegenseitig ausschließen. Wenn die Steuereinrichtung von einem Host eine Leseforderung empfängt, die an den zweite Speicherbaustein gerichtet ist, während die Steuereinrichtung eine an den ersten Speicherbaustein gerichtete direkte Speicherzugriffs (DMA)-Operation verarbeitet, kann die Steuereinrichtung die DMA-Operation aussetzen und kann einen Lesebefehl, der mit der Leseforderung assoziiert ist, an den zweiten Speicherbaustein senden. Die Steuereinrichtung kann die ausgesetzte DMA-Operation wiederaufnehmen, nachdem sie den Lesebefehl an den zweiten Speicherbaustein gesendet hat.
  • In manchen Ausführungsbeispielen kann der zweite Speicherbaustein, während die Steuereinrichtung die wiederaufgenommene DMA-Operation verarbeitet, Daten, die aus Speicherzellen des zweiten Speicherbausteins ausgelesen werden, als Reaktion auf den Lesebefehl vorübergehend in einem Seitenpuffer des zweiten Speicherbausteins speichern. Die Verarbeitung der wiederaufgenommenen DMA-Operation kann gleichzeitig mit dem Speichern von Daten der Speicherzellen im Seitenpuffer durchgeführt werden.
  • In manchen Ausführungsbeispielen kann der zweite Speicherbaustein, nachdem die wiederaufgenommene DMA-Operation abgeschlossen wurde, Daten auf Basis des Lesebefehls an die Steuereinrichtung ausgeben.
  • Wenn eine Bezugszeit überschritten wird, während die Steuereinrichtung die wiederaufgenommene DMA-Operation verarbeitet, kann die Steuereinrichtung in manchen Ausführungsbeispielen die wiederaufgenommene DMA-Operation erneut aussetzen, damit der zweite Speicherbaustein Daten auf Basis des Lesebefehls ausgibt. Nachdem der zweite Speicherbaustein die Daten auf Basis des Lesebefehls vollständig ausgegeben hat, kann die Steuereinrichtung die erneut ausgesetzte DMA-Operation wiederaufnehmen. Zum Beispiel kann der zweite Speicherbaustein Daten, die mit der Leseforderung assoziiert sind, an die Steuereinrichtung ausgeben, bevor die DMA-Operation abgeschlossen ist, und die Steuereinrichtung kann auf Basis der Daten, die vom zweiten Speicherbaustein ausgegeben werden, Lesedaten an den Host ausgeben, bevor die DMA-Operation abgeschlossen ist.
  • In manchen Ausführungsbeispielen schließt eine Speichervorrichtung einen ersten und einen zweiten Speicherbaustein und eine Speichersteuereinrichtung ein. Durch einen ersten Kanal, mittels dessen die Speichersteuereinrichtung jeweils nur mit einem vom ersten und zweiten Speicherbaustein kommuniziert, führt die Speichersteuereinrichtung ein Schreiben bzw. ein Lesen von Daten am ersten bzw. am zweiten Speicherbaustein aus. Und die Speichersteuereinrichtung setzt die Kommunikation mit dem ersten Speicherbaustein während einer Speicheroperation aus, mit der ein Lesebefehl an den zweiten Speicherbaustein übermittelt wird.
  • Gemäß manchen Ausführungsbeispielen kann eine Speichervorrichtung Lesedaten, die von einem Host angefordert werden, schnell ausgeben. Somit können die Dienstgüte und die Zufriedenheit eines Nutzers verbessert werden.
  • Figurenliste
  • Die obigen und andere Ziele und Merkmale werden aus der folgenden Beschreibung unter Bezugnahme auf die folgenden Figuren klar werden, wobei gleiche Bezugszahlen gleiche Teile in allen Figuren bezeichnen, solange nicht ausdrücklich etwas anderes angegeben ist, und wobei:
    • 1 ein Blockdiagramm ist, das ein Beispiel für eine Konfiguration eines elektronischen Systems darstellt, das eine Speichervorrichtung gemäß manchen Ausführungsbeispielen aufweist.
    • 2 ein Blockdiagramm ist, das ein Beispiel für eine Konfiguration darstellt, die mit einer Speichervorrichtung von 1 assoziiert ist;
    • 3 ein Blockdiagramm ist, das ein Beispiel für eine Konfiguration einer Speichervorrichtung von 1 darstellt;
    • 4 ein Blockdiagramm ist, das einen der Speicherbausteine von 3 darstellt;
    • 5 ein Blockdiagramm ist, das ein Beispiel für eine Konfiguration eines Speicherzellenfelds von 4 darstellt;
    • 6 ein Zeitdiagramm zur Beschreibung von Beispielsoperationen einer Speichervorrichtung ist, die mit einer Beispielskonfiguration von 3 assoziiert ist;
    • 7 ein Flussdiagramm zur Beschreibung von Beispielsoperationen einer Speichervorrichtung ist, die mit einer Beispielskonfiguration von 3 assoziiert ist;
    • 8 ein Zeitdiagramm zur Beschreibung von Beispielsoperationen von 7 ist;
    • 9 ein Blockdiagramm ist, das ein Beispiel für eine Konfiguration darstellt, die mit einer Steuereinrichtung von 3 assoziiert ist;
    • 10 ein Konzeptdiagramm zur Beschreibung von Beispielsoperationen einer Speichervorrichtung ist, die mit einer Beispielskonfiguration von 9 assoziiert ist;
    • 11 ein Flussdiagramm zur Beschreibung einer Beispielsoperation einer Steuereinrichtung ist, die mit Beispielsoperationen von 7 assoziiert ist;
    • 12 ein Flussdiagramm zur Beschreibung von Beispielsoperationen einer Speichervorrichtung ist, die mit einer Beispielskonfiguration von 3 assoziiert ist;
    • 13 ein Zeitdiagramm zur Beschreibung von Beispielsoperationen von 12 ist;
    • 14 ein Blockdiagramm ist, das ein Beispiel für eine Konfiguration darstellt, die mit einer Steuereinrichtung von 3 assoziiert ist;
    • 15 ein Flussdiagramm zur Beschreibung einer Beispielsoperation einer Steuereinrichtung ist, die mit Beispielsoperationen von 12 assoziiert ist; und
    • 16 und 17 Zeitdiagramme zur Beschreibung von Beispielsoperationen einer Speichervorrichtung sind, die mit Beispielskonfigurationen von 3 und 5 assoziiert ist.
  • AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • Nachstehend werden einige Ausführungsbeispiele ausführlich und deutlich unter Bezugnahme auf begleitende Zeichnungen beschrieben, so dass der Fachmann die Ausführungsbeispiele leicht in die Praxis umsetzen kann.
  • 1 ist ein Blockdiagramm, das ein Beispiel für eine Konfiguration eines elektronischen Systems 1000 darstellt, das eine Speichervorrichtung 1300 gemäß manchen Ausführungsbeispielen aufweist.
  • Das elektronische System 1000 kann einen Hauptprozessor 1101, einen Arbeitsspeicher 1200, die Speichervorrichtung 1300, einen Kommunikationsblock 1400, eine Benutzeroberfläche 1500 und einen Bus 1600 aufweisen. Zum Beispiel kann das elektronische System 1000 irgendeine elektronische Vorrichtung, wie z.B. ein Desktop-Computer, ein Laptop-Computer, ein Tablet-Computer, ein Smartphone, eine Vorrichtung, die am Körper getragen wird, eine Videospielkonsole, eine Workstation, ein oder mehrere Server, ein Elektrofahrzeug, ein Haushaltsgerät, eine medizinische Vorrichtung, und/oder dergleichen sein.
  • Der Hauptprozessor 1101 kann Operationen der tragbaren Vorrichtung 1000 insgesamt steuern. Der Hauptprozessor 1101 kann einen oder mehrere Prozessorkerne aufweisen und kann mit einem nicht zweckgebundenen Prozessor, einem zweckgebundenen Prozessor oder einem Anwendungsprozessor implementiert sein.
  • Der Arbeitsspeicher 1200 kann Daten speichern, die in einer Operation des elektronischen Systems 1000 verwendet werden. Zum Beispiel kann der Arbeitsspeicher 1200 einen flüchtigen Speicher, wie etwa einen statischen Speicher mit wahlfreiem Zugriff (SRAM), einen dynamischen RAM (DRAM), einen synchronen DRAM (SDRAM), und/oder einen nichtflüchtigen Speicher, wie etwa einen Phasenänderungs-RAM (PRAM), einen magneto-resistiven RAM (MRAM), einen resistiven RAM (ReRAM) und/oder einen ferroelektrischen RAM (FRAM), beinhalten.
  • Die Speichervorrichtung 1300 kann Daten unabhängig von einer Leistungszufuhr speichern. Zum Beispiel kann die Steuervorrichtung 1300 eine nichtflüchtige Speichervorrichtung wie etwa einen Flash-Speicher, einen PRAM, einen MRAM, einen ReRAM einen FRAM und/oder dergleichen beinhalten. Zum Beispiel kann die Speichervorrichtung 1300 ein Speichermedium, wie etwa ein Festkörperlaufwerk (SSD), einen Kartenspeicher, einen eingebetteten Speicher, und/oder dergleichen beinhalten.
  • Der Kommunikationsblock 1400 kann mit einem externen Gerät/System des elektronischen Systems 1000 kommunizieren. Zu diesem Zweck kann der Kommunikationsblock 1400 mindestens eines von verschiedenen kabelgebundenen/kabellosen Kommunikationsprotokollen unterstützen. Die Benutzeroberfläche 1500 kann verschiedene Eingabe/Ausgabe-Schnittstellen aufweisen, um eine Kommunikation zwischen einem Nutzer und dem elektronischen System 1000 zu vermitteln.
  • Der Bus 1600 kann einen Kommunikationsweg zwischen Komponenten des elektronischen Systems 1000 bereitstellen. Die Komponenten des elektronischen Systems 1000 können gegenseitig Daten in Übereinstimmung mit einem Busformat des Busses 1600 austauschen. Zum Beispiel kann das Busformat eines oder mehrere von verschiedenen Schnittstellenprotokollen beinhalten, wie etwa Universal Serial Bus (USB), Small Computer System Interface (SCSI), Peripheral Component Interconnect Express (PCIe), Mobile PCIe (M-PCIe), Advanced Technology Attachment (ATA), Parallel ATA (PATA), Serial ATA (SATA), Serial Attached SCSI (SAS), Nonvolatile Memory Express (NVMe), Universal Flash Storage (UFS), und/oder dergleichen.
  • Die Speichervorrichtung 1300 kann gemäß Ausführungsbeispielen der vorliegenden Offenbarung implementiert sein. Die Speichervorrichtung 1300 kann schnell auf eine Leseforderung von einem Host (z.B. dem Hauptprozessor 1101) reagieren, um eine kurze Lesereaktionszeit bereitzustellen. Beispielskonfigurationen und Beispielsoperationen der Speichervorrichtung 1300 werden unter Bezugnahme auf 2 bis 17 beschrieben.
  • In der folgenden Beschreibung ist die Speichervorrichtung 1300 vorgesehen, aber die vorliegende Offenbarung ist nicht darauf beschränkt. Die Ausführungsbeispiele können in jeder Art von Vorrichtung, die ein Speicherelement aufweist, verwendet werden. Zum Beispiel können die Ausführungsbeispiele auch für einen flüchtigen Speicher und/oder einen nichtflüchtigen Speicher, der im Arbeitsspeicher 1200 enthalten ist, verwendet werden. Die folgenden Beschreibungen werden angegeben, um ein besseres Verstehen zu ermöglichen, und sollen die vorliegende Offenbarung nicht beschränken.
  • 2 ist ein Blockdiagramm, das ein Beispiel für eine Konfiguration darstellt, die mit der Speichervorrichtung 1300 von 1 assoziiert ist.
  • Wie unter Bezugnahme auf 1 beschrieben wird, kann der Hauptprozessor 1101 über den Bus 1600 mit der Speichervorrichtung 1300 kommunizieren. In der vorliegenden Offenbarung kann ein Objekt, das in der Lage ist, auf die Speichervorrichtung 1300 zuzugreifen, als „Host“ bezeichnet werden (z.B. ein Host 1100). Der Hauptprozessor 1101 kann ein Beispiel für Objekte sein, die in der Lage sind, als Host 1100 zu wirken, aber die vorliegende Offenbarung ist nicht darauf beschränkt.
  • Der Host 1100 kann Daten DAT mit der Speichervorrichtung 1300 austauschen. Die Speichervorrichtung 1300 kann als Reaktion auf einen Befehl CMD vom Host 1100 eine Speicherdienstleistung für den Host 1100 bereitstellen.
  • Zum Beispiel kann der Host 1100 den Befehl CMD, der eine Schreibforderung und die Daten DAT einschließlich von Schreibdaten beinhaltet, an der Speichervorrichtung 1300 bereitstellen. Die Speichervorrichtung 1300 kann die geforderten Schreibdaten während einer Schreiboperation als Reaktion auf die Schreibforderung speichern. Zum Beispiel kann der Host 1100 den Befehl CMD, der eine Leseforderung beinhaltet, an der Speichervorrichtung 1300 bereitstellen. Die Speichervorrichtung 1300 kann geforderte Lesedaten während einer Leseoperation als Reaktion auf die Leseforderung an den Host 1100 ausgeben.
  • Die Speichervorrichtung 1300 kann Speicherbausteine 1310, eine Steuereinrichtung 1330 und einen Zwischenspeicher 1350 beinhalten. 2 stellt zwei Speicherbausteine 1311 und 1319 dar, aber die Anzahl der Speicherbausteine, die in der Speichervorrichtung 1300 enthalten sind, kann auf verschiedene Weise geändert oder modifiziert werden.
  • Jeder von den Speicherbausteinen 1311 und 1319 kann Daten, die vom Host 1100 gefordert werden, speichern oder ausgeben. Zu diesem Zweck kann jeder von den Speicherbausteine 1311 und 1319 (mindestens) einen Speicherbereich zum Speichern von Daten aufweisen. Zum Beispiel kann jeder von den Speicherbausteinen 1311 und 1319 einen NAND-Flash-Speicher beinhalten und kann gemäß einem V-NAND-Schema oder einem Z-NAND-Schema implementiert sein. Wie unter Bezugnahme auf 1 beschrieben ist, können eine Art und eine Konfiguration von jedem der Speicherbausteine 1311 und 1319 auf verschiedene Weise geändert oder modifiziert werden.
  • Ein Speicherbereich kann auf Basis eines Wertes identifiziert werden, der als „Adresse“ bezeichnet wird. Schreibdaten können in einem Speicherbereich gespeichert werden, der von einer Adresse vorgegeben wird, und Lesedaten können aus einem von einer Adresse vorgegebenen Speicherbereich ausgegeben werden. Der Host 1100 kann eine Adresse ADDR an der Speichervorrichtung 1300 bereitstellen, um die Daten DAT, die mit einem bestimmten Speicherbereich der Speicherbausteine 1311 und 1319 assoziiert sind, auszutauschen.
  • Die Steuereinrichtung 1330 kann Operationen der Speichervorrichtung 1300 insgesamt steuern. In manchen Ausführungsbeispielen kann die Steuereinrichtung 1330 einen internen Puffer 1331 aufweisen. Der interne Puffer 1331 kann einen flüchtigen Speicher, wie einen SRAM, einen DRAM, einen SDRAM und/oder dergleichen, und/oder einen nichtflüchtigen Speicher, wie einen PRAM, einen MRAM, einen ReRAM, einen FRAM und/oder dergleichen, aufweisen.
  • Der interne Puffer 1331 kann die Daten DAT, den Befehl CMD und die Adresse ADDR, die vom Host 1100 empfangen werden, vorübergehend speichern. Der interne Puffer 1331 kann Daten, die von den Speicherbausteinen 1311 und 1319 ausgegeben werden, vorübergehend speichern.
  • Die Steuereinrichtung 1330 kann die Speicherbausteine 1311 und 1319 steuern und kann verschiedene Operationen verarbeiten, damit Daten, die vom Host 1100 gefordert werden, gespeichert oder ausgegeben werden. In manchen Fällen kann die Steuereinrichtung 1330 die Speicherbausteine 1311 und 1319 steuern und kann verschiedene Operationen verarbeiten, damit Daten ohne Eingriff des Hosts 1100 gespeichert oder ausgegeben werden. Zum Beispiel kann eine interne Operation, die ohne Eingriff des Hosts 1100 verarbeitet wird, eine direkte Speicherzugriffs (DMA)-Operation beinhalten.
  • Die DMA-Operation kann eine DMA-Schreiboperation zum Speichern von Daten in den Speicherbausteinen 1311 und 1319 ohne Eingriff des Hosts 1100 beinhalten. Außerdem oder alternativ dazu kann die DMA-Operation eine DMA-Leseoperation zum Ausgeben von Daten aus den Speicherbausteinen 1311 und 1319 ohne Eingriff des Hosts 1100 beinhalten.
  • Wenn beispielsweise der Host 1100 beabsichtigt, Schreibdaten in den Speicherbausteinen 1311 und 1319 zu speichern, kann die Steuereinrichtung 1330 die Schreibdaten empfangen und kann die empfangenen Schreibdaten im internen Puffer 1331 speichern. Die Steuereinrichtung 1330 kann dem Host 1100 eine Reaktion liefern, die angibt, dass die Schreibdaten gut empfangen wurden, und zwar unabhängig davon, ob die Schreibdaten tatsächlich in den Speicherbausteinen 1311 und 1319 gespeichert worden sind. Danach kann die Steuereinrichtung 1330 die DMA-Schreiboperation verarbeiten, um die Schreibdaten des internen Puffers 1331 in den Speicherbausteinen 1311 und 1319 zu speichern.
  • Wenn beispielsweise ungültige Daten in den Speicherbausteinen 1311 und 1319 erzeugt werden und eine verfügbare Kapazität nicht mehr ausreicht, kann die Steuereinrichtung 1330 eine Speicherbereinigungsoperation steuern, um eine verfügbare Kapazität sicherzustellen. Die Speicherbereinigungsoperation kann die DMA-Leseoperation zum Lesen von Daten aus den Speicherbausteinen 1311 und 1319 und die DMA-Schreiboperation zum Schreiben von Daten in die Speicherbausteine 1311 und 1319 begleiten.
  • Außerdem kann die Steuereinrichtung 1330 die DMA-Operation unter verschiedenen Bedingungen verarbeiten. Die obigen Beispiele werden angegeben, um ein besseres Verstehen zu ermöglichen, und sollen die vorliegende Offenbarung nicht beschränken.
  • Die Steuereinrichtung 1330 kann eine oder mehrere Hardware-Komponenten (z.B. eine analoge Schaltung und eine logische Schaltung) aufweisen, die dafür konfiguriert sind, Operationen durchzuführen, die oben beschrieben sind und nachstehend noch beschrieben werden. Außerdem kann die Steuereinrichtung 1330 einen oder mehrere Prozessorkerne aufweisen. Die Operationen der Steuereinrichtung 1330, die oben beschrieben sind und nachstehend noch beschrieben werden, können mit einem Programmcode von Software und/oder Firmware implementiert sein, und (mindestens) ein Prozessorkern der Steuereinrichtung 1330 kann einen Befehlssatz des Programmcodes ausführen. Der (mindestens eine) Prozessorkern der Steuereinrichtung 1330 kann verschiedene Arten von arithmetischen Operationen und/oder logischen Operationen verarbeiten, um den Befehlssatz auszuführen.
  • Der Pufferspeicher 1350 kann Daten zwischenspeichern, die in einer Operation der Speichervorrichtung 1300 verwendet werden. Der Pufferspeicher 1350 kann einen flüchtigen Speicher, wie einen SRAM, einen DRAM, einen SDRAM und/oder dergleichen und/oder einen nichtflüchtigen Speicher, wie einen PRAM, einen MRAM, einen ReRAM, einen FRAM und/oder dergleichen beinhalten.
  • 3 ist ein Blockdiagramm, das ein Beispiel für eine Konfiguration der Speichervorrichtung 1300 von 1 darstellt.
  • Zum Beispiel kann die Speichervorrichtung 1310 Speicherbausteine 1311 bis 1317 und 1319 beinhalten. Die Speicherbausteine 1312 bis 1317 können wie die Speicherbausteine 1311 und 1319 Daten speichern und ausgeben. Jeder von den Speicherbausteinen 1312 bis 1317 kann so konfiguriert sein, dass er den Speicherbausteinen 1311 und 1319 jeweils gleich oder ähnlich ist. Alternativ dazu kann jeder von den Speicherbausteinen 1312 bis 1317 einen Speicher einer anderen Art als die Speicherbausteine 1311 und 1319 beinhalten.
  • Die Speicherbausteine 1311 bis 1317 und 1319 können separat auf unabhängigen Chips implementiert sein. Zum Beispiel können acht (8) Speicherbausteine 1311 bis 1317 und 1319 separat auf acht Chips implementiert sein. In den folgenden Beschreibungen kann ein Speicherbaustein als Speicherchip bezeichnet werden, und die Begriffe „Speicherbaustein“ und „Speicherchip“ können austauschbar verwendet werden.
  • Jeder von den Speicherbausteinen 1311 bis 1317 und 1319 kann als Reaktion auf ein Chip-Aktivierungssignal arbeiten. Speicherbausteine, die in der Lage sind, gemeinsam als Reaktion auf dasselbe Chip-Aktivierungssignal zu arbeiten, können als „Weg“ aufgefasst werden. In den folgenden Beschreibungen wird angenommen, dass ein Speicherbaustein jeweils einen Weg darstellt, um als Reaktion auf jeweils ein Chip-Aktivierungssignal zu operieren (z.B. wird angenommen, dass jeweils ein Weg von jeweils einem Speicherbaustein gebildet wird). Jedoch wird diese Annahme bereitgestellt, um ein besseres Verstehen zu ermöglichen, und soll die vorliegende Offenbarung nicht beschränken.
  • Die Steuereinrichtung 1330 kann über eine Mehrzahl von Kanälen mit den Speicherbausteinen 1311 bis 1317 und 1319 verbunden werden. Zum Beispiel kann die Steuereinrichtung 1330 über Kanäle CH1 und CH2 Daten mit den Speicherbausteinen 1311 bis 1317 und 1319 austauschen. Die Kanäle CH1 und CH2 können Dateneingabe/-ausgabe-Wege für die Speicherbausteine 1311 bis 1317 und 1319 bereitstellen.
  • Die Kanäle CH1 und CH2 können mit Kommunikationsleitungen L1 und L2 assoziiert sein, die so konfiguriert sind, dass sie Daten zwischen den Speicherbausteinen 1311 bis 1317 und 1319 und der Steuereinrichtung 1330 übertragen. Die Kommunikationsleitungen L1 und L2 können ein Kabel, ein Leitungsmuster, ein Spurmuster und/oder dergleichen aufweisen, das dafür konfiguriert ist, ein elektrisches Signal zu übertragen. Die Kommunikationsleitungen L1 und L2 können einen Kommunikationsweg zwischen den Speicherbausteinen 1311 bis 1317 und 1319 und der Steuereinrichtung 1330 bereitstellen.
  • Speichervorrichtungen von jeweils einer Gruppe von den Speicherbausteinen 1311 bis 1317 und 1319 können gemeinsam einen der Kanäle CH1 und CH2 nutzen. Zum Beispiel können die Speicherbausteine 1311 bis 1314 einer ersten Gruppe den Kanal CH1 entlang der Kommunikationsleitung L1 gemeinsam nutzen, und die Speicherbausteine 1315 bis 1317 und 1319 einer zweiten Gruppe können den Kanal CH2 entlang der Kommunikationsleitung L2 gemeinsam nutzen.
  • Die Speicherbausteine 1311 bis 1314 können mit dem gemeinsam genutzten Kanal CH1 verbunden sein, und die Steuereinrichtung 1330 kann über den gemeinsam genutzten Kanal CH1 mit den Speicherbausteinen 1311 bis 1314 kommunizieren. Die Speicherbausteine 1315 bis 1317 und 1319 können mit dem gemeinsam genutzten Kanal CH2 verbunden sein, und die Steuereinrichtung 1330 kann über den gemeinsam genutzten Kanal CH2 mit den Speicherbausteinen 1315 bis 1317 und 1319 kommunizieren.
  • Die Kommunikation zwischen Speicherbausteinen, die gemeinsam denselben Kanal nutzen, und der Steuereinrichtung 1330 kann gegenseitig ausschließend sein. Die Steuereinrichtung 1330 kann selektiv mit einem der Speicherbausteine kommunizieren, die mit einem gemeinsam genutzten Kanal verbunden sind, so dass die Kommunikation mit den Speicherbausteinen, die gemeinsam denselben Kanal nutzen, nicht konkurrierend oder gleichzeitig durchgeführt wird. Dagegen kann eine Kommunikation zwischen Speicherbausteinen, die mit unterschiedlichen Kanälen verbunden sind, und der Steuereinrichtung 1330 gegenseitig nicht-ausschließend sein.
  • Zum Beispiel kann es sein, dass die Kommunikation zwischen dem Speicherbaustein 1312 und der Steuereinrichtung 1330 nicht durchgeführt wird, während eine Kommunikation zwischen dem Speicherbaustein 1311 und der Steuereinrichtung 1330 durch den Kanal CH1 durchgeführt wird. Der Speicherbaustein 1312 kann durch den Kanal CH1 mit der Steuereinrichtung 1330 kommunizieren, wenn keine Kommunikation zwischen den Speicherbausteinen 1311, 1313 und 1314 und der Steuereinrichtung 1330 durchgeführt wird. Zum Beispiel kann eine Kommunikation durch den Kanal CH1 zwischen dem Speicherbaustein 1311 und der Steuereinrichtung 1330 konkurrierend oder gleichzeitig mit einer Kommunikation durch den Kanal CH2 zwischen dem Speicherbaustein 1319 und der Steuereinrichtung 1330 durchgeführt werden.
  • 3 zeigt acht (8) Speicherbausteine 1311 bis 1317 und 1319 und zwei (2) Kanäle CH1 und CH2. Jedoch wird die Beispielskonfiguration von 3 angegeben, um ein besseres Verstehen zu ermöglichen, und soll die vorliegende Offenbarung nicht beschränken. Die Anzahl der Speicherbausteine und die Anzahl der Kanäle können auf verschiedene Weise geändert oder modifiziert werden. Außerdem kann die Anzahl der Kanäle, die gemeinsam denselben Kanal nutzen (z.B. die Anzahl der Speicherbausteine, die jeweils in einer Gruppe enthalten sind), auf verschiedene Weise geändert oder modifiziert werden.
  • 4 ist ein Blockdiagramm, das einen Speicherbaustein 1311 von den Speicherbausteinen 1311 bis 1317 und 1319 von 3 zeigt.
  • Der Speicherbaustein 1311 kann ein Speicherzellenfeld 110a, einen Adressendecoder 120, eine Steuerlogikschaltungs- und Spannungserzeugungseinrichtung 130, einen Seitenpuffer 140a und eine Eingabe/Ausgabe(I/O)-Schaltung 150 aufweisen. Jeder von den anderen Speicherbausteinen 1312 bis 1317 und 1319 kann so konfiguriert sein, dass er dem Speicherbaustein 1311 gleich oder ähnlich ist.
  • Das Speicherzellenfeld 110a kann eine Mehrzahl von Speicherblöcken BLK1 bis BLKz aufweisen. Jeder von den Speicherblöcken BLK1 bis BLKz kann eine Mehrzahl von Zellenreihen aufweisen. Jede von den Zellenreihen kann eine Mehrzahl von Speicherzellen aufweisen. Die Speicherzellen können mit einer Mehrzahl von Wortleitungen WL verbunden sein. Jede Speicherzelle kann ein Datenbit speichern. Jede Speicherzelle kann eine Single Level Cell (SLC), die genau ein Bit speichert, oder eine Multi-Level Cell (MLC) sein, die mindestens zwei Bits speichert.
  • In manchen Ausführungsbeispielen kann das Speicherzellenfeld 110a ein dreidimensionales (3D) Speicherfeld aufweisen. Das 3D-Speicherfeld kann in einer oder mehreren physischen Ebenen von Speicherzellenfeldern ausgebildet sein, die jeweils einen aktiven Bereich, der auf einem Siliciumsubstrat angeordnet ist, und eine Schaltung aufweisen, die mit einer Operation von Speicherzellen assoziiert ist. Die Schaltung, die mit der Operation der Speicherzellen assoziiert ist, kann in einem Substrat oder auf einem Substrat angeordnet sein. Der Begriff „monolithisch“ bedeutet, dass Schichten von Ebenen des 3D-Speicherfelds jeweils direkt auf Schichten unterer Ebenen des 3D-Speicherfelds angeordnet sind.
  • Das 3D-Speicherfeld kann vertikale NAND-Reihen aufweisen, die vertikal ausgerichtet sind, so dass mindestens eine Speicherzelle über einer anderen Speicherzelle liegt. Mindestens eine Speicherzelle kann eine Ladungsfallenschicht aufweisen. Jede vertikale NAND-Reihe kann mindestens einen Auswahltransistor aufweisen, der über Speicherzellen liegt. Mindestens ein Auswahltransistor kann mit der gleichen Struktur wie die Speicherzellen gestaltet sein und kann zusammen mit den Speicherzellen monolithisch ausgebildet sein.
  • Der Adressendecoder 120 kann über die Wortleitungen WL, Reihenauswahlleitungen SSL und Masseauswahlleitungen GSL mit dem Speicherzellenfeld 110a gekoppelt sein. Der Adressendecoder 120 kann eine Adresse ADDR', die von der Steuereinrichtung 1330 empfangen wird, decodieren. Der Adressendecoder 120 kann mindestens eine von den Wortleitungen WL auf Basis der decodierten Adresse auswählen und kann die ausgewählte Wortleitung ansteuern.
  • Die Steuerlogikschaltungs- und Spannungserzeugungseinrichtung 130 kann den Adressendecoder 120, den Seitenpuffer 140a und die Eingabe/Ausgabe-Schaltung 150 auf Basis eines Befehls CMD' und eines von der Steuereinrichtung 1330 empfangenen Steuersignals CTRL steuern. Zum Beispiel können die Steuerlogikschaltungs- und Spannungserzeugungseinrichtung 130 den Adressendecoder 120, den Seitenpuffer 140a und die Eingabe/Ausgabe-Schaltung 150 so steuern, dass die Daten DATA, die von der Steuereinrichtung 1330 bereitgestellt werden, im Speicherzellenfeld 110a gespeichert werden oder dass Daten, die im Speicherzellenfeld 110a gespeichert sind, ausgegeben werden.
  • Die Steuerlogikschaltungs- und Spannungserzeugungseinrichtung 130 kann verschiedene Spannungen (z.B. eine Programmspannung, eine Durchgangspannung, eine Lesespannung, eine Verifizierungsspannung und/oder dergleichen) erzeugen, die verwendet werden, um den Speicherbaustein 1311 zu betätigen. Die Steuerlogikschaltungs- und Spannungserzeugungseinrichtung 130 kann die erzeugten Spannungen am Adressendecoder 120 oder einem Substrat des Speicherzellenfelds 110a bereitstellen.
  • Der Seitenpuffer 140a kann über eine Mehrzahl von Bitleitungen BL mit dem Speicherzellenfeld 110a verbunden sein. Der Seitenpuffer 140a kann die Bitleitungen BL so steuern, dass Daten DAT', die von der Eingabe/Ausgabe-Schaltung 150 bereitgestellt werden, im Speicherzellenfeld 110a gespeichert werden. Der Seitenpuffer 140a kann im Speicherzellenfeld 110a gespeicherte Daten auslesen und kann die Lesedaten DAT' an der Eingabe/Ausgabe-Schaltung 150 bereitstellen.
  • Zum Beispiel kann der Seitenpuffer 140a Daten von der Eingabe/Ausgabe-Schaltung 150 in Einheiten einer Seite empfangen oder kann Lesedaten in Einheiten einer Seite aus dem Speicherzellenfeld 110a lesen. Der Seitenpuffer 140a kann Daten, die von der Eingabe/Ausgabe-Schaltung 150 empfangen werden, und Daten, die aus dem Speicherzellenfeld 110a gelesen worden sind, vorübergehend speichern. Zum Beispiel kann der Seitenpuffer 140a Data Latches zum Speichern von Daten aufweisen.
  • Die Eingabe/Ausgabe-Schaltung 150 kann am Seitenpuffer 140a Daten DAT' bereitstellen, die sie von der Steuereinrichtung 1330 empfangen hat. Alternativ dazu kann die Eingabe/Ausgabe-Schaltung 150 Daten, die sie vom Seitenpuffer 140a empfangen hat, an der Steuereinrichtung 1330 bereitstellen. Zum Beispiel kann die Eingabe/Ausgabe-Schaltung 150 die Daten DAT' synchron mit dem Steuersignal CTRL mit der Steuereinrichtung 1330 austauschen.
  • 5 ist ein Blockdiagramm, das ein Beispiel für eine Konfiguration eines Speicherzellenfelds 110a von 4 darstellt;
  • 4 stellt eine Beispielskonfiguration dar, die das einzelne Speicherzellenfeld 110a und den einzelnen Seitenpuffer 140a aufweist. Jedoch kann der Speicherbaustein 1311 in manchen Ausführungsformen mit einer Mehrebenenstruktur implementiert sein und kann Speicherzellenfelder 110b und eine Mehrzahl von Seitenpuffern 140b1 bis 140b4 aufweisen. Jeder von den anderen Speicherbausteinen 1312 bis 1317 und 1319 kann gleich oder ähnlich konfiguriert sein wie die, die in 5 dargestellt sind.
  • Die Speicherzellenfelder 110b können Speicherzellenfelder eine Ebeneneinheit aufweisen. Zum Beispiel können die Speicherzellenfelder 110b ein Speicherzellenfeld PLN1, ein Speicherzellenfeld einer Ebene PLN2, ein Speicherzellenfeld einer Ebene PLN3 und ein Speicherzellenfeld einer Ebene PLN4 beinhalten.
  • Die Speicherzellenfelder der jeweiligen Ebenen PLN1 bis PLN4 können voneinander unabhängig operieren. Zum Beispiel kann das Speicherzellenfeld der Ebene PLN1 unabhängig vom Speicherzellenfeld der Ebene PLN2 operieren.
  • Das Speicherzellenfeld der Ebene PLN1 kann eine Mehrzahl von Speicherblöcken BLK11 bis BLK1z aufweisen, und das Speicherzellenfeld der Ebene PLN2 kann eine Mehrzahl von Speicherblöcken BLK21 bis BLK2z aufweisen. Das Speicherzellenfeld der Ebene PLN3 kann eine Mehrzahl von Speicherblöcken BLK31 bis BLK3z aufweisen, und das Speicherzellenfeld der Ebene PLN4 kann eine Mehrzahl von Speicherblöcken BLK41 bis BLK4z aufweisen.
  • Die Seitenpuffer 140b1 bis 140b4 können separat vorgesehen sein, so dass sie jeweils den Speicherzellenfeldern der Ebenen PLN1 bis PLN4 entsprechen. Die Seitenpuffer 140b1 bis 140b4 können über separate Bitleitungen BL1 bis BL4 mit den Speicherzellenfeldern der Ebenen PLN1 bis PLN4 verbunden sein. Da die Speicherzellenfelder der Ebenen PLN1 bis PLN4 unabhängig operieren, kann die Steuerlogikschaltungs- und Spannungserzeugungseinrichtung 130 die Seitenpuffer 140b1 bis 140b4 unabhängig steuern.
  • 5 stellt vier (4) Ebenen PLN1 bis PLN4 dar. Jedoch ist die vorliegende Offenbarung nicht darauf beschränkt. Die Anzahl der Ebenen kann auf verschiedene Weise geändert oder modifiziert werden.
  • 6 ist ein Zeitdiagramm zur Beschreibung von Beispielsoperationen der Speichervorrichtung 1300, die mit der Beispielskonfiguration von 3 assoziiert ist.
  • Ausführungsbeispiele müssen nicht mit einer Operation eines einzelnen Speicherchips und mit Operationen von Speicherchips, die mit unterschiedlichen Kanälen verbunden sind, assoziiert sein, sondern sie können mit Operationen von Speicherchips assoziiert sein, die mit demselben Kanal verbunden sind. In den folgenden Beschreibungen werden für ein besseres Verstehen Operationen des Speicherchips 1311 und des Speicherchips 1312, die mit demselben Kanal CH1 verbunden sind, beschrieben.
  • Außerdem wird angenommen, dass das Speicherzellenfeld 110a des Speicherchips 1311 eine Zelle mit drei Ebenen aufweist, die in der Lage ist, drei (3) Bits zu speichern. Unter dieser Annahme kann eine Schreiboperation, die am Speicherchip 1311 durchgeführt wird, eine Schreiboperation für ein niedrigstwertiges Bit (LSB) zum Speichern von Daten einer LSB-Seite, eine Schreiboperation für ein mittelwertiges Bit (CSB) zum Speichern von Daten einer CSB-Seite und eine Schreiboperation für ein höchstwertiges Bit (MSB) zum Speichern von Daten einer MSB-Seite einschließen. Jedoch ist die vorliegende Offenbarung nicht auf die Annahme beschränkt, und eine Konfiguration und eine Schreiboperation des Speicherzellenfeldes 110a können auf verschiedene Weise geändert oder modifiziert werden.
  • Zu einem Zeitpunkt t01 kann die Steuereinrichtung 1330 dem Speicherchip 1311 einen DMA-Schreibbefehl erteilen. Als Reaktion auf den DMA-Schreibbefehl kann am Speicherchip 1311 die DMA-Schreiboperation durchgeführt werden, welche die LSB-Schreiboperation, die CSB-Schreiboperation und die MSB-Schreiboperation einschließt. Während der DMA-Schreiboperation kann die Steuereinrichtung 1330 Daten der LSB-Seite, Daten der CSB-Seite und Daten der MSB-Seite durch den Kanal CH1 am Speicherchip 1311 bereitstellen.
  • Indessen kann die Steuereinrichtung 1330 zu einem Zeitpunkt t02 eine Leseforderung für Daten, die im Speicherchip 1312 gespeichert sind, vom Host 1100 empfangen. Jedoch kommuniziert der Speicherchip 1311 gerade mit der Steuereinrichtung 1330 durch den Kanal CH1 wegen der DMA-Schreiboperation, und es kann sein, dass der Speicherchip 1312 nicht in der Lage ist, mit der Steuereinrichtung 1330 durch den Kanal CH1 zu kommunizieren. Somit kann der Speicherchip 1312 einsatzbereit sein, aber eine Leseoperation für den Speicherchip 1312 könnte nicht sofort durchgeführt werden.
  • Zu einem Zeitpunkt t03 kann die Steuereinrichtung 1330 verifizieren, dass die DMA-Schreiboperation abgeschlossen ist. Danach kann die Steuereinrichtung 1330 zu einem Zeitpunkt t04 dem Speicherchip 1312 einen Lesebefehl erteilen, welcher der Leseforderung entspricht, die zum Zeitpunkt t02 empfangen worden ist. Als Reaktion auf den Lesebefehl kann eine Leseoperation für den Speicherchip 1312 durchgeführt werden, um Daten, die vom Host 1100 gefordert werden, aus dem Speicherchip 1312 zu lesen. Nachdem die Leseoperation abgeschlossen wurde, können zu einem Zeitpunkt t05 die vom Host 1100 geforderten Daten aus dem Speicherchip 1312 ausgegeben werden.
  • Zum Beispiel kann die Zeit, die nötig ist, um jede von der LBS-Schreiboperation, der CSB-Schreiboperation und der MSB-Schreiboperation durchzuführen, 20 µs betragen, und die Zeit, die nötig ist, um die Leseoperation durchzuführen, kann 40 µs betragen. In diesem Beispiel kann eine Zeitdauer zwischen dem Zeitpunkt t01, zu dem der DMA-Schreibbefehl erteilt wird, und dem Zeitpunkt t05, zu dem der Speicherchip 1312 Daten ausgibt, etwa 100 µs betragen. Das heißt, es kann länger als 100 µs dauern, bis der Speicherchip 1312 Daten ausgibt, nachdem der DMA-Schreibbefehl erteilt wurde. Diese Zeitwerte werden als Beispiele angegeben, um ein besseres Verstehen zu ermöglichen, und sollen die vorliegende Offenbarung nicht beschränken.
  • Wenn Daten spät aus dem Speicherchip 1312 ausgegeben werden, kann die Dienstgüte (QoS) für den Host 1100 herabgesetzt sein. Somit kann eine Verkürzung der Zeit, die nötig ist, um Daten aus dem Speicherchip 1312 auszugeben, von Vorteil sein, um die Dienstgüte zu verbessern.
  • 7 ist ein Flussdiagramm zur Beschreibung von Beispielsoperationen der Speichervorrichtung 1300, die mit der Beispielskonfiguration von 3 assoziiert ist. 8 ist ein Zeitdiagramm zur Beschreibung von Beispielsoperationen von 7.
  • Der Host 1100 kann eine Schreibforderung und Schreibdaten an der Steuereinrichtung 1330 bereitstellen (S110 von 7). Die Steuereinrichtung 1330 kann die Schreibdaten vorübergehend im internen Puffer 1331 und/oder im Pufferspeicher 1350 speichern (S115 von 7). Die Steuereinrichtung 1330 kann dem Host 1100 eine Antwort erteilen, die angibt, dass die Schreibdaten gut empfangen worden sind (S118 von 7).
  • Wenn Daten einer Größe, die für eine Schreiboperation notwendig ist, akkumuliert worden sind, kann die Steuereinrichtung 1330 durch den Kanal CH1 einen DMA-Schreibbefehl erteilen, der an den Speicherchip 1311 gerichtet ist (S120 von 7 und ein Zeitpunkt t11 von 8). Zu diesem Zweck kann die Steuereinrichtung 1330 ohne Eingriff des Host 1100 mit dem Speicherchip 1311 durch den Kanal CH1 kommunizieren. Die Steuereinrichtung 1330 kann Daten einer LSB-Seite durch den Kanal CH1 am Speicherchip 1311 bereitstellen (S121a von 7).
  • Während die Steuereinrichtung 1330 die DMA-Schreiboperation für eine LSB-Schreiboperation verarbeitet, kann die Steuereinrichtung 1330 beispielsweise eine Leseforderung, die an den Speicherchip 1312 gerichtet ist, vom Host 1100 empfangen (S130 von 7 und ein Zeitpunkt t12 von 8). Als Reaktion auf die Leseforderung kann die Steuereinrichtung 1330 die DMA-Schreiboperation für den Speicherchip 1311 aussetzen (S135 von 7 und ein Zeitpunkt t13 von 8).
  • Bevor die Steuereinrichtung 1330 die DMA-Operation aussetzt, kann der Speicherchip durch die DMA-Operation 1311 Daten, die im Speicherchip 1311 gespeichert oder aus dem Speicherchip 1311 ausgegeben werden sollen, teilweise gespeichert oder ausgegeben haben. Zum Beispiel kann es sein, dass Daten, die mit der DMA-Schreiboperation assoziiert sind, nicht vollständig im Speicherchip 1311 gespeichert worden sind, und die Daten der LSB-Seite können zum Teil im Seitenpuffer 140a des Speicherchips 1311 gespeichert werden (S122a von 7).
  • Da die DMA-Schreiboperation für den Speicherchip 1311 ausgesetzt ist, kann der Kanal CH1 für eine Kommunikation zwischen dem Speicherchip 1312 und der Steuereinrichtung 1330 verfügbar werden. Während die Kommunikation mit dem Speicherchip 1311 ausgesetzt ist, kann die Steuereinrichtung 1330 somit bezüglich der Leseforderung mit dem Speicherchip 1312 durch den Kanal CH1 kommunizieren. Die Steuereinrichtung 1330 kann einen Lesebefehl, der mit der Leseforderung assoziiert ist, die zum Zeitpunkt t12 empfangen worden ist, durch den Kanal CH1 an den Speicherchip 1312 senden (S140 von 7 und ein Zeitpunkt t14 von 8).
  • Nach dem Senden des Lesebefehls an den Speicherchip 1312 kann die Steuereinrichtung 1330 die ausgesetzte DMA-Schreiboperation wiederaufnehmen (S145 von 7 und ein Zeitpunkt t15 von 8). Das heißt, die Steuereinrichtung 1330 kann anschließend die DMA-Schreiboperation durchführen, ohne darauf zu warten, dass Daten aus dem Speicherchip 1312 ausgegeben werden. Die Steuereinrichtung 1330 kann die ausgesetzte Kommunikation mit dem Speicherchip 1311 durch den Kanal CH1 ohne Eingriff des Host 1100 wiederaufnehmen.
  • Indessen kann als Reaktion auf den Lesebefehl eine Leseoperation für den Speicherchip 1312 durchgeführt werden, um Daten, die vom Host 1100 gefordert werden, aus dem Speicherchip 1312 zu lesen. Während der Leseoperation können Daten, die in Speicherzellen des Speicherchips 1312 gespeichert sind, gelesen werden. Der Speicherchip 1312 kann Daten, die aus den Speicherzellen gelesen worden sind, vorübergehend in einem Seitenpuffer des Speicherchips 1312 speichern (S148 von 7).
  • Während die Steuereinrichtung 1330 die wiederaufgenommene DMA-Schreiboperation verarbeitet, können als Reaktion auf den Lesebefehl die Daten, die aus den Speicherzellen des Speicherchips 1312 gelesen worden sind, im Seitenpuffer des Speicherchips 1312 gespeichert werden. Das Speichern von Daten von Speicherzellen in einem Seitenpuffer kann innerhalb des Speicherchips 1312 durchgeführt werden und könnte den Kanal CH1 nicht belegen. Somit kann die wiederaufgenommene Kommunikation zwischen dem Speicherchip 1311 und der Steuereinrichtung 1330 gleichzeitig mit dem Speichern der Daten, die aus den Speicherzellen des Speicherchips 1312 gelesen werden, im Seitenpuffer des Speicherchips 1312 durchgeführt werden.
  • Da die DMA-Schreiboperation durch den Kanal CH1 wiederaufgenommen wird, kann die Steuereinrichtung 1330 die Daten der LSB-Seite, die noch nicht am Speicherchip 1311 bereitgestellt worden sind, am Speicherchip 1311 bereitstellen (S121b von 7). Außerdem kann die Steuereinrichtung 1330 Daten einer CBS-Seite und Daten einer MSB-Seite durch den Kanal CH1 am Speicherchip 1311 bereitstellen (S123 und S125 von 7).
  • Nachdem die Steuereinrichtung 1330 die ausgesetzte DMA-Operation wiederaufgenommen hat, kann der Speicherchip 1311 übrige Daten außer den teilweise gespeicherten oder ausgegebenen Daten speichern oder ausgeben. Zum Beispiel können übrige Daten der LSB-Seite, die Daten der CSB-Seite und die Daten der MSB-Seite im Seitenpuffer 140a des Speicherchips 1311 gespeichert werden (S122b, S124 und S126 von 7). Demgemäß können die Daten, die mit der DMA-Schreiboperation assoziiert sind, vollständig im Speicherchip 1311 gespeichert werden, und die Steuereinrichtung 1330 kann verifizieren, dass die DMA-Schreiboperation abgeschlossen ist (S150 von 7 und ein Zeitpunkt t16 von 8).
  • Nachdem die DMA-Schreiboperation abgeschlossen wurde (z.B. nachdem die wiederaufgenommene Kommunikation zwischen dem Speicherchip 1311 und der Steuereinrichtung 1330 beendet wurde), kann die Steuereinrichtung 1330 einen Status der Leseoperation im Speicherchip 1312 überprüfen (S160 von 7 und ein Zeitpunkt t16 von 8). Wenn die Leseoperation abgeschlossen ist (z.B. wenn Daten von Speicherzellen vollständig in einen Lesepuffer eingelesen worden sind), kann der Speicherchip 1312 die Daten, die im Seitenpuffer gespeichert sind, ausgeben (S165 von 7 und ein Zeitpunkt t18 von 8). Demgemäß kann der Speicherchip 1312 die vom Host 1100 geforderten Daten durch den Kanal CH1 an die Steuereinrichtung 1330 ausgeben.
  • Danach kann die Steuereinrichtung 1330 die Lesedaten an den Host 1100 ausgeben (S170 von 7). Die Lesedaten können auf Basis der Daten ausgegeben werden, die vom Speicherchip 1312 ausgegeben worden sind. Der Host 1100 kann eine Antwort erteilen, die angibt, dass die Lesedaten gut an der Steuereinrichtung 1330 empfangen worden sind (S175 von 7).
  • In dem Beispiel von 7 und 8 kann eine Zeitdauer zwischen dem Zeitpunkt t11, zu dem der DMA-Schreibbefehl erteilt wird, und dem Zeitpunkt t18, wo der Speicherchip 1312 Daten ausgibt, etwa 60 µs betragen. Während die DMA-Schreiboperation für den Speicherchip 1311 verarbeitet wird, kann gleichzeitig die Leseoperation für den Speicherchip 1312 durchgeführt werden. Somit kann eine Zeit, die nötig ist, bis der Speicherchip 1312 Daten ausgibt, nachdem der DMA-Schreibbefehl erteilt wurde, im Vergleich zu 6 verkürzt werden. Wenn eine Kapazität des Seitenpuffers des Speicherchips 1312 größer wird, kann ein früherer Beginn der Leseoperation für den Speicherchip 1312 von größerem Vorteil sein.
  • In dem Beispiel von 7 und 8 wurde beschrieben, dass die an den Speicherchip 1312 gerichtete Leseforderung während der LSB-Schreiboperation empfangen wird. Jedoch ist die vorliegende Offenbarung nicht darauf beschränkt. Zum Beispiel kann die Leseforderung während der DMA-Schreiboperation oder zu irgendeinem Zeitpunkt unabhängig von der DMA-Schreiboperation empfangen werden. Wenn die Leseforderung während der DMA-Schreiboperation empfangen wird (z.B. während einer CSB-Schreiboperation oder einer MSB-Schreiboperation), kann die DMA-Schreiboperation vorübergehend ausgesetzt werden.
  • Außerdem wurde im Beispiel von 7 und 8 die DMA-Schreiboperation beschrieben, die an den Speicherchip 1311 gerichtet ist. Jedoch werden solche Beschreibungen angegeben, um ein besseres Verstehen zu ermöglichen, und sollen die vorliegende Offenbarung nicht beschränken. Das Beispiel von 7 und 8 kann auf ähnliche Weise in Bezug auf eine DMA-Leseoperation und irgendwelche anderen internen Operationen, die an den Speicherchip 1311 gerichtet sind, angewendet werden.
  • Wenn die Steuereinrichtung 1330 vom Host 1100 beispielsweise eine Leseforderung empfängt, die an den Speicherchip 1312 gerichtet ist, während sie eine DMA-Leseoperation verarbeitet, die an den Speicherchip 1311 gerichtet ist, dann kann die Steuereinrichtung 1330 die DMA-Leseoperation aussetzen. Die Steuereinrichtung 1330 kann dem Speicherchip 1312 einen Lesebefehl erteilen, während sie die DMA-Leseoperation aussetzt, und kann danach die ausgesetzte DMA-Leseoperation wiederaufnehmen.
  • Gemäß dem Beispiel von 7 und 8 kann die Speichervorrichtung 1300 die DMA-Operation vorübergehend aussetzen, um schnell auf die Leseforderung des Host 1100 reagieren zu können. Die Speichervorrichtung 1300 kann Lesedaten, die vom Host 1100 gefordert werden, schnell ausgeben und kann eine kurze Lesereaktionszeit auf die Leseforderung des Host 1100 bereitstellen. Somit können die Dienstgüte und die Zufriedenheit des Nutzers verbessert werden.
  • 9 ist ein Blockdiagramm, das ein Beispiel für eine Konfiguration darstellt, die mit der Steuereinrichtung 1330 von 3 assoziiert ist. In manchen Ausführungsbeispielen kann die Steuereinrichtung 1330 eine Steuereinrichtung 1330a von 9 beinhalten. Zum Beispiel kann die Steuereinrichtung 1330a den internen Puffer 1331, eine Speicherschnittstellenschaltung 1333 und einen Zähler 1335 aufweisen.
  • Die Speicherschnittstellenschaltung 1333 kann eine Verbindung zwischen der Steuereinrichtung 1330a und Speicherbausteinen (z.B. den Speicherchips 1311 und 1312) bereitstellen. Zum Beispiel kann die Speicherschnittstellenschaltung 1333 einen Datenweg zwischen dem internen Puffer 1331 (und/oder dem Pufferspeicher 1350) und den Speicherbausteinen bereitstellen. Die Speicherschnittstellenschaltung 1333 kann verschiedene Schaltungen wie eine Sender/Empfänger-Schaltung, eine Kodier/Dekodier-Schaltung und/oder dergleichen beinhalten.
  • Der Zähler 1335 kann für einen Zählwert CV zuständig sein. Der Zählwert CV kann mit einer Datenmenge assoziiert sein, die zwischen den Speicherbausteinen und der Steuereinrichtung 1330a gemäß einer DMA-Operation ausgetauscht wird. Zum Beispiel kann der Zähler 1335 den Zählwert CV jedes Mal erhöhen, wenn Daten einer Übertragungseinheitsgröße zwischen einem Speicherchip und der Steuereinrichtung 1330a ausgetauscht werden. Zum Beispiel kann der Zähler 1335 eine Aufwärtszählschaltung aufweisen. Die Übertragungseinheitsgröße kann einer Einheitsgröße von Daten entsprechen, die zwischen der Steuereinrichtung 1330a und den einzelnen Speicherchips ausgetauscht werden.
  • Auf den Zählwert CV kann Bezug genommen werden, um eine Datenmenge, die gemäß einer DMA-Schreiboperation an einem Speicherchip bereitgestellt wird, oder eine Datenmenge, die gemäß einer DMA-Leseoperation aus einem Speicherchip empfangen wird, zu bestimmen. Zum Beispiel kann der Zählwert CV als Reaktion auf den Abschluss der DMA-Operation zurückgesetzt (z.B. auf „0“ gesetzt) werden.
  • Wie oben unter Bezugnahme auf 7 und 8 beschrieben wurde, kann die Speichervorrichtung 1330a die DMA-Operation vorübergehend aussetzen, um auf eine Leseforderung des Host 1100 reagieren zu können. Wenn die ausgesetzte DMA-Operation wiederaufgenommen wird, kann die Steuereinrichtung 1330a sofort nach Wiederaufnahme der ausgesetzten DMA-Operation Informationen, die mit Daten assoziiert sind, die mit einem Speicherchip ausgetauscht werden sollen, auf Basis des Zählwerts CV ermitteln, der erhöht worden war, bevor die DMA-Operation ausgesetzt wurde.
  • Zum Beispiel kann die Steuereinrichtung 1330a auf Basis des Zählwerts CV bestimmen, welche Daten als nächstes mit einem Speicherchip ausgetauscht werden. Zum Beispiel kann die Steuereinrichtung 1330a einen Speicherort (z.B. eine Adresse) eines Seitenpuffers eines Speicherchips, der mit den Daten assoziiert ist, die als nächstes ausgetauscht werden sollen, auf Basis des Zählwerts CV bestimmen.
  • Wenn die Steuereinrichtung 1330a die DMA-Operation aussetzt, kann die Steuereinrichtung 1330a die DMA-Operation ohne irgendeinen Aussetzbefehl einfach aussetzen. Alternativ dazu kann die Steuereinrichtung 1330a einen Aussetzbefehl erteilen, damit eine DMA-Operation für einen Speicherchip ausgesetzt wird.
  • Wenn die Steuereinrichtung 1330a die ausgesetzte DMA-Operation wiederaufnimmt, kann die Steuereinrichtung 1330a Informationen (z.B. Adressinformationen), die auf Basis des Zählwerts CV erhalten werden, an einen Speicherchip senden. Wenn die Steuereinrichtung 1330a die Adressinformationen an einen Speicherchip sendet, kann die DMA-Operation beispielsweise von einem Speicherort eines Seitenpuffers aus, der von den Adressinformationen festgelegt wird, wiederaufgenommen werden.
  • Wenn die Steuereinrichtung 1330a die ausgesetzte DMA-Operation wiederaufnimmt, kann die Steuereinrichtung 1330a die DMA-Operation auf Basis der Adressinformationen ganz ohne Wiederaufnahmebefehl wiederaufnehmen. Alternativ dazu kann die Steuereinrichtung 1330a einen Wiederaufnahmebefehl erteilen, damit die DMA-Operation für einen Speicherchip wiederaufgenommen wird.
  • 10 ist ein Konzeptdiagramm zur Beschreibung von Beispielsoperationen der Speichervorrichtung 1300, die mit der Beispielskonfiguration von 9 assoziiert ist. Als Beispiel stellt 10 einen Prozess dar, in dem eine DMA-Schreiboperation, die an den Speicherchip 1311 gerichtet ist, ausgesetzt und wiederaufgenommen wird.
  • Zum Beispiel können Daten D1 bis Dr, die an den Seitenpuffer 140a gesendet werden sollen, im internen Puffer 1331 gespeichert werden. Wenn die Daten D1 bis Dr noch nicht an den Seitenpuffer 140a gesendet worden sind, kann der Zählwert CV „0“ entsprechen und der Seitenpuffer 140a kann leer sein.
  • Danach können beispielsweise die Daten D1 bis D4 im Seitenpuffer 140a gespeichert werden. Da Daten D1 bis D4, die vier (4) Sendebausteine groß sind, über die Speicherschnittstellenschaltung 1333 an den Seitenpuffer 140a gesendet werden, kann der Zähler 1335 den Zählwert CV so erhöhen, dass der Zählwert CV „4“ entspricht. Nachdem die Daten D1 bis D4 gesendet wurden, kann die Steuereinrichtung 1330 die DMA-Schreiboperation aussetzen, um beispielsweise auf eine Leseforderung zu reagieren.
  • Wenn die ausgesetzte DMA-Schreiboperation wiederaufgenommen wird, kann die Steuereinrichtung 1330 unter Bezugnahme auf den Zählwert CV, der „4“ entspricht, bestimmen, dass eine Datenbaustein D5 als nächstes gesendet werden soll. Außerdem kann die Steuereinrichtung 1330 die Datenbaustein D5 und eine Spaltenadresse CA[5], die einen Speicherort im Seitenpuffer 140 angibt, wo die Datenbaustein D5 gespeichert werden soll, an den Seitenpuffer 140a senden.
  • Da die Datenbaustein D5 über die Speicherschnittstellenschaltung 1333 an den Seitenpuffer 140a gesendet wird, kann der Zähler 1335 den Zählwert CV so erhöhen, dass der Zählwert CV „5“ entspricht. Nachdem beispielsweise die Daten D1 bis Dr vollständig an den Seitenpuffer 140a gesendet wurden, kann der Zählwert CV zurückgesetzt werden, so dass er „0“ entspricht.
  • 11 ist ein Flussdiagramm zur Beschreibung einer Beispielsoperation der Steuereinrichtung 1330, die mit den Beispielsoperationen von 7 assoziiert ist.
  • Die Steuereinrichtung 1330 kann eine Leseforderung für einen Zielspeicherchip vom Host 1100 empfangen (S210). Der Zielspeicherchip kann ein Speicherchip sein (z.B. der Speicherchip 1312 von 7 und 8), der Daten speichert, die auf Basis der Leseforderung gefordert werden.
  • Die Steuereinrichtung 1330 kann überprüfen, ob der Zielspeicherchip betriebsbereit ist (S220). Wenn der Zielspeicherchip nicht betriebsbereit ist (Nein in S220), kann die Steuereinrichtung 1330 in Wartestellung bleiben, um auf die Leseforderung zu reagieren (S225). Wenn der Speicherchip dagegen betriebsbereit ist (Ja in S220), kann die Steuereinrichtung 1330 bestimmen, ob gerade eine DMA-Operation für einen anderen Speicherchip durch einen Kanal durchgeführt wird, der mit dem Zielspeicherchip verbunden ist (S230).
  • Wenn gerade die DMA-Operation für einen anderen Speicherchip durchgeführt wird (Ja von S230), kann die Steuereinrichtung 1330 die DMA-Operation vorübergehend aussetzen (S240) und kann dem Zielspeicherchip einen Lesebefehl erteilen (S243). Danach kann die Steuereinrichtung 1330 die ausgesetzte DMA-Operation wiederaufnehmen (S246). Wenn indessen keine DMA-Operation für einen anderen Speicherchip durchgeführt wird und ein gemeinsam genutzter Kanal verfügbar ist (Nein in S230), kann die Steuereinrichtung 1330 dem Zielspeicherchip einen Lesebefehl erteilen (S290).
  • Wenn die DMA-Operation abgeschlossen ist oder wenn die DMA-Operation nicht durchgeführt wird, kann die Steuereinrichtung 1330 bestimmen, ob die Leseoperation für den Zielspeicherchip abgeschlossen wurde (S250). Wenn die Leseoperation nicht abgeschlossen wurde (Nein von S250), kann die Steuereinrichtung 1330 in Wartestellung bleiben, bis die Leseoperation abgeschlossen ist (S255). Wenn die Leseoperation dagegen abgeschlossen wurde (Ja von S250), kann die Steuereinrichtung 1330 Daten, die vom Zielspeicherchip ausgegeben worden sind, empfangen (S260) und kann die Lesedaten auf Basis der empfangenen Daten an den Host 1100 ausgeben.
  • 12 ist ein Flussdiagramm zur Beschreibung von Beispielsoperationen der Speichervorrichtung 1300, die mit der Beispielskonfiguration von 3 assoziiert ist. 13 ist ein Zeitdiagramm zur Beschreibung der Beispielsoperationen von 12.
  • Der Host 1100 kann eine Schreibforderung und Schreibdaten an der Steuereinrichtung 1330 bereitstellen (S310 von 12). Die Steuereinrichtung 1330 kann die Schreibdaten vorübergehend im internen Puffer 1331 und/oder im Pufferspeicher 1350 speichern (S315 von 12). Die Steuereinrichtung 1330 kann dem Host 1100 eine Antwort erteilen, die angibt, dass die Schreibdaten gut empfangen worden sind (S318 von 12).
  • Wenn Daten einer Größe, die für eine Schreiboperation notwendig ist, akkumuliert worden sind, kann die Steuereinrichtung 1330 durch den Kanal CH1 einen DMA-Schreibbefehl erteilen, der an den Speicherchip 1311 gerichtet ist (S320 von 12 und ein Zeitpunkt t21 von 13). Außerdem kann die Steuereinrichtung 1330 Daten einer LSB-Seite durch den Kanal CH1 am Speicherchip 1311 bereitstellen (S321a von 12).
  • Während die Steuereinrichtung 1330 die DMA-Schreiboperation für eine LSB-Schreiboperation verarbeitet, kann die Steuereinrichtung 1330 beispielsweise eine Leseforderung, die an den Speicherchip 1312 gerichtet ist, vom Host 1100 empfangen (S330 von 12 und ein Zeitpunkt t22 von 13). Die Steuereinrichtung 1330 kann die DMA-Schreiboperation für den Speicherchip 1311 als Reaktion auf die Leseforderung aussetzen (S335 von 12 und ein Zeitpunkt t23 von 13). Da die DMA-Schreiboperation für den Speicherchips 1311 ausgesetzt ist, kann es sein, dass die Daten der LSB-Seite teilweise im Seitenpuffer 140a des Speicherchips 1311 gespeichert werden (S322a von 12).
  • Während die Kommunikation mit dem Speicherchip 1311 ausgesetzt ist, kann die Steuereinrichtung 1330 einen Lesebefehl, der mit der Leseforderung assoziiert ist, die zum Zeitpunkt t22 empfangen worden ist, durch den Kanal CH1 an den Speicherchip 1312 senden (S340 von 12 und ein Zeitpunkt t24 von 13). Nach dem Senden des Lesebefehls an den Speicherchip 1312 kann die Steuereinrichtung 1330 die ausgesetzte DMA-Schreiboperation wiederaufnehmen (S345 von 12 und ein Zeitpunkt t25 von 13).
  • Indessen kann als Reaktion auf den Lesebefehl eine Leseoperation für den Speicherchip 1312 durchgeführt werden, um Daten, die vom Host 1100 gefordert werden, aus dem Speicherchip 1312 zu lesen. Während der Leseoperation können Daten, die in Speicherzellen des Speicherchips 1312 gespeichert sind, gelesen werden. Der Speicherchip 1312 kann Daten, die aus den Speicherzellen gelesen werden, vorübergehend in einem Seitenpuffer des Speicherchips 1312 speichern S348 von 12).
  • Da die DMA-Schreiboperation durch den Kanal CH1 wiederaufgenommen wird, kann die Steuereinrichtung 1330 die Daten der LSB-Seite, die noch nicht am Speicherchip 1311 bereitgestellt worden sind, am Speicherchip 1311 bereitstellen (S321b von 12). Außerdem kann die Steuereinrichtung 1330 Daten einer CBS-Seite und Daten einer MSB-Seite durch den Kanal CH1 am Speicherchip 1311 bereitstellen (S323 und S325a von 12). Demgemäß können übrige Daten der LSB-Seite, die Daten der CSB-Seite und die Daten der MSB-Seite im Seitenpuffer 140a des Speicherchips 1311 gespeichert werden (S322b, S324 und S326a von 12).
  • In manchen Ausführungsbeispielen kann die Steuereinrichtung 1330 die wiederaufgenommene DMA-Schreiboperation erneut aussetzen, wenn eine Bezugszeit überschritten wird, während die Steuereinrichtung 1330 die wiederaufgenommene DMA-Schreiboperation verarbeitet (S350 von 12 und ein Zeitpunkt t26 von 13). Da die DMA-Schreiboperation für den Speicherchip 1311 erneut ausgesetzt wird, können die Daten der MSB-Seite teilweise im Seitenpuffer 140a des Speicherchips 1311 gespeichert werden (S326a von 12).
  • Die Bezugszeit kann mit einer Zeit assoziiert sein, die erwartungsgemäß nötig ist, um Daten aus Speicherzellen des Speicherchips 1312 in einen Seitenpuffer des Speicherchips 1312 einzulesen. Zum Beispiel kann die Bezugszeit so eingestellt werden, dass sie der vorausgesagten Zeit im Wesentlichen gleich ist, oder sie kann so eingestellt werden, dass sie etwas kürzer oder etwas länger ist als die vorausgesagte Zeit.
  • Nach der erneuten Aussetzung der Kommunikation mit dem Speicherchip 1311 kann die Steuereinrichtung 1330 einen Status der Leseoperation im Speicherchip 1312 durch den Kanal CH1 überprüfen (S360 von 12 und ein Zeitpunkt t27 von 13). Wenn die Leseoperation abgeschlossen ist (d.h. wenn Daten von Speicherzellen vollständig in einen Lesepuffer eingelesen worden sind), kann der Speicherchip 1312 die Daten, die im Seitenpuffer in Bezug auf die Leseforderung gespeichert sind, ausgeben (S363 von 12 und ein Zeitpunkt t28 von 13).
  • Während der Speicherchip 1312 Daten durch den Kanal CH1 ausgibt, kann eine Kommunikation zwischen dem Speicherchip 1311 und der Steuereinrichtung 1330 durch den Kanal CH1 ausgesetzt sein. Das heißt, in dem Beispiel von 12 und 13 kann für eine frühere Verarbeitung der Leseforderung, die an den Speicherchip 1312 gerichtet ist, die wiederaufgenommene DMA-Schreiboperation als Reaktion auf den Ablauf der Bezugszeit unabhängig davon, ob die DMA-Schreiboperation für den Speicherchip 1311 abgeschlossen wurde, erneut ausgesetzt werden.
  • Nachdem der Speicherchip 1312 die Daten auf Basis des Lesebefehls vollständig ausgegeben hat, kann die Steuereinrichtung 1330 die erneut ausgesetzte DMA-Schreiboperation wiederaufnehmen (S366 von 12 und ein Zeitpunkt t29 von 13). Da die DMA-Schreiboperation wiederaufgenommen wird, kann die Steuereinrichtung 1330 die Daten der MSB-Seite, die noch nicht am Speicherchip 1311 bereitgestellt worden sind, am Speicherchip 1311 bereitstellen (S325b von 12).
  • Außerdem können übrige Daten der MSB-Seite im Seitenpuffer 140a des Speicherchips 1311 gespeichert werden (S326b von 12). Demgemäß können Daten, die mit der DMA-Schreiboperation assoziiert sind, vollständig im Speicherchip 1311 gespeichert werden, und die Steuereinrichtung 1330 kann verifizieren, dass die DMA-Schreiboperation abgeschlossen ist (S380 von 12 und ein Zeitpunkt t30 von 13).
  • Während die DMA-Schreiboperation erfolgreich durchgeführt wird, kann die Steuereinrichtung 1330 die Lesedaten an den Host 1100 ausgeben (S370 von 12). Die Lesedaten können auf Basis der Daten ausgegeben werden, die vom Speicherchip 1312 ausgegeben werden. Der Host 1100 kann eine der Steuereinrichtung 1330 eine Antwort erteilen, die angibt, dass die Lesedaten gut empfangen worden sind (S375 von 12).
  • In dem Beispiel von 12 und 13 kann eine Zeitdauer zwischen dem Zeitpunkt t21, zu dem der DMA-Schreibbefehl erteilt wird, und dem Zeitpunkt t28, wo der Speicherchip 1312 Daten ausgibt, etwa 52 µs betragen. Da die DMA-Schreiboperation zweimal ausgesetzt wird, kann der Speicherchip 1312 die Daten, die mit der Leseforderung assoziiert sind, ausgeben, bevor die DMA-Schreiboperation für den Speicherchip 1311 abgeschlossen ist. In manchen Fällen kann die Steuereinrichtung 1330 die Lesedaten an den Host 1100 ausgeben, bevor die DMA-Schreiboperation abgeschlossen ist. Somit kann eine Zeit, die nötig ist, bis der Speicherchip 1312 Daten ausgibt, nachdem der DMA-Schreibbefehl erteilt wurde, im Vergleich zu 7 und 8 noch weiter verkürzt werden.
  • In dem Beispiel von 12 und 13 wurde beschrieben, dass die an den Speicherchip 1312 gerichtete Leseforderung während der LSB-Schreiboperation empfangen wird und die wiederaufgenommene DMA-Leseoperation während einer MSB-Schreiboperation erneut ausgesetzt wird. Jedoch ist die vorliegende Offenbarung nicht darauf beschränkt. Die Leseforderung kann während der DMA-Schreiboperation oder zu irgendeinem Zeitpunkt unabhängig von der DMA-Schreiboperation empfangen werden, und die wiederaufgenommene DMA-Schreiboperation kann zu jedem Zeitpunkt als Reaktion auf den Ablauf der Bezugszeit erneut ausgesetzt werden.
  • Außerdem wurde in dem Beispiel von 12 und 13 die DMA-Schreiboperation beschrieben, die an den Speicherchip 1311 gerichtet ist. Jedoch werden solche Beschreibungen angegeben, um ein besseres Verstehen zu ermöglichen, und sollen die vorliegende Offenbarung nicht beschränken. Das Beispiel von 12 und 13 kann auf ähnliche Weise in Bezug auf eine DMA-Leseoperation und eine andere interne Operation, die auf den Speicherchip 1311 gerichtet ist, angewendet werden.
  • Zum Beispiel kann die Steuereinrichtung 1330 dem Speicherchip 1312 einen Lesebefehl erteilen, während die DMA-Leseoperation ausgesetzt ist, und kann danach die ausgesetzte DMA-Leseoperation wiederaufnehmen. Wenn die Bezugszeit abläuft, während die wiederaufgenommene DMA-Leseoperation verarbeitet wird, kann die Steuereinrichtung 1330 die wiederaufgenommene DMA-Leseoperation erneut aussetzen. Der Speicherchip 1312 kann Daten, die mit der Leseforderung assoziiert sind, ausgeben, während die DMA-Leseoperation erneut ausgesetzt ist.
  • 14 ist ein Blockdiagramm, das ein Beispiel für eine Konfiguration darstellt, die mit der Steuereinrichtung 1330 von 3 assoziiert ist. In manchen Ausführungsbeispielen kann die Steuereinrichtung 1330 eine Steuereinrichtung 1330b von 14 beinhalten. Zum Beispiel kann die Steuereinrichtung 1330b den internen Puffer 1331, eine Speicherschnittstellenschaltung 1333, den Zähler 1335 und einen Zeitgeber 1337 aufweisen.
  • Der Zeitgeber 1337 kann die Bezugszeit messen. Zum Beispiel kann der Zeitgeber 1337 eine Zeitgeberschaltung aufweisen, die so konfiguriert ist, dass sie den Ablauf der Zeit als Reaktion auf eine Uhr zählt. Zum Beispiel kann der Zeitgeber 1337 als Reaktion auf eine Wiederaufnahme einer DMA-Operation zurückgesetzt werden und kann den Ablauf einer Zeit als Reaktion auf die Überschreitung der Bezugszeit mitteilen. Die Steuereinrichtung 1330b kann die wiederaufgenommene DMA-Operation als Reaktion auf die Mitteilung vom Zeitgeber 1337 erneut aussetzen.
  • 15 ist ein Flussdiagramm zur Beschreibung einer Beispielsoperation der Steuereinrichtung 1330, die mit den Beispielsoperationen von 12 assoziiert ist.
  • Die Steuereinrichtung 1330 kann eine Leseforderung für einen Zielspeicherchip vom Host 1100 empfangen (S410). Die Steuereinrichtung 1330 kann überprüfen, ob der Zielspeicherchip betriebsbereit ist (S420).
  • Wenn der Zielspeicherchip nicht betriebsbereit ist (Nein in S420), kann die Steuereinrichtung 1330 in Wartestellung bleiben, um auf die Leseforderung reagieren zu können (S425). Wenn der Speicherchip dagegen betriebsbereit ist (Ja in S420), kann die Steuereinrichtung 1330 bestimmen, ob gerade eine DMA-Operation für einen anderen Speicherchip durch einen Kanal durchgeführt wird, der mit dem Zielspeicherchip verbunden ist (S430).
  • Wenn die DMA-Operation für einen anderen Speicherchip gerade durchgeführt wird (Ja von S230), kann die Steuereinrichtung 1330 die DMA-Operation vorübergehend aussetzen (S440) und kann dem Zielspeicherchip einen Lesebefehl erteilen (S443). Danach kann die Steuereinrichtung 1330 die ausgesetzte DMA-Operation wiederaufnehmen (S446).
  • Die Steuereinrichtung 1330 kann bestimmen, ob eine Bezugszeit nach Wiederaufnahme der DMA-Operation überschritten worden ist (S450). Wenn die Bezugszeit nicht überschritten worden ist (Nein von S450), kann die Steuereinrichtung 1330 die DMA-Operation kontinuierlich durchführen. Wenn die Bezugszeit dagegen überschritten worden ist (Ja von S450), kann die Steuereinrichtung 1330 die DMA-Operation erneut aussetzen (S460). Während die DMA-Operation erneut ausgesetzt ist, kann die Steuereinrichtung 1330 Daten, die vom Zielspeicherchip ausgegeben werden, empfangen (S470) und kann danach die Lesedaten auf Basis der empfangenen Daten an den Host 1100 ausgeben und die erneut ausgesetzte DMA-Operation wiederaufnehmen (S375).
  • Wenn indessen keine DMA-Operation für einen anderen Speicherchip durchgeführt wird und ein gemeinsam genutzter Kanal verfügbar ist (Nein in S430), kann die Steuereinrichtung 1330 dem Zielspeicherchip einen Lesebefehl erteilen (S490). Demgemäß kann die Steuereinrichtung 1330 Daten, die vom Zielspeicherchip ausgegeben werden, empfangen (S493) und kann die Lesedaten auf Basis der empfangenen Daten an den Host 1100 ausgeben.
  • 16 ist ein Zeitdiagramm zur Beschreibung von Beispielsoperationen der Speichervorrichtung 1300, die mit Beispielskonfigurationen von 3 und 5 assoziiert ist. Die Beispielsoperationen von 16 können mit der Mehrebenenstruktur von 5 assoziiert sein.
  • In manchen Fällen kann die Steuereinrichtung 1330 bestimmen, dass eine DMA-Leseoperation, die an den Speicherchip 1311 gerichtet ist, erforderlich ist, und kann dem Speicherchip 1311 einen DMA-Lesebefehl erteilen (zu einem Zeitpunkt t31). Zu diesem Zweck kann die Steuereinrichtung 1330 ohne Eingriff des Host 1100 mit dem Speicherchip 1311 durch den Kanal CH1 kommunizieren. Daten des Speicherzellenfelds der Ebene PLN1 können durch den Kanal CH1 an die Steuereinrichtung 1330 ausgegeben werden.
  • Während die Steuereinrichtung 1330 beispielsweise eine Operation verarbeitet, die an das Speicherzellenfeld der Ebene PLN1 gerichtet ist, kann die Steuereinrichtung 1330 eine Leseforderung, die an den Speicherchip 1312 gerichtet ist, vom Host 1100 empfangen (zu einem Zeitpunkt t32). Die Steuereinrichtung 1330 kann die DMA-Leseoperation für den Speicherchip 1311 als Reaktion auf die Leseforderung vorübergehend aussetzen (zu einem Zeitpunkt t33). Bevor die Steuereinrichtung 1330 die DMA-Leseoperation aussetzt, können Daten, die durch die DMA-Leseoperation vom Speicherchip 1311 ausgegeben werden sollen, teilweise ausgegeben worden sein.
  • Da die Operation, die an das Speicherzellenfeld der Ebene PLN1 gerichtet ist, teilweise verarbeitet worden und ausgesetzt ist, kann die Steuereinrichtung 1330 einen Lesebefehl, der mit der Leseforderung assoziiert ist, die zum Zeitpunkt t32 empfangen worden ist, durch den Kanal CH1 an den Speicherchip 1312 senden (zu einem Zeitpunkt t34). Nach dem Senden des Lesebefehls an den Speicherchip 1312 kann die Steuereinrichtung 1330 die ausgesetzte DMA-Leseoperation wiederaufnehmen (zu einem Zeitpunkt t35).
  • Indessen kann als Reaktion auf den Lesebefehl eine Leseoperation für den Speicherchip 1312 durchgeführt werden, um Daten, die vom Host 1100 gefordert werden, aus dem Speicherchip 1312 zu lesen. Während der Leseoperation kann der Speicherchip 1312 die Daten, die aus Speicherzellen gelesen werden, vorübergehend in einem Seitenpuffer des Speicherchips 1312 speichern. Die wiederaufgenommene Kommunikation zwischen dem Speicherchip 1311 und der Steuereinrichtung 1330 kann gleichzeitig mit dem Speichern der Daten, die aus den Speicherzellen des Speicherchips 1312 gelesen werden, im Seitenpuffer des Speicherchips 1312 durchgeführt werden.
  • Da die DMA-Leseoperation durch den Kanal CH1 wiederaufgenommen wird, kann die Steuereinrichtung 1330 eine Operation eines übrigen Teils verarbeiten, der in der teilweise verarbeiteten Operation nicht verarbeitet wurde. Zum Beispiel kann die Steuereinrichtung 1330 übrige Daten des Speicherzellenfelds der Ebene PLN1, die noch nicht ausgegeben wurden, empfangen. Außerdem kann die Steuereinrichtung 1330 Daten des Speicherzellenfelds der Ebene PLN2, Daten des Speicherzellenfelds der Ebene PLN3 und Daten des Speicherzellenfelds der Ebene PLN4 durch den Kanal CH1 empfangen.
  • Nachdem die Steuereinrichtung 1330 die ausgesetzte DMA-Leseoperation wiederaufgenommen hat, kann der Speicherchip 1311 die übrigen Daten außer den teilweise ausgegebenen Daten ausgeben. Demgemäß können Daten, die mit der DMA-Leseoperation assoziiert sind, vollständig aus dem Speicherchip 1311 ausgegeben werden, und die Steuereinrichtung 1330 kann verifizieren, dass die DMA-Leseoperation abgeschlossen ist (zu einem Zeitpunkt t36). Nachdem die DMA-Leseoperation abgeschlossen wurde, kann die Steuereinrichtung 1330 einen Status der Leseoperation im Speicherchip 1312 überprüfen (zu einem Zeitpunkt t37).
  • Wenn die Leseoperation abgeschlossen ist, kann der Speicherchip 1312 die im Seitenpuffer gespeicherten Daten ausgeben (zu einem Zeitpunkt t38). Der Speicherchip 1312 kann die vom Host 1100 geforderten Daten durch den Kanal CH1 an die Steuereinrichtung 1330 ausgeben. Die Steuereinrichtung 1330 kann die Lesedaten auf Basis der Daten, die vom Speicherchip 1312 ausgegeben werden, an den Host 1100 ausgeben.
  • Zum Beispiel kann eine Zeit, die nötig ist, um Daten aus einem Speicherzellenfeld mit einer einzigen Ebene auszugeben, 1,5 µs betragen, und eine Zeit, die nötig ist, um eine Leseforderung vom Host 1100 zu verarbeiten, kann 3 µs betragen. In diesem Beispiel kann eine Zeitdauer zwischen dem Zeitpunkt t31, zu dem der DMA-Lesebefehl erteilt wird, und dem Zeitpunkt t38, zu dem der Speicherchip 1312 Daten ausgibt, etwa 10 µs betragen. Diese Zeitwerte werden jedoch als Beispiele angegeben, um ein besseres Verstehen zu ermöglichen, und sollen die vorliegende Offenbarung nicht beschränken.
  • Falls die Steuereinrichtung 1330 auf die Leseforderung reagiert, nachdem die DMA-Leseoperation abgeschlossen wurde, ohne die DMA-Leseoperation auszusetzen, kann die Zeit, die der Speicherchip 1312 braucht, um Daten auszugeben, nachdem der DMA-Lesebefehl erteilt worden ist, etwa 13 µs betragen. Demgemäß sollte klar geworden sein, dass das Aussetzen der DMA-Leseoperation und das Reagieren auf die Leseforderung vorteilhaft sind, um die Daten, die vom Host 1100 gefordert werden, schnell auszugeben. Außerdem sei klargestellt, dass die Ausführungsbeispiele auch für die Mehrebenenstruktur wirksam sind.
  • In dem Beispiel von 16 wurde beschrieben, dass die an den Speicherchip 1312 gerichtete Leseforderung während einer Operation des Speicherzellenfelds der Ebene PLN1 empfangen wird. Jedoch ist die vorliegende Offenbarung nicht darauf beschränkt. Zum Beispiel kann die Leseforderung zu jedem Zeitpunkt empfangen werden. Außerdem kann das Beispiel von 16 mit der DMA-Leseoperation an der Mehrebenenstruktur assoziiert sein, aber das Beispiel von 16 kann ebenso mit Bezug auf eine DMA-Schreiboperation an der Mehrebenenstruktur angewendet werden.
  • 17 ist ein Zeitdiagramm zur Beschreibung von Beispielsoperationen der Speichervorrichtung 1300, die mit den Beispielskonfigurationen von 3 und 5 assoziiert ist. Die Beispielsoperationen von 17 können mit der Mehrebenenstruktur von 5 assoziiert sein.
  • Ähnlich wie im Beispiel von 16 kann die Steuereinrichtung 1330 dem Speicherchip 1311 einen DMA-Schreibbefehl erteilen (zu einem Zeitpunkt t41). Demgemäß können Daten des Speicherzellenfelds der Ebene PLN1 durch den Kanal CH1 an die Steuereinrichtung 1330 ausgegeben werden. Während die Steuereinrichtung 1330 beispielsweise eine Operation verarbeitet, die an das Speicherzellenfeld der Ebene PLN1 gerichtet ist, kann die Steuereinrichtung 1330 eine Leseforderung, die an den Speicherchip 1312 gerichtet ist, vom Host 1100 empfangen (zu einem Zeitpunkt t42).
  • Die Steuereinrichtung 1330 kann die DMA-Leseoperation für den Speicherchip 1311 als Reaktion auf die Leseforderung vorübergehend aussetzen (zu einem Zeitpunkt t43). Während einer Aussetzung der Kommunikation mit dem Speicherchip 1311 kann die Steuereinrichtung 1330 durch den Kanal CH1 einen Lesebefehl an den Speicherchip 1312 senden (zu einem Zeitpunkt t44).
  • Nach dem Senden des Lesebefehls an den Speicherchip 1312 kann die Steuereinrichtung 1330 die ausgesetzte DMA-Leseoperation wiederaufnehmen (zu einem Zeitpunkt t45). Da die DMA-Leseoperation durch den Kanal CH1 wiederaufgenommen wird, kann die Steuereinrichtung 1330 vom Speicherchip 1311 übrige Daten des Speicherzellenfelds der Ebene PLN1, die noch nicht ausgegeben wurden, und Daten des Speicherzellenfelds der Ebene PLN2 empfangen.
  • In manchen Ausführungsbeispielen kann die Steuereinrichtung 1330 bei Überschreitung einer Bezugszeit, während die Steuereinrichtung 1330 die wiederaufgenommene DMA-Leseoperation verarbeitet, die wiederaufgenommene DMA-Leseoperation erneut aussetzen (zu einem Zeitpunkt t46). Nach der erneuten Aussetzung der Kommunikation mit dem Speicherchip 1311 kann die Steuereinrichtung 1330 einen Status der Leseoperation im Speicherchip 1312 durch den Kanal CH1 überprüfen (zu einem Zeitpunkt t47). Wenn die Leseoperation abgeschlossen ist, kann der Speicherchip 1312 Daten, die mit der Leseforderung assoziiert sind, an die Steuereinrichtung 1330 ausgeben (zu einem Zeitpunkt t48).
  • Nachdem der Speicherchip 1312 die Daten auf Basis des Lesebefehls vollständig ausgegeben hat, kann die Steuereinrichtung 1330 die erneut ausgesetzte DMA-Leseoperation wiederaufnehmen (zu einem Zeitpunkt t49). Da die DMA-Leseoperation wiederaufgenommen wird, kann die Steuereinrichtung 1330 vom Speicherchip 1311 Daten des Speicherzellenfelds der Ebene PLN3 und Daten des Speicherzellenfelds der Ebene PLN4 empfangen. Demgemäß können Daten, die mit der DMA-Leseoperation assoziiert sind, vollständig aus dem Speicherchip 1311 ausgegeben werden, und die Steuereinrichtung 1330 kann überprüfen, ob die DMA-Leseoperation abgeschlossen ist (zu einem Zeitpunkt t50).
  • In dem Beispiel von 17 kann eine Zeitdauer zwischen dem Zeitpunkt t41, zu dem der DMA-Lesebefehl erteilt wird, und dem Zeitpunkt t48, zu dem der Speicherchip 1312 Daten ausgibt, etwa 5 µs betragen. Gemäß dem Beispiel von 17 kann eine Zeit, die nötig ist, bis der Speicherchip 1312 Daten ausgibt, nachdem der DMA-Leseoperation erteilt wurde, im Vergleich zu 16 noch weiter verkürzt werden.
  • In dem Beispiel von 17 wurde beschrieben, dass die an den Speicherchip 1312 gerichtete Leseforderung während einer Operation des Speicherzellenfelds der Ebene PLN1 empfangen wird und die wiederaufgenommene DMA-Leseoperation nach einer Operation des Speicherzellenfelds der Ebene PLN2 erneut ausgesetzt wird. Jedoch ist die vorliegende Offenbarung nicht darauf beschränkt. Die Leseforderung kann zu irgendeinem Zeitpunkt empfangen werden, und die wiederaufgenommene DMA-Leseoperation kann zu jedem Zeitpunkt als Reaktion auf die Überschreitung der Bezugszeit erneut ausgesetzt werden. Außerdem kann das Beispiel von 17 mit der DMA-Leseoperation an der Mehrebenenstruktur assoziiert sein, aber das Beispiel von 17 kann ebenso mit Bezug auf eine DMA-Schreiboperation an der Mehrebenenstruktur angewendet werden.
  • Wie es in der Technik üblich ist, können Ausführungsformen anhand von Blöcken beschrieben und dargestellt werden, die eine beschriebene Funktion oder Funktionen ausführen. Diese Blöcke, die hierin als Bausteine oder Module oder dergleichen bezeichnet werden können, sind physisch durch analoge und/oder digitale Schaltungen wie etwa Logikgatter, integrierte Schaltungen, Mikroprozessoren, Mikrocontroller, Speicherschaltungen, passive elektronische Komponenten, aktive elektronische Komponenten, optische Komponenten, verkabelte Schaltkreise und dergleichen implementiert und können optional durch Firmware und/oder Hardware angetrieben werden. Die Schaltungen können beispielsweise in einem oder mehreren Halbleiterchips oder auf Substratträgern wie etwa Leiterschaltungsplatten und dergleichen verkörpert werden. Die Schaltungen, die einen Block bilden, können durch zweckgebundene Hardware oder durch einen Prozessor (z.B. einen oder mehrere programmierte Mikroprozessoren und zugehörige Schaltungen) oder durch eine Kombination aus zweckgebundener Hardware, um manche Funktionen des Blocks durchzuführen, und einem Prozessor, um andere Funktionen des Blocks durchzuführen, implementiert sein. Jeder Block der Ausführungsformen kann physisch in zwei oder mehr interagierende und voneinander abgegrenzte Blöcke getrennt werden, ohne vom Bereich der Offenbarung abzuweichen. Ebenso können die Blöcke der Ausführungsformen physisch zu mehreren komplexen Blöcken kombiniert werden, ohne vom Bereich der Offenbarung abzuweichen.
  • Die obigen Beschreibungen sollen Beispielskonfigurationen und -operationen zur Implementierung der vorliegenden Offenbarung bereitstellen. Der Bereich und der Gedanke der vorliegenden Offenbarung können zusätzlich zu den oben beschriebenen Ausführungsbeispielen Implementierungen einschließen, die durch einfaches Ändern oder Modifizieren der obigen Ausführungsbeispiele erhalten werden. Ebenso schließen der Bereich und der Gedanke der vorliegenden Offenbarung Implementierungen ein, die nachträglich durch einfaches Ändern und Modifizieren der oben beschriebenen Ausführungsbeispiele erhalten werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020170115350 [0001]

Claims (25)

  1. Speichervorrichtung, aufweisend: einen ersten Speicherbaustein (1311), der mit einem Kanal (CH1) von einer Mehrzahl von Kanälen (CH1, CH2) verbunden ist; einen zweiten Speicherbaustein (1312), der mit dem einen Kanal (CH1) verbunden ist; und eine Steuereinrichtung (1330), die dafür ausgelegt ist, mit dem ersten Speicherbaustein (1311) über den einen Kanal (CH1) zu kommunizieren oder mit dem zweiten Speicherbaustein (1312) über den einen Kanal (CH1) zu kommunizieren, so dass sich die Kommunikation mit dem ersten Speicherbaustein (1311) und die Kommunikation mit dem zweiten Speicherbaustein (1312) gegenseitig ausschließen, wobei die Steuereinrichtung (1330) so konfiguriert ist, dass sie dann, wenn die Steuereinrichtung (1330) eine Leseforderung empfängt, die an den zweiten Speicherbaustein (1312) gerichtet ist, während die Steuereinrichtung (1330) eine direkte Speicherzugriffs (DMA)-Operation verarbeitet, die an den ersten Speicherbausein (1311) gerichtet ist, die DMA-Operation aussetzt und einen Lesebefehl, der mit der Leseforderung assoziiert ist, an den zweiten Speicherbaustein (1312) sendet.
  2. Speichervorrichtung nach Anspruch 1, ferner aufweisend: eine Mehrzahl von Speicherbausteinen (1313-1319), wobei jeder von der Mehrzahl von Speicherbausteinen (1311-1319) durch einen von der Mehrzahl von Kanälen (CH1, CH2) mit der Steuereinrichtung (1330) verbunden ist, wobei: die Mehrzahl von Kanälen (CH1, CH2) mit Kommunikationsleitungen (L1, L2) assoziiert ist, die so konfiguriert sind, dass sie Daten zwischen dem ersten und dem zweiten Speicherbaustein (1311, 1312) und der Mehrzahl von Speicherbausteinen (1313-1319) und der Steuereinrichtung (1330) übertragen, und Speicherbausteine einer Gruppe von dem ersten (1311) und dem zweiten Speicherbaustein (1312) und der Mehrzahl von Speicherbausteinen (1313-1319) gemeinsam einen von der Mehrzahl von Kanälen (CH1, CH2) nutzen.
  3. Speichervorrichtung nach Anspruch 1, wobei: keine Kommunikation zwischen dem zweiten Speicherbaustein (1312) und der Steuereinrichtung (1330) durchgeführt wird, während eine Kommunikation zwischen dem ersten Speicherbaustein (1311) und der Steuereinrichtung (1330) durchgeführt wird, und keine Kommunikation zwischen dem ersten Speicherbaustein (1311) und der Steuereinrichtung (1330) durchgeführt wird, während eine Kommunikation zwischen dem zweiten Speicherbaustein (1312) und der Steuereinrichtung (1330) durchgeführt wird.
  4. Speichervorrichtung nach Anspruch 1, wobei die DMA-Operation eine DMA-Schreiboperation und/oder eine DMA-Leseoperation einschließt, wobei die DMA-Schreiboperation zum Speichern von Daten im ersten Speicherbaustein (1311) ohne Eingriff des Hosts (1100) ist, die DMA-Leseoperation zum Ausgeben von Daten aus dem ersten Speicherbaustein (1311) ohne Eingriff des Hosts (1100) ist.
  5. Speichervorrichtung nach Anspruch 1, wobei die Leseforderung von einem Host (1100) empfangen wird, damit im zweiten Speicherbaustein (1312) gespeicherte Daten ausgegeben werden.
  6. Speichervorrichtung nach Anspruch 1, wobei: der zweite Speicherbaustein (1312) aufweist: Speicherzellen, wobei jede von den Speicherzellen dafür konfiguriert ist, ein Datenbit zu speichern; und einen Seitenpuffer, der dafür konfiguriert ist, Daten, die aus den Speicherzellen ausgelesen werden, vorübergehend zu speichern, und wobei der zweite Speicherbaustein (1312) dafür konfiguriert ist, die aus den Speicherzellen ausgelesenen Daten als Reaktion auf den Lesebefehl im Seitenpuffer zu speichern.
  7. Speichervorrichtung nach Anspruch 1, wobei die Steuereinrichtung (1330) ferner dafür konfiguriert ist, die ausgesetzte DMA-Operation wiederaufzunehmen, nachdem der Lesebefehl an den zweiten Speicherbaustein (1312) gesendet wurde.
  8. Speichervorrichtung nach Anspruch 7, wobei: der erste Speicherbaustein (1311) Daten, die im ersten Speicherbaustein (1311) gespeichert werden sollen oder aus dem ersten Speicherbaustein (1311) ausgegeben werden sollen, teilweise speichert oder ausgibt, bevor die Steuereinrichtung (1330) die DMA-Operation aussetzt, und der erste Speicherbaustein (1311) übrige Daten außer den teilweise gespeicherten oder ausgegebenen Daten speichert oder ausgibt, nachdem die Steuereinrichtung (1330) die ausgesetzte DMA-Operation wiederaufgenommen hat.
  9. Speichervorrichtung nach Anspruch 7, wobei der zweite Speicherbaustein (1312) ferner dafür konfiguriert ist, Daten auf Basis des Lesebefehls auszugeben, nachdem die wiederaufgenommene DMA-Operation abgeschlossen wurde.
  10. Speichervorrichtung nach Anspruch 7, wobei die Steuereinrichtung (1330) ferner dafür konfiguriert ist, die wiederaufgenommene DMA-Operation wieder auszusetzen, wenn eine Bezugszeit überschritten wird, während die Steuereinrichtung (1330) die wiederaufgenommene DMA-Operation verarbeitet, damit der zweite Speicherbaustein (1312) Daten auf Basis des Lesebefehls ausgibt.
  11. Speichervorrichtung nach Anspruch 10, wobei die Steuereinrichtung (1330) ferner dafür ausgelegt ist, die erneut ausgesetzte DMA-Operation wiederaufnehmen, nachdem der zweite Speicherbaustein (1312) die Daten auf Basis des Lesebefehls vollständig ausgegeben hat.
  12. Speichervorrichtung, aufweisend: eine Steuereinrichtung (1330), die dafür konfiguriert ist, mit einer Mehrzahl von Speicherbausteinen über eine Mehrzahl von Kanälen zu kommunizieren; einen ersten Speicherbaustein (1311) von der Mehrzahl von Speicherbausteinen, wobei der erste Speicherbaustein (1311) dafür konfiguriert ist, mit der Steuereinrichtung (1330) über einen Kanal (CH1) von der Mehrzahl von Kanälen zu kommunizieren; und einen zweiten Speicherbaustein (1312) von der Mehrzahl von Speicherbausteinen, wobei der zweite Speicherbaustein (1312) dafür konfiguriert ist, mit der Steuereinrichtung (1330) über den einen Kanal (CH1) zu kommunizieren, während keine Kommunikation zwischen dem ersten Speicherbaustein (1311) und der Steuereinrichtung (1330) durchgeführt wird, wobei der zweite Speicherbaustein (1312) ferner dafür konfiguriert ist, dann, wenn eine an den zweiten Speicherbaustein (1312) gerichtete Leseforderung von einem Host (1100) empfangen wird, während die Steuereinrichtung (1330) eine an den ersten Speicherbaustein (1311) gerichtete direkte Speicherzugriffs (DMA)-Operation verarbeitet, Daten, die mit der Leseforderung assoziiert sind, an die Steuereinrichtung (1330) auszugeben, bevor die DMA-Operation abgeschlossen ist.
  13. Speichervorrichtung nach Anspruch 12, wobei die Steuereinrichtung (1330) ferner konfiguriert zum: Aussetzen der DMA-Operation als Reaktion auf die Leseforderung und Senden eines Lesebefehls, der mit der Leseforderung assoziiert ist, an den zweiten Speicherbaustein (1312) und Wiederaufnehmen der ausgesetzten DMA-Operation, nachdem der Lesebefehl an den zweiten Speicherbaustein (1312) gesendet wurde.
  14. Speichervorrichtung nach Anspruch 13, wobei die Speichervorrichtung einen Zähler (1335) aufweist, der dafür konfiguriert ist, einen Zählwert (CV) in Bezug auf eine Datenmenge zu verwalten, die zwischen dem ersten Speicherbaustein (1311) und der Steuereinrichtung (1330) ausgetauscht wird.
  15. Speichervorrichtung nach Anspruch 14, wobei: der Zähler (1335) ferner dafür konfiguriert ist, den Zählwert (CV) jedes Mal zu erhöhen, wenn Daten einer Übertragseinheitsgröße zwischen dem ersten Speicherbaustein (1311) und der Steuereinrichtung (1330) ausgetauscht werden, und die Steuereinrichtung (1330) ferner dafür konfiguriert ist, auf Basis des Zählwerts (CV), der erhöht wurde, bis die DMA-Operation ausgesetzt wurde, Informationen abzurufen, die mit Daten assoziiert sind, die zwischen dem ersten Speicherbaustein (1311) und der Steuereinrichtung (1330) ausgetauscht werden sollen, nachdem die ausgesetzte DMA-Operation wiederaufgenommen worden ist.
  16. Speichervorrichtung nach Anspruch 13, wobei der zweite Speicherbaustein (1312) ferner dafür konfiguriert ist, Daten, die aus Speicherzellen des zweiten Speicherbausteins (1312) ausgelesen werden, während die Steuereinrichtung (1330) die wiederaufgenommene DMA-Operation verarbeitet, als Reaktion auf den Lesebefehl vorübergehend in einem Seitenpuffer des zweiten Speicherbausteins (1312) zu speichern.
  17. Speichervorrichtung nach Anspruch 16, wobei: die Steuereinrichtung (1330) ferner dafür konfiguriert ist, die wiederaufgenommene DMA-Operation erneut auszusetzen, wenn eine Bezugszeit überschritten wird, während die Steuereinrichtung (1330) die wiederaufgenommene DMA-Operation verarbeitet, wobei der zweite Speicherbaustein (1312) ferner dafür konfiguriert ist, die Daten, die in Bezug auf die Leseforderung vorübergehend im Seitenpuffer gespeichert wurden, an die Steuereinrichtung (1330) auszugeben, nachdem die Steuereinrichtung (1330) die wiederaufgenommene DMA-Operation erneut ausgesetzt hat, und die Bezugszeit mit einer Zeit assoziiert ist, die erwartungsgemäß nötig ist, um Daten aus den Speicherzellen in den Seitenpuffer einzulesen.
  18. Speichervorrichtung nach Anspruch 12, wobei: die Steuereinrichtung (1330) ferner dafür konfiguriert ist, Lesedaten auf Basis der Daten, die vom zweiten Speicherbaustein (1312) ausgeben worden sind, an den Host (1100) auszugeben, und die Lesedaten an den Host (1100) ausgegeben werden. bevor die DMA-Operation abgeschlossen ist.
  19. Speichervorrichtung, aufweisend: eine Mehrzahl von Speicherbausteinen; und eine Steuereinrichtung (1330), die dafür konfiguriert ist, mit der Mehrzahl von Speicherbausteinen über eine Mehrzahl von Kanälen zu kommunizieren, wobei: Speicherbausteine einer ersten Gruppe von der Mehrzahl von Speicherbausteinen dafür konfiguriert sind, über einen ersten Kanal (CH1) von der Mehrzahl von Kanälen sich gegenseitig ausschließend mit der Steuereinrichtung (1330) zu kommunizieren, und wobei die Steuereinrichtung (1330) ferner dafür konfiguriert ist, die Kommunikation mit dem ersten Speicherbaustein (1311) ohne Eingriff des Host (1100) auszusetzen, wenn die Steuereinrichtung (1330) von einem Host (1100) eine Leseforderung empfängt, die an einen zweiten Speicherbaustein (1312) der ersten Gruppe gerichtet ist, während die Steuereinrichtung (1330) mit einem ersten Speicherbaustein (1311) der ersten Gruppe über den ersten Kanal (CH1) kommuniziert, sodass die Steuereinrichtung (1330) mit dem zweiten Speicherbaustein (1312) über den ersten Kanal (CH1) in Bezug auf die Leseforderung kommuniziert.
  20. Speichervorrichtung nach Anspruch 19, wobei: Speicherbausteine einer zweiten Gruppe (1315-1319) aus der Mehrzahl von Speicherbausteinen (1311-1319) dafür konfiguriert sind, über einen zweiten Kanal (CH2) von der Mehrzahl von Kanälen (CH1, CH2) sich gegenseitig ausschließend mit der Steuereinrichtung (1330) zu kommunizieren, und eine Kommunikation zwischen den Speicherbausteinen der ersten Gruppe (1311-1314) und der Steuereinrichtung (1330) über den ersten Kanal (CH1) gleichzeitig mit einer Kommunikation zwischen den Speicherbausteinen der zweiten Gruppe (1315-1319) und der Steuereinrichtung (1330) über den zweiten Kanal (CH2) durchgeführt wird.
  21. Speichervorrichtung nach Anspruch 19, wobei: die Steuereinrichtung (1330) ferner dafür konfiguriert ist, einen Lesebefehl, der mit der Leseforderung assoziiert ist, über den ersten Kanal (CH1) an den zweiten Speicherbaustein (1312) zu senden, während die Kommunikation mit dem ersten Speicherbaustein (1311) ausgesetzt ist, und Daten von Speicherzellen des zweiten Speicherbausteins (1312) als Reaktion auf den Lesebefehl vorübergehend in einem Seitenpuffer des zweiten Speicherbausteins (1312) gespeichert werden.
  22. Speichervorrichtung nach Anspruch 21, wobei: die Steuereinrichtung (1330) ferner dafür ausgelegt ist, die ausgesetzte Kommunikation mit dem ersten Speicherbaustein (1311) ohne Eingriff des Hosts (1100) wiederaufzunehmen, nachdem der Lesebefehl an den zweiten Speicherbaustein (1312) gesendet wurde, und die wiederaufgenommene Kommunikation zwischen dem ersten Speicherbaustein (1311) und der Steuereinrichtung (1330) gleichzeitig mit einer Speicherung der Daten der Speicherzellen im Seitenpuffer durchgeführt wird.
  23. Speichervorrichtung nach Anspruch 22, wobei der zweite Speicherbaustein (1312) ferner dafür konfiguriert ist, die vorübergehend gespeicherten Daten über den ersten Kanal (CH1) an die Steuereinrichtung (1330) auszugeben, nachdem die wiederaufgenommene Kommunikation zwischen dem ersten Speicherbaustein (1311) und der Steuereinrichtung (1330) beendet wurde.
  24. Speichervorrichtung nach Anspruch 19, wobei: der zweite Speicherbaustein (1312) ferner dafür konfiguriert ist, Daten, die mit der Leseforderung assoziiert sind, über den ersten Kanal (CH1) an die Steuereinrichtung (1330) auszugeben, und eine Kommunikation zwischen dem ersten Speicherbaustein (1311) und der Steuereinrichtung (1330) ausgesetzt wird, während der zweite Speicherbaustein (1312) die Daten ausgibt, die mit der Leseforderung assoziiert sind.
  25. Speichervorrichtung, aufweisend: eine Mehrzahl von Speicherbausteinen; und eine Steuereinrichtung (1330), die dafür konfiguriert ist, mit der Mehrzahl von Speicherbausteinen über eine Mehrzahl von Kanälen zu kommunizieren, wobei, während die Steuereinrichtung (1330) mit einem ersten Speicherbaustein (1311) von der Mehrzahl von Speicherbausteinen kommuniziert ohne Eingriff eines Hosts (1100), die Steuereinrichtung (1330) ferner dafür konfiguriert ist, wenn die Steuereinrichtung (1330) eine Leseforderung empfängt, die an einen zweiten Speicherbaustein (1312) gerichtet ist, der einen Kanal (CH1) mit dem ersten Speicherbaustein (1311) gemeinsam nutzt, die Kommunikation mit dem ersten Speicherbaustein (1311) auszusetzen und einen Lesebefehl, der mit der Leseforderung assoziiert ist, an den zweiten Speicherbaustein (1312) zu senden.
DE102018116544.7A 2017-09-08 2018-07-09 Speichervorrichtung, die eine interne operation vorübergehend aussetzt, um eine kurze lesereaktionszeit auf leseforderungen von einem host zu ermöglichen Pending DE102018116544A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170115350A KR102447465B1 (ko) 2017-09-08 2017-09-08 호스트로부터의 읽기 요청에 대한 짧은 읽기 응답 시간을 제공하기 위해 내부 동작을 일시적으로 중단하는 스토리지 장치
KR10-2017-0115350 2017-09-08

Publications (1)

Publication Number Publication Date
DE102018116544A1 true DE102018116544A1 (de) 2019-03-14

Family

ID=65441962

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018116544.7A Pending DE102018116544A1 (de) 2017-09-08 2018-07-09 Speichervorrichtung, die eine interne operation vorübergehend aussetzt, um eine kurze lesereaktionszeit auf leseforderungen von einem host zu ermöglichen

Country Status (5)

Country Link
US (2) US10831405B2 (de)
KR (1) KR102447465B1 (de)
CN (1) CN109471819B (de)
DE (1) DE102018116544A1 (de)
SG (1) SG10201807440VA (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190118428A (ko) * 2018-04-10 2019-10-18 에스케이하이닉스 주식회사 컨트롤러 및 이를 포함하는 메모리 시스템
KR20210057355A (ko) * 2019-11-12 2021-05-21 에스케이하이닉스 주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 그 동작 방법
US11137938B1 (en) * 2020-04-30 2021-10-05 Micron Technology, Inc. Converting a multi-plane write operation into multiple single plane write operations performed in parallel on a multi-plane memory device
JP2023137515A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170115350A (ko) 2016-04-07 2017-10-17 삼성전자주식회사 전자 장치 및 그의 동작 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989113A (en) 1987-03-13 1991-01-29 Texas Instruments Incorporated Data processing device having direct memory access with improved transfer control
US5379381A (en) * 1991-08-12 1995-01-03 Stratus Computer, Inc. System using separate transfer circuits for performing different transfer operations respectively and scanning I/O devices status upon absence of both operations
US6148360A (en) 1996-09-20 2000-11-14 Intel Corporation Nonvolatile writeable memory with program suspend command
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
US5822251A (en) * 1997-08-25 1998-10-13 Bit Microsystems, Inc. Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers
US6922739B2 (en) 2003-02-24 2005-07-26 Broadcom Corporation System and method for dual IDE channel servicing using single multiplexed interface having first and second channel transfer over a common bus
JP4449415B2 (ja) 2003-10-31 2010-04-14 富士ゼロックス株式会社 データ転送制御装置、画像形成装置
US7484016B2 (en) 2004-06-30 2009-01-27 Intel Corporation Apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine
US7562180B2 (en) * 2006-03-28 2009-07-14 Nokia Corporation Method and device for reduced read latency of non-volatile memory
US9141572B2 (en) * 2006-12-15 2015-09-22 Microchip Technology Incorporated Direct memory access controller
KR100851545B1 (ko) * 2006-12-29 2008-08-11 삼성전자주식회사 커맨드 및 어드레스 핀을 갖는 낸드 플래시 메모리 및그것을 포함한 플래시 메모리 시스템
KR100869675B1 (ko) 2007-02-05 2008-11-21 지인정보기술 주식회사 디스크립터 배열을 이용한 플래시 메모리 제어 시스템 및방법
US8370562B2 (en) * 2007-02-25 2013-02-05 Sandisk Il Ltd. Interruptible cache flushing in flash memory systems
KR20100100394A (ko) * 2009-03-06 2010-09-15 삼성전자주식회사 반도체 디스크 장치 그리고 그것의 데이터 기록 및 읽기 방법
DE112009004900T5 (de) 2009-06-10 2012-08-16 Micron Technology, Inc. Vertagen von Speicheroperationen zum Reduzieren von Leselatenz in Speicherfeldern
US8327039B2 (en) 2009-08-14 2012-12-04 Cadence Design Systems, Inc. Integrated DMA processor and PCI express switch for a hardware-based functional verification system
US9021158B2 (en) * 2009-09-09 2015-04-28 SanDisk Technologies, Inc. Program suspend/resume for memory
US10025735B2 (en) * 2013-01-31 2018-07-17 Seagate Technology Llc Decoupled locking DMA architecture
JP2015176309A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置
KR102291505B1 (ko) * 2014-11-24 2021-08-23 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US9753653B2 (en) * 2015-04-14 2017-09-05 Sandisk Technologies Llc High-priority NAND operations management
CN106067321B (zh) * 2015-04-21 2020-09-15 爱思开海力士有限公司 适于存储器编程暂停-恢复的控制器
CN106294233B (zh) * 2015-06-29 2019-05-03 华为技术有限公司 一种直接内存访问的传输控制方法及装置
KR102319402B1 (ko) 2015-06-30 2021-11-01 에스케이하이닉스 주식회사 복수의 채널들을 통해 반도체 메모리 장치들을 제어하는 메모리 시스템
US9892794B2 (en) * 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US10055137B2 (en) * 2016-06-29 2018-08-21 Intel Corporation Method, system, and apparatus for nested suspend and resume in a solid state drive
US10558398B2 (en) * 2016-07-29 2020-02-11 Seagate Technology Llc Reducing read latency
US20190005031A1 (en) 2017-06-28 2019-01-03 International Business Machines Corporation Accessing cloud based document libraries over unreliable networks
US10423335B2 (en) * 2017-06-30 2019-09-24 Seagate Technology Llc Enhancing quality of service of a storage device
US10423508B2 (en) * 2017-08-11 2019-09-24 Alibaba Group Holding Limited Method and system for a high-priority read based on an in-place suspend/resume write

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170115350A (ko) 2016-04-07 2017-10-17 삼성전자주식회사 전자 장치 및 그의 동작 방법

Also Published As

Publication number Publication date
US20190079698A1 (en) 2019-03-14
US20210055888A1 (en) 2021-02-25
US10831405B2 (en) 2020-11-10
CN109471819A (zh) 2019-03-15
KR102447465B1 (ko) 2022-09-27
SG10201807440VA (en) 2019-04-29
US11360711B2 (en) 2022-06-14
KR20190028609A (ko) 2019-03-19
CN109471819B (zh) 2024-04-02

Similar Documents

Publication Publication Date Title
DE102018116544A1 (de) Speichervorrichtung, die eine interne operation vorübergehend aussetzt, um eine kurze lesereaktionszeit auf leseforderungen von einem host zu ermöglichen
DE102018105984A1 (de) Prioritätsbasierte interne Datenverschiebung
DE102020112512A1 (de) Datenspeichergerät und Betriebsverfahren dafür
DE112018000180T5 (de) System und verfahren zum adaptiven senden frühzeitiger beendigung unter verwendung eines steuerungsspeicherpuffers
DE112014006118B4 (de) Spekulatives Vorab-Holen von in einem Flash-Speicher gespeicherten Daten
DE102015012566A1 (de) Mehrlagenkonzept für logische speicherungsverwaltung
DE102015117066A1 (de) Verfahren zum Betreiben einer Datenspeichervorrichtung, mobile Rechenvorrichtung mit derselben und Verfahren der mobilen Rechenvorrichtung
DE112018000228T5 (de) System und Verfahren zur Verarbeitung und Arbitrierung von Übermittlungs- und Beendigungswarteschlangen
DE112018000834T5 (de) System und verfahren zur adaptiven befehlsabruf-aggregation
DE102008036822A1 (de) Verfahren zum Speichern von Daten in einem Solid-State-Speicher, Solid-State-Speichersystem und Computersystem
DE102010018765A1 (de) Speichervorrichtung und Speicherverfahren
DE202010017668U1 (de) Befehls- und Interrupt-Gruppierung bei einer Datenspeichervorrichtung
DE102013016993A1 (de) Embedded Multimedia Card (eMMC), einen Host steuernde eMMC und Verfahren zum Betreiben eines eMMC-Systems
DE102018130164A1 (de) Speicherungsvorrichtung mit programmierten zellenspeicherungsdichtenmodi, die eine funktion einer speicherungsvorrichtungskapazitätsnutzung sind
DE112020005787T5 (de) Verbesserte dateisystem-unterstützung für zonen-namespace-speicher
DE102020211544A1 (de) Steuerung, betriebsverfahren der steuerung und speichergerät mit derselben
DE102020117350A1 (de) Speichersystem einschliesslich heterogener speicher, computersystem mit dem speichersystem und datenverwaltungsverfahren dafür
DE112020005395T5 (de) Kapazitätserweiterung für speicher-untersysteme
DE102022101607A1 (de) Verwaltung der hostspeicherpufferzuweisung
DE102021006246A1 (de) Doppelt verschachtelte Programmierung einer Speichervorrichtung in einem Speicher-Untersystem
DE112021001848T5 (de) Mehrere pinkonfigurationen von speichervorrichtungen
DE112020006053T5 (de) Aktiver eingabe/ausgabe-expander eines speicher-untersystems
DE102020106206A1 (de) Technologien zum Bereitstellen mehrerer Fehlerkorrekturebenen
DE102021006099A1 (de) Ultra-kompakter seitenpuffer
DE102022003637A1 (de) Multigesampeltes, ladungsverteilendes thermometer in speichervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed