JP4449415B2 - データ転送制御装置、画像形成装置 - Google Patents
データ転送制御装置、画像形成装置 Download PDFInfo
- Publication number
- JP4449415B2 JP4449415B2 JP2003372010A JP2003372010A JP4449415B2 JP 4449415 B2 JP4449415 B2 JP 4449415B2 JP 2003372010 A JP2003372010 A JP 2003372010A JP 2003372010 A JP2003372010 A JP 2003372010A JP 4449415 B2 JP4449415 B2 JP 4449415B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- unit
- bus
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Bus Control (AREA)
Description
図1は、本発明に係るデータ転送制御装置の一実施形態を搭載した画像形成装置の一例であるカラー複写装置(画像処理システムの一例)の機構図である。このカラー複写装置1は、大まかに、原稿を読み取って画像データを取得する画像取得部10と、画像取得部10にて読み取られた画像データに対して所望の画像処理を施す画像処理部20と、画像処理部20により処理された処理済画像に基づいて原稿に対応する画像を所定の出力媒体上に形成する画像出力部30と、プラテンカバー60とを備える。画像処理部20は、画像取得部10と画像出力部30との境界部分に設けられている。
図2は、上記構成のカラー複写装置1に設けられたメイン画像処理装置として機能する画像処理部20の一実施形態のブロック図である。この画像処理部20においては、画像取得部10(信号処理部14)からの赤,緑,青の画像データR,G,Bが入力される。あるいは、図示しない前段色変換部によりデバイス非依存の色空間であるLab色空間(正しくはL*a*b*である)の画像データL,a,bに変換された後に、この画像データL,a,bが入力される。以下の説明では、画像処理部20に画像データL,a,bが入力されるものとして説明する。
また、ホストIF部900は、クロック生成部806にて生成された画像クロックVCLKの2逓倍のクロック信号X2CLKをローカルバスDMA転送機能の動作クロックとする。また、内部ブロックに対する内部ブロックアクセス信号(INADR 、INDATA、NWR 、NRD など)を生成する。また、アドレスINADR をデコードし、内部ブロックのチップセレクト信号を生成する。
図3は、カラー複写装置1における、ノーマルDMA転送やリモートDMA転送を行なう機能要素であるデータ転送制御装置に着目した機能ブロック図である。カラー複写装置1におけるデータ転送制御装置は、図2に示したホストIF部900と、本装置全体を制御するCPU(Central Processing Unit ;中央演算制御装置)990とを主体として構成される。画像処理部(IPS;Image Process System)20とCPU990との間のアドレスバスおよびデータバス並びに種々の制御信号のインタフェース間には、接続制御部の一例であってデータの双方向性を有するバススイッチ930が設けられている。CPU990内には、コア部992とメイン転送部の一例であるDMAコントローラ(DMAC;Direct Memory Access controller )部994とが設けられている。
次に、各モードの動作の概要を説明する。図3に示した信号の流れの状態がノーマルDMA転送モード時の状態である。このノーマルDMA転送モードは、従来より行なわれている一般的なDMA転送動作を行なうモードであり、モード切替用の制御信号NBUS_OE はディセーブル(インアクティブ)に維持され、バススイッチ930がオン状態を維持する。このとき、画像処理部20とCPU990との間のアドレスバスおよびデータバス並びに種々の制御信号は、バススイッチ930を介して接続される。
図4は、データ転送制御装置9のローカルバスDMA転送モード時の状態を示した図である。このローカルバスDMA転送モードは、画像処理部20に設けられたホストIF部900特有のDMA転送を行なうモードで、画像処理部20(ホストIF部900)がマスターとなり、SRAM982やROM984などのローカルバス上の転送元デバイス980に対しアドレスを指定して、転送元デバイス980から画像処理部20へのデータ転送を実現する。
図5は、ローカルバスDMA転送モード時におけるローカルバスDMA転送への自動復帰機能を説明する状態遷移図である。先にも述べたように、ローカルバスDMA転送中は、画像処理部20(ホストIF部900)にCPU990からアクセスがあったときは、即座にこのモードにおけるDMA転送を正常中断させ、CPU990からのアクセス完了後に自動継続させるようになっている。この場合、データ転送制御装置9がどのような状態(ステート)のときにCPU990からアクセスがあるのかに応じて、復帰のアルゴリズムが異なる。
(2)DMA転送終了DMAEND、誤動作終了FAILEND 、チップセレクトNCS の各信号がインアクティブならばDMAビジーDMABSY信号をアクティブにしてCPU−R/W終了監視状態ST1へ移行する。
(3)チップセレクトNCS がインアクティブならばウェイト制御WAITCNT 信号をアクティブにして第1段階目のローカルバスDMA遷移状態ST2へ移行する。
(4)モード切替用の制御信号NBUS_OE 信号をインアクティブにしてチップセレクトNCS がインアクティブならば第2段階目のローカルバスDMA遷移状態ST3へ移行する。
(6)DMA終了確認やFAIL(誤動作)確認をし、チップセレクトNCS がインアクティブならばローカルバスDMA転送状態ST5へ移行する。
(7)DMA転送を開始し、DMA転送終了DMAENDおよび誤動作終了FAILEND ,チップセレクトNCS がインアクティブならばローカルバスDMAステータス更新状態ST4へ移行する。
(8)DMA転送終了DMAENDと誤動作終了FAILEND の何れかがアクティブになるまでDMA転送を続ける(ST5→ST4→ST5→ST4…)。
(10)アドレス制御ADR_DIR およびリードイネーブル制御NRE _DIR 信号をインアクティブ(入力方向)にし、チップセレクトNCS がインアクティブならば第2段階目のローカルバスDMA終了状態ST7へ移行する。
(11)モード切替用の制御信号NBUS_OE 信号をアクティブにしてチップセレクトNCS がインアクティブならば第3段階目のローカルバスDMA終了状態ST8へ移行する。
(12)ウェイト制御WAITCNT 信号をインアクティブにしてチップセレクトNCS がインアクティブならばDMAビジーDMABSY信号をインアクティブにしてアイドル状態ST0へ移行する。
(2)DMA転送終了DMAEND、誤動作終了FAILEND 、およびチップセレクトNCS の各信号がインアクティブならばDMAビジーDMABSY信号をアクティブにしてCPU−R/W終了監視状態ST1へ移行する。
(3)チップセレクトNCS がインアクティブならばウェイト制御WAITCNT 信号をアクティブにして第1段階目のローカルバスDMA遷移状態ST2へ移行する。
(4)モード切替用の制御信号NBUS_OE 信号をインアクティブにしてチップセレクトNCS がインアクティブならば第2段階目のローカルバスDMA遷移状態ST3へ移行する。
(6)DMA終了確認とFAIL確認とをし、チップセレクトNCS がインアクティブならばローカルバスDMA転送状態ST5へ移行する。
(7)DMA転送を開始し、DMA転送終了DMAEND、誤動作終了FAILEND 、およびチップセレクトNCS がインアクティブならばローカルバスDMAステータス更新状態ST4へ移行する。
(8)DMA転送中、チップセレクトNCS がアクティブになったため、内部への書込み終了検知状態ST10へ移行する。
(10)アドレス制御ADR_DIR およびリードイネーブル制御NRE _DIR 信号をインアクティブ(入力方向)にして第2段階目のローカルバスDMA停止状態ST12へ移行する。
(11)モード切替用の制御信号NBUS_OE 信号をアクティブにして第3段階目のローカルバスDMA停止状態ST13へ移行する。
(12)ウェイト制御WAITCNT 信号をインアクティブにしてCPU−R/W終了監視状態ST1へ移行する。
(13)チップセレクトNCS がインアクティブになるまで監視を続ける。
(15)モード切替用の制御信号NBUS_OE 信号をインアクティブにしてチップセレクトNCS がインアクティブならば第2段階目のローカルバスDMA遷移状態ST3へ移行する。
(16)アドレス制御ADR_DIR およびリードイネーブル制御NRE _DIR 信号をアクティブ(出力方向)にし、チップセレクトNCS がインアクティブならばローカルバスDMAステータス更新状態ST4へ移行する。
(17)DMA終了確認とFAIL確認とをし、チップセレクトNCS がインアクティブならばローカルバスDMA転送状態ST5へ移行する。
(18)DMA転送を開始し、DMA転送終了DMAEND、誤動作終了FAILEND 、およびチップセレクトNCS がインアクティブならばローカルバスDMAステータス更新状態ST4へ移行する。
(2)DMA1単位分のデータ転送が完了したならば第1段階目のローカルバスDMA停止状態ST11へ移行する。
(3)アドレス制御ADR_DIR およびリードイネーブル制御NRE _DIR 信号をインアクティブ(入力方向)にして第2段階目のローカルバスDMA停止状態ST12へ移行する。
(4)モード切替用の制御信号NBUS_OE 信号をアクティブにして第3段階目のローカルバスDMA停止状態ST13へ移行する。
(6)チップセレクトNCS がインアクティブになるまで監視を続ける。
(7)チップセレクトNCS がインアクティブならばウェイト制御WAITCNT 信号をアクティブにして第1段階目のローカルバスDMA遷移状態ST2へ移行する。
(8)モード切替用の制御信号NBUS_OE 信号をインアクティブにして再度チップセレクトNCS がアクティブになったため、第2段階目のローカルバスDMA停止状態ST12へ移行する。
(10)ウェイト制御WAITCNT 信号をインアクティブにしてCPU−R/W終了監視状態ST1へ移行する。
(11)チップセレクトNCS がインアクティブになるまで監視を続ける。
(12)チップセレクトNCS がインアクティブならばウェイト制御WAITCNT 信号をアクティブにして第1段階目のローカルバスDMA遷移状態ST2へ移行する。
(14)アドレス制御ADR_DIR およびリードイネーブル制御NRE _DIR 信号をアクティブ(出力方向)にし、チップセレクトNCS がインアクティブならばローカルバスDMAステータス更新状態ST4へ移行する。
(15)DMA終了確認とFAIL確認とをし、チップセレクトNCS がインアクティブならばローカルバスDMA転送状態ST5へ移行する。
(16)DMA転送を開始し、DMA転送終了DMAEND、誤動作終了FAILEND 、およびチップセレクトNCS がインアクティブならばローカルバスDMAステータス更新状態ST4へ移行する。
(2)DMA転送終了DMAEND、誤動作終了FAILEND 、およびチップセレクトNCS がインアクティブならばDMAビジーDMABSY信号をアクティブにしてCPU−R/W終了監視状態ST1へ移行する。
(3)チップセレクトNCS がインアクティブならばウェイト制御WAITCNT 信号をアクティブにして第1段階目のローカルバスDMA遷移状態ST2へ移行する。
(4)モード切替用の制御信号NBUS_OE 信号をインアクティブにしてチップセレクトNCS がインアクティブならば第2段階目のローカルバスDMA遷移状態ST3へ移行する。
(6)DMA終了確認とFAIL確認とをし、チップセレクトNCS がインアクティブならばローカルバスDMA転送状態ST5へ移行する。
(7)DMA転送を開始し、DMA転送終了DMAEND,誤動作終了FAILEND ,チップセレクトNCS がインアクティブならローカルバスDMAステータス更新状態ST4へ移行する。
(9)DMA転送終了DMAEND信号がアクティブでチップセレクトNCS 信号がインアクティブならば第1段階目のローカルバスDMA終了状態ST6へ移行する。
(10)アドレス制御ADR_DIR およびリードイネーブル制御NRE _DIR 信号をインアクティブ(入力方向)にし、チップセレクトNCS がインアクティブならば第2段階目のローカルバスDMA終了状態ST7へ移行する。
(11)モード切替用の制御信号NBUS_OE 信号をアクティブにしてチップセレクトNCS がアクティブになったため、第3段階目のローカルバスDMA停止状態ST13へ移行する。
(13)チップセレクトNCS がインアクティブになるまで監視を続ける。
(14)チップセレクトNCS がインアクティブかつDMA転送終了DMAENDがアクティブ ならばDMAビジーDMABSY信号をインアクティブにしてアイドル状態ST0へ移行する。
Claims (9)
- データを伝送するメインバスおよびローカルバスと、
前記メインバスと前記ローカルバスとの相互接続を制御する接続制御部と、
前記ローカルバス上に接続されている転送元デバイスおよび転送先デバイスと、
前記メインバス上に接続されている第1のデバイスと、
前記ローカルバス上に接続されている第2のデバイスと、
前記転送元デバイスから前記転送先デバイスへ所定のデータを転送させるローカル転送部と、
前記第1のデバイスからの割込要求を前記接続制御部を介さずに伝達するインターフェースと、
前記転送元デバイスから前記転送先デバイスへの前記ローカル転送部による転送を行なうローカルバス転送モード時には前記メインバスと前記ローカルバスとの接続を切り離すように前記接続制御部を制御し、前記ローカルバス転送モードにおけるデータの転送中に前記第1のデバイスから前記第2のデバイスへ前記インターフェースを介した割込要求があったときは、前記メインバスと前記ローカルバスとを接続するように前記接続制御部を制御し、かつ前記ローカルバスを介した前記転送元デバイスから前記転送先デバイスへ転送中のデータの転送を停止するよう前記ローカル転送部を制御する転送制御部と
を備えていることを特徴とするデータ転送制御装置。 - 前記ローカル転送部は、ダイレクト・メモリ・アクセス方式にて前記データの転送を行なう
ことを特徴とする請求項1に記載のデータ転送制御装置。 - 前記転送制御部は、前記第1のデバイスからの前記割込要求が停止したことを条件として、前記メインバスと前記ローカルバスとの接続を切り離すように前記接続制御部を制御するとともに、前記ローカルバスを介した前記転送元デバイスから前記転送先デバイスへのデータの転送を再開するように前記ローカル転送部を制御する
ことを特徴とする請求項1または2に記載のデータ転送制御装置。 - 前記ローカル転送部は、ブロック単位での転送モードにて前記データの転送を行なうとともに、前記データの転送を停止したことによる転送未完了分の情報を所定の記憶媒体に保持し、
前記転送制御部は、前記ローカル転送部が前記ブロック単位での転送モードにおいて前記データの転送を停止したことによる転送未完了分について前記データの転送を再開するように前記ローカル転送部を制御する
ことを特徴とする請求項3に記載のデータ転送制御装置。 - 前記メインバス上に接続された前記転送元デバイスから前記ローカルバス上に接続された前記転送先デバイスへ所定のデータを転送させるために前記転送元デバイスからのデータの読出制御を行なうメイン転送部を備え、
前記メイン転送部による読出制御の元で、前記メインバス上に接続された前記転送元デバイスから前記ローカルバス上に接続された前記転送先デバイスへの転送を行なうメインバス転送モード時には、前記転送制御部は前記メインバスと前記ローカルバスとを接続するように前記接続制御部を制御し、前記ローカル転送部は前記メイン転送部による読出制御と連動して前記転送先デバイスへのデータの書込制御を行なう
ことを特徴とする請求項1から4のうちの何れか1項に記載のデータ転送制御装置。 - 前記ローカル転送部は、前記転送先デバイスを収容するモジュール内に収容されている
ことを特徴とする請求項1から5のうちの何れか1項に記載のデータ転送制御装置。 - 入力された画像データに基づいて所定の出力媒体に可視画像を形成する画像形成装置であって、
入力された画像データに対して所定の画像処理を施す画像処理部と、
前記画像処理部により処理された処理済の画像データに基づいて可視画像を所定の出力媒体に形成する画像形成部と、
データを伝送可能なメインバスおよびローカルバスと、
前記ローカルバス上に接続されており、前記画像処理部および前記画像形成部のうちの少なくとも一方である転送先デバイスと、
前記ローカルバス上に接続されており、前記転送先デバイスについての処理パラメータを示すデータを保持している転送元デバイスと、
前記転送元デバイスから前記転送先デバイスへ前記処理パラメータを示すデータを転送させるローカル転送部と、
前記メインバスと前記ローカルバスとの相互接続を制御する接続制御部と、
前記メインバス上に接続されている第1のデバイスと、
前記ローカルバス上に接続されている第2のデバイスと、
前記第1のデバイスからの割込要求を、前記接続制御部を介さずに伝達するインターフェースと、
前記転送元デバイスから前記転送先デバイスへ所定のデータを転送させるローカルバス転送モード時には前記メインバスと前記ローカルバスとの接続を切り離すように前記接続制御部を制御し、前記ローカルバス転送モードにおけるデータの転送中に前記第1のデバイスから前記第2のデバイスへ前記インターフェースを介した割込要求があったときは、前記メインバスと前記ローカルバスとを接続するように前記接続制御部を制御し、かつ前記ローカルバスを介した前記転送元デバイスから前記転送先デバイスへ転送中のデータの転送を停止するよう前記ローカル転送部を制御する転送制御部と
を備えていることを特徴とする画像形成装置。 - 前記転送制御部は、前記第1のデバイスからの前記割込要求が停止したことを条件として、前記メインバスと前記ローカルバスとの接続を切り離すように前記接続制御部を制御するとともに、前記ローカルバスを介した前記転送元デバイスから前記転送先デバイスへのデータの転送を再開するように前記ローカル転送部を制御する
ことを特徴とする請求項7に記載の画像形成装置。 - 前記ローカル転送部は、ブロック単位での転送モードにて前記データの転送を行なうとともに、前記データの転送を停止したことによる転送未完了分の情報を所定の記憶媒体に保持し、
前記転送制御部は、前記ローカル転送部が前記ブロック単位での転送モードにおいて前記データの転送を停止したことによる転送未完了分について前記データの転送を再開するように前記ローカル転送部を制御する
ことを特徴とする請求項8に記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003372010A JP4449415B2 (ja) | 2003-10-31 | 2003-10-31 | データ転送制御装置、画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003372010A JP4449415B2 (ja) | 2003-10-31 | 2003-10-31 | データ転送制御装置、画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005135240A JP2005135240A (ja) | 2005-05-26 |
JP4449415B2 true JP4449415B2 (ja) | 2010-04-14 |
Family
ID=34648505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003372010A Expired - Fee Related JP4449415B2 (ja) | 2003-10-31 | 2003-10-31 | データ転送制御装置、画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4449415B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5648472B2 (ja) * | 2010-12-24 | 2015-01-07 | 富士通セミコンダクター株式会社 | 半導体装置及び制御方法 |
TWI540438B (zh) * | 2011-10-13 | 2016-07-01 | 新唐科技股份有限公司 | 記憶體控制元件 |
JP6232945B2 (ja) * | 2013-11-07 | 2017-11-22 | 株式会社リコー | 画像処理装置 |
JP6289689B1 (ja) * | 2017-01-27 | 2018-03-07 | 三菱電機株式会社 | メモリ制御装置および計算機システム |
KR102447465B1 (ko) | 2017-09-08 | 2022-09-27 | 삼성전자주식회사 | 호스트로부터의 읽기 요청에 대한 짧은 읽기 응답 시간을 제공하기 위해 내부 동작을 일시적으로 중단하는 스토리지 장치 |
-
2003
- 2003-10-31 JP JP2003372010A patent/JP4449415B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005135240A (ja) | 2005-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7334146B2 (en) | Method for controlling an image processing apparatus based on a power supply status | |
JPH11177744A (ja) | ディジタル連結複写システム | |
US6400463B2 (en) | Image processing system | |
US20090201558A1 (en) | Image forming apparatus and control method | |
US5274402A (en) | Image forming apparatus with fixer temperature control | |
JP4449415B2 (ja) | データ転送制御装置、画像形成装置 | |
JP4597719B2 (ja) | ビーム光走査装置、画像形成装置 | |
US8411314B2 (en) | Image forming apparatus for forming an image by transferring an image onto an intermediate transfer member, image forming method, and storage medium | |
JP5928178B2 (ja) | 画像形成装置 | |
US11838477B2 (en) | Image forming apparatus and control method of image forming apparatus | |
JP3176996B2 (ja) | 複合機 | |
JP3210382B2 (ja) | 画像処理装置及び電子機器 | |
JP2006248111A (ja) | ビーム光走査装置、画像形成装置、及びビーム光発生の制御方法 | |
JPH10285373A (ja) | 画像形成装置 | |
JPH0595492A (ja) | 画像出力装置 | |
JP3857506B2 (ja) | 画像形成装置 | |
JPH10200685A (ja) | 画像形成装置 | |
JP3746387B2 (ja) | 画像形成装置 | |
JPS59143162A (ja) | 記録装置 | |
JPH09238214A (ja) | 画像情報処理装置 | |
JPH09153968A (ja) | 画像処理システム | |
JP2006195723A (ja) | 画像形成システムの制御方法 | |
JPH01114863A (ja) | 画像形成装置 | |
JPH089122A (ja) | 画像形成装置 | |
JP2006121745A (ja) | デジタル複写機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091022 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4449415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |