JP2011097093A - イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法 - Google Patents

イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法 Download PDF

Info

Publication number
JP2011097093A
JP2011097093A JP2011006255A JP2011006255A JP2011097093A JP 2011097093 A JP2011097093 A JP 2011097093A JP 2011006255 A JP2011006255 A JP 2011006255A JP 2011006255 A JP2011006255 A JP 2011006255A JP 2011097093 A JP2011097093 A JP 2011097093A
Authority
JP
Japan
Prior art keywords
silicon carbide
type
implanting
region
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011006255A
Other languages
English (en)
Other versions
JP2011097093A5 (ja
JP5295274B2 (ja
Inventor
Alexander V Suvorov
スヴォロフ，アレクサンダー・ヴイ
John W Palmour
パーマー，ジョン・ダブリュー
Ranbir Singh
シング，ランビル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2011097093A publication Critical patent/JP2011097093A/ja
Publication of JP2011097093A5 publication Critical patent/JP2011097093A5/ja
Application granted granted Critical
Publication of JP5295274B2 publication Critical patent/JP5295274B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】自己整列した浅い注入領域及び深い注入領域を形成し、浅い注入領域の低い拡散率を有するｎ型ドーパントを比較的固定すると共に、深い注入領域の高い拡散率を有するｐ型ドーパントを十分に拡散させ、良く制御されたチャネルを形成するｐベース領域をｎ型ソースの周りに形成して横型炭化シリコンパワーデバイスを製造する。
【解決手段】炭化シリコン基板内にマスクの開口部を通してｐ型ドーパントをイオン注入して深いｐ型注入領域を形成する。マスクの同じ開口部を通してｎ型ドーパントをイオン注入して前記ｐ型注入領域と比較して浅いｎ型注入領域を形成する。その後、前記深いｐ型注入領域を前記浅いｎ型注入領域を囲む炭化シリコン表面まで、該埋め込まれた深いｐ型注入領域を該浅いｎ型注入領域を通って炭化シリコン基板表面まで縦方向に拡散させることなく、側方拡散させるのに十分な温度及び時間でアニールする。
【選択図】図３Ｇ

Description

本発明はパワーデバイス（power device）の製造方法、特に、炭化珪素パワーデバイスの製造方法に関する。
パワーデバイスは大電流を運び、高電圧をサポートするために広く使用されている。今日のパワーデバイスは一般に単結晶シリコン半導体素材から製造される。ある１つの広く使用されているパワーデバイスはパワー酸化金属半導体電界効果トランジスター（ＭＯＳＦＥＴ）である。パワーＭＯＳＦＥＴでは、制御信号は、介在する例えばそれに限定はされないが二酸化シリコンなどの絶縁体により半導体表面から分離されたゲート電極に供給される。電流伝導は、バイポーラトランジスタの動作において使用される小数キャリア注入の存在なしに、多数キャリアの輸送によって生じる。パワーＭＯＳＦＥＴはすぐれた安全動作領域を提供することができ、かつ、単位セル構造に匹敵することができる。
当業者によく知られているように、パワーＭＯＳＦＥＴは横型構造または縦型構造を含んでよい。横型構造では、ドレイン、ゲート及びソース端末は基板の同一表面上に存在する。それとは対照的に、縦型構造では、ソース及びドレインは基板の対向する表面上にある。
ある一つの広く使用されているシリコンパワーＭＯＳＦＥＴは二重拡散処理を使って製造される二重拡散型ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ（double diffused MOSFET））である。これらのデバイスでは、ｐベース領域とｎ＋ソース領域はマスクにおける共通の開口部を使って拡散される。ｐベース領域はｎ＋ソースより深く形成される。ｐベース領域とｎ＋ソース領域の間の側方拡散における相違によって表面チャネル領域が構成される。ＤＭＯＳＦＥＴを含むパワーＭＯＳＦＥＴの概要は、１９９６年にＰＷＳ出版社から出版されたＢ．Ｊ．バリヤ（B.J.Baliga）氏著の「パワー半導体デバイス」と題された教科書の第７章「パワーＭＯＳＦＥＴ」に見出される。詳細についてはそれを参照されたい。
パワーデバイスにおける最近の開発の努力にはパワーデバイスに炭化シリコン（ＳｉＣ）デバイスを使用することの調査も含まれている。炭化シリコンは、シリコンと比較して、広いバンドギャップ、高い融解点、低い誘電率、高い破壊電場強度、高い熱伝導率、そして高い飽和電子ドリフト速度を有する。これらの特性によって、炭化シリコンパワーデバイスは従来のシリコンを基礎とするパワーデバイスよりもより高い温度、より高い電力レベルにおいて、そしてより低い固有オン抵抗で、動作することが可能となる。シリコンデバイスに対する炭化シリコンデバイスの優越性の理論的な分析は、１９９３年に発行された電子デバイスに関するＩＥＥＥトランザクション第４０巻の６４５−６５５ページ（IEEE Transactions on Electron Devices, Vol. 40, 1993, pp 645-655.）に記載されたブハットナーガ（Bhatnagar et al.）氏らによって著された「パワーデバイスに関する６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ及びＳｉの比較（Comparison of 6H-SiC, 3C-SiC and Si for Power Devices）」と題された論文に見出される。炭化シリコン内に製造されたパワーＭＯＳＦＥＴはパルムア（Palmour）氏に与えられた「炭化シリコンにおけるパワーＭＯＳＦＥＴ（Power MOSFET in Silicon Carbide）」と題され、本願の譲受人に譲渡された米国特許第５，５０６，４２１号に記載されている。
これらの潜在的な利点にもかかわらず、炭化シリコン内にＭＯＳＦＥＴを含むパワーデバイスを製造することは困難である。例えば、すでに述べた二重拡散型ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）は一般に、ｐベース領域がｎ＋ソースよりも深く形成される二重拡散処理を使用してシリコン内に製造される。不幸にも、炭化シリコン中では、従来のｐ型及びｎ型ドーパントの拡散係数はシリコンと比較して小さく、そのために受け入れ可能な拡散時間と温度を使用してｐベース領域とｎ＋ソース領域の必要とされる深さを得ることは困難な場合がある。イオン注入はｐベースとｎ＋ソースをインプラントするためにも使用されてよい。例えば、１９９７年３月に発行されたＩＥＥＥ電子デバイスレター第１８巻第３号の９３−９５ページ（IEEE Electron Device Letters, Vol. 18, No. 3, March 1997, pp. 93-95）に記載されたシェノイ（Shenoy）氏らによって著された「６Ｈ−ＳｉＣにおける二重注入された高電圧パワーＭＯＳＦＥＴ（High- Voltage Double- Implanted Power MOSFET's in 6H-SiC）」を参照されたい。しかしながら、イオン注入された領域の深さと横方向の拡張を制御することは困難なことがある。さらに、ソース領域を囲む表面チャネルを形成する必要において２つの別々の注入マスクが使用されることが要求されるかもしれない。そのときｐベースとソース領域を互いに一列に並べることは困難かもしれず、それによりデバイズ性能に打撃が与えられる可能性がある。
発明の目的と概要
以上の説明から、本発明の目的は炭化シリコンパワーＭＯＳＦＥＴを含む炭化シリコンパワーデバイスを製造するための改良された製造方法を提供することにある。
本発明のもう一つの目的は、ソース領域とｐベース領域を別々にマスクする必要のない炭化シリコンパワーＭＯＳＦＥＴを含む、炭化シリコンパワーデバイスを製造するための製造方法を提供することにある。
本発明のさらにもう一つの目的は、デバイスのソース領域と一列に並ぶことができるチャネル領域を形成することができる炭化シリコンパワーデバイスを製造することにある。
これらの目的と他の目的は本発明による炭化シリコンパワーデバイスの製造方法によって実現できる。この製造方法によれば、ｐ型ドーパントが炭化シリコン基板内にマスクの開口部を通して注入され、深いｐ型注入領域が形成される。次いでｎ型ドーパントがマスクの同じ開口部を通して注入され、前記ｐ型注入領域と比較して浅いｎ型注入領域が形成される。その後、アニールが、深いｐ型注入領域を浅いｎ型注入領域を囲む炭化シリコン基板表面まで、その深いｐ型注入領域をその浅いｎ型注入領域を通って炭化シリコン基板表面まで縦方向に拡散させることなく、側方拡散させるのに十分な温度及び時間で実行される。従って、自己整列した浅い注入領域及び深い注入領域がイオン注入によって実現され、そして良く制御されたチャネルが、高い拡散率を有するｐ型ドーパントを十分に拡散させるアニールによって形成されるが、その一方で低い拡散率を有するｎ型ドーパントは比較的固定される。その結果、ｐベース領域はｎ型ソースの周りに形成される。
本発明によれば、浅いｎ型注入領域が存在することによって深いｐ型注入領は浅いｎ型注入領域を囲む炭化シリコン基板表面へ側方拡散することがなお許されるものの、その深いｐ型注入領域がその浅いｎ型注入領域を通って炭化シリコン基板表面へ縦方向に拡散することが阻止できることが見出されている。特に、いかなる動作原理によってもしばられることは望まないが、窒素のｎ型注入はｎ型領域内の炭素空格子点（carbon vacancies）を減少させて、アニールの間に深いｐ型注入領域がｎ型ソース領域内に拡散するのを抑制することができる。その結果、高性能の自己整列した炭化シリコンパワーデバイスが形成可能である。
Ｐ型ドーパントを注入する工程はｎ型ドーパントを注入する工程に先だって実行されてよいことは理解されよう。代わりに、ｎ型ドーパントが最初に注入され、次いで、例えばアニールによって、電気的に活性化されてよい。次いでＰ型ドーパントが注入されてよい。炭化シリコンに対するｎ型ドーパントは一般に窒素を含むこと、そして炭化シリコンに対するＰ型ドーパントはホウ素（boron）またはベリリウム（beryllium）を含んでよいことも理解されよう。ベリリウムは現在のところ本発明の深いＰ型注入領域にとって好ましい。その理由は、ベリリウムは、炭化シリコン基板と階段形接合（abrupt junction）を作りつつ、深く注入できるからである。
本発明のもう一つの側面によれば、アルミニウムウェル（well）が選択的に炭化シリコン基板の表面において注入（インプラント）され、それは側方拡散した深いｐ型注入領域（laterally diffused deep p-type implant）に電気的に接触する。その際、ニッケルコンタクトが、アルミニウムウェルと浅いｎ型注入領域に接触してオーム接触を実現するために使用されてよい。
本発明によれば横型炭化シリコンパワーＭＯＳＦＥＴは、アルミニウムウェルを炭化シリコン基板の一表面におけるドリフト領域内に注入することにより製造できる。その炭化シリコン基板表面におけるドリフト領域はマスクされ、アルミニウムウェルの対向する側にそれぞれ一つずつ開口部が存在するように第１の対（ペア）の開口部が確定される。ｐ型ドーパントが、第１の対の開口部を通して炭化シリコン基板内に、深いｐ型注入領域を形成する注入エネルギー及び注入量で注入される。Ｎ型ドーパントが、第１の対の開口部を通して炭化シリコン基板内に、ｐ型注入領域と比較して浅いｎ型注入領域を形成する注入エネルギー及び注入量で注入される。最初にｐ型ドーパントが注入され、次いでｎ型ドーパントが注入されてよいことは理解されよう。代わりに、ｎ型ドーパントが最初に注入、そして活性化され、その後にｐ型ドーパントが注入されてもよい。
次いで炭化シリコン基板表面におけるドリフト領域がマスクされ、そのドリフト領域上に、そのそれぞれがそれぞれの浅いｎ型注入領域からは空間的に隔たっておりかつアルミニウムウェルに対向する第２の対の開口部が確定される。Ｎ型ドーパントが、第２の対の開口部を通して炭化シリコン基板内に注入され、一対のドレイン領域が確定される。アニールが、それぞれの深いｐ型注入領域を、そのそれぞれの浅いｎ型注入領域を囲む炭化シリコン基板表面まで、それぞれの深いｐ型注入領域をそれぞれの浅いｎ型注入領域を通って炭化シリコン基板表面まで縦方向に拡散させることなく、側方拡散させるのに十分な温度及び時間で実行される。それによって一対のチャネル領域が、炭化シリコン基板表面において、側方拡散したｐ型注入領域内に、アルミニウムウェルの対向する側にそれぞれ一つずつチャネルが存在するように形成される。
炭化シリコン基板表面におけるドリフト領域上に、そのそれぞれが前記一対のチャネル領域のそれぞれのチャネル領域に接触する、一対のゲート絶縁領域が形成される。次いで共通のソースコンタクトが浅いｎ型注入領域上かつアルミニウムウェル上にそれらにわたって形成され、一対のドレインコンタクトがドレイン領域上に形成され、そして一対のゲートコンタクトが前記一対のゲート絶縁領域上に形成される。こうして、より大きなデバイスの単位セルを形成してよい共通ソースを有する一対の横型炭化シリコンパワーＭＯＳＦＥＴが形成できる。
ｐ型ドーパントとｎ型ドーパントはそれぞれ唯一の注入エネルギー及び注入量での唯一の注入において注入されてよいことは理解されよう。代わりに、複数の注入エネルギー及び注入量が浅い注入領域及び／または深い注入領域を形成するために使用されてよい。すでに述べたように、窒素がｎ型ドーパントに使用されてよく、ホウ素、そして特にベリリウムがｐ型ドーパントに使用されてよい。
当業者であればすでに述べた工程において、アルミニウムウェルは、浅いｎ型注入領域の間に注入されるよう、ドリフト領域がマスクされた後かつ浅い注入領域及び深い注入領域が注入された後に注入されてよいことも理解されよう。さらに、最初にｐ型ドーパントを注入する工程と、その後にｎ型ドーパントを注入する工程は、ドレイン領域のためにｎ型ドーパントを注入する工程の後に実行されてよい。換言すれば、ドレイン領域はソース領域が形成される前に形成されてよい。さらに代わりに、ソース領域のための浅いｎ型注入と、ドレイン領域のためのｎ型注入が同時に実行されてよい。
本発明によれば縦型炭化シリコンパワーＭＯＳＦＥＴは、空間的に隔たった一対のアルミニウムウェルを炭化シリコン基板の一表面におけるドリフト領域内に注入することにより製造できる。その炭化シリコン基板表面におけるドリフト領域はマスクされて、そのドリフト領域上において前記一対のアルミニウムウェルの間に、第１の対の開口部が確定される。Ｐ型ドーパントが第１の対の開口部を通して炭化シリコン基板内に注入され、深いｐ型注入領域が形成される。Ｎ型ドーパントが第１の対の開口部を通して炭化シリコン基板内に注入され、浅いｎ型注入領域が形成される。すでに述べたように、ｐ型ドーパントがｎ型ドーパントに先立って注入されてよく、あるいはｎ型ドーパントが注入、そして活性化され、その後にｐ型ドーパントが注入されてよい。
次いでアニールが、それぞれの深いｐ型注入領域を、そのそれぞれの浅いｎ型注入領域を囲む炭化シリコン基板表面まで、それぞれの深いｐ型注入領域をそれぞれの浅いｎ型注入領域を通って炭化シリコン基板表面まで縦方向に拡散させることなく、側方拡散させるのに十分な温度及び時間で実行される。それによって炭化シリコン基板表面において、側方拡散したｐ型注入領域内に、かつ浅いｎ型注入領域の間に、一対のチャネル領域が形成される。ゲート絶縁領域が、炭化シリコン基板表面において、前記一対のチャネル領域上かつそれらの間に拡がるように形成される。一対のソースコンタクトがそのそれぞれのソースコンタクトがそれぞれの浅いｎ型注入領域上かつそれに隣接するアルミニウムウェル上に拡がるように形成され、ゲートコンタクトがゲート絶縁領域上に形成され、そしてドレインコンタクトがドレイン領域に対向する炭化シリコン基板の第２の表面上に形成される。
横型パワーＭＯＳＦＥＴに関連して述べたように、注入領域に対して唯一の注入エネルギー及び注入量、あるいは複数の注入エネルギー及び注入量が使用されてよい。窒素がｎ型ドーパントに使用されてよく、ホウ素、そして特にベリリウムがｐ型ドーパントに使用されてよい。アルミニウムウェルは、第１の対の開口部の外側に注入されるよう、ｐ型ドーパント及びｎ型ドーパントが注入された後に注入されてよい。以上の結果、自己整列的な製造方法によって、横型及び縦型のパワーＭＯＳＦＥＴを含む、高性能炭化シリコンデバイスが製造できる。
図１Ａは、本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図１Ｂは、本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図１Ｃは、本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図１Ｄは、本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図１Ｅは、本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図１Ｆは、本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図１Ｇは、本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図１Ｇの平面図である。 図３Ａは、本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図３Ｂは、本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図３Ｃは、本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図３Ｄは、本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図３Ｅは、本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図３Ｆは、本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図３Ｇは、本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製造する方法を説明するための断面図である。 図３Ｇの平面図である。 アニールの間のホウ素の拡散を示したグラフである。 アニールの間のベリリウムの拡散を示したグラフである。 アニールの間のベリリウムの拡散を示したグラフである。 アニールの間の窒素及びホウ素の拡散を示したグラフである。
詳細な説明
以下、図面を参照しながら本発明の好ましい実施の態様について詳細に説明する。しかしながら本発明は、多くの異なった形態で実施されてよく、以下に説明される実施態様に限定されたものとして構成されるべきではない。むしろこれらの実施態様は本開示が徹底しておりかつ完全なものとなるように提供され、そして本発明の請求の範囲を当業者に明らかにするものである。図面では、層と領域の厚さは分かりやすくするために誇張されている。全体にわたり類似の符号が類似の要素に付与されている。層、領域または基板といった要素は他の要素の「上に」存在しているものとして引き合いに出されるとき、それはその他の要素の直接上に存在するか、あるいは仲介要素も存在できることは理解されよう。それと対照的に、要素が他の要素の「直接上に」存在しているものとして引き合いに出されるとき、仲介要素は一切存在しない。
以下、図１Ａ−図１Ｇを参照して、本発明による一対（ペア）の横型パワーＭＯＳＦＥＴの製造方法を説明する。横型パワーＭＯＳＦＥＴは自己整列注入及び拡散を使用するので、炭化シリコンの横型パワーＭＯＳＦＥＴは横方向注入拡散型ＭＯＳＦＥＴあるいはＬＩＤＭＯＳＦＥＴ（Lateral Implanted Diffused MOSFET）とも呼ばれている。
図１Ａを参照すると、半絶縁性基板（semi-insulating substrate）といった基板１００にはその上にｎドリフト領域（n-drift region）１０２が与えられている。当業者であれば、基板１００はドープされたまたはドープされていない炭化シリコンあるいは炭化シリコンに格子整合するどれか他の素材−ガリウム窒化物に限定されない−を含んでよい、ということは理解されよう。基板１００は好ましくは、基板１００を介在して隣接するデバイス間の縦方向の伝導性を抑制するために半絶縁的（semi-insulating）である。
Ｎドリフト領域１０２はエピタキシャル堆積（epitaxial deposition）、イオン注入または他の従来技術により形成されてよい。基板１００とｎドリフト領域１０２の組合せもまとめて基板と呼ばれてよいことは理解されよう。Ｎドリフト領域１０２は約１０12ｃｍ-3から約１０17ｃｍ-3までのキャリア濃度を有してよく、約３μｍから約５００μｍまでの厚さを有してよい。基板１００は１００μｍから約５００μｍの厚さを有してよい。基板１００とｎドリフト領域１０２の製造法は当業者によく知られていて、ここではこれ以上説明される必要はない。
次に図１Ｂを参照すると、第１のマスク１０４はｎドリフト領域１０２の表面１０２ａ上でかたどられる（patterned）。第１のマスク１０４は二酸化シリコンまたは他の従来のマスク素材で形成されてよい。図１Ｂに示されているように、第１のマスク１０４はｎドリフト領域１０２の表面１０２ａの一部を露出する開口部を確定する。同じく図１Ｂに示されているように、Ｐ型イオン、好ましくはアルミニウムイオン１０６は、選択的に表面１０２ａを通して、ドリフト領域１０２に注入され、それにより、ドリフト領域１０２内に選択的なＰ＋ウェル１０８を形成する。後で説明されるが、ｐ＋ウェル１０８はｐ型拡散領域とオーム接触（ohmic contact）する。その後、第１のマスク１０４は除去される。
次に図１Ｃを参照すると、二酸化シリコンまたは他の従来のマスク素材で形成された第２のマスク１１２がｎドリフト領域１０２上でかたどられ（patterned）、そのドリフト領域上に開口部１１４ａと１１４ｂから成る第１の対が確定される。その対に属するそれぞれの開口部はｐ＋ウェル１０８のそれぞれの対向する側にある。次いで、ホウ素あるいはベリリウムイオンのようなＰ型ドーパント１１６が前記一対の開口部１１４ａと１１４ｂを通してｎドリフト領域１０２内に注入され、ｐ＋ウェル１０８と対向する側に一対の深いｐ＋注入領域１１８ａと１１８ｂが形成される。後で説明されるが、ベリリウムは深いｐ＋注入領域にとって好ましい。なぜならベリリウムはドリフト領域１０２と階段形接合を形成することができるからである。深いｐ＋注入領域１１８ａと１１８ｂは単一の注入エネルギー及び注入量を使用して、例えばホウ素イオンを１８０ｋｅＶのエネルギーと４×１０15ｃｍ-2の注入量において注入して約１０16ｃｍ-3のキャリア濃度を実現することによって、形成されてよいことは理解されよう。ベリリウムも４０ｋｅＶのエネルギーと３．２×１０15ｃｍ-2の注入量において注入できる。代わりに、複数の注入量及び／またはエネルギーが使用されてよい。
図１Ｄを参照すると、第２のマスク１１２は除去されず、そして窒素のようなｎ型イオン１２２が第１及び第２の開口部１１４ａ及び１１４ｂを通して注入され、一対の浅いｎ＋注入領域１２４ａ、１２４ｂがインプラントされる。後に記述されるように、唯一あるいは複数の注入が使用されてよい。約１０18ｃｍ-3より大きなキャリア濃度が実現できる。同じ第２のマスク１１２が図１Ｃの深いｐ＋注入領域と図１Ｄの浅いｎ＋注入領域に対して使用されるので、これらの注入領域は互いに自己整列され得ることは理解されよう。
次に図１Ｅを参照すると、第２のマスク１１２は除去され、そして第３のマスク１２６が形成される。図１Ｅに示されているように、この第３のマスク１２６は二酸化シリコンあるいは従来のマスク素材で形成されてよく、開口部の第２の対１２８ａ及び１２８ｂをドリフト領域１０２の表面１０２ａ上に確定する。開口部１２８ａ及び１２８ｂから成る第２の対はそれぞれの浅いｎ型注入領域１２４ａ、１２４ｂから空間的に隔てられ、ｐ＋ウェル１０８とは反対の位置にある。
なお図１Ｅを参照すると、窒素のようなｐ型ドーパント１３０が前記開口部の第２の対１２８ａ及び１２８ｂを通してｎドリフト領域１０２内に注入され、一対のドレイン領域１３４ａ、１３４ｂが形成される。その後、第３のマスク１２６が除去されてよい。
当業者であれば、図１Ｂ、図１Ｃ、図１Ｄと図１Ｅの工程の順序は変更されてよいことは理解されよう。従って、例えば、図１Ｂのｐ＋ウェル１０８は図１Ｃの深いｐ＋注入領域１１８ａ、１１８ｂが形成された後に形成されてよく、また図１Ｄの浅いｎ＋注入領域１２４ａ、１２４ｂが形成された後に形成されてもよい。図１Ｂのｐ＋ウェルは図１Ｅのｎ＋ドレイン領域１３４ａ、１３４ｂが形成された後に形成されてもよい。さらに、図１Ｃの深いｐ＋注入領域１１８ａ、１１８ｂは図１Ｄの浅いｎ＋注入領域１２４ａ、１２４ｂが形成された後に形成されてもよい。この場合、アニールは好ましくはマスクが耐えられ、ｎ型ドーパントを電気的に活性化させるのに十分な温度と時間で、浅いｎ＋注入領域１２４ａ、１２４ｂが注入された後に、実行される。
図１Ｅのｎ＋ドレイン領域１３４ａ、１３４ｂは、図１Ｄの浅いｎ＋注入領域１２４ａ、１２４ｂ、図１Ｃの深いｐ＋注入領域１１８ａ、１１８ｂ、そして／または図１Ｂのｐ＋ウェル１０８が形成される前に、形成されてもよい。ｎ＋ドレイン領域１３４ａ、１３４ｂは図１Ｄの浅いｎ＋領域１２４ａ、１２４ｂと同時にインプラントされてもよい。もしｎ＋ドレイン領域１３４ａ、１３４ｂが浅いｎ＋注入領域１２４ａ、１２４ｂと同時にインプラントされるなら、開口部の第２の対１２８ａ、１２８ｂは同時注入を可能にするために第２のマスク１１２に形成されてよい。
次に図１Ｆ参照すると、アニールは、深いｐ型注入領域１１８ａ、１１８ｂを横方向へそれぞれの浅いｎ型注入領域１２４ａ、１２４ｂを囲む炭化シリコン基板の表面１０２ａまで拡散させるのに十分な、またそれぞれの深いｐ型注入領域を縦方向にそれぞれの浅いｎ型注入領域１２４ａ、１２４ｂを通って炭化シリコン基板の表面まで拡散させることのない、温度と時間で実行される。例えば好ましくは、深いＰ型注入領域の浅いｎ型注入領域１２４ａ、１２４ｂ内への、その浅いｎ型注入領域１２４ａ、１２４ｂの厚さの５％未満までの縦方向の拡散が生じる。アニールは、例えば５分間１６００℃において生じて深いｐ型注入領域を約１μｍだけ拡散させる。しかしながら、他のアニール時間と温度が使用されてよい。例えば、約１５００℃と約１６００℃の間のアニール温度と、約１分と約３０分の間のアニール時間が、ホウ素を深いｐ型注入領域から縦及び横方向へ約０．５μｍと３μｍの間の距離まで拡散させるのに使用されてよい。
したがって、一対のｐ＋拡散領域１３６ａ、１３６ｂは、ｐ＋ドーパントを深いｐ＋注入領域１１８ａ、１１８ｂから矢印１４２に示されているように縦方向へ表面１０２ａから離れるように拡散させ、かつ矢印１４４で示されているように横及び縦方向に表面１０２ａに向かって拡散させることによって形成されてよい。同じく矢印１４４によって示されているように、側方拡散（lateral diffusion）は、浅いｎ＋注入領域１２４ａ、１２４ｂの周りに、ｐ＋ウェル１０８とは反対のドリフト領域の表面１０２ａへ拡散する。領域１３６ｃによって示されているように、ｐ＋ウェル１０８内への側方拡散も、さらにオーム接触を改善させるために生じてよい。
最後に、図１Ｇを参照すると、絶縁されたゲートコンタクト及びソースコンタクトそしてドレインコンタクトが構成される。例えば、ソースコンタクト１４６と一対の空間的に隔てられたドレインコンタクト１４７ａ、１４７ｂは、ニッケルを層堆積（blanket deposit）させ、その後、層堆積したニッケルをかたどる（patterning）ことにより形成されてよい。ソースコンタクト１４６は図１ＧにおいてＳでラベルされ、ドレインコンタクト１４７ａ、１４７ｂは図１ＧにおいてＤ１とＤ２でラベルされている。図１Ｇに示されているように、このソースコンタクトは、浅いｎ＋注入領域１２４ａ、１２４ｂ上及びｐ＋ウェル１０８上に拡がる共通のソースコンタクトを提供する。ドレインコンタクト１４７ａ、１４７ｂは、それぞれｎ＋ドレイン１３４ａ、１３４ｂに電気的に接触する。
図１Ｇの説明を続けると、一対のゲート絶縁領域１４８ａ、１４８ｂ、例えば二酸化シリコンは、ｎドリフト領域１０２の表面１０２ａ上に形成され、それぞれのゲート絶縁領域は、ｐ＋ウェル１０８の向こう側にｎドリフト領域１０２の表面まで側方拡散したｐ＋拡散領域１３６ａ、１３６ｂのそれぞれの部分に接触する。こうして、これらの領域は側方拡散したｐ型注入領域内で炭化シリコン基板の表面上に一対のチャネル領域１５０ａ、１５０ｂを形成する。その結果、ソース領域と並んだ自己配列チャネル領域が形成される。その後、一対のゲートコンタクト１５２ａ、１５２ｂが一対のそれぞれのゲート絶縁領域１４８ａ、１４８ｂ上に形成される。ゲートコンタクトは図１ＧにおいてＧ１とＧ２でラベルされ、ニッケルを含んでよい。
図１Ｇにおいて記述された絶縁領域とコンタクトの形成は説明された順序とは異なった順序で実行されてよいことも理解されよう。例えば、ゲートコンタクト１５２ａ、１５２ｂはソースコンタクト１４６とドレインコンタクト１４７ａ、１４７ｂと同時に形成されてよい。好ましくは、ゲートコンタクト１５２ａ、１５２ｂはソースコンタクト１４６とドレインコンタクト１４７ａ、１４７ｂが形成される前に形成されてよい。
図２は、図１Ｇの完成したデバイスの平面図である。そこに示されているように、一対の共通ソース形ＬＩＤＭＯＳＦＥＴが形成されている。一対の共通ソース形ＬＩＤＭＯＳＦＥＴは炭化シリコン基板上で複製されて、一連の単位セルを形成してよい。さらに、もし共通ソースを含まない単位セルが望ましいなら、図１Ａ−図１Ｇの左半分または右半分が複製されてもよい。
次に図３Ａ−図３Ｇを参照して、本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴ（silicon carbide vertical power MOSFET）を形成する方法を説明する。これらの縦型パワーＭＯＳＦＥＴは注入と拡散を使用して製造されるので、それらはここでは炭化シリコン縦方向注入拡散型ＭＯＳＦＥＴ（VIDMOSFET(silicon carbide Vertical Implanted Diffused MOSFET））とも呼ばれる。
図３Ａを参照するとそこには、Ｎドリフト領域１０２を含む炭化ケイ素基板１００’が与えられている。図３Ａ−図３Ｇは基板を通しての導電性を有する縦型ＭＯＳＦＥＴの製造法を示しているので、基板１００’は好ましくは、周知技術を使用して製造されるｎ＋導電性炭化ケイ素基板である。ｎ＋導電性炭化シリコン基板は約１０16ｃｍ-3と約１０19ｃｍ-3の間のキャリア濃度を有してよい。Ｎドリフト領域１０２も図１Ａで説明されたように製造されてよい。ｎ＋基板１００’とｎドリフト領域１０２の組合せもすでに述べたように基板と呼ばれてよいことも理解されよう。
次に図３Ｂを参照すると、一対の空間的に隔てられたｐ＋ウェル１０８ａ、１０８ｂは炭化ケイ素基板の表面１０２ａにおけるドリフト領域１０２内にインプラントされる。一対の空間的に隔てられたｐ＋ウェル１０８ａ、１０８ｂは、図１Ｄに関連して説明されたような方法で一対の開口部を有する第１のマスク１０４’を使用して、ドリフト領域１０２の表面１０２ａにインプラントされる。同じく説明されたように、ｐ＋ウェルは好ましくはアルミニウムイオン１０６を注入することによって形成される。
当業者であれば、縦型炭化シリコンＭＯＳＦＥＴは一般に単位セルが複製されることは理解されよう。したがって、図３Ｂ−図３Ｇと図４を参照して、ライン１１０ａと１１０ｂの間の単位セルを説明する。説明を簡明にするために、ライン１１０ａと１１０ｂの外側の複製された単位セルにはラベルされないものとする。
次に図３Ｃを参照すると、一対の開口部１１４ａ、１１４ｂが、一対のアルミニウムウェル１０８ａ、１０８ｂの間にこれらの開口部を形成するために修正された第２のマスク１１２’が使用されることを除いては、図１Ｃに関連して説明されたように形成される。ホウ素イオン、より好ましくはベリリウムイオン１１６は図１Ｃに関連して説明されたように深いｐ＋注入領域１１８ａ、１１８ｂを形成するために注入される。
次に図３Ｄを参照すると、同じ第２のマスク１１２’を使用して、浅いｎ＋注入領域１２４ａ、１２４ｂが図１Ｄに関連して説明されたように例えば窒素イオン１２２を使用してインプラントされる。
図３Ｅを次に参照すると、アニールが図１Ｆに関連してすでに説明された方法で実行される。図３Ａ−図３Ｇは縦型ＭＯＳＦＥＴの製造を示しているので、図１Ｅに示されたような一対のｎ＋ドレイン１３４ａ、１３４ｂの製造は省略されてよいことは理解されよう。ｐ＋ウェル１０８ａ、１０８ｂ、深いｐ＋注入領域１１８ａ、１１８ｂと浅いｎ＋注入領域１２４ａ、１２４ｂを製造する順序は、図１Ｂ−図１Ｆに関連してすでに説明されたように、変更されてよいことも理解されよう。
次に図３Ｆを参照すると、例えばニッケルを含む一対のソースコンタクト１４６ａ，１４６ｂは、図１Ｇに関連して説明されたように浅いｎ型注入領域１２４ａ，１２４ｂ上に形成され、そしてそれに隣接するｐウェル１０８ａ，１０８ｂ上に拡がる。ドレインコンタクト１４７はｎドリフト領域１０２とは反対の炭化シリコン基板１００の表面上に形成される。ドレインコンタクト１４７も好ましくはニッケルを含む。
最後に図３Ｇに示されているように、ゲート絶縁領域１４８はドリフト領域１０２の表面１０２ａにおいて形成され、それは炭化シリコン基板の表面へ拡散した、そのそれぞれがそれぞれの浅いｎ型注入領域を囲む深いｐ型注入領域１３６ａ，１３６ｂの間かつその上に拡がる。したがって、これらの領域は、浅いｎ型注入領域の間に炭化シリコン基板の表面１０２ａにおいて、側方拡散したｐ型注入領域内に、一対のチャネル領域１５０ａ、１５０ｂを形成する。例えばニッケルを含むゲートコンタクト１５２が、ゲート絶縁領域１４８上に形成される。図１Ｇに関連して説明されたように、ゲート絶縁領域１４８とソースコンタクト、ドレインコンタクト及びゲートコンタクトの形成順序は変更されてよい。
図４は完成された構造物の平面図である。最下表面上のドレインコンタクトは示されていない。
本発明による炭化シリコンパワーデバイスの製造に関する追加の議論が以下記述される。
図１Ｂ−図１Ｇのｐ＋ウェル１０８と図３Ｂ−図３Ｇのｐ＋ウェル１０８ａ，１０８ｂは、２５ｋｅＶのエネルギーと２×１０15ｃｍ-2の注入量におけるアルミニウムの第１の注入と、９０ｋｅＶのエネルギーと４×１０15ｃｍ-2の注入量におけるアルミニウムの第２の注入を使用する室温または高温の注入によって５×１０20ｃｍ-3のキャリア濃度を有する深さ０．１μｍのアルミニウムウェルを作り出すことによって形成されてよい。図１Ｃ−図１Ｇと図３Ｃ−図３Ｇの深いｐ＋領域１１８ａ、１１８ｂは、ホウ素を室温にて４５０ｋｅＶの第１のエネルギーと３．２×１０14ｃｍ-2の注入量において、そして３７０ｋｅＶの第２のエネルギーと１．５×１０14ｃｍ-2の注入量において注入して、０．４μｍから１．０μｍまでの深さにおいて２×１０18ｃｍ-3のキャリア濃度を作り出すことにより形成されてよい。最後に、図１Ｄ−図１Ｇと図３Ｄ−図３Ｇの浅いｎ＋注入領域１２４ａ、１２４ｂは、室温における窒素の４つの注入を使用して製造されてよい。第１の注入は２５ｋｅＶのエネルギーと３×１０14ｃｍ-2の注入量において実行される。第２、第３及び第４の注入は、それぞれ６０ｋｅＶ，１２０ｋｅＶ及び２００ｋｅＶのエネルギーにて、そしてそれぞれ６×１０14ｃｍ-2，８×１０14ｃｍ-2及び１×１０15ｃｍ-2にて、実行されてよく、０μｍから０．４μｍまでの深さにおいて１×１０20ｃｍ-3のキャリア濃度を有するｎ＋領域が作り出される。５分間１６００℃のアニールの後に、図１Ｇと図３Ｇの基板表面１０２ａにおいて幅０．３μｍを有するチャネル領域１５０ａ，１５０ｂが作り出される。ｐ＋拡散１３６ａ、１３６ｂの深さは基板表面１０２ａから１．５μｍだけ拡がってよい。
すでに説明されたように、ベリリウムは深いｐ＋注入領域にとって好ましい。なぜならベリリウムはドリフト領域１０２と階段形接合を形成することができるからである。図５と図６はそれぞれアニール後のホウ素とベリリウムの拡散を比較した図である。
特に図５は、ホウ素が室温にて４Ｈ−ＳｉＣ中に１８０ｋｅＶのエネルギーと４×１０15ｃｍ-2の注入量において注入され、２．３×１０15ｃｍ-3のホウ素キャリア濃度が実現される場合の、深さに対するホウ素濃度を示している。アニールは１０分間１５００℃において行われる。図５に示されているように、アニールの後に、前述のように注入されたホウ素（as-implanted boron）は拡散して、濃度は次第に減少するのみである。
それとは対照的に、図６に示されるように、ベリリウムは室温にて４Ｈ−ＳｉＣ基板内に４０ｋｅＶのエネルギーと３．２×１０15ｃｍ-2の注入量において注入され、１×１０19ｃｍ-3のホウ素キャリア濃度が実現される。図６に示されているように、１０分間１５００℃においてアニールが行われた後、前述のように注入されたベリリウムは比較的に一定のキャリア濃度で拡散し、その濃度は約１０００ｎｍにおいて急速に減少する。したがって、ベリリウムでは、ホウ素と比較してより深いより一様な拡散が、ドリフト領域と階段形接合を形成しながら生じる。
図７はさらに、アニールの間の注入されたベリリウムの拡散を示している。ベリリウムは図６に関して記述された条件下で注入される。図７に示されるように、アニール温度が一定のアニール時間３分において１４００℃から１７００℃まで増大するに従って、拡散の深さが増加してもキャリア濃度は一様性を維持し、その後急激に減少する。したがって、ベリリウムはホウ素よりも好ましいかもしれない。
次に図８には、１６５０℃において１０分のアニールの間の注入されたホウ素と窒素の拡散が示されている。図８では、ホウ素は室温にて１８０ｋｅＶのエネルギーと４×１０15ｃｍ-2の注入量において注入される。２つの窒素注入は、それぞれ２５ｋｅＶと６０ｋｅＶのエネルギー及び１．５×１０14ｃｍ-2と２．５×１０14ｃｍ-2の注入量において実行される。図８に示されているように、極めてわずかな窒素拡散が１６５０℃における１０分のアニールの間に生じる。しかしながら、相当量のホウ素拡散がこのアニールの間に生じる。しかしながらホウ素は浅い窒素注入領域から離れてもっと深く拡散するけれども、ホウ素はその浅い窒素注入領域を通って炭化シリコン基板の表面まで拡散しない、ということは注意すべきである。
それ故に、自己整列したソースとｐベース領域、そして一様なｐチャネルを備えた高性能炭化シリコンパワーデバイスが製造され得る。反転層は基板表面を横方向に横切るように形成できる。ｐベースの逆プロファイル（retrograde profile）によって、インプラントされたｎ＋ソースのより低い閾値電圧とより高い活性化が得られてよい。アルミニウムはｐベース領域に使用される必要はないので、さらに閾値電圧を低下させることができるより高いクォリティでより薄いゲート酸化物領域が得られてよい。
さらに、高電場がｐベースに存在する必要はなく、その結果、散乱または電場集中に関係する問題は回避され得る。オン状態動作の間の熱電子注入の減少を可能にするために、鋭いコーナがｎ＋領域内に存在する必要はない。拡散チャネルは、低い界面トラップ密度と固定電荷を与えることができる、反応性イオンエッチングのダメージのない炭化シリコン／二酸化シリコン界面を与える可能性があるので、チャネルにおける高移動度も与えられる可能性がある。
最後に、少なくとも１つのマスクを排除して、そしてタイトな整列許容誤差の必要性を減少させる自己整列を実現することによって、単純化された製造法が提供され得る。従って、炭化シリコンパワーデバイスを製造する改良された方法が実現され得る。
本図面及び本明細書において、本発明の典型的な好ましい実施態様が開示されてきた。特定の用語が使用されているけれども、それらは一般的かつ記述的な意味合いでのみ使用されており、限定目的のためではない。本発明の請求の範囲は以下の請求項によって示される。

Claims (30)

  1. 炭化シリコン基板の一表面をマスクして該表面に開口部を画定する工程と、
    最初に、前記開口部を通して前記炭化シリコン基板内にｐ型ドーパントを、埋め込まれた深いｐ型注入領域を形成する注入エネルギー及び注入量で注入する工程と、
    次いで、前記開口部を通して前記炭化シリコン基板内にｎ型ドーパントを、前記埋め込まれた深いｐ型注入領域と比較して浅いｎ型注入領域を形成する注入エネルギー及び注入量で注入する工程と、
    前記埋め込まれた深いｐ型注入領域を、前記浅いｎ型注入領域を囲む前記炭化シリコン基板の表面まで、該埋め込まれた深いｐ型注入領域を該浅いｎ型注入領域を通って前記炭化シリコン基板の前記表面まで縦方向に拡散させることなく、側方拡散させるのに十分な温度及び時間でアニールする工程と、
    を有することを特徴とする炭化シリコンパワーデバイスの製造方法。
  2. 前記最初にｐ型ドーパントを注入する工程は、前記開口部を通して前記炭化シリコン基板内にｐ型ドーパントを、埋め込まれた深いｐ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含み、
    前記次いでｎ型ドーパントを注入する工程は、前記開口部を通して前記炭化シリコン基板内にｎ型ドーパントを、前記埋め込まれた深いｐ型注入領域と比較して浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含むことを特徴とする請求項１に記載の炭化シリコンパワーデバイスの製造方法。
  3. 前記最初にｐ型ドーパントを注入する工程は、前記開口部を通して前記炭化シリコン基板内にホウ素を、埋め込まれた深いｐ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含み、
    前記次いでｎ型ドーパントを注入する工程は、前記開口部を通して前記炭化シリコン基板内に窒素を、前記埋め込まれた深いｐ型注入領域と比較して浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含むことを特徴とする請求項２に記載の炭化シリコンパワーデバイスの製造方法。
  4. 前記最初にｐ型ドーパントを注入する工程はホウ素を注入する工程を含み、前記次いでｎ型ドーパントを注入する工程は窒素を注入する工程を含むことを特徴とする請求項１に記載の炭化シリコンパワーデバイスの製造方法。
  5. 前記最初にｐ型ドーパントを注入する工程はベリリウムを注入する工程を含み、前記次いでｎ型ドーパントを注入する工程は窒素を注入する工程を含むことを特徴とする請求項１に記載の炭化シリコンパワーデバイスの製造方法。
  6. 前記炭化シリコン基板の前記表面において、前記側方拡散して埋め込まれた深いｐ型注入領域に電気的に接触するアルミニウムウェルを注入する工程をさらに有することを特徴とする請求項１に記載の炭化シリコンパワーデバイスの製造方法。
  7. 炭化シリコン基板の一表面をマスクして該表面に開口部を画定する工程と、
    最初に、前記開口部を通して前記炭化シリコン基板内にｎ型ドーパントを、浅いｎ型注入領域を形成する注入エネルギー及び注入量で注入する工程と、
    前記ｎ型ドーパントを電気的に活性化させる工程と、
    次いで、前記開口部を通して前記炭化シリコン基板内にｐ型ドーパントを、前記浅いｎ型注入領域と比較して埋め込まれた深いｐ型注入領域を形成する注入エネルギー及び注入量で注入する工程と、
    前記埋め込まれた深いｐ型注入領域を、前記浅いｎ型注入領域を囲む前記炭化シリコン基板の表面まで、該埋め込まれた深いｐ型注入領域を該浅いｎ型注入領域を通って前記炭化シリコン基板の前記表面まで縦方向に拡散させることなく、側方拡散させるのに十分な温度及び時間でアニールする工程と、
    を有することを特徴とする炭化シリコンパワーデバイスの製造方法。
  8. 前記最初にｎ型ドーパントを注入する工程は、前記開口部を通して前記炭化シリコン基板内にｎ型ドーパントを、浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含み、
    前記次いでｐ型ドーパントを注入する工程は、前記開口部を通して前記炭化シリコン基板内にｐ型ドーパントを、前記浅いｎ型注入領域と比較して埋め込まれた深いｐ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含むことを特徴とする請求項７に記載の炭化シリコンパワーデバイスの製造方法。
  9. 前記最初にｎ型ドーパントを注入する工程は、前記開口部を通して前記炭化シリコン基板内に窒素を、浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含み、
    前記次いでｐ型ドーパントを注入する工程は、前記開口部を通して前記炭化シリコン基板内にホウ素を、前記浅いｎ型注入領域と比較して埋め込まれた深いｐ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含むことを特徴とする請求項８に記載の炭化シリコンパワーデバイスの製造方法。
  10. 前記最初にｎ型ドーパントを注入する工程は窒素を注入する工程を含み、前記次いでｐ型ドーパントを注入する工程はホウ素を注入する工程を含むことを特徴とする請求項７に記載の炭化シリコンパワーデバイスの製造方法。
  11. 前記最初にｎ型ドーパントを注入する工程は窒素を注入する工程を含み、前記次いでｐ型ドーパントを注入する工程はベリリウムを注入する工程を含むことを特徴とする請求項７に記載の炭化シリコンパワーデバイスの製造方法。
  12. 前記炭化シリコン基板の前記表面において、前記側方拡散して埋め込まれた深いｐ型注入領域に電気的に接触するアルミニウムウェルを注入する工程をさらに有することを特徴とする請求項７に記載の炭化シリコンパワーデバイスの製造方法。
  13. アルミニウムウェルを炭化シリコン基板の一表面におけるドリフト領域内に注入する工程と、
    前記炭化シリコン基板の前記表面における前記ドリフト領域をマスクして、該ドリフト領域上に、第１の対の開口部を前記アルミニウムウェルの対向する側にそれぞれ一つずつ開口部が存在するように画定する工程と、
    最初に、前記第１の対の開口部を通して前記炭化シリコン基板内にｐ型ドーパントを、埋め込まれた深いｐ型注入領域を形成する注入エネルギー及び注入量で注入する工程と、
    次いで、前記第１の対の開口部を通して前記炭化シリコン基板内にｎ型ドーパントを、前記埋め込まれた深いｐ型注入領域と比較して浅いｎ型注入領域を形成する注入エネルギー及び注入量で注入する工程と、
    前記炭化シリコン基板の前記表面における前記ドリフト領域をマスクして、該ドリフト領域上に、そのそれぞれがそれぞれの浅いｎ型注入領域からは空間的に隔たっておりかつ前記アルミニウムウェルに対向する第２の対の開口部を画定する工程と、
    前記第２の対の開口部を通して前記炭化シリコン基板内にｎ型ドーパントを注入して一対のドレイン領域を画定する工程と、
    そのそれぞれの前記埋め込まれた深いｐ型注入領域を、そのそれぞれの前記浅いｎ型注入領域を囲む前記炭化シリコン基板の表面まで、それぞれの埋め込まれた深いｐ型注入領域をそれぞれの浅いｎ型注入領域を通って前記炭化シリコン基板の前記表面まで縦方向に拡散させることなく、側方拡散させるのに十分な温度及び時間でアニールして、それによって前記炭化シリコン基板の前記表面において前記側方拡散したｐ型注入領域内に、一対のチャネル領域を前記アルミニウムウェルの対向する側にそれぞれ一つずつチャネルが存在するように形成する工程と、
    前記炭化シリコン基板の前記表面における前記ドリフト領域上に、そのそれぞれが前記一対のチャネル領域のそれぞれのチャネル領域に接触する、一対のゲート絶縁領域を形成する工程と、
    共通のソースコンタクトを前記浅いｎ型注入領域上かつ前記アルミニウムウェル上にそれらにわたって形成し、一対のドレインコンタクトを前記ドレイン領域上に形成し、そして一対のゲートコンタクトを前記一対のゲート絶縁領域上に形成する工程と、を有することを特徴とする横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  14. 前記最初にｐ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通してｐ型ドーパントを、埋め込まれた深いｐ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含み、 前記次いでｎ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通してｎ型ドーパントを、前記埋め込まれた深いｐ型注入領域と比較して浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含むことを特徴とする請求項１３に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  15. 前記最初にｐ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通してホウ素を、埋め込まれた深いｐ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含み、
    前記次いでｎ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通して窒素を、前記埋め込まれた深いｐ型注入領域と比較して浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含むことを特徴とする請求項１４に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  16. 前記最初にｐ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通してベリリウムを、埋め込まれた深いｐ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含み、
    前記次いでｎ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通して窒素を、前記埋め込まれた深いｐ型注入領域と比較して浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含むことを特徴とする請求項１４に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  17. 前記最初にｐ型ドーパントを注入する工程はホウ素を注入する工程を含み、前記次いでｎ型ドーパントを注入する工程は窒素を注入する工程を含むことを特徴とする請求項１３に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  18. 前記最初にｐ型ドーパントを注入する工程はベリリウムを注入する工程を含み、前記次いでｎ型ドーパントを注入する工程は窒素を注入する工程を含むことを特徴とする請求項１３に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  19. 前記アルミニウムウェルを注入する工程は、前記次いでｎ型ドーパントを注入する工程の後に実行され、前記アルミニウムウェルが前記浅いｎ型注入領域の間に注入されるよう構成されたことを特徴とする請求項１３に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  20. 前記最初にｐ型ドーパントを注入する工程及び前記次いでｎ型ドーパントを注入する工程は、前記ｎ型ドーパントを注入して一対のドレイン領域を形成する工程の後に実行され、前記一対のドレイン領域が前記埋め込まれた深いｐ型注入領域及び前記浅いｎ型注入領域が形成される前に形成されるよう構成されたことを特徴とする請求項１３に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  21. 前記次いでｎ型ドーパントを注入する工程と前記ｎ型ドーパントを注入する工程とは同時に実行され、前記浅いｎ型注入領域と前記一対のドレイン領域とが同時に形成されるよう構成されたことを特徴とする請求項１３に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  22. アルミニウムウェルを炭化シリコン基板の一表面におけるドリフト領域内に注入する工程と、
    前記炭化シリコン基板の前記表面における前記ドリフト領域をマスクして、該ドリフト領域上に、第１の対の開口部を前記アルミニウムウェルの対向する側にそれぞれ一つずつ開口部が存在するように画定する工程と、
    最初に、前記第１の対の開口部を通して前記炭化シリコン基板内にｎ型ドーパントを、浅いｎ型注入領域を形成する注入エネルギー及び注入量で注入する工程と、
    前記ｎ型ドーパントを電気的に活性化させる工程と、
    次いで、前記第１の対の開口部を通して前記炭化シリコン基板内にｐ型ドーパントを、前記浅いｎ型注入領域と比較して埋め込まれた深いｐ型注入領域を形成する注入エネルギー及び注入量で注入する工程と、
    前記炭化シリコン基板の前記表面における前記ドリフト領域をマスクして、該ドリフト領域上に、そのそれぞれがそれぞれの浅いｎ型注入領域からは空間的に隔たっておりかつ前記アルミニウムウェルに対向する第２の対の開口部を画定する工程と、
    前記第２の対の開口部を通して前記炭化シリコン基板内にｎ型ドーパントを注入して一対のドレイン領域を画定する工程と、
    それぞれの前記埋め込まれた深いｐ型注入領域を、そのそれぞれの前記浅いｎ型注入領域を囲む前記炭化シリコン基板の表面まで、それぞれの該埋め込まれた深いｐ型注入領域をそれぞれの該浅いｎ型注入領域を通って前記炭化シリコン基板の前記表面まで縦方向に拡散させることなく、側方拡散させるのに十分な温度及び時間でアニールして、それによって前記炭化シリコン基板の前記表面において前記側方拡散したｐ型注入領域内に、一対のチャネル領域を前記アルミニウムウェルの対向する側にそれぞれ一つずつチャネルが存在するように形成する工程と、
    前記炭化シリコン基板の前記表面における前記ドリフト領域上に、そのそれぞれが前記一対のチャネル領域のそれぞれのチャネル領域に接触する、一対のゲート絶縁領域を形成する工程と、
    共通のソースコンタクトを前記浅いｎ型注入領域上かつ前記アルミニウムウェル上にそれらにわたって形成し、一対のドレインコンタクトを前記ドレイン領域上に形成し、そして一対のゲートコンタクトを前記一対のゲート絶縁領域上に形成する工程と、を有することを特徴とする横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  23. 前記最初にｎ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通してｎ型ドーパントを、浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含み、
    前記次いでｐ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通してｐ型ドーパントを、前記浅いｎ型注入領域と比較して埋め込まれた深いｐ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含むことを特徴とする請求項２２に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  24. 前記最初にｎ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通して窒素を、浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含み、
    前記次いでｐ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通してホウ素を、前記浅いｎ型注入領域と比較して埋め込まれた深いｐ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含むことを特徴とする請求項２３に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  25. 前記最初にｎ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通して窒素を、浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含み、
    前記次いでｐ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通してベリリウムを、前記浅いｎ型注入領域と比較して埋め込まれた深いｐ型注入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含むことを特徴とする請求項２３に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  26. 前記最初にｎ型ドーパントを注入する工程は窒素を注入する工程を含み、前記次いでｐ型ドーパントを注入する工程はホウ素を注入する工程を含むことを特徴とする請求項２２に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  27. 前記最初にｎ型ドーパントを注入する工程は窒素を注入する工程を含み、前記次いでｐ型ドーパントを注入する工程はベリリウムを注入する工程を含むことを特徴とする請求項２２に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  28. 前記アルミニウムウェルを注入する工程は、前記次いでｎ型ドーパントを注入する工程の後に実行され、前記アルミニウムウェルが前記浅いｎ型注入領域の間に注入されるよう構成されたことを特徴とする請求項２２に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  29. 前記最初にｐ型ドーパントを注入する工程及び前記次いでｎ型ドーパントを注入する工程は、前記ｎ型ドーパントを注入して一対のドレイン領域を形成する工程の後に実行され、一対のドレイン領域が前記埋め込まれた深いｐ型注入領域及び前記浅いｎ型注入領域が形成される前に形成されるよう構成されたことを特徴とする請求項２２に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
  30. 前記最初にｎ型ドーパントを注入する工程と前記ｎ型ドーパントを注入する工程とは同時に実行され、前記浅いｎ型注入領域と前記一対のドレイン領域とが同時に形成されるよう構成されたことを特徴とする請求項２２に記載の横型炭化シリコンパワーＭＯＳＦＥＴの製造方法。
JP2011006255A 1998-06-08 2011-01-14 イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法 Expired - Lifetime JP5295274B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/093,207 US6107142A (en) 1998-06-08 1998-06-08 Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US09/093,207 1998-06-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000553992A Division JP5184724B2 (ja) 1998-06-08 1999-06-07 イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法

Publications (3)

Publication Number Publication Date
JP2011097093A true JP2011097093A (ja) 2011-05-12
JP2011097093A5 JP2011097093A5 (ja) 2012-02-16
JP5295274B2 JP5295274B2 (ja) 2013-09-18

Family

ID=22237747

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000553992A Expired - Lifetime JP5184724B2 (ja) 1998-06-08 1999-06-07 イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法
JP2011006255A Expired - Lifetime JP5295274B2 (ja) 1998-06-08 2011-01-14 イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000553992A Expired - Lifetime JP5184724B2 (ja) 1998-06-08 1999-06-07 イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法

Country Status (8)

Country Link
US (1) US6107142A (ja)
EP (2) EP1086491A1 (ja)
JP (2) JP5184724B2 (ja)
KR (1) KR100596061B1 (ja)
CN (1) CN1155066C (ja)
AU (1) AU4550399A (ja)
CA (1) CA2333579C (ja)
WO (1) WO1999065073A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673315B2 (en) 2015-03-24 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
KR20180041503A (ko) * 2016-10-14 2018-04-24 한국전기연구원 SiC 금속 산화물 반도체 소자의 제조 방법

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
EP1058303A1 (en) * 1999-05-31 2000-12-06 STMicroelectronics S.r.l. Fabrication of VDMOS structure with reduced parasitic effects
US6504176B2 (en) * 2000-04-06 2003-01-07 Matshushita Electric Industrial Co., Ltd. Field effect transistor and method of manufacturing the same
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
KR100393201B1 (ko) * 2001-04-16 2003-07-31 페어차일드코리아반도체 주식회사 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터
US6507046B2 (en) 2001-05-11 2003-01-14 Cree, Inc. High-resistivity silicon carbide substrate for semiconductor devices with high break down voltage
JP3939195B2 (ja) * 2002-05-13 2007-07-04 ローム株式会社 半導体装置の製造方法および半導体装置
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7118970B2 (en) * 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7391057B2 (en) * 2005-05-18 2008-06-24 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
EP2052414B1 (en) 2006-08-17 2016-03-30 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4442698B2 (ja) * 2007-07-25 2010-03-31 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8796809B2 (en) * 2008-09-08 2014-08-05 Cree, Inc. Varactor diode with doped voltage blocking layer
US7829402B2 (en) * 2009-02-10 2010-11-09 General Electric Company MOSFET devices and methods of making
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
DE102011002468A1 (de) 2011-01-05 2012-07-05 Robert Bosch Gmbh Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur sowie eine verfahrensgemäß hergestellte Halbleiterstruktur
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
CN103918079B (zh) 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块
US8941188B2 (en) * 2012-03-26 2015-01-27 Infineon Technologies Austria Ag Semiconductor arrangement with a superjunction transistor and a further device integrated in a common semiconductor body
US9018048B2 (en) * 2012-09-27 2015-04-28 Stmicroelectronics S.R.L. Process for manufactuirng super-barrier rectifiers
RU2528554C1 (ru) * 2013-04-25 2014-09-20 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Способ формирования высоковольтного карбидокремниевого диода на основе ионно-легированных p-n-структур
US9768259B2 (en) 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置
JP6988216B2 (ja) 2017-07-12 2022-01-05 富士電機株式会社 半導体装置の製造方法
CN111771259B (zh) * 2018-02-28 2021-07-02 Abb电网瑞士股份公司 通过Al/Be共注入p型掺杂碳化硅的方法
JP6862381B2 (ja) 2018-03-02 2021-04-21 株式会社東芝 半導体装置
US10636660B2 (en) 2018-09-28 2020-04-28 General Electric Company Super-junction semiconductor device fabrication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
WO1997036318A2 (en) * 1996-03-27 1997-10-02 Abb Research Ltd. A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC AND SUCH A DEVICE
WO1998002916A1 (en) * 1996-07-11 1998-01-22 Abb Research Limited A METHOD FOR PRODUCING A CHANNEL REGION LAYER IN A SiC-LAYER FOR A VOLTAGE CONTROLLED SEMICONDUCTOR DEVICE
JP2000507396A (ja) * 1996-03-27 2000-06-13 エービービー リサーチ リミテッド ＳｉＣの半導体層を有する半導体素子およびそのような素子を作る方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629011A (en) * 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US5242841A (en) * 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
JP3146694B2 (ja) * 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5444002A (en) * 1993-12-22 1995-08-22 United Microelectronics Corp. Method of fabricating a short-channel DMOS transistor with removable sidewall spacers
US5399883A (en) * 1994-05-04 1995-03-21 North Carolina State University At Raleigh High voltage silicon carbide MESFETs and methods of fabricating same
TW286435B (ja) * 1994-07-27 1996-09-21 Siemens Ag
SE9501310D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5849620A (en) * 1995-10-18 1998-12-15 Abb Research Ltd. Method for producing a semiconductor device comprising an implantation step
US5837572A (en) * 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
US5877041A (en) * 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
WO1997036318A2 (en) * 1996-03-27 1997-10-02 Abb Research Ltd. A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC AND SUCH A DEVICE
JP2000507396A (ja) * 1996-03-27 2000-06-13 エービービー リサーチ リミテッド ＳｉＣの半導体層を有する半導体素子およびそのような素子を作る方法
WO1998002916A1 (en) * 1996-07-11 1998-01-22 Abb Research Limited A METHOD FOR PRODUCING A CHANNEL REGION LAYER IN A SiC-LAYER FOR A VOLTAGE CONTROLLED SEMICONDUCTOR DEVICE
JP2000514604A (ja) * 1996-07-11 2000-10-31 エービービー リサーチ リミテッド 電圧制御半導体装置のためのＳｉＣ層中にチャンネル領域層を形成する方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013004067; Ｊａｙａｒａｍａ Ｎ． Ｓｈｅｎｏｙ ｅｔ ａｌ: 'Ｈｉｇｈ-Ｖｏｌｔａｇｅ Ｄｏｕｂｌｅ-Ｉｍｐｌａｎｔｅｄ Ｐｏｗｅｒ ＭＯＳＦＥＴ'ｓ ｉｎ ６Ｈ-ＳｉＣ' ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ Ｖｏｌ．１８，Ｎｏ．３, 19970301, ｐｐ．９３-９５ *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673315B2 (en) 2015-03-24 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
KR20180041503A (ko) * 2016-10-14 2018-04-24 한국전기연구원 SiC 금속 산화물 반도체 소자의 제조 방법
KR102704347B1 (ko) * 2016-10-14 2024-09-06 한국전기연구원 SiC 금속 산화물 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
EP1086491A1 (en) 2001-03-28
JP2002518828A (ja) 2002-06-25
KR20010052492A (ko) 2001-06-25
EP1701377A2 (en) 2006-09-13
CA2333579A1 (en) 1999-12-16
US6107142A (en) 2000-08-22
CA2333579C (en) 2009-09-08
WO1999065073A1 (en) 1999-12-16
JP5184724B2 (ja) 2013-04-17
CN1304551A (zh) 2001-07-18
AU4550399A (en) 1999-12-30
KR100596061B1 (ko) 2006-07-03
CN1155066C (zh) 2004-06-23
EP1701377A3 (en) 2008-08-06
JP5295274B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5295274B2 (ja) イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法
US6100169A (en) Methods of fabricating silicon carbide power devices by controlled annealing
KR101168782B1 (ko) 탄화규소 소자들 및 그 제조방법들
US6429041B1 (en) Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
JP3206727B2 (ja) 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
US5459089A (en) Method of fabricating high voltage silicon carbide MESFETs
US9490338B2 (en) Silicon carbide semiconductor apparatus and method of manufacturing same
US6639273B1 (en) Silicon carbide n channel MOS semiconductor device and method for manufacturing the same
EP0671056A1 (en) Power mosfet in silicon carbide
JP2001077363A (ja) 炭化珪素半導体装置及びその製造方法
JP4159651B2 (ja) 低減された電界を備えた絶縁ゲートバイポーラトランジスタ
JP2000082810A (ja) 炭化けい素トレンチ型ｍｏｓ半導体素子の製造方法および炭化けい素トレンチ型ｍｏｓ半導体素子
KR20150108485A (ko) Power MOSFET의 온 저항을 감소시키기 위한 JFET 영역에 이중 이온주입 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130611

R150 Certificate of patent or registration of utility model

Ref document number: 5295274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term