JP2002518828A - イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法 - Google Patents
イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法Info
- Publication number
- JP2002518828A JP2002518828A JP2000553992A JP2000553992A JP2002518828A JP 2002518828 A JP2002518828 A JP 2002518828A JP 2000553992 A JP2000553992 A JP 2000553992A JP 2000553992 A JP2000553992 A JP 2000553992A JP 2002518828 A JP2002518828 A JP 2002518828A
- Authority
- JP
- Japan
- Prior art keywords
- implanting
- type
- silicon carbide
- region
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 202
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 197
- 238000009792 diffusion process Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 57
- 238000005468 ion implantation Methods 0.000 title abstract description 5
- 239000007943 implant Substances 0.000 claims abstract description 148
- 239000000758 substrate Substances 0.000 claims abstract description 142
- 239000002019 doping agent Substances 0.000 claims abstract description 140
- 238000000137 annealing Methods 0.000 claims abstract description 20
- 238000002513 implantation Methods 0.000 claims description 89
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 71
- 229910052782 aluminium Inorganic materials 0.000 claims description 45
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 43
- 229910052757 nitrogen Inorganic materials 0.000 claims description 36
- 229910052796 boron Inorganic materials 0.000 claims description 35
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 33
- 229910052790 beryllium Inorganic materials 0.000 claims description 29
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 8
- 230000003213 activating effect Effects 0.000 claims 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- -1 aluminum ions Chemical class 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910001423 beryllium ion Inorganic materials 0.000 description 2
- PWOSZCQLSAMRQW-UHFFFAOYSA-N beryllium(2+) Chemical compound [Be+2] PWOSZCQLSAMRQW-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Abstract
(57)【要約】
炭化シリコンパワーデバイスは、炭化シリコン基板内にマスクの開口部を通してｐ型ドーパントを注入して深いｐ型注入領域を形成することによって製造される。Ｎ型ドーパントは前記ｐ型注入領域と比較して浅いｎ型注入領域を形成するためにマスクの同じ開口部を通して注入される。その後、アニールが、前記深いｐ型注入領域を前記浅いｎ型注入領域を囲む炭化シリコン表面まで、前記深いｐ型注入領域を前記浅いｎ型注入領域を通って炭化シリコン基板表面まで縦方向に拡散させることなく、側方拡散させるのに十分な温度及び時間で実行される。従って、自己整列した浅い注入領域及び深い注入領域がイオン注入によって実現され、そして良く制御されたチャネルが、高い拡散率を有するｐ型ドーパントを十分に拡散させるアニールによって形成されるが、その一方で低い拡散率を有するｎ型ドーパントは比較的固定される。その結果、ｐベース領域はｎ型ソースの周りに形成される。横型及び縦型パワーＭＯＳＦＥＴはこうして製造される。
Description
【０００１】発明の分野 本発明はパワーデバイス（power device）の製造方法、特に、炭化珪素パワー
デバイスの製造方法に関する。
デバイスの製造方法に関する。
【０００２】発明の背景 パワーデバイスは大電流を運び、高電圧をサポートするために広く使用されて
いる。今日のパワーデバイスは一般に単結晶シリコン半導体素材から製造される
。ある１つの広く使用されているパワーデバイスはパワー酸化金属半導体電界効
果トランジスター（ＭＯＳＦＥＴ）である。パワーＭＯＳＦＥＴでは、制御信号
は、介在する例えばそれに限定はされないが二酸化シリコンなどの絶縁体により
半導体表面から分離されたゲート電極に供給される。電流伝導は、バイポーラト
ランジスタの動作において使用される小数キャリア注入の存在なしに、多数キャ
リアの輸送によって生じる。パワーＭＯＳＦＥＴはすぐれた安全動作領域を提供
することができ、かつ、単位セル構造に匹敵することができる。
いる。今日のパワーデバイスは一般に単結晶シリコン半導体素材から製造される
。ある１つの広く使用されているパワーデバイスはパワー酸化金属半導体電界効
果トランジスター（ＭＯＳＦＥＴ）である。パワーＭＯＳＦＥＴでは、制御信号
は、介在する例えばそれに限定はされないが二酸化シリコンなどの絶縁体により
半導体表面から分離されたゲート電極に供給される。電流伝導は、バイポーラト
ランジスタの動作において使用される小数キャリア注入の存在なしに、多数キャ
リアの輸送によって生じる。パワーＭＯＳＦＥＴはすぐれた安全動作領域を提供
することができ、かつ、単位セル構造に匹敵することができる。
【０００３】 当業者によく知られているように、パワーＭＯＳＦＥＴは横型構造または縦型
構造を含んでよい。横型構造では、ドレイン、ゲート及びソース端末は基板の同
一表面上に存在する。それとは対照的に、縦型構造では、ソース及びドレインは
基板の対向する表面上にある。
構造を含んでよい。横型構造では、ドレイン、ゲート及びソース端末は基板の同
一表面上に存在する。それとは対照的に、縦型構造では、ソース及びドレインは
基板の対向する表面上にある。
【０００４】 ある一つの広く使用されているシリコンパワーＭＯＳＦＥＴは二重拡散処理を
使って製造される二重拡散型ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ（double diffused
MOSFET））である。これらのデバイスでは、ｐベース領域とｎ＋ソース領域はマ
スクにおける共通の開口部を使って拡散される。ｐベース領域はｎ＋ソースより
深く形成される。ｐベース領域とｎ＋ソース領域の間の側方拡散における相違に
よって表面チャネル領域が構成される。ＤＭＯＳＦＥＴを含むパワーＭＯＳＦＥ
Ｔの概要は、１９９６年にＰＷＳ出版社から出版されたＢ．Ｊ．バリヤ（B.J.Ba
liga）氏著の「パワー半導体デバイス」と題された教科書の第７章「パワーＭＯ
ＳＦＥＴ」に見出される。詳細についてはそれを参照されたい。
使って製造される二重拡散型ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ（double diffused
MOSFET））である。これらのデバイスでは、ｐベース領域とｎ＋ソース領域はマ
スクにおける共通の開口部を使って拡散される。ｐベース領域はｎ＋ソースより
深く形成される。ｐベース領域とｎ＋ソース領域の間の側方拡散における相違に
よって表面チャネル領域が構成される。ＤＭＯＳＦＥＴを含むパワーＭＯＳＦＥ
Ｔの概要は、１９９６年にＰＷＳ出版社から出版されたＢ．Ｊ．バリヤ（B.J.Ba
liga）氏著の「パワー半導体デバイス」と題された教科書の第７章「パワーＭＯ
ＳＦＥＴ」に見出される。詳細についてはそれを参照されたい。
【０００５】 パワーデバイスにおける最近の開発の努力にはパワーデバイスに炭化シリコン
（ＳｉＣ）デバイスを使用することの調査も含まれている。炭化シリコンは、シ
リコンと比較して、広いバンドギャップ、高い融解点、低い誘電率、高い破壊電
場強度、高い熱伝導率、そして高い飽和電子ドリフト速度を有する。これらの特
性によって、炭化シリコンパワーデバイスは従来のシリコンを基礎とするパワー
デバイスよりもより高い温度、より高い電力レベルにおいて、そしてより低い固
有オン抵抗で、動作することが可能となる。シリコンデバイスに対する炭化シリ
コンデバイスの優越性の理論的な分析は、１９９３年に発行された電子デバイス
に関するＩＥＥＥトランザクション第４０巻の６４５−６５５ページ（IEEE Tra
nsactions on Electron Devices, Vol. 40, 1993, pp 645-655.）に記載された
ブハットナーガ（Bhatnagar et al.）氏らによって著された「パワーデバイスに
関する６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ及びＳｉの比較（Comparison of 6H-SiC, 3C
-SiC and Si for Power Devices）」と題された論文に見出される。炭化シリコ
ン内に製造されたパワーＭＯＳＦＥＴはパルムア（Palmour）氏に与えられた「
炭化シリコンにおけるパワーＭＯＳＦＥＴ（Power MOSFET in Silicon Carbide
）」と題され、本願の譲受人に譲渡された米国特許第５，５０６，４２１号に記
載されている。
（ＳｉＣ）デバイスを使用することの調査も含まれている。炭化シリコンは、シ
リコンと比較して、広いバンドギャップ、高い融解点、低い誘電率、高い破壊電
場強度、高い熱伝導率、そして高い飽和電子ドリフト速度を有する。これらの特
性によって、炭化シリコンパワーデバイスは従来のシリコンを基礎とするパワー
デバイスよりもより高い温度、より高い電力レベルにおいて、そしてより低い固
有オン抵抗で、動作することが可能となる。シリコンデバイスに対する炭化シリ
コンデバイスの優越性の理論的な分析は、１９９３年に発行された電子デバイス
に関するＩＥＥＥトランザクション第４０巻の６４５−６５５ページ（IEEE Tra
nsactions on Electron Devices, Vol. 40, 1993, pp 645-655.）に記載された
ブハットナーガ（Bhatnagar et al.）氏らによって著された「パワーデバイスに
関する６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ及びＳｉの比較（Comparison of 6H-SiC, 3C
-SiC and Si for Power Devices）」と題された論文に見出される。炭化シリコ
ン内に製造されたパワーＭＯＳＦＥＴはパルムア（Palmour）氏に与えられた「
炭化シリコンにおけるパワーＭＯＳＦＥＴ（Power MOSFET in Silicon Carbide
）」と題され、本願の譲受人に譲渡された米国特許第５，５０６，４２１号に記
載されている。
【０００６】 これらの潜在的な利点にもかかわらず、炭化シリコン内にＭＯＳＦＥＴを含む
パワーデバイスを製造することは困難である。例えば、すでに述べた二重拡散型
ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）は一般に、ｐベース領域がｎ＋ソースよりも深
く形成される二重拡散処理を使用してシリコン内に製造される。不幸にも、炭化
シリコン中では、従来のｐ型及びｎ型ドーパントの拡散係数はシリコンと比較し
て小さく、そのために受け入れ可能な拡散時間と温度を使用してｐベース領域と
ｎ＋ソース領域の必要とされる深さを得ることは困難な場合がある。イオン注入
はｐベースとｎ＋ソースをインプラントするためにも使用されてよい。例えば、
１９９７年３月に発行されたＩＥＥＥ電子デバイスレター第１８巻第３号の９３
−９５ページ（IEEE Electron Device Letters, Vol. 18, No. 3, March 1997,
pp. 93-95）に記載されたシェノイ（Shenoy）氏らによって著された「６Ｈ−Ｓ
ｉＣにける二重注入された高電圧パワーＭＯＳＦＥＴ（High- Voltage Double-
Implanted Power MOSFET's in 6H-SiC）」を参照されたい。しかしながら、イオ
ン注入された領域の深さと横方向の拡張を制御することは困難なことがある。さ
らに、ソース領域を囲む表面チャネルを形成する必要において２つの別々の注入
マスクが使用されることが要求されるかもしれない。そのときｐベースとソース
領域を互いに一列に並べることは困難かもしれず、それによりデバイズ性能に打
撃が与えられる可能性がある。
パワーデバイスを製造することは困難である。例えば、すでに述べた二重拡散型
ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）は一般に、ｐベース領域がｎ＋ソースよりも深
く形成される二重拡散処理を使用してシリコン内に製造される。不幸にも、炭化
シリコン中では、従来のｐ型及びｎ型ドーパントの拡散係数はシリコンと比較し
て小さく、そのために受け入れ可能な拡散時間と温度を使用してｐベース領域と
ｎ＋ソース領域の必要とされる深さを得ることは困難な場合がある。イオン注入
はｐベースとｎ＋ソースをインプラントするためにも使用されてよい。例えば、
１９９７年３月に発行されたＩＥＥＥ電子デバイスレター第１８巻第３号の９３
−９５ページ（IEEE Electron Device Letters, Vol. 18, No. 3, March 1997,
pp. 93-95）に記載されたシェノイ（Shenoy）氏らによって著された「６Ｈ−Ｓ
ｉＣにける二重注入された高電圧パワーＭＯＳＦＥＴ（High- Voltage Double-
Implanted Power MOSFET's in 6H-SiC）」を参照されたい。しかしながら、イオ
ン注入された領域の深さと横方向の拡張を制御することは困難なことがある。さ
らに、ソース領域を囲む表面チャネルを形成する必要において２つの別々の注入
マスクが使用されることが要求されるかもしれない。そのときｐベースとソース
領域を互いに一列に並べることは困難かもしれず、それによりデバイズ性能に打
撃が与えられる可能性がある。
【０００７】発明の目的と概要 以上の説明から、本発明の目的は炭化シリコンパワーＭＯＳＦＥＴを含む炭化
シリコンパワーデバイスを製造するための改良された製造方法を提供することに
ある。
シリコンパワーデバイスを製造するための改良された製造方法を提供することに
ある。
【０００８】 本発明のもう一つの目的は、ソース領域とｐベース領域を別々にマスクする必
要のない炭化シリコンパワーＭＯＳＦＥＴを含む、炭化シリコンパワーデバイス
を製造するための製造方法を提供することにある。
要のない炭化シリコンパワーＭＯＳＦＥＴを含む、炭化シリコンパワーデバイス
を製造するための製造方法を提供することにある。
【０００９】 本発明のさらにもう一つの目的は、デバイスのソース領域と一列に並ぶことが
できるチャネル領域を形成することができる炭化シリコンパワーデバイスを製造
することにある。
できるチャネル領域を形成することができる炭化シリコンパワーデバイスを製造
することにある。
【００１０】 これらの目的と他の目的は本発明による炭化シリコンパワーデバイスの製造方
法によって実現できる。この製造方法によれば、ｐ型ドーパントが炭化シリコン
基板内にマスクの開口部を通して注入され、深いｐ型注入領域が形成される。次
いでｎ型ドーパントがマスクの同じ開口部を通して注入され、前記ｐ型注入領域
と比較して浅いｎ型注入領域が形成される。その後、アニールが、深いｐ型注入
領域を浅いｎ型注入領域を囲む炭化シリコン基板表面まで、その深いｐ型注入領
域をその浅いｎ型注入領域を通って炭化シリコン基板表面まで縦方向に拡散させ
ることなく、側方拡散させるのに十分な温度及び時間で実行される。従って、自
己整列した浅い注入領域及び深い注入領域がイオン注入によって実現され、そし
て良く制御されたチャネルが、高い拡散率を有するｐ型ドーパントを十分に拡散
させるアニールによって形成されるが、その一方で低い拡散率を有するｎ型ドー
パントは比較的固定される。その結果、ｐベース領域はｎ型ソースの周りに形成
される。
法によって実現できる。この製造方法によれば、ｐ型ドーパントが炭化シリコン
基板内にマスクの開口部を通して注入され、深いｐ型注入領域が形成される。次
いでｎ型ドーパントがマスクの同じ開口部を通して注入され、前記ｐ型注入領域
と比較して浅いｎ型注入領域が形成される。その後、アニールが、深いｐ型注入
領域を浅いｎ型注入領域を囲む炭化シリコン基板表面まで、その深いｐ型注入領
域をその浅いｎ型注入領域を通って炭化シリコン基板表面まで縦方向に拡散させ
ることなく、側方拡散させるのに十分な温度及び時間で実行される。従って、自
己整列した浅い注入領域及び深い注入領域がイオン注入によって実現され、そし
て良く制御されたチャネルが、高い拡散率を有するｐ型ドーパントを十分に拡散
させるアニールによって形成されるが、その一方で低い拡散率を有するｎ型ドー
パントは比較的固定される。その結果、ｐベース領域はｎ型ソースの周りに形成
される。
【００１１】 本発明によれば、浅いｎ型注入領域が存在することによって深いｐ型注入領は
浅いｎ型注入領域を囲む炭化シリコン基板表面へ側方拡散することがなお許され
るものの、その深いｐ型注入領域がその浅いｎ型注入領域を通って炭化シリコン
基板表面へ縦方向に拡散することが阻止できることが見出されている。特に、い
かなる動作原理によってもしばられることは望まないが、窒素のｎ型注入はｎ型
領域内の炭素空格子点（carbon vacancies）を減少させて、アニールの間に深い
ｐ型注入領域がｎ型ソース領域内に拡散するのを抑制することができる。その結
果、高性能の自己整列した炭化シリコンパワーデバイスが形成可能である。
浅いｎ型注入領域を囲む炭化シリコン基板表面へ側方拡散することがなお許され
るものの、その深いｐ型注入領域がその浅いｎ型注入領域を通って炭化シリコン
基板表面へ縦方向に拡散することが阻止できることが見出されている。特に、い
かなる動作原理によってもしばられることは望まないが、窒素のｎ型注入はｎ型
領域内の炭素空格子点（carbon vacancies）を減少させて、アニールの間に深い
ｐ型注入領域がｎ型ソース領域内に拡散するのを抑制することができる。その結
果、高性能の自己整列した炭化シリコンパワーデバイスが形成可能である。
【００１２】 Ｐ型ドーパントを注入する工程はｎ型ドーパントを注入する工程に先だって実
行されてよいことは理解されよう。代わりに、ｎ型ドーパントが最初に注入され
、次いで、例えばアニールによって、電気的に活性化されてよい。次いでＰ型ド
ーパントが注入されてよい。炭化シリコンに対するｎ型ドーパントは一般に窒素
を含むこと、そして炭化シリコンに対するＰ型ドーパントはホウ素（boron）ま
たはベリリウム（beryllium）を含んでよいことも理解されよう。ベリリウムは
現在のところ本発明の深いＰ型注入領域にとって好ましい。その理由は、ベリリ
ウムは、炭化シリコン基板と階段形接合（abrupt junction）を作りつつ、深く
注入できるからである。
行されてよいことは理解されよう。代わりに、ｎ型ドーパントが最初に注入され
、次いで、例えばアニールによって、電気的に活性化されてよい。次いでＰ型ド
ーパントが注入されてよい。炭化シリコンに対するｎ型ドーパントは一般に窒素
を含むこと、そして炭化シリコンに対するＰ型ドーパントはホウ素（boron）ま
たはベリリウム（beryllium）を含んでよいことも理解されよう。ベリリウムは
現在のところ本発明の深いＰ型注入領域にとって好ましい。その理由は、ベリリ
ウムは、炭化シリコン基板と階段形接合（abrupt junction）を作りつつ、深く
注入できるからである。
【００１３】 本発明のもう一つの側面によれば、アルミニウムウェル（well）が選択的に炭
化シリコン基板の表面において注入（インプラント）され、それは側方拡散した
深いｐ型注入領域（laterally diffused deep p-type implant）に電気的に接触
する。その際、ニッケルコンタクトが、アルミニウムウェルと浅いｎ型注入領域
に接触してオーム接触を実現するために使用されてよい。
化シリコン基板の表面において注入（インプラント）され、それは側方拡散した
深いｐ型注入領域（laterally diffused deep p-type implant）に電気的に接触
する。その際、ニッケルコンタクトが、アルミニウムウェルと浅いｎ型注入領域
に接触してオーム接触を実現するために使用されてよい。
【００１４】 本発明によれば横型炭化シリコンパワーＭＯＳＦＥＴは、アルミニウムウェル
を炭化シリコン基板の一表面におけるドリフト領域内に注入することにより製造
できる。その炭化シリコン基板表面におけるドリフト領域はマスクされ、アルミ
ニウムウェルの対向する側にそれぞれ一つずつ開口部が存在するように第１の対
（ペア）の開口部が確定される。ｐ型ドーパントが、第１の対の開口部を通して
炭化シリコン基板内に、深いｐ型注入領域を形成する注入エネルギー及び注入量
で注入される。Ｎ型ドーパントが、第１の対の開口部を通して炭化シリコン基板
内に、ｐ型注入領域と比較して浅いｎ型注入領域を形成する注入エネルギー及び
注入量で注入される。最初にｐ型ドーパントが注入され、次いでｎ型ドーパント
が注入されてよいことは理解されよう。代わりに、ｎ型ドーパントが最初に注入
、そして活性化され、その後にｐ型ドーパントが注入されてもよい。
を炭化シリコン基板の一表面におけるドリフト領域内に注入することにより製造
できる。その炭化シリコン基板表面におけるドリフト領域はマスクされ、アルミ
ニウムウェルの対向する側にそれぞれ一つずつ開口部が存在するように第１の対
（ペア）の開口部が確定される。ｐ型ドーパントが、第１の対の開口部を通して
炭化シリコン基板内に、深いｐ型注入領域を形成する注入エネルギー及び注入量
で注入される。Ｎ型ドーパントが、第１の対の開口部を通して炭化シリコン基板
内に、ｐ型注入領域と比較して浅いｎ型注入領域を形成する注入エネルギー及び
注入量で注入される。最初にｐ型ドーパントが注入され、次いでｎ型ドーパント
が注入されてよいことは理解されよう。代わりに、ｎ型ドーパントが最初に注入
、そして活性化され、その後にｐ型ドーパントが注入されてもよい。
【００１５】 次いで炭化シリコン基板表面におけるドリフト領域がマスクされ、そのドリフ
ト領域上に、そのそれぞれがそれぞれの浅いｎ型注入領域からは空間的に隔たっ
ておりかつアルミニウムウェルに対向する第２の対の開口部が確定される。Ｎ型
ドーパントが、第２の対の開口部を通して炭化シリコン基板内に注入され、一対
のドレイン領域が確定される。アニールが、それぞれの深いｐ型注入領域を、そ
のそれぞれの浅いｎ型注入領域を囲む炭化シリコン基板表面まで、それぞれの深
いｐ型注入領域をそれぞれの浅いｎ型注入領域を通って炭化シリコン基板表面ま
で縦方向に拡散させることなく、側方拡散させるのに十分な温度及び時間で実行
される。それによって一対のチャネル領域が、炭化シリコン基板表面において、
側方拡散したｐ型注入領域内に、アルミニウムウェルの対向する側にそれぞれ一
つずつチャネルが存在するように形成される。
ト領域上に、そのそれぞれがそれぞれの浅いｎ型注入領域からは空間的に隔たっ
ておりかつアルミニウムウェルに対向する第２の対の開口部が確定される。Ｎ型
ドーパントが、第２の対の開口部を通して炭化シリコン基板内に注入され、一対
のドレイン領域が確定される。アニールが、それぞれの深いｐ型注入領域を、そ
のそれぞれの浅いｎ型注入領域を囲む炭化シリコン基板表面まで、それぞれの深
いｐ型注入領域をそれぞれの浅いｎ型注入領域を通って炭化シリコン基板表面ま
で縦方向に拡散させることなく、側方拡散させるのに十分な温度及び時間で実行
される。それによって一対のチャネル領域が、炭化シリコン基板表面において、
側方拡散したｐ型注入領域内に、アルミニウムウェルの対向する側にそれぞれ一
つずつチャネルが存在するように形成される。
【００１６】 炭化シリコン基板表面におけるドリフト領域上に、そのそれぞれが前記一対の
チャネル領域のそれぞれのチャネル領域に接触する、一対のゲート絶縁領域が形
成される。次いで共通のソースコンタクトが浅いｎ型注入領域上かつアルミニウ
ムウェル上にそれらにわたって形成され、一対のドレインコンタクトがドレイン
領域上に形成され、そして一対のゲートコンタクトが前記一対のゲート絶縁領域
上に形成される。こうして、より大きなデバイスの単位セルを形成してよい共通
ソースを有する一対の横型炭化シリコンパワーＭＯＳＦＥＴが形成できる。
チャネル領域のそれぞれのチャネル領域に接触する、一対のゲート絶縁領域が形
成される。次いで共通のソースコンタクトが浅いｎ型注入領域上かつアルミニウ
ムウェル上にそれらにわたって形成され、一対のドレインコンタクトがドレイン
領域上に形成され、そして一対のゲートコンタクトが前記一対のゲート絶縁領域
上に形成される。こうして、より大きなデバイスの単位セルを形成してよい共通
ソースを有する一対の横型炭化シリコンパワーＭＯＳＦＥＴが形成できる。
【００１７】 ｐ型ドーパントとｎ型ドーパントはそれぞれ唯一の注入エネルギー及び注入量
での唯一の注入において注入されてよいことは理解されよう。代わりに、複数の
注入エネルギー及び注入量が浅い注入領域及び／または深い注入領域を形成する
ために使用されてよい。すでに述べたように、窒素がｎ型ドーパントに使用され
てよく、ホウ素、そして特にベリリウムがｐ型ドーパントに使用されてよい。
での唯一の注入において注入されてよいことは理解されよう。代わりに、複数の
注入エネルギー及び注入量が浅い注入領域及び／または深い注入領域を形成する
ために使用されてよい。すでに述べたように、窒素がｎ型ドーパントに使用され
てよく、ホウ素、そして特にベリリウムがｐ型ドーパントに使用されてよい。
【００１８】 当業者であればすでに述べた工程において、アルミニウムウェルは、浅いｎ型
注入領域の間に注入されるよう、ドリフト領域がマスクされた後かつ浅い注入領
域及び深い注入領域が注入された後に注入されてよいことも理解されよう。さら
に、最初にｐ型ドーパントを注入する工程と、その後にｎ型ドーパントを注入す
る工程は、ドレイン領域のためにｎ型ドーパントを注入する工程の後に実行され
てよい。換言すれば、ドレイン領域はソース領域が形成される前に形成されてよ
い。さらに代わりに、ソース領域のための浅いｎ型注入と、ドレイン領域のため
のｎ型注入が同時に実行されてよい。
注入領域の間に注入されるよう、ドリフト領域がマスクされた後かつ浅い注入領
域及び深い注入領域が注入された後に注入されてよいことも理解されよう。さら
に、最初にｐ型ドーパントを注入する工程と、その後にｎ型ドーパントを注入す
る工程は、ドレイン領域のためにｎ型ドーパントを注入する工程の後に実行され
てよい。換言すれば、ドレイン領域はソース領域が形成される前に形成されてよ
い。さらに代わりに、ソース領域のための浅いｎ型注入と、ドレイン領域のため
のｎ型注入が同時に実行されてよい。
【００１９】 本発明によれば縦型炭化シリコンパワーＭＯＳＦＥＴは、空間的に隔たった一
対のアルミニウムウェルを炭化シリコン基板の一表面におけるドリフト領域内に
注入することにより製造できる。その炭化シリコン基板表面におけるドリフト領
域はマスクされて、そのドリフト領域上において前記一対のアルミニウムウェル
の間に、第１の対の開口部が確定される。Ｐ型ドーパントが第１の対の開口部を
通して炭化シリコン基板内に注入され、深いｐ型注入領域が形成される。Ｎ型ド
ーパントが第１の対の開口部を通して炭化シリコン基板内に注入され、浅いｎ型
注入領域が形成される。すでに述べたように、ｐ型ドーパントがｎ型ドーパント
に先立って注入されてよく、あるいはｎ型ドーパントが注入、そして活性化され
、その後にｐ型ドーパントが注入されてよい。
対のアルミニウムウェルを炭化シリコン基板の一表面におけるドリフト領域内に
注入することにより製造できる。その炭化シリコン基板表面におけるドリフト領
域はマスクされて、そのドリフト領域上において前記一対のアルミニウムウェル
の間に、第１の対の開口部が確定される。Ｐ型ドーパントが第１の対の開口部を
通して炭化シリコン基板内に注入され、深いｐ型注入領域が形成される。Ｎ型ド
ーパントが第１の対の開口部を通して炭化シリコン基板内に注入され、浅いｎ型
注入領域が形成される。すでに述べたように、ｐ型ドーパントがｎ型ドーパント
に先立って注入されてよく、あるいはｎ型ドーパントが注入、そして活性化され
、その後にｐ型ドーパントが注入されてよい。
【００２０】 次いでアニールが、それぞれの深いｐ型注入領域を、そのそれぞれの浅いｎ型
注入領域を囲む炭化シリコン基板表面まで、それぞれの深いｐ型注入領域をそれ
ぞれの浅いｎ型注入領域を通って炭化シリコン基板表面まで縦方向に拡散させる
ことなく、側方拡散させるのに十分な温度及び時間で実行される。それによって
炭化シリコン基板表面において、側方拡散したｐ型注入領域内に、かつ浅いｎ型
注入領域の間に、一対のチャネル領域が形成される。ゲート絶縁領域が、炭化シ
リコン基板表面において、前記一対のチャネル領域上かつそれらの間に拡がるよ
うに形成される。一対のソースコンタクトがそのそれぞれのソースコンタクトが
それぞれの浅いｎ型注入領域上かつそれに隣接するアルミニウムウェル上に拡が
るように形成され、ゲートコンタクトがゲート絶縁領域上に形成され、そしてド
レインコンタクトがドレイン領域に対向する炭化シリコン基板の第２の表面上に
形成される。
注入領域を囲む炭化シリコン基板表面まで、それぞれの深いｐ型注入領域をそれ
ぞれの浅いｎ型注入領域を通って炭化シリコン基板表面まで縦方向に拡散させる
ことなく、側方拡散させるのに十分な温度及び時間で実行される。それによって
炭化シリコン基板表面において、側方拡散したｐ型注入領域内に、かつ浅いｎ型
注入領域の間に、一対のチャネル領域が形成される。ゲート絶縁領域が、炭化シ
リコン基板表面において、前記一対のチャネル領域上かつそれらの間に拡がるよ
うに形成される。一対のソースコンタクトがそのそれぞれのソースコンタクトが
それぞれの浅いｎ型注入領域上かつそれに隣接するアルミニウムウェル上に拡が
るように形成され、ゲートコンタクトがゲート絶縁領域上に形成され、そしてド
レインコンタクトがドレイン領域に対向する炭化シリコン基板の第２の表面上に
形成される。
【００２１】 横型パワーＭＯＳＦＥＴに関連して述べたように、注入領域に対して唯一の注
入エネルギー及び注入量、あるいは複数の注入エネルギー及び注入量が使用され
てよい。窒素がｎ型ドーパントに使用されてよく、ホウ素、そして特にベリリウ
ムがｐ型ドーパントに使用されてよい。アルミニウムウェルは、第１の対の開口
部の外側に注入されるよう、ｐ型ドーパント及びｎ型ドーパントが注入された後
に注入されてよい。以上の結果、自己整列的な製造方法によって、横型及び縦型
のパワーＭＯＳＦＥＴを含む、高性能炭化シリコンデバイスが製造できる。
入エネルギー及び注入量、あるいは複数の注入エネルギー及び注入量が使用され
てよい。窒素がｎ型ドーパントに使用されてよく、ホウ素、そして特にベリリウ
ムがｐ型ドーパントに使用されてよい。アルミニウムウェルは、第１の対の開口
部の外側に注入されるよう、ｐ型ドーパント及びｎ型ドーパントが注入された後
に注入されてよい。以上の結果、自己整列的な製造方法によって、横型及び縦型
のパワーＭＯＳＦＥＴを含む、高性能炭化シリコンデバイスが製造できる。
【００２２】詳細な説明 以下、図面を参照しながら本発明の好ましい実施の態様について詳細に説明す
る。しかしながら本発明は、多くの異なった形態で実施されてよく、以下に説明
される実施態様に限定されたものとして構成されるべきではない。むしろこれら
の実施態様は本開示が徹底しておりかつ完全なものとなるように提供され、そし
て本発明の請求の範囲を当業者に明らかにするものである。図面では、層と領域
の厚さは分かりやすくするために誇張されている。全体にわたり類似の符号が類
似の要素に付与されている。層、領域または基板といった要素は他の要素の「上
に」存在しているものとして引き合いに出されるとき、それはその他の要素の直
接上に存在するか、あるいは仲介要素も存在できることは理解されよう。それと
対照的に、要素が他の要素の「直接上に」存在しているものとして引き合いに出
されるとき、仲介要素は一切存在しない。
る。しかしながら本発明は、多くの異なった形態で実施されてよく、以下に説明
される実施態様に限定されたものとして構成されるべきではない。むしろこれら
の実施態様は本開示が徹底しておりかつ完全なものとなるように提供され、そし
て本発明の請求の範囲を当業者に明らかにするものである。図面では、層と領域
の厚さは分かりやすくするために誇張されている。全体にわたり類似の符号が類
似の要素に付与されている。層、領域または基板といった要素は他の要素の「上
に」存在しているものとして引き合いに出されるとき、それはその他の要素の直
接上に存在するか、あるいは仲介要素も存在できることは理解されよう。それと
対照的に、要素が他の要素の「直接上に」存在しているものとして引き合いに出
されるとき、仲介要素は一切存在しない。
【００２３】 以下、図１Ａ−図１Ｇを参照して、本発明による一対（ペア）の横型パワーＭ
ＯＳＦＥＴの製造方法を説明する。横型パワーＭＯＳＦＥＴは自己整列注入及び
拡散を使用するので、炭化シリコンの横型パワーＭＯＳＦＥＴは横方向注入拡散
型ＭＯＳＦＥＴあるいはＬＩＤＭＯＳＦＥＴ（Lateral Implanted Diffused MOS
FET）とも呼ばれている。
ＯＳＦＥＴの製造方法を説明する。横型パワーＭＯＳＦＥＴは自己整列注入及び
拡散を使用するので、炭化シリコンの横型パワーＭＯＳＦＥＴは横方向注入拡散
型ＭＯＳＦＥＴあるいはＬＩＤＭＯＳＦＥＴ（Lateral Implanted Diffused MOS
FET）とも呼ばれている。
【００２４】 図１Ａを参照すると、半絶縁性基板（semi-insulating substrate）といった
基板１００にはその上にｎドリフト領域（n-drift region）１０２が与えられて
いる。当業者であれば、基板１００はドープされたまたはドープされていない炭
化シリコンあるいは炭化シリコンに格子整合するどれか他の素材−ガリウム窒化
物に限定されない−を含んでよい、ということは理解されよう。基板１００は好
ましくは、基板１００を介在して隣接するデバイス間の縦方向の伝導性を抑制す
るために半絶縁的（semi-insulating）である。
基板１００にはその上にｎドリフト領域（n-drift region）１０２が与えられて
いる。当業者であれば、基板１００はドープされたまたはドープされていない炭
化シリコンあるいは炭化シリコンに格子整合するどれか他の素材−ガリウム窒化
物に限定されない−を含んでよい、ということは理解されよう。基板１００は好
ましくは、基板１００を介在して隣接するデバイス間の縦方向の伝導性を抑制す
るために半絶縁的（semi-insulating）である。
【００２５】 Ｎドリフト領域１０２はエピタキシャル堆積（epitaxial deposition）、イオ
ン注入または他の従来技術により形成されてよい。基板１００とｎドリフト領域
１０２の組合せもまとめて基板と呼ばれてよいことは理解されよう。Ｎドリフト
領域１０２は約１０12ｃｍ-3から約１０17ｃｍ-3までのキャリア濃度を有してよ
く、約３μｍから約５００μｍまでの厚さを有してよい。基板１００は１００μ
ｍから約５００μｍの厚さを有してよい。基板１００とｎドリフト領域１０２の
製造法は当業者によく知られていて、ここではこれ以上説明される必要はない。
ン注入または他の従来技術により形成されてよい。基板１００とｎドリフト領域
１０２の組合せもまとめて基板と呼ばれてよいことは理解されよう。Ｎドリフト
領域１０２は約１０12ｃｍ-3から約１０17ｃｍ-3までのキャリア濃度を有してよ
く、約３μｍから約５００μｍまでの厚さを有してよい。基板１００は１００μ
ｍから約５００μｍの厚さを有してよい。基板１００とｎドリフト領域１０２の
製造法は当業者によく知られていて、ここではこれ以上説明される必要はない。
【００２６】 次に図１Ｂを参照すると、第１のマスク１０４はｎドリフト領域１０２の表面
１０２ａ上でかたどられる（patterned）。第１のマスク１０４は二酸化シリコ
ンまたは他の従来のマスク素材で形成されてよい。図１Ｂに示されているように
、第１のマスク１０４はｎドリフト領域１０２の表面１０２ａの一部を露出する
開口部を確定する。同じく図１Ｂに示されているように、Ｐ型イオン、好ましく
はアルミニウムイオン１０６は、選択的に表面１０２ａを通して、ドリフト領域
１０２に注入され、それにより、ドリフト領域１０２内に選択的なＰ＋ウェル１
０８を形成する。後で説明されるが、ｐ＋ウェル１０８はｐ型拡散領域とオーム
接触（ohmic contact）する。その後、第１のマスク１０４は除去される。
１０２ａ上でかたどられる（patterned）。第１のマスク１０４は二酸化シリコ
ンまたは他の従来のマスク素材で形成されてよい。図１Ｂに示されているように
、第１のマスク１０４はｎドリフト領域１０２の表面１０２ａの一部を露出する
開口部を確定する。同じく図１Ｂに示されているように、Ｐ型イオン、好ましく
はアルミニウムイオン１０６は、選択的に表面１０２ａを通して、ドリフト領域
１０２に注入され、それにより、ドリフト領域１０２内に選択的なＰ＋ウェル１
０８を形成する。後で説明されるが、ｐ＋ウェル１０８はｐ型拡散領域とオーム
接触（ohmic contact）する。その後、第１のマスク１０４は除去される。
【００２７】 次に図１Ｃを参照すると、二酸化シリコンまたは他の従来のマスク素材で形成
された第２のマスク１１２がｎドリフト領域１０２上でかたどられ（patterned
）、そのドリフト領域上に開口部１１４ａと１１４ｂから成る第１の対が確定さ
れる。その対に属するそれぞれの開口部はｐ＋ウェル１０８のそれぞれの対向す
る側にある。次いで、ホウ素あるいはベリリウムイオンのようなＰ型ドーパント
１１６が前記一対の開口部１１４ａと１１４ｂを通してｎドリフト領域１０２内
に注入され、ｐ＋ウェル１０８と対向する側に一対の深いｐ＋注入領域１１８ａ
と１１８ｂが形成される。後で説明されるが、ベリリウムは深いｐ＋注入領域に
とって好ましい。なぜならベリリウムはドリフト領域１０２と階段形接合を形成
することができるからである。深いｐ＋注入領域１１８ａと１１８ｂは単一の注
入エネルギー及び注入量を使用して、例えばホウ素イオンを１８０ｋｅＶのエネ
ルギーと４×１０15ｃｍ-2の注入量において注入して約１０16ｃｍ-3のキャリア
濃度を実現することによって、形成されてよいことは理解されよう。ベリリウム
も４０ｋｅＶのエネルギーと３．２×１０15ｃｍ-2の注入量において注入できる
。代わりに、複数の注入量及び／またはエネルギーが使用されてよい。
された第２のマスク１１２がｎドリフト領域１０２上でかたどられ（patterned
）、そのドリフト領域上に開口部１１４ａと１１４ｂから成る第１の対が確定さ
れる。その対に属するそれぞれの開口部はｐ＋ウェル１０８のそれぞれの対向す
る側にある。次いで、ホウ素あるいはベリリウムイオンのようなＰ型ドーパント
１１６が前記一対の開口部１１４ａと１１４ｂを通してｎドリフト領域１０２内
に注入され、ｐ＋ウェル１０８と対向する側に一対の深いｐ＋注入領域１１８ａ
と１１８ｂが形成される。後で説明されるが、ベリリウムは深いｐ＋注入領域に
とって好ましい。なぜならベリリウムはドリフト領域１０２と階段形接合を形成
することができるからである。深いｐ＋注入領域１１８ａと１１８ｂは単一の注
入エネルギー及び注入量を使用して、例えばホウ素イオンを１８０ｋｅＶのエネ
ルギーと４×１０15ｃｍ-2の注入量において注入して約１０16ｃｍ-3のキャリア
濃度を実現することによって、形成されてよいことは理解されよう。ベリリウム
も４０ｋｅＶのエネルギーと３．２×１０15ｃｍ-2の注入量において注入できる
。代わりに、複数の注入量及び／またはエネルギーが使用されてよい。
【００２８】 図１Ｄを参照すると、第２のマスク１１２は除去されず、そして窒素のような
ｎ型イオン１２２が第１及び第２の開口部１１４ａ及び１１４ｂを通して注入さ
れ、一対の浅いｎ＋注入領域１２４ａ、１２４ｂがインプラントされる。後に記
述されるように、唯一あるいは複数の注入が使用されてよい。約１０18ｃｍ-3よ
り大きなキャリア濃度が実現できる。同じ第２のマスク１１２が図１Ｃの深いｐ
＋注入領域と図１Ｄの浅いｎ＋注入領域に対して使用されるので、これらの注入
領域は互いに自己整列され得ることは理解されよう。
ｎ型イオン１２２が第１及び第２の開口部１１４ａ及び１１４ｂを通して注入さ
れ、一対の浅いｎ＋注入領域１２４ａ、１２４ｂがインプラントされる。後に記
述されるように、唯一あるいは複数の注入が使用されてよい。約１０18ｃｍ-3よ
り大きなキャリア濃度が実現できる。同じ第２のマスク１１２が図１Ｃの深いｐ
＋注入領域と図１Ｄの浅いｎ＋注入領域に対して使用されるので、これらの注入
領域は互いに自己整列され得ることは理解されよう。
【００２９】 次に図１Ｅを参照すると、第２のマスク１１２は除去され、そして第３のマス
ク１２６が形成される。図１Ｅに示されているように、この第３のマスク１２６
は二酸化シリコンあるいは従来のマスク素材で形成されてよく、開口部の第２の
対１２８ａ及び１２８ｂをドリフト領域１０２の表面１０２ａ上に確定する。開
口部１２８ａ及び１２８ｂから成る第２の対はそれぞれの浅いｎ型注入領域１２
４ａ、１２４ｂから空間的に隔てられ、ｐ＋ウェル１０８とは反対の位置にある
。
ク１２６が形成される。図１Ｅに示されているように、この第３のマスク１２６
は二酸化シリコンあるいは従来のマスク素材で形成されてよく、開口部の第２の
対１２８ａ及び１２８ｂをドリフト領域１０２の表面１０２ａ上に確定する。開
口部１２８ａ及び１２８ｂから成る第２の対はそれぞれの浅いｎ型注入領域１２
４ａ、１２４ｂから空間的に隔てられ、ｐ＋ウェル１０８とは反対の位置にある
。
【００３０】 なお図１Ｅを参照すると、窒素のようなｐ型ドーパント１３０が前記開口部の
第２の対１２８ａ及び１２８ｂを通してｎドリフト領域１０２内に注入され、一
対のドレイン領域１３４ａ、１３４ｂが形成される。その後、第３のマスク１２
６が除去されてよい。
第２の対１２８ａ及び１２８ｂを通してｎドリフト領域１０２内に注入され、一
対のドレイン領域１３４ａ、１３４ｂが形成される。その後、第３のマスク１２
６が除去されてよい。
【００３１】 当業者であれば、図１Ｂ、図１Ｃ、図１Ｄと図１Ｅの工程の順序は変更されて
よいことは理解されよう。従って、例えば、図１Ｂのｐ＋ウェル１０８は図１Ｃ
の深いｐ＋注入領域１１８ａ、１１８ｂが形成された後に形成されてよく、また
図１Ｄの浅いｎ＋注入領域１２４ａ、１２４ｂが形成された後に形成されてもよ
い。図１Ｂのｐ＋ウェルは図１Ｅのｎ＋ドレイン領域１３４ａ、１３４ｂが形成
された後に形成されてもよい。さらに、図１Ｃの深いｐ＋注入領域１１８ａ、１
１８ｂは図１Ｄの浅いｎ＋注入領域１２４ａ、１２４ｂが形成された後に形成さ
れてもよい。この場合、アニールは好ましくはマスクが耐えられ、ｎ型ドーパン
トを電気的に活性化させるのに十分な温度と時間で、浅いｎ＋注入領域１２４ａ
、１２４ｂが注入された後に、実行される。
よいことは理解されよう。従って、例えば、図１Ｂのｐ＋ウェル１０８は図１Ｃ
の深いｐ＋注入領域１１８ａ、１１８ｂが形成された後に形成されてよく、また
図１Ｄの浅いｎ＋注入領域１２４ａ、１２４ｂが形成された後に形成されてもよ
い。図１Ｂのｐ＋ウェルは図１Ｅのｎ＋ドレイン領域１３４ａ、１３４ｂが形成
された後に形成されてもよい。さらに、図１Ｃの深いｐ＋注入領域１１８ａ、１
１８ｂは図１Ｄの浅いｎ＋注入領域１２４ａ、１２４ｂが形成された後に形成さ
れてもよい。この場合、アニールは好ましくはマスクが耐えられ、ｎ型ドーパン
トを電気的に活性化させるのに十分な温度と時間で、浅いｎ＋注入領域１２４ａ
、１２４ｂが注入された後に、実行される。
【００３２】 図１Ｅのｎ＋ドレイン領域１３４ａ、１３４ｂは、図１Ｄの浅いｎ＋注入領域
１２４ａ、１２４ｂ、図１Ｃの深いｐ＋注入領域１１８ａ、１１８ｂ、そして／
または図１Ｂのｐ＋ウェル１０８が形成される前に、形成されてもよい。ｎ＋ド
レイン領域１３４ａ、１３４ｂは図１Ｄの浅いｎ＋領域１２４ａ、１２４ｂと同
時にインプラントされてもよい。もしｎ＋ドレイン領域１３４ａ、１３４ｂが浅
いｎ＋注入領域１２４ａ、１２４ｂと同時にインプラントされるなら、開口部の
第２の対１２８ａ、１２８ｂは同時注入を可能にするために第２のマスク１１２
に形成されてよい。
１２４ａ、１２４ｂ、図１Ｃの深いｐ＋注入領域１１８ａ、１１８ｂ、そして／
または図１Ｂのｐ＋ウェル１０８が形成される前に、形成されてもよい。ｎ＋ド
レイン領域１３４ａ、１３４ｂは図１Ｄの浅いｎ＋領域１２４ａ、１２４ｂと同
時にインプラントされてもよい。もしｎ＋ドレイン領域１３４ａ、１３４ｂが浅
いｎ＋注入領域１２４ａ、１２４ｂと同時にインプラントされるなら、開口部の
第２の対１２８ａ、１２８ｂは同時注入を可能にするために第２のマスク１１２
に形成されてよい。
【００３３】 次に図１Ｆ参照すると、アニールは、深いｐ型注入領域１１８ａ、１１８ｂを
横方向へそれぞれの浅いｎ型注入領域１２４ａ、１２４ｂを囲む炭化シリコン基
板の表面１０２ａまで拡散させるのに十分な、またそれぞれの深いｐ型注入領域
を縦方向にそれぞれの浅いｎ型注入領域１２４ａ、１２４ｂを通って炭化シリコ
ン基板の表面まで拡散させることのない、温度と時間で実行される。例えば好ま
しくは、深いＰ型注入領域の浅いｎ型注入領域１２４ａ、１２４ｂ内への、その
浅いｎ型注入領域１２４ａ、１２４ｂの厚さの５％未満までの縦方向の拡散が生
じる。アニールは、例えば５分間１６００℃において生じて深いｐ型注入領域を
約１μｍだけ拡散させる。しかしながら、他のアニール時間と温度が使用されて
よい。例えば、約１５００℃と約１６００℃の間のアニール温度と、約１分と約
３０分の間のアニール時間が、ホウ素を深いｐ型注入領域から縦及び横方向へ約
０．５μｍと３μｍの間の距離まで拡散させるのに使用されてよい。
横方向へそれぞれの浅いｎ型注入領域１２４ａ、１２４ｂを囲む炭化シリコン基
板の表面１０２ａまで拡散させるのに十分な、またそれぞれの深いｐ型注入領域
を縦方向にそれぞれの浅いｎ型注入領域１２４ａ、１２４ｂを通って炭化シリコ
ン基板の表面まで拡散させることのない、温度と時間で実行される。例えば好ま
しくは、深いＰ型注入領域の浅いｎ型注入領域１２４ａ、１２４ｂ内への、その
浅いｎ型注入領域１２４ａ、１２４ｂの厚さの５％未満までの縦方向の拡散が生
じる。アニールは、例えば５分間１６００℃において生じて深いｐ型注入領域を
約１μｍだけ拡散させる。しかしながら、他のアニール時間と温度が使用されて
よい。例えば、約１５００℃と約１６００℃の間のアニール温度と、約１分と約
３０分の間のアニール時間が、ホウ素を深いｐ型注入領域から縦及び横方向へ約
０．５μｍと３μｍの間の距離まで拡散させるのに使用されてよい。
【００３４】 したがって、一対のｐ＋拡散領域１３６ａ、１３６ｂは、ｐ＋ドーパントを深
いｐ＋注入領域１１８ａ、１１８ｂから矢印１４２に示されているように縦方向
へ表面１０２ａから離れるように拡散させ、かつ矢印１４４で示されているよう
に横及び縦方向に表面１０２ａに向かって拡散させることによって形成されてよ
い。同じく矢印１４４によって示されているように、側方拡散（lateral diffus
ion）は、浅いｎ＋注入領域１２４ａ、１２４ｂの周りに、ｐ＋ウェル１０８と
は反対のドリフト領域の表面１０２ａへ拡散する。領域１３６ｃによって示され
ているように、ｐ＋ウェル１０８内への側方拡散も、さらにオーム接触を改善さ
せるために生じてよい。
いｐ＋注入領域１１８ａ、１１８ｂから矢印１４２に示されているように縦方向
へ表面１０２ａから離れるように拡散させ、かつ矢印１４４で示されているよう
に横及び縦方向に表面１０２ａに向かって拡散させることによって形成されてよ
い。同じく矢印１４４によって示されているように、側方拡散（lateral diffus
ion）は、浅いｎ＋注入領域１２４ａ、１２４ｂの周りに、ｐ＋ウェル１０８と
は反対のドリフト領域の表面１０２ａへ拡散する。領域１３６ｃによって示され
ているように、ｐ＋ウェル１０８内への側方拡散も、さらにオーム接触を改善さ
せるために生じてよい。
【００３５】 最後に、図１Ｇを参照すると、絶縁されたゲートコンタクト及びソースコンタ
クトそしてドレインコンタクトが構成される。例えば、ソースコンタクト１４６
と一対の空間的に隔てられたドレインコンタクト１４７ａ、１４７ｂは、ニッケ
ルを層堆積（blanket deposit）させ、その後、層堆積したニッケルをかたどる
（patterning）ことにより形成されてよい。ソースコンタクト１４６は図１Ｇに
おいてＳでラベルされ、ドレインコンタクト１４７ａ、１４７ｂは図１Ｇにおい
てＤ１とＤ２でラベルされている。図１Ｇに示されているように、このソースコ
ンタクトは、浅いｎ＋注入領域１２４ａ、１２４ｂ上及びｐ＋ウェル１０８上に
拡がる共通のソースコンタクトを提供する。ドレインコンタクト１４７ａ、１４
７ｂは、それぞれｎ＋ドレイン１３４ａ、１３４ｂに電気的に接触する。
クトそしてドレインコンタクトが構成される。例えば、ソースコンタクト１４６
と一対の空間的に隔てられたドレインコンタクト１４７ａ、１４７ｂは、ニッケ
ルを層堆積（blanket deposit）させ、その後、層堆積したニッケルをかたどる
（patterning）ことにより形成されてよい。ソースコンタクト１４６は図１Ｇに
おいてＳでラベルされ、ドレインコンタクト１４７ａ、１４７ｂは図１Ｇにおい
てＤ１とＤ２でラベルされている。図１Ｇに示されているように、このソースコ
ンタクトは、浅いｎ＋注入領域１２４ａ、１２４ｂ上及びｐ＋ウェル１０８上に
拡がる共通のソースコンタクトを提供する。ドレインコンタクト１４７ａ、１４
７ｂは、それぞれｎ＋ドレイン１３４ａ、１３４ｂに電気的に接触する。
【００３６】 図１Ｇの説明を続けると、一対のゲート絶縁領域１４８ａ、１４８ｂ、例えば
二酸化シリコン、はｎドリフト領域１０２の表面１０２ａ上に形成され、それぞ
れのゲート絶縁領域は、ｐ＋ウェル１０８の向こう側にｎドリフト領域１０２の
表面まで側方拡散したｐ＋拡散領域１３６ａ、１３６ｂのそれぞれの部分に接触
する。こうして、これらの領域は側方拡散したｐ型注入領域内で炭化シリコン基
板の表面上に一対のチャネル領域１５０ａ、１５０ｂを形成する。その結果、ソ
ース領域と並んだ自己配列チャネル領域が形成される。その後、一対のゲートコ
ンタクト１５２ａ、１５２ｂが一対のそれぞれのゲート絶縁領域１４８ａ、１４
８ｂ上に形成される。ゲートコンタクトは図１ＧにおいてＧ１とＧ２でラベルさ
れ、ニッケルを含んでよい。
二酸化シリコン、はｎドリフト領域１０２の表面１０２ａ上に形成され、それぞ
れのゲート絶縁領域は、ｐ＋ウェル１０８の向こう側にｎドリフト領域１０２の
表面まで側方拡散したｐ＋拡散領域１３６ａ、１３６ｂのそれぞれの部分に接触
する。こうして、これらの領域は側方拡散したｐ型注入領域内で炭化シリコン基
板の表面上に一対のチャネル領域１５０ａ、１５０ｂを形成する。その結果、ソ
ース領域と並んだ自己配列チャネル領域が形成される。その後、一対のゲートコ
ンタクト１５２ａ、１５２ｂが一対のそれぞれのゲート絶縁領域１４８ａ、１４
８ｂ上に形成される。ゲートコンタクトは図１ＧにおいてＧ１とＧ２でラベルさ
れ、ニッケルを含んでよい。
【００３７】 図１Ｇにおいて記述された絶縁領域とコンタクトの形成は説明された順序とは
異なった順序で実行されてよいことも理解されよう。例えば、ゲートコンタクト
１５２ａ、１５２ｂはソースコンタクト１４６とドレインコンタクト１４７ａ、
１４７ｂと同時に形成されてよい。好ましくは、ゲートコンタクト１５２ａ、１
５２ｂはソースコンタクト１４６とドレインコンタクト１４７ａ、１４７ｂが形
成される前に形成されてよい。
異なった順序で実行されてよいことも理解されよう。例えば、ゲートコンタクト
１５２ａ、１５２ｂはソースコンタクト１４６とドレインコンタクト１４７ａ、
１４７ｂと同時に形成されてよい。好ましくは、ゲートコンタクト１５２ａ、１
５２ｂはソースコンタクト１４６とドレインコンタクト１４７ａ、１４７ｂが形
成される前に形成されてよい。
【００３８】 図２は、図１Ｇの完成したデバイスの平面図である。そこに示されているよう
に、一対の共通ソース形ＬＩＤＭＯＳＦＥＴが形成されている。一対の共通ソー
ス形ＬＩＤＭＯＳＦＥＴは炭化シリコン基板上で複製されて、一連の単位セルを
形成してよい。さらに、もし共通ソースを含まない単位セルが望ましいなら、図
１Ａ−図１Ｇの左半分または右半分が複製されてもよい。
に、一対の共通ソース形ＬＩＤＭＯＳＦＥＴが形成されている。一対の共通ソー
ス形ＬＩＤＭＯＳＦＥＴは炭化シリコン基板上で複製されて、一連の単位セルを
形成してよい。さらに、もし共通ソースを含まない単位セルが望ましいなら、図
１Ａ−図１Ｇの左半分または右半分が複製されてもよい。
【００３９】 次に図３Ａ−図３Ｇを参照して、本発明による炭化シリコンの縦型パワーＭＯ
ＳＦＥＴ（silicon carbide vertical power MOSFET）を形成する方法を説明す
る。これらの縦型パワーＭＯＳＦＥＴは注入と拡散を使用して製造されるので、
それらはここでは炭化シリコン縦方向注入拡散型ＭＯＳＦＥＴ（VIDMOSFET(sili
con carbide Vertical Implanted Diffused MOSFET））とも呼ばれる。
ＳＦＥＴ（silicon carbide vertical power MOSFET）を形成する方法を説明す
る。これらの縦型パワーＭＯＳＦＥＴは注入と拡散を使用して製造されるので、
それらはここでは炭化シリコン縦方向注入拡散型ＭＯＳＦＥＴ（VIDMOSFET(sili
con carbide Vertical Implanted Diffused MOSFET））とも呼ばれる。
【００４０】 図３Ａを参照するとそこには、Ｎドリフト領域１０２を含む炭化ケイ素基板１
００’が与えられている。図３Ａ−図３Ｇは基板を通しての導電性を有する縦型
ＭＯＳＦＥＴの製造法を示しているので、基板１００’は好ましくは、周知技術
を使用して製造されるｎ＋導電性炭化ケイ素基板である。ｎ＋導電性炭化シリコ
ン基板は約１０16ｃｍ-3と約１０19ｃｍ-3の間のキャリア濃度を有してよい。Ｎ
ドリフト領域１０２も図１Ａで説明されたように製造されてよい。ｎ＋基板１０
０’とｎドリフト領域１０２の組合せもすでに述べたように基板と呼ばれてよい
ことも理解されよう。
００’が与えられている。図３Ａ−図３Ｇは基板を通しての導電性を有する縦型
ＭＯＳＦＥＴの製造法を示しているので、基板１００’は好ましくは、周知技術
を使用して製造されるｎ＋導電性炭化ケイ素基板である。ｎ＋導電性炭化シリコ
ン基板は約１０16ｃｍ-3と約１０19ｃｍ-3の間のキャリア濃度を有してよい。Ｎ
ドリフト領域１０２も図１Ａで説明されたように製造されてよい。ｎ＋基板１０
０’とｎドリフト領域１０２の組合せもすでに述べたように基板と呼ばれてよい
ことも理解されよう。
【００４１】 次に図３Ｂを参照すると、一対の空間的に隔てられたｐ＋ウェル１０８ａ、１
０８ｂは炭化ケイ素基板の表面１０２ａにおけるドリフト領域１０２内にインプ
ラントされる。一対の空間的に隔てられたｐ＋ウェル１０８ａ、１０８ｂは、図
１Ｄに関連して説明されたような方法で一対の開口部を有する第１のマスク１０
４’を使用して、ドリフト領域１０２の表面１０２ａにインプラントされる。同
じく説明されたように、ｐ＋ウェルは好ましくはアルミニウムイオン１０６を注
入することによって形成される。
０８ｂは炭化ケイ素基板の表面１０２ａにおけるドリフト領域１０２内にインプ
ラントされる。一対の空間的に隔てられたｐ＋ウェル１０８ａ、１０８ｂは、図
１Ｄに関連して説明されたような方法で一対の開口部を有する第１のマスク１０
４’を使用して、ドリフト領域１０２の表面１０２ａにインプラントされる。同
じく説明されたように、ｐ＋ウェルは好ましくはアルミニウムイオン１０６を注
入することによって形成される。
【００４２】 当業者であれば、縦型炭化シリコンＭＯＳＦＥＴは一般に単位セルが複製され
ることは理解されよう。したがって、図３Ｂ−図３Ｇと図４を参照して、ライン
１１０ａと１１０ｂの間の単位セルを説明する。説明を簡明にするために、ライ
ン１１０ａと１１０ｂの外側の複製された単位セルにはラベルされないものとす
る。
ることは理解されよう。したがって、図３Ｂ−図３Ｇと図４を参照して、ライン
１１０ａと１１０ｂの間の単位セルを説明する。説明を簡明にするために、ライ
ン１１０ａと１１０ｂの外側の複製された単位セルにはラベルされないものとす
る。
【００４３】 次に図３Ｃを参照すると、一対の開口部１１４ａ、１１４ｂが、一対のアルミ
ニウムウェル１０８ａ、１０８ｂの間にこれらの開口部を形成するために修正さ
れた第２のマスク１１２’が使用されることを除いては、図１Ｃに関連して説明
されたように形成される。ホウ素イオン、より好ましくはベリリウムイオン１１
６は図１Ｃに関連して説明されたように深いｐ＋注入領域１１８ａ、１１８ｂを
形成するために注入される。
ニウムウェル１０８ａ、１０８ｂの間にこれらの開口部を形成するために修正さ
れた第２のマスク１１２’が使用されることを除いては、図１Ｃに関連して説明
されたように形成される。ホウ素イオン、より好ましくはベリリウムイオン１１
６は図１Ｃに関連して説明されたように深いｐ＋注入領域１１８ａ、１１８ｂを
形成するために注入される。
【００４４】 次に図３Ｄを参照すると、同じ第２のマスク１１２’を使用して、浅いｎ＋注
入領域１２４ａ、１２４ｂが図１Ｄに関連して説明されたように例えば窒素イオ
ン１２２を使用してインプラントされる。
入領域１２４ａ、１２４ｂが図１Ｄに関連して説明されたように例えば窒素イオ
ン１２２を使用してインプラントされる。
【００４５】 図３Ｅを次に参照すると、アニールが図１Ｆに関連してすでに説明された方法
で実行される。図３Ａ−図３Ｇは縦型ＭＯＳＦＥＴの製造を示しているので、図
１Ｅに示されたような一対のｎ＋ドレイン１３４ａ、１３４ｂの製造は省略され
てよいことは理解されよう。ｐ＋ウェル１０８ａ、１０８ｂ、深いｐ＋注入領域
１１８ａ、１１８ｂと浅いｎ＋注入領域１２４ａ、１２４ｂを製造する順序は、
図１Ｂ−図１Ｆに関連してすでに説明されたように、変更されてよいことも理解
されよう。
で実行される。図３Ａ−図３Ｇは縦型ＭＯＳＦＥＴの製造を示しているので、図
１Ｅに示されたような一対のｎ＋ドレイン１３４ａ、１３４ｂの製造は省略され
てよいことは理解されよう。ｐ＋ウェル１０８ａ、１０８ｂ、深いｐ＋注入領域
１１８ａ、１１８ｂと浅いｎ＋注入領域１２４ａ、１２４ｂを製造する順序は、
図１Ｂ−図１Ｆに関連してすでに説明されたように、変更されてよいことも理解
されよう。
【００４６】 次に図３Ｆを参照すると、例えばニッケルを含む一対のソースコンタクト１４
６ａ，１４６ｂは、図１Ｇに関連して説明されたように浅いｎ型注入領域１２４
ａ，１２４ｂ上に形成され、そしてそれに隣接するｐウェル１０８ａ，１０８ｂ
上に拡がる。ドレインコンタクト１４７はｎドリフト領域１０２とは反対の炭化
シリコン基板１００の表面上に形成される。ドレインコンタクト１４７も好まし
くはニッケルを含む。
６ａ，１４６ｂは、図１Ｇに関連して説明されたように浅いｎ型注入領域１２４
ａ，１２４ｂ上に形成され、そしてそれに隣接するｐウェル１０８ａ，１０８ｂ
上に拡がる。ドレインコンタクト１４７はｎドリフト領域１０２とは反対の炭化
シリコン基板１００の表面上に形成される。ドレインコンタクト１４７も好まし
くはニッケルを含む。
【００４７】 最後に図３Ｇに示されているように、ゲート絶縁領域１４８はドリフト領域１
０２の表面１０２ａにおいて形成され、それは炭化シリコン基板の表面へ拡散し
た、そのそれぞれがそれぞれの浅いｎ型注入領域を囲む深いｐ型注入領域１３６
ａ，１３６ｂの間かつその上に拡がる。したがって、これらの領域は、浅いｎ型
注入領域の間に炭化シリコン基板の表面１０２ａにおいて、側方拡散したｐ型注
入領域内に、一対のチャネル領域１５０ａ、１５０ｂを形成する。例えばニッケ
ルを含むゲートコンタクト１５２が、ゲート絶縁領域１４８上に形成される。図
１Ｇに関連して説明されたように、ゲート絶縁領域１４８とソースコンタクト、
ドレインコンタクト及びゲートコンタクトの形成順序は変更されてよい。
０２の表面１０２ａにおいて形成され、それは炭化シリコン基板の表面へ拡散し
た、そのそれぞれがそれぞれの浅いｎ型注入領域を囲む深いｐ型注入領域１３６
ａ，１３６ｂの間かつその上に拡がる。したがって、これらの領域は、浅いｎ型
注入領域の間に炭化シリコン基板の表面１０２ａにおいて、側方拡散したｐ型注
入領域内に、一対のチャネル領域１５０ａ、１５０ｂを形成する。例えばニッケ
ルを含むゲートコンタクト１５２が、ゲート絶縁領域１４８上に形成される。図
１Ｇに関連して説明されたように、ゲート絶縁領域１４８とソースコンタクト、
ドレインコンタクト及びゲートコンタクトの形成順序は変更されてよい。
【００４８】 図４は完成された構造物の平面図である。最下表面上のドレインコンタクトは
示されていない。
示されていない。
【００４９】 本発明による炭化シリコンパワーデバイスの製造に関する追加の議論が以下記
述される。
述される。
【００５０】 図１Ｂ−図１Ｇのｐ＋ウェル１０８と図３Ｂ−図３Ｇのｐ＋ウェル１０８ａ，
１０８ｂは、２５ｋｅＶのエネルギーと２×１０15ｃｍ-2の注入量におけるアル
ミニウムの第１の注入と、９０ｋｅＶのエネルギーと４×１０15ｃｍ-2の注入量
におけるアルミニウムの第２の注入を使用する室温または高温の注入によって５
×１０20ｃｍ-3のキャリア濃度を有する深さ０．１μｍのアルミニウムウェルを
作り出すことによって形成されてよい。図１Ｃ−図１Ｇと図３Ｃ−図３Ｇの深い
ｐ＋領域１１８ａ、１１８ｂは、ホウ素を室温にて４５０ｋｅＶの第１のエネル
ギーと３．２×１０14ｃｍ-2の注入量において、そして３７０ｋｅＶの第２のエ
ネルギーと１．５×１０14ｃｍ-2の注入量において注入して、０．４μｍから１
．０μｍまでの深さにおいて２×１０18ｃｍ-3のキャリア濃度を作り出すことに
より形成されてよい。最後に、図１Ｄ−図１Ｇと図３Ｄ−図３Ｇの浅いｎ＋注入
領域１２４ａ、１２４ｂは、室温における窒素の４つの注入を使用して製造され
てよい。第１の注入は２５ｋｅＶのエネルギーと３×１０14ｃｍ-2の注入量にお
いて実行される。第２、第３及び第４の注入は、それぞれ６０ｋｅＶ，１２０ｋ
ｅＶ及び２００ｋｅＶのエネルギーにて、そしてそれぞれ６×１０14ｃｍ-2，８
×１０14ｃｍ-2及び１×１０15ｃｍ-2にて、実行されてよく、０μｍから０．４
μｍまでの深さにおいて１×１０20ｃｍ-3のキャリア濃度を有するｎ＋領域が作
り出される。５分間１６００℃のアニールの後に、図１Ｇと図３Ｇの基板表面１
０２ａにおいて幅０．３μｍを有するチャネル領域１５０ａ，１５０ｂが作り出
される。ｐ＋拡散１３６ａ、１３６ｂの深さは基板表面１０２ａから１．５μｍ
だけ拡がってよい。
１０８ｂは、２５ｋｅＶのエネルギーと２×１０15ｃｍ-2の注入量におけるアル
ミニウムの第１の注入と、９０ｋｅＶのエネルギーと４×１０15ｃｍ-2の注入量
におけるアルミニウムの第２の注入を使用する室温または高温の注入によって５
×１０20ｃｍ-3のキャリア濃度を有する深さ０．１μｍのアルミニウムウェルを
作り出すことによって形成されてよい。図１Ｃ−図１Ｇと図３Ｃ−図３Ｇの深い
ｐ＋領域１１８ａ、１１８ｂは、ホウ素を室温にて４５０ｋｅＶの第１のエネル
ギーと３．２×１０14ｃｍ-2の注入量において、そして３７０ｋｅＶの第２のエ
ネルギーと１．５×１０14ｃｍ-2の注入量において注入して、０．４μｍから１
．０μｍまでの深さにおいて２×１０18ｃｍ-3のキャリア濃度を作り出すことに
より形成されてよい。最後に、図１Ｄ−図１Ｇと図３Ｄ−図３Ｇの浅いｎ＋注入
領域１２４ａ、１２４ｂは、室温における窒素の４つの注入を使用して製造され
てよい。第１の注入は２５ｋｅＶのエネルギーと３×１０14ｃｍ-2の注入量にお
いて実行される。第２、第３及び第４の注入は、それぞれ６０ｋｅＶ，１２０ｋ
ｅＶ及び２００ｋｅＶのエネルギーにて、そしてそれぞれ６×１０14ｃｍ-2，８
×１０14ｃｍ-2及び１×１０15ｃｍ-2にて、実行されてよく、０μｍから０．４
μｍまでの深さにおいて１×１０20ｃｍ-3のキャリア濃度を有するｎ＋領域が作
り出される。５分間１６００℃のアニールの後に、図１Ｇと図３Ｇの基板表面１
０２ａにおいて幅０．３μｍを有するチャネル領域１５０ａ，１５０ｂが作り出
される。ｐ＋拡散１３６ａ、１３６ｂの深さは基板表面１０２ａから１．５μｍ
だけ拡がってよい。
【００５１】 すでに説明されたように、ベリリウムは深いｐ＋注入領域にとって好ましい。
なぜならベリリウムはドリフト領域１０２と階段形接合を形成することができる
からである。図５と図６はそれぞれアニール後のホウ素とベリリウムの拡散を比
較した図である。
なぜならベリリウムはドリフト領域１０２と階段形接合を形成することができる
からである。図５と図６はそれぞれアニール後のホウ素とベリリウムの拡散を比
較した図である。
【００５２】 特に図５は、ホウ素が室温にて４Ｈ−ＳｉＣ中に１８０ｋｅＶのエネルギーと
４×１０15ｃｍ-2の注入量において注入され、２．３×１０15ｃｍ-3のホウ素キ
ャリア濃度が実現される場合の、深さに対するホウ素濃度を示している。アニー
ルは１０分間１５００℃において行われる。図５に示されているように、アニー
ルの後に、前述のように注入されたホウ素（as-implanted boron）は拡散して、
濃度は次第に減少するのみである。
４×１０15ｃｍ-2の注入量において注入され、２．３×１０15ｃｍ-3のホウ素キ
ャリア濃度が実現される場合の、深さに対するホウ素濃度を示している。アニー
ルは１０分間１５００℃において行われる。図５に示されているように、アニー
ルの後に、前述のように注入されたホウ素（as-implanted boron）は拡散して、
濃度は次第に減少するのみである。
【００５３】 それとは対照的に、図６に示されるように、ベリリウムは室温にて４Ｈ−Ｓｉ
Ｃ基板内に４０ｋｅＶのエネルギーと３．２×１０15ｃｍ-2の注入量において注
入され、１×１０19ｃｍ-3のホウ素キャリア濃度が実現される。図６に示されて
いるように、１０分間１５００℃においてアニールが行われた後、前述のように
注入されたベリリウムは比較的に一定のキャリア濃度で拡散し、その濃度は約１
０００ｎｍにおいて急速に減少する。したがって、ベリリウムでは、ホウ素と比
較してより深いより一様な拡散が、ドリフト領域と階段形接合を形成しながら生
じる。
Ｃ基板内に４０ｋｅＶのエネルギーと３．２×１０15ｃｍ-2の注入量において注
入され、１×１０19ｃｍ-3のホウ素キャリア濃度が実現される。図６に示されて
いるように、１０分間１５００℃においてアニールが行われた後、前述のように
注入されたベリリウムは比較的に一定のキャリア濃度で拡散し、その濃度は約１
０００ｎｍにおいて急速に減少する。したがって、ベリリウムでは、ホウ素と比
較してより深いより一様な拡散が、ドリフト領域と階段形接合を形成しながら生
じる。
【００５４】 図７はさらに、アニールの間の注入されたベリリウムの拡散を示している。ベ
リリウムは図６に関して記述された条件下で注入される。図７に示されるように
、アニール温度が一定のアニール時間３分において１４００℃から１７００℃ま
で増大するに従って、拡散の深さが増加してもキャリア濃度は一様性を維持し、
その後急激に減少する。したがって、ベリリウムはホウ素よりも好ましいかもし
れない。
リリウムは図６に関して記述された条件下で注入される。図７に示されるように
、アニール温度が一定のアニール時間３分において１４００℃から１７００℃ま
で増大するに従って、拡散の深さが増加してもキャリア濃度は一様性を維持し、
その後急激に減少する。したがって、ベリリウムはホウ素よりも好ましいかもし
れない。
【００５５】 次に図８には、１６５０℃において１０分のアニールの間の注入されたホウ素
と窒素の拡散が示されている。図８では、ホウ素は室温にて１８０ｋｅＶのエネ
ルギーと４×１０15ｃｍ-2の注入量において注入される。２つの窒素注入は、そ
れぞれ２５ｋｅＶと６０ｋｅＶのエネルギー及び１．５×１０14ｃｍ-2と２．５
×１０14ｃｍ-2の注入量において実行される。図８に示されているように、極め
てわずかな窒素拡散が１６５０℃における１０分のアニールの間に生じる。しか
しながら、相当量のホウ素拡散がこのアニールの間に生じる。しかしながらホウ
素は浅い窒素注入領域から離れてもっと深く拡散するけれども、ホウ素はその浅
い窒素注入領域を通って炭化シリコン基板の表面まで拡散しない、ということは
注意すべきである。
と窒素の拡散が示されている。図８では、ホウ素は室温にて１８０ｋｅＶのエネ
ルギーと４×１０15ｃｍ-2の注入量において注入される。２つの窒素注入は、そ
れぞれ２５ｋｅＶと６０ｋｅＶのエネルギー及び１．５×１０14ｃｍ-2と２．５
×１０14ｃｍ-2の注入量において実行される。図８に示されているように、極め
てわずかな窒素拡散が１６５０℃における１０分のアニールの間に生じる。しか
しながら、相当量のホウ素拡散がこのアニールの間に生じる。しかしながらホウ
素は浅い窒素注入領域から離れてもっと深く拡散するけれども、ホウ素はその浅
い窒素注入領域を通って炭化シリコン基板の表面まで拡散しない、ということは
注意すべきである。
【００５６】 それ故に、自己整列したソースとｐベース領域、そして一様なｐチャネルを備
えた高性能炭化シリコンパワーデバイスが製造され得る。反転層は基板表面を横
方向に横切るように形成できる。ｐベースの逆プロファイル（retrograde profi
le）によって、インプラントされたｎ＋ソースのより低い閾値電圧とより高い活
性化が得られてよい。アルミニウムはｐベース領域に使用される必要はないので
、さらに閾値電圧を低下させることができるより高いクォリティでより薄いゲー
ト酸化物領域が得られてよい。
えた高性能炭化シリコンパワーデバイスが製造され得る。反転層は基板表面を横
方向に横切るように形成できる。ｐベースの逆プロファイル（retrograde profi
le）によって、インプラントされたｎ＋ソースのより低い閾値電圧とより高い活
性化が得られてよい。アルミニウムはｐベース領域に使用される必要はないので
、さらに閾値電圧を低下させることができるより高いクォリティでより薄いゲー
ト酸化物領域が得られてよい。
【００５７】 さらに、高電場がｐベースに存在する必要はなく、その結果、散乱または電場
集中に関係する問題は回避され得る。オン状態動作の間の熱電子注入の減少を可
能にするために、鋭いコーナがｎ＋領域内に存在する必要はない。拡散チャネル
は、低い界面トラップ密度と固定電荷を与えることができる、反応性イオンエッ
チングのダメージのない炭化シリコン／二酸化シリコン界面を与える可能性があ
るので、チャネルにおける高移動度も与えられる可能性がある。
集中に関係する問題は回避され得る。オン状態動作の間の熱電子注入の減少を可
能にするために、鋭いコーナがｎ＋領域内に存在する必要はない。拡散チャネル
は、低い界面トラップ密度と固定電荷を与えることができる、反応性イオンエッ
チングのダメージのない炭化シリコン／二酸化シリコン界面を与える可能性があ
るので、チャネルにおける高移動度も与えられる可能性がある。
【００５８】 最後に、少なくとも１つのマスクを排除して、そしてタイトな整列許容誤差の
必要性を減少させる自己整列を実現することによって、単純化された製造法が提
供され得る。従って、炭化シリコンパワーデバイスを製造する改良された方法が
実現され得る。
必要性を減少させる自己整列を実現することによって、単純化された製造法が提
供され得る。従って、炭化シリコンパワーデバイスを製造する改良された方法が
実現され得る。
【００５９】 本図面及び本明細書において、本発明の典型的な好ましい実施態様が開示され
てきた。特定の用語が使用されているけれども、それらは一般的かつ記述的な意
味合いでのみ使用されており、限定目的のためではない。本発明の請求の範囲は
以下の請求項によって示される。
てきた。特定の用語が使用されているけれども、それらは一般的かつ記述的な意
味合いでのみ使用されており、限定目的のためではない。本発明の請求の範囲は
以下の請求項によって示される。
【図１】 図１Ａ−図１Ｇは、本発明による炭化シリコン横型パワーＭＯＳＦＥＴを製造
する方法を説明するための断面図である。
する方法を説明するための断面図である。
【図２】 図１Ｇの平面図である。
【図３】 図３Ａ−図３Ｇは、本発明による炭化シリコンの縦型パワーＭＯＳＦＥＴを製
造する方法を説明するための断面図である。
造する方法を説明するための断面図である。
【図４】 図３Ｇの平面図である。
【図５】 アニールの間のホウ素の拡散を示したグラフである。
【図６】 アニールの間のベリリウムの拡散を示したグラフである。
【図７】 アニールの間のベリリウムの拡散を示したグラフである。
【図８】 アニールの間の窒素及びホウ素の拡散を示したグラフである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 21/265 Ｆ ３０１Ｄ ６５８Ａ (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ， ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，Ｇ Ｈ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，Ｚ Ｗ (72)発明者 パーマー，ジョン・ダブリュー アメリカ合衆国ノースカロライナ州27606， ローリー，ハンターズ・ブラフ・ドライヴ 2920 (72)発明者 シング，ランビル アメリカ合衆国ノースカロライナ州27513， ケアリー，ローズダウン・ドライヴ 100， アパートメント ２シー Ｆターム(参考） 5F140 AA30 AA40 AB04 AC21 AC23 BA02 BA06 BB15 BC06 BC12 BD05 BF01 BF05 BH09 BH10 BH13 BH21 BH30 BH43 BH49 BJ01 BJ05 BK07 BK09 BK13 BK20 BK26
Claims (44)
- 【請求項１】 炭化シリコン基板の一表面をマスクして該表面に開口部を画
定する工程と、 最初に、前記開口部を通して前記炭化シリコン基板内にｐ型ドーパントを、深
いｐ型注入領域を形成する注入エネルギー及び注入量で注入する工程と、 次いで、前記開口部を通して前記炭化シリコン基板内にｎ型ドーパントを、前
記深いｐ型注入領域と比較して浅いｎ型注入領域を形成する注入エネルギー及び
注入量で注入する工程と、 前記深いｐ型注入領域を、前記浅いｎ型注入領域を囲む前記炭化シリコン基板
の表面まで、該深いｐ型注入領域を該浅いｎ型注入領域を通って前記炭化シリコ
ン基板の前記表面まで縦方向に拡散させることなく、側方拡散させるのに十分な
温度及び時間でアニールする工程と、 を有することを特徴とする炭化シリコンパワーデバイスの製造方法。 - 【請求項２】 前記最初にｐ型ドーパントを注入する工程は、前記開口部を
通して前記炭化シリコン基板内にｐ型ドーパントを、深いｐ型注入領域を形成す
る複数の注入エネルギー及び注入量で注入する工程を含み、 前記次いでｎ型ドーパントを注入する工程は、前記開口部を通して前記炭化シ
リコン基板内にｎ型ドーパントを、前記深いｐ型注入領域と比較して浅いｎ型注
入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含むことを
特徴とする請求項１に記載の炭化シリコンパワーデバイスの製造方法。 - 【請求項３】 前記最初にｐ型ドーパントを注入する工程は、前記開口部を
通して前記炭化シリコン基板内にホウ素を、深いｐ型注入領域を形成する複数の
注入エネルギー及び注入量で注入する工程を含み、 前記次いでｎ型ドーパントを注入する工程は、前記開口部を通して前記炭化シ
リコン基板内に窒素を、前記深いｐ型注入領域と比較して浅いｎ型注入領域を形
成する複数の注入エネルギー及び注入量で注入する工程を含むことを特徴とする
請求項２に記載の炭化シリコンパワーデバイスの製造方法。 - 【請求項４】 前記最初にｐ型ドーパントを注入する工程はホウ素を注入す
る工程を含み、前記次いでｎ型ドーパントを注入する工程は窒素を注入する工程
を含むことを特徴とする請求項１に記載の炭化シリコンパワーデバイスの製造方
法。 - 【請求項５】 前記最初にｐ型ドーパントを注入する工程はベリリウムを注
入する工程を含み、前記次いでｎ型ドーパントを注入する工程は窒素を注入する
工程を含むことを特徴とする請求項１に記載の炭化シリコンパワーデバイスの製
造方法。 - 【請求項６】 前記炭化シリコン基板の前記表面において、前記側方拡散し
た深いｐ型注入領域に電気的に接触するアルミニウムウェルを注入する工程をさ
らに有することを特徴とする請求項１に記載の炭化シリコンパワーデバイスの製
造方法。 - 【請求項７】 炭化シリコン基板の一表面をマスクして該表面に開口部を画
定する工程と、 最初に、前記開口部を通して前記炭化シリコン基板内にｎ型ドーパントを、浅
いｎ型注入領域を形成する注入エネルギー及び注入量で注入する工程と、 前記ｎ型ドーパントを電気的に活性化させる工程と、 次いで、前記開口部を通して前記炭化シリコン基板内にｐ型ドーパントを、前
記浅いｎ型注入領域と比較して深いｐ型注入領域を形成する注入エネルギー及び
注入量で注入する工程と、 前記深いｐ型注入領域を、前記浅いｎ型注入領域を囲む前記炭化シリコン基板
の表面まで、該深いｐ型注入領域を該浅いｎ型注入領域を通って前記炭化シリコ
ン基板の前記表面まで縦方向に拡散させることなく、側方拡散させるのに十分な
温度及び時間でアニールする工程と、 を有することを特徴とする炭化シリコンパワーデバイスの製造方法。 - 【請求項８】 前記最初にｎ型ドーパントを注入する工程は、前記開口部を
通して前記炭化シリコン基板内にｎ型ドーパントを、浅いｎ型注入領域を形成す
る複数の注入エネルギー及び注入量で注入する工程を含み、 前記次いでｐ型ドーパントを注入する工程は、前記開口部を通して前記炭化シ
リコン基板内にｐ型ドーパントを、前記浅いｎ型注入領域と比較して深いｐ型注
入領域を形成する複数の注入エネルギー及び注入量で注入する工程を含むことを
特徴とする請求項７に記載の炭化シリコンパワーデバイスの製造方法。 - 【請求項９】 前記最初にｎ型ドーパントを注入する工程は、前記開口部を
通して前記炭化シリコン基板内に窒素を、浅いｎ型注入領域を形成する複数の注
入エネルギー及び注入量で注入する工程を含み、 前記次いでｐ型ドーパントを注入する工程は、前記開口部を通して前記炭化シ
リコン基板内にホウ素を、前記浅いｎ型注入領域と比較して深いｐ型注入領域を
形成する複数の注入エネルギー及び注入量で注入する工程を含むことを特徴とす
る請求項８に記載の炭化シリコンパワーデバイスの製造方法。 - 【請求項１０】 前記最初にｎ型ドーパントを注入する工程は窒素を注入す
る工程を含み、前記次いでｐ型ドーパントを注入する工程はホウ素を注入する工
程を含むことを特徴とする請求項７に記載の炭化シリコンパワーデバイスの製造
方法。 - 【請求項１１】 前記最初にｎ型ドーパントを注入する工程は窒素を注入す
る工程を含み、前記次いでｐ型ドーパントを注入する工程はベリリウムを注入す
る工程を含むことを特徴とする請求項７に記載の炭化シリコンパワーデバイスの
製造方法。 - 【請求項１２】 前記炭化シリコン基板の前記表面において、前記側方拡散
した深いｐ型注入領域に電気的に接触するアルミニウムウェルを注入する工程を
さらに有することを特徴とする請求項７に記載の炭化シリコンパワーデバイスの
製造方法。 - 【請求項１３】 アルミニウムウェルを炭化シリコン基板の一表面における
ドリフト領域内に注入する工程と、 前記炭化シリコン基板の前記表面における前記ドリフト領域をマスクして該ド
リフト領域上に、第１の対の開口部を前記アルミニウムウェルの対向する側にそ
れぞれ一つずつ開口部が存在するように画定する工程と、 最初に、前記第１の対の開口部を通して前記炭化シリコン基板内にｐ型ドーパ
ントを、深いｐ型注入領域を形成する注入エネルギー及び注入量で注入する工程
と、 次いで、前記第１の対の開口部を通して前記炭化シリコン基板内にｎ型ドーパ
ントを、前記深いｐ型注入領域と比較して浅いｎ型注入領域を形成する注入エネ
ルギー及び注入量で注入する工程と、 前記炭化シリコン基板の前記表面における前記ドリフト領域をマスクして、該
ドリフト領域上に、そのそれぞれがそれぞれの浅いｎ型注入領域からは空間的に
隔たっておりかつ前記アルミニウムウェルに対向する第２の対の開口部を画定す
る工程と、 前記第２の対の開口部を通して前記炭化シリコン基板内にｎ型ドーパントを注
入して一対のドレイン領域を画定する工程と、 そのそれぞれの前記深いｐ型注入領域を、そのそれぞれの前記浅いｎ型注入領
域を囲む前記炭化シリコン基板の表面まで、それぞれの深いｐ型注入領域をそれ
ぞれの浅いｎ型注入領域を通って前記炭化シリコン基板の前記表面まで縦方向に
拡散させることなく、側方拡散させるのに十分な温度及び時間でアニールして、
それによって前記炭化シリコン基板の前記表面において前記側方拡散したｐ型注
入領域内に、一対のチャネル領域を前記アルミニウムウェルの対向する側にそれ
ぞれ一つずつチャネルが存在するように形成する工程と、 前記炭化シリコン基板の前記表面における前記ドリフト領域上に、そのそれぞ
れが前記一対のチャネル領域のそれぞれのチャネル領域に接触する、一対のゲー
ト絶縁領域を形成する工程と、 共通のソースコンタクトを前記浅いｎ型注入領域上かつ前記アルミニウムウェ
ル上にそれらにわたって形成し、一対のドレインコンタクトを前記ドレイン領域
上に形成し、そして一対のゲートコンタクトを前記一対のゲート絶縁領域上に形
成する工程と、 を有することを特徴とする横型炭化シリコンパワーデバイスの製造方法。 - 【請求項１４】 前記最初にｐ型ドーパントを注入する工程は、前記炭化シ
リコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通
してｐ型ドーパントを、深いｐ型注入領域を形成する複数の注入エネルギー及び
注入量で注入する工程を含み、 前記次いでｎ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表
面における前記ドリフト領域内に前記第１の対の開口部を通してｎ型ドーパント
を、前記深いｐ型注入領域と比較して浅いｎ型注入領域を形成する複数の注入エ
ネルギー及び注入量で注入する工程を含むことを特徴とする請求項１３に記載の
横型炭化シリコンパワーデバイスの製造方法。 - 【請求項１５】 前記最初にｐ型ドーパントを注入する工程は、前記炭化シ
リコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通
してホウ素を、深いｐ型注入領域を形成する複数の注入エネルギー及び注入量で
注入する工程を含み、 前記次いでｎ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表
面における前記ドリフト領域内に前記第１の対の開口部を通して窒素を、前記深
いｐ型注入領域と比較して浅いｎ型注入領域を形成する複数の注入エネルギー及
び注入量で注入する工程を含むことを特徴とする請求項１４に記載の横型炭化シ
リコンパワーデバイスの製造方法。 - 【請求項１６】 前記最初にｐ型ドーパントを注入する工程は、前記炭化シ
リコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通
してベリリウムを、深いｐ型注入領域を形成する複数の注入エネルギー及び注入
量で注入する工程を含み、 前記次いでｎ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表
面における前記ドリフト領域内に前記第１の対の開口部を通して窒素を、前記深
いｐ型注入領域と比較して浅いｎ型注入領域を形成する複数の注入エネルギー及
び注入量で注入する工程を含むことを特徴とする請求項１４に記載の横型炭化シ
リコンパワーデバイスの製造方法。 - 【請求項１７】 前記最初にｐ型ドーパントを注入する工程はホウ素を注入
する工程を含み、前記次いでｎ型ドーパントを注入する工程は窒素を注入する工
程を含むことを特徴とする請求項１３に記載の横型炭化シリコンパワーデバイス
の製造方法。 - 【請求項１８】 前記最初にｐ型ドーパントを注入する工程はベリリウムを
注入する工程を含み、前記次いでｎ型ドーパントを注入する工程は窒素を注入す
る工程を含むことを特徴とする請求項１３に記載の横型炭化シリコンパワーデバ
イスの製造方法。 - 【請求項１９】 前記アルミニウムウェルを注入する工程は、前記次いでｎ
型ドーパントを注入する工程の後に実行され、前記アルミニウムウェルが前記浅
いｎ型注入領域の間に注入されるよう構成されたことを特徴とする請求項１３に
記載の横型炭化シリコンパワーデバイスの製造方法。 - 【請求項２０】 前記最初にｐ型ドーパントを注入する工程及び前記次いで
ｎ型ドーパントを注入する工程は、前記ｎ型ドーパントを注入して一対のドレイ
ン領域を形成する工程の後に実行され、前記一対のドレイン領域が前記深いｐ型
注入領域及び前記浅いｎ型注入領域が形成される前に形成されるよう構成された
ことを特徴とする請求項１３に記載の横型炭化シリコンパワーデバイスの製造方
法。 - 【請求項２１】 前記次いでｎ型ドーパントを注入する工程と前記ｎ型ドー
パントを注入する工程とは同時に実行され、前記浅いｎ型注入領域と前記一対の
ドレイン領域とが同時に形成されるよう構成されたことを特徴とする請求項１３
に記載の横型炭化シリコンパワーデバイスの製造方法。 - 【請求項２２】 アルミニウムウェルを炭化シリコン基板の一表面における
ドリフト領域内に注入する工程と、 前記炭化シリコン基板の前記表面における前記ドリフト領域をマスクして該ド
リフト領域上に、第１の対の開口部を前記アルミニウムウェルの対向する側にそ
れぞれ一つずつ開口部が存在するように画定する工程と、 最初に、前記第１の対の開口部を通して前記炭化シリコン基板内にｎ型ドーパ
ントを、浅いｎ型注入領域を形成する注入エネルギー及び注入量で注入する工程
と、 前記ｎ型ドーパントを電気的に活性化させる工程と、 次いで、前記第１の対の開口部を通して前記炭化シリコン基板内にｐ型ドーパ
ントを、前記浅いｎ型注入領域と比較して深いｐ型注入領域を形成する注入エネ
ルギー及び注入量で注入する工程と、 前記炭化シリコン基板の前記表面における前記ドリフト領域をマスクして、該
ドリフト領域上に、そのそれぞれがそれぞれの浅いｎ型注入領域からは空間的に
隔たっておりかつ前記アルミニウムウェルに対向する第２の対の開口部を画定す
る工程と、 前記第２の対の開口部を通して前記炭化シリコン基板内にｎ型ドーパントを注
入して一対のドレイン領域を画定する工程と、 そのそれぞれの前記深いｐ型注入領域を、そのそれぞれの前記浅いｎ型注入領
域を囲む前記炭化シリコン基板の表面まで、それぞれの深いｐ型注入領域をそれ
ぞれの浅いｎ型注入領域を通って前記炭化シリコン基板の前記表面まで縦方向に
拡散させることなく、側方拡散させるのに十分な温度及び時間でアニールして、
それによって前記炭化シリコン基板の前記表面において前記側方拡散したｐ型注
入領域内に、一対のチャネル領域を前記アルミニウムウェルの対向する側にそれ
ぞれ一つずつチャネルが存在するように形成する工程と、 前記炭化シリコン基板の前記表面における前記ドリフト領域上に、そのそれぞ
れが前記一対のチャネル領域のそれぞれのチャネル領域に接触する、一対のゲー
ト絶縁領域を形成する工程と、 共通のソースコンタクトを前記浅いｎ型注入領域上かつ前記アルミニウムウェ
ル上にそれらにわたって形成し、一対のドレインコンタクトを前記ドレイン領域
上に形成し、そして一対のゲートコンタクトを前記一対のゲート絶縁領域上に形
成する工程と、 を有することを特徴とする横型炭化シリコンパワーデバイスの製造方法。 - 【請求項２３】 前記最初にｎ型ドーパントを注入する工程は、前記炭化シ
リコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通
してｎ型ドーパントを、浅いｎ型注入領域を形成する複数の注入エネルギー及び
注入量で注入する工程を含み、 前記次いでｐ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表
面における前記ドリフト領域内に前記第１の対の開口部を通してｐ型ドーパント
を、前記浅いｎ型注入領域と比較して深いｐ型注入領域を形成する複数の注入エ
ネルギー及び注入量で注入する工程を含むことを特徴とする請求項２２に記載の
横型炭化シリコンパワーデバイスの製造方法。 - 【請求項２４】 前記最初にｎ型ドーパントを注入する工程は、前記炭化シ
リコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通
して窒素を、浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注
入する工程を含み、 前記次いでｐ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表
面における前記ドリフト領域内に前記第１の対の開口部を通してホウ素を、前記
浅いｎ型注入領域と比較して深いｐ型注入領域を形成する複数の注入エネルギー
及び注入量で注入する工程を含むことを特徴とする請求項２３に記載の横型炭化
シリコンパワーデバイスの製造方法。 - 【請求項２５】 前記最初にｎ型ドーパントを注入する工程は、前記炭化シ
リコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通
して窒素を、浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注
入する工程を含み、 前記次いでｐ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表
面における前記ドリフト領域内に前記第１の対の開口部を通してベリリウムを、
前記浅いｎ型注入領域と比較して深いｐ型注入領域を形成する複数の注入エネル
ギー及び注入量で注入する工程を含むことを特徴とする請求項２３に記載の横型
炭化シリコンパワーデバイスの製造方法。 - 【請求項２６】 前記最初にｎ型ドーパントを注入する工程は窒素を注入す
る工程を含み、前記次いでｐ型ドーパントを注入する工程はホウ素を注入する工
程を含むことを特徴とする請求項２２に記載の横型炭化シリコンパワーデバイス
の製造方法。 - 【請求項２７】 前記最初にｎ型ドーパントを注入する工程は窒素を注入す
る工程を含み、前記次いでｐ型ドーパントを注入する工程はベリリウムを注入す
る工程を含むことを特徴とする請求項２２に記載の横型炭化シリコンパワーデバ
イスの製造方法。 - 【請求項２８】 前記アルミニウムウェルを注入する工程は、前記次いでｎ
型ドーパントを注入する工程の後に実行され、前記アルミニウムウェルが前記浅
いｎ型注入領域の間に注入されるよう構成されたことを特徴とする請求項２２に
記載の横型炭化シリコンパワーデバイスの製造方法。 - 【請求項２９】 前記最初にｐ型ドーパントを注入する工程及び前記次いで
ｎ型ドーパントを注入する工程は、前記ｎ型ドーパントを注入して一対のドレイ
ン領域を形成する工程の後に実行され、一対のドレイン領域が前記深いｐ型注入
領域及び前記浅いｎ型注入領域が形成される前に形成されるよう構成されたとを
特徴とする請求項２２に記載の横型炭化シリコンパワーデバイスの製造方法。 - 【請求項３０】 前記最初にｎ型ドーパントを注入する工程と前記ｎ型ドー
パントを注入する工程とは同時に実行され、前記浅いｎ型注入領域と前記一対の
ドレイン領域とが同時に形成されるよう構成されたことを特徴とする請求項２２
に記載の横型炭化シリコンパワーデバイスの製造方法。 - 【請求項３１】 空間的に隔たった一対のアルミニウムウェルを炭化シリコ
ン基板の一表面におけるドリフト領域内に注入する工程と、 前記炭化シリコン基板の前記表面における前記ドリフト領域をマスクして、前
記ドリフト領域上かつ前記一対のアルミニウムウェルの間に、第１の対の開口部
を画定する工程と、 最初に、前記第１の対の開口部を通して前記炭化シリコン基板内にｐ型ドーパ
ントを、深いｐ型注入領域を形成する注入エネルギー及び注入量で注入する工程
と、 次いで、前記第１の対の開口部を通して前記炭化シリコン基板内にｎ型ドーパ
ントを、前記深いｐ型注入領域と比較して浅いｎ型注入領域を形成する注入エネ
ルギー及び注入量で注入する工程と、 そのそれぞれの前記深いｐ型注入領域を、そのそれぞれの前記浅いｎ型注入領
域を囲む前記炭化シリコン基板の表面まで、それぞれの深いｐ型注入領域をそれ
ぞれの浅いｎ型注入領域を通って前記炭化シリコン基板の前記表面まで縦方向に
拡散させることなく、側方拡散させるのに十分な温度及び時間でアニールして、
それによって前記炭化シリコン基板の前記表面において前記側方拡散したｐ型注
入領域内に、かつ前記浅いｎ型注入領域の間に、一対のチャネル領域を形成する
工程と、 前記炭化シリコン基板の前記表面において、前記一対のチャネル領域上にそれ
らの間に拡がるゲート絶縁領域を形成する工程と、 一対のソースコンタクトをそのそれぞれのソースコンタクトがそれぞれの前記
浅いｎ型注入領域上かつそれに隣接する前記アルミニウムウェル上に拡がるよう
に形成し、ゲートコンタクトを前記ゲート絶縁領域上に形成し、そしてドレイン
コンタクトを前記ドレイン領域に対向する前記炭化シリコン基板の第２の表面上
に形成する工程と、 を有することを特徴とする縦型炭化シリコンパワーデバイスの製造方法。 - 【請求項３２】 前記最初にｐ型ドーパントを注入する工程は、前記炭化シ
リコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通
してｐ型ドーパントを、深いｐ型注入領域を形成する複数の注入エネルギー及び
注入量で注入する工程を含み、 前記次いでｎ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表
面における前記ドリフト領域内に前記第１の対の開口部を通してｎ型ドーパント
を、前記深いｐ型注入領域と比較して浅いｎ型注入領域を形成する複数の注入エ
ネルギー及び注入量で注入する工程を含むことを特徴とする請求項３１に記載の
縦型炭化シリコンパワーデバイスの製造方法。 - 【請求項３３】 前記最初にｐ型ドーパントを注入する工程は、前記炭化シ
リコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通
してホウ素を、深いｐ型注入領域を形成する複数の注入エネルギー及び注入量で
注入する工程を含み、 前記次いでｎ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表
面における前記ドリフト領域内に前記第１の対の開口部を通して窒素を、前記深
いｐ型注入領域と比較して浅いｎ型注入領域を形成する複数の注入エネルギー及
び注入量で注入する工程を含むことを特徴とする請求項３２に記載の縦型炭化シ
リコンパワーデバイスの製造方法。 - 【請求項３４】 前記最初にｐ型ドーパントを注入する工程は、前記炭化シ
リコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通
してベリリウムを、深いｐ型注入領域を形成する複数の注入エネルギー及び注入
量で注入する工程を含み、 前記次いでｎ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表
面における前記ドリフト領域内に前記第１の対の開口部を通して窒素を、前記深
いｐ型注入領域と比較して浅いｎ型注入領域を形成する複数の注入エネルギー及
び注入量で注入する工程を含むことを特徴とする請求項３２に記載の縦型炭化シ
リコンパワーデバイスの製造方法。 - 【請求項３５】 前記最初にｐ型ドーパントを注入する工程はホウ素を注入
する工程を含み、前記次いでｎ型ドーパントを注入する工程は窒素を注入する工
程を含むことを特徴とする請求項３１に記載の縦型炭化シリコンパワーデバイス
の製造方法。 - 【請求項３６】 前記最初にｐ型ドーパントを注入する工程はベリリウムを
注入する工程を含み、前記次いでｎ型ドーパントを注入する工程は窒素を注入す
る工程を含むことを特徴とする請求項３１に記載の縦型炭化シリコンパワーデバ
イスの製造方法。 - 【請求項３７】 前記空間的に隔たった一対のアルミニウムウェルを注入す
る工程は、前記次いでｎ型ドーパントを注入する工程の後に実行され、前記一対
のアルミニウムウェルが前記浅いｎ型注入領域の外側に注入されるよう構成され
たことを特徴とする請求項３１に記載の縦型炭化シリコンパワーデバイスの製造
方法。 - 【請求項３８】 空間的に隔たった一対のアルミニウムウェルを炭化シリコ
ン基板の一表面におけるドリフト領域内に注入する工程と、 前記炭化シリコン基板の前記表面における前記ドリフト領域をマスクして、前
記ドリフト領域上かつ前記一対のアルミニウムウェルの間に、第１の対の開口部
を画定する工程と、 最初に、前記第１の対の開口部を通して前記炭化シリコン基板内にｎ型ドーパ
ントを、浅いｎ型注入領域を形成する注入エネルギー及び注入量で注入する工程
と、 前記ｎ型ドーパントを電気的に活性化させる工程と、 次いで、前記第１の対の開口部を通して前記炭化シリコン基板内にｐ型ドーパ
ントを、前記浅いｎ型注入領域と比較して深いｐ型注入領域を形成する注入エネ
ルギー及び注入量で注入する工程と、 そのそれぞれの前記深いｐ型注入領域を、そのそれぞれの前記浅いｎ型注入領
域を囲む前記炭化シリコン基板の表面まで、それぞれの深いｐ型注入領域をそれ
ぞれの浅いｎ型注入領域を通って前記炭化シリコン基板の前記表面まで縦方向に
拡散させることなく、側方拡散させるのに十分な温度及び時間でアニールして、
それによって前記炭化シリコン基板の前記表面において前記側方拡散したｐ型注
入領域内に、かつ前記浅いｎ型注入領域の間に、一対のチャネル領域を形成する
工程と、 前記炭化シリコン基板の前記表面において、前記一対のチャネル領域上にそれ
らの間に拡がるゲート絶縁領域を形成する工程と、 一対のソースコンタクトをそのそれぞれのソースコンタクトがそれぞれの前記
浅いｎ型注入領域上かつそれに隣接する前記アルミニウムウェル上に拡がるよう
に形成し、ゲートコンタクトを前記ゲート絶縁領域上に形成し、そしてドレイン
コンタクトを前記ドレイン領域に対向する前記炭化シリコン基板の第２の表面上
に形成する工程と、 を有することを特徴とする縦型炭化シリコンパワーデバイスの製造方法。 - 【請求項３９】 前記最初にｎ型ドーパントを注入する工程は、前記炭化シ
リコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通
してｎ型ドーパントを、浅いｎ型注入領域を形成する複数の注入エネルギー及び
注入量で注入する工程を含み、 前記次いでｐ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表
面における前記ドリフト領域内に前記第１の対の開口部を通してｐ型ドーパント
を、前記浅いｎ型注入領域と比較して深いｐ型注入領域を形成する複数の注入エ
ネルギー及び注入量で注入する工程を含むことを特徴とする請求項３８に記載の
縦型炭化シリコンパワーデバイスの製造方法。 - 【請求項４０】 前記最初にｎ型ドーパントを注入する工程は、前記炭化シ
リコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通
して窒素を、浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注
入する工程を含み、 前記次いでｐ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表
面における前記ドリフト領域内に前記第１の対の開口部を通してホウ素を、前記
浅いｎ型注入領域と比較して深いｐ型注入領域を形成する複数の注入エネルギー
及び注入量で注入する工程を含むことを特徴とする請求項３９に記載の縦型炭化
シリコンパワーデバイスの製造方法。 - 【請求項４１】 前記最初にｎ型ドーパントを注入する工程は、前記炭化シ
リコン基板の前記表面における前記ドリフト領域内に前記第１の対の開口部を通
して窒素を、浅いｎ型注入領域を形成する複数の注入エネルギー及び注入量で注
入する工程を含み、 前記次いでｐ型ドーパントを注入する工程は、前記炭化シリコン基板の前記表
面における前記ドリフト領域内に前記第１の対の開口部を通してベリリウムを、
前記浅いｎ型注入領域と比較して深いｐ型注入領域を形成する複数の注入エネル
ギー及び注入量で注入する工程を含むことを特徴とする請求項３９に記載の縦型
炭化シリコンパワーデバイスの製造方法。 - 【請求項４２】 前記最初にｎ型ドーパントを注入する工程は窒素を注入す
る工程を含み、前記次いでｐ型ドーパントを注入する工程はホウ素を注入する工
程を含むことを特徴とする請求項３８に記載の縦型炭化シリコンパワーデバイス
の製造方法。 - 【請求項４３】 前記最初にｎ型ドーパントを注入する工程は窒素を注入す
る工程を含み、前記次いでｐ型ドーパントを注入する工程はベリリウムを注入す
る工程を含むことを特徴とする請求項３８に記載の縦型炭化シリコンパワーデバ
イスの製造方法。 - 【請求項４４】 前記アルミニウムウェルを注入する工程は、前記次いでｎ
型ドーパントを注入する工程の後に実行され、前記アルミニウムウェルが前記浅
いｎ型注入領域の外側に注入されるよう構成されたことを特徴とする請求項３８
に記載の縦型炭化シリコンパワーデバイスの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/093,207 | 1998-06-08 | ||
| US09/093,207 US6107142A (en) | 1998-06-08 | 1998-06-08 | Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion |
| PCT/US1999/012714 WO1999065073A1 (en) | 1998-06-08 | 1999-06-07 | Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusions |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011006255A Division JP5295274B2 (ja) | 1998-06-08 | 2011-01-14 | イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002518828A true JP2002518828A (ja) | 2002-06-25 |
| JP5184724B2 JP5184724B2 (ja) | 2013-04-17 |
Family
ID=22237747
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000553992A Expired - Lifetime JP5184724B2 (ja) | 1998-06-08 | 1999-06-07 | イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法 |
| JP2011006255A Expired - Lifetime JP5295274B2 (ja) | 1998-06-08 | 2011-01-14 | イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011006255A Expired - Lifetime JP5295274B2 (ja) | 1998-06-08 | 2011-01-14 | イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6107142A (ja) |
| EP (2) | EP1086491A1 (ja) |
| JP (2) | JP5184724B2 (ja) |
| KR (1) | KR100596061B1 (ja) |
| CN (1) | CN1155066C (ja) |
| AU (1) | AU4550399A (ja) |
| CA (1) | CA2333579C (ja) |
| WO (1) | WO1999065073A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9673315B2 (en) | 2015-03-24 | 2017-06-06 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, driving device, vehicle, and elevator |
| US10453687B2 (en) | 2017-07-12 | 2019-10-22 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3988262B2 (ja) * | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
| US6972436B2 (en) * | 1998-08-28 | 2005-12-06 | Cree, Inc. | High voltage, high temperature capacitor and interconnection structures |
| EP1058303A1 (en) * | 1999-05-31 | 2000-12-06 | STMicroelectronics S.r.l. | Fabrication of VDMOS structure with reduced parasitic effects |
| US6504176B2 (en) * | 2000-04-06 | 2003-01-07 | Matshushita Electric Industrial Co., Ltd. | Field effect transistor and method of manufacturing the same |
| US6429041B1 (en) | 2000-07-13 | 2002-08-06 | Cree, Inc. | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation |
| US6610366B2 (en) | 2000-10-03 | 2003-08-26 | Cree, Inc. | Method of N2O annealing an oxide layer on a silicon carbide layer |
| US6767843B2 (en) | 2000-10-03 | 2004-07-27 | Cree, Inc. | Method of N2O growth of an oxide layer on a silicon carbide layer |
| US6956238B2 (en) | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
| US7067176B2 (en) | 2000-10-03 | 2006-06-27 | Cree, Inc. | Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment |
| KR100393201B1 (ko) * | 2001-04-16 | 2003-07-31 | 페어차일드코리아반도체 주식회사 | 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터 |
| US6507046B2 (en) | 2001-05-11 | 2003-01-14 | Cree, Inc. | High-resistivity silicon carbide substrate for semiconductor devices with high break down voltage |
| JP3939195B2 (ja) * | 2002-05-13 | 2007-07-04 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
| US7022378B2 (en) * | 2002-08-30 | 2006-04-04 | Cree, Inc. | Nitrogen passivation of interface states in SiO2/SiC structures |
| US7221010B2 (en) | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| US7074643B2 (en) * | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US6979863B2 (en) * | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
| US7118970B2 (en) * | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
| US7391057B2 (en) * | 2005-05-18 | 2008-06-24 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US7414268B2 (en) | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| US7615801B2 (en) * | 2005-05-18 | 2009-11-10 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US20060261346A1 (en) * | 2005-05-18 | 2006-11-23 | Sei-Hyung Ryu | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same |
| US7528040B2 (en) | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
| US7727904B2 (en) * | 2005-09-16 | 2010-06-01 | Cree, Inc. | Methods of forming SiC MOSFETs with high inversion layer mobility |
| US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| EP2631951B1 (en) | 2006-08-17 | 2017-10-11 | Cree, Inc. | High power insulated gate bipolar transistors |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| JP4442698B2 (ja) * | 2007-07-25 | 2010-03-31 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US8796809B2 (en) * | 2008-09-08 | 2014-08-05 | Cree, Inc. | Varactor diode with doped voltage blocking layer |
| US7829402B2 (en) * | 2009-02-10 | 2010-11-09 | General Electric Company | MOSFET devices and methods of making |
| US8288220B2 (en) * | 2009-03-27 | 2012-10-16 | Cree, Inc. | Methods of forming semiconductor devices including epitaxial layers and related structures |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| DE102011002468A1 (de) | 2011-01-05 | 2012-07-05 | Robert Bosch Gmbh | Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur sowie eine verfahrensgemäß hergestellte Halbleiterstruktur |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9984894B2 (en) | 2011-08-03 | 2018-05-29 | Cree, Inc. | Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| EP2754177A1 (en) | 2011-09-11 | 2014-07-16 | Cree, Inc. | High current density power module comprising transistors with improved layout |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| US8941188B2 (en) * | 2012-03-26 | 2015-01-27 | Infineon Technologies Austria Ag | Semiconductor arrangement with a superjunction transistor and a further device integrated in a common semiconductor body |
| US9018048B2 (en) * | 2012-09-27 | 2015-04-28 | Stmicroelectronics S.R.L. | Process for manufactuirng super-barrier rectifiers |
| RU2528554C1 (ru) * | 2013-04-25 | 2014-09-20 | федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) | Способ формирования высоковольтного карбидокремниевого диода на основе ионно-легированных p-n-структур |
| US9768259B2 (en) * | 2013-07-26 | 2017-09-19 | Cree, Inc. | Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling |
| JP6206012B2 (ja) * | 2013-09-06 | 2017-10-04 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| WO2019166576A1 (en) * | 2018-02-28 | 2019-09-06 | Abb Schweiz Ag | Method for p-type doping of silicon carbide by al/be co-implantation |
| JP6862381B2 (ja) | 2018-03-02 | 2021-04-21 | 株式会社東芝 | 半導体装置 |
| US10636660B2 (en) | 2018-09-28 | 2020-04-28 | General Electric Company | Super-junction semiconductor device fabrication |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510281A (en) * | 1995-03-20 | 1996-04-23 | General Electric Company | Method of fabricating a self-aligned DMOS transistor device using SiC and spacers |
| WO1997036318A2 (en) * | 1996-03-27 | 1997-10-02 | Abb Research Ltd. | A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC AND SUCH A DEVICE |
| WO1998002916A1 (en) * | 1996-07-11 | 1998-01-22 | Abb Research Limited | A METHOD FOR PRODUCING A CHANNEL REGION LAYER IN A SiC-LAYER FOR A VOLTAGE CONTROLLED SEMICONDUCTOR DEVICE |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3629011A (en) * | 1967-09-11 | 1971-12-21 | Matsushita Electric Ind Co Ltd | Method for diffusing an impurity substance into silicon carbide |
| US5242841A (en) * | 1992-03-25 | 1993-09-07 | Texas Instruments Incorporated | Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate |
| JP3146694B2 (ja) * | 1992-11-12 | 2001-03-19 | 富士電機株式会社 | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 |
| US5444002A (en) * | 1993-12-22 | 1995-08-22 | United Microelectronics Corp. | Method of fabricating a short-channel DMOS transistor with removable sidewall spacers |
| US5399883A (en) * | 1994-05-04 | 1995-03-21 | North Carolina State University At Raleigh | High voltage silicon carbide MESFETs and methods of fabricating same |
| TW286435B (ja) * | 1994-07-27 | 1996-09-21 | Siemens Ag | |
| SE9501310D0 (sv) * | 1995-04-10 | 1995-04-10 | Abb Research Ltd | A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC |
| US5849620A (en) * | 1995-10-18 | 1998-12-15 | Abb Research Ltd. | Method for producing a semiconductor device comprising an implantation step |
| JP4629809B2 (ja) * | 1996-03-27 | 2011-02-09 | クリー，インコーポレイテッド | ＳｉＣの半導体層を有する半導体素子を製造する方法 |
| US5837572A (en) * | 1997-01-10 | 1998-11-17 | Advanced Micro Devices, Inc. | CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein |
| US5877041A (en) * | 1997-06-30 | 1999-03-02 | Harris Corporation | Self-aligned power field effect transistor in silicon carbide |
-
1998
- 1998-06-08 US US09/093,207 patent/US6107142A/en not_active Expired - Lifetime
-
1999
- 1999-06-07 KR KR1020007013620A patent/KR100596061B1/ko not_active IP Right Cessation
- 1999-06-07 WO PCT/US1999/012714 patent/WO1999065073A1/en active IP Right Grant
- 1999-06-07 CA CA002333579A patent/CA2333579C/en not_active Expired - Lifetime
- 1999-06-07 AU AU45503/99A patent/AU4550399A/en not_active Abandoned
- 1999-06-07 CN CNB998071021A patent/CN1155066C/zh not_active Expired - Lifetime
- 1999-06-07 JP JP2000553992A patent/JP5184724B2/ja not_active Expired - Lifetime
- 1999-06-07 EP EP99928439A patent/EP1086491A1/en not_active Withdrawn
- 1999-06-07 EP EP06115562A patent/EP1701377A3/en not_active Ceased
-
2011
- 2011-01-14 JP JP2011006255A patent/JP5295274B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510281A (en) * | 1995-03-20 | 1996-04-23 | General Electric Company | Method of fabricating a self-aligned DMOS transistor device using SiC and spacers |
| WO1997036318A2 (en) * | 1996-03-27 | 1997-10-02 | Abb Research Ltd. | A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC AND SUCH A DEVICE |
| WO1998002916A1 (en) * | 1996-07-11 | 1998-01-22 | Abb Research Limited | A METHOD FOR PRODUCING A CHANNEL REGION LAYER IN A SiC-LAYER FOR A VOLTAGE CONTROLLED SEMICONDUCTOR DEVICE |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9673315B2 (en) | 2015-03-24 | 2017-06-06 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, driving device, vehicle, and elevator |
| US10453687B2 (en) | 2017-07-12 | 2019-10-22 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1304551A (zh) | 2001-07-18 |
| WO1999065073A1 (en) | 1999-12-16 |
| CN1155066C (zh) | 2004-06-23 |
| EP1701377A2 (en) | 2006-09-13 |
| US6107142A (en) | 2000-08-22 |
| CA2333579C (en) | 2009-09-08 |
| EP1086491A1 (en) | 2001-03-28 |
| AU4550399A (en) | 1999-12-30 |
| KR100596061B1 (ko) | 2006-07-03 |
| JP5184724B2 (ja) | 2013-04-17 |
| JP5295274B2 (ja) | 2013-09-18 |
| EP1701377A3 (en) | 2008-08-06 |
| KR20010052492A (ko) | 2001-06-25 |
| JP2011097093A (ja) | 2011-05-12 |
| CA2333579A1 (en) | 1999-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5184724B2 (ja) | イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法 | |
| US6100169A (en) | Methods of fabricating silicon carbide power devices by controlled annealing | |
| KR101168782B1 (ko) | 탄화규소 소자들 및 그 제조방법들 | |
| US6429041B1 (en) | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation | |
| US5506421A (en) | Power MOSFET in silicon carbide | |
| US8952391B2 (en) | Silicon carbide semiconductor device and its manufacturing method | |
| JP3206727B2 (ja) | 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法 | |
| US6639273B1 (en) | Silicon carbide n channel MOS semiconductor device and method for manufacturing the same | |
| JPH1093087A (ja) | 横ゲート縦ドリフト領域トランジスタ | |
| JP4159651B2 (ja) | 低減された電界を備えた絶縁ゲートバイポーラトランジスタ | |
| JPH1126758A (ja) | トレンチ型ｍｏｓ半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100722 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100914 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5184724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |