JP2011096978A - 半導体パッケージ及びその評価方法、並びにその製造方法 - Google Patents

半導体パッケージ及びその評価方法、並びにその製造方法 Download PDF

Info

Publication number
JP2011096978A
JP2011096978A JP2009252170A JP2009252170A JP2011096978A JP 2011096978 A JP2011096978 A JP 2011096978A JP 2009252170 A JP2009252170 A JP 2009252170A JP 2009252170 A JP2009252170 A JP 2009252170A JP 2011096978 A JP2011096978 A JP 2011096978A
Authority
JP
Japan
Prior art keywords
conducting member
heat conducting
semiconductor element
semiconductor package
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009252170A
Other languages
English (en)
Other versions
JP5295932B2 (ja
Inventor
Takuya Oda
卓哉 織田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009252170A priority Critical patent/JP5295932B2/ja
Priority to US12/913,844 priority patent/US8350263B2/en
Publication of JP2011096978A publication Critical patent/JP2011096978A/ja
Application granted granted Critical
Publication of JP5295932B2 publication Critical patent/JP5295932B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 熱伝導部材の性能を簡易に評価することが可能な半導体パッケージ及びその評価方法、並びにその製造方法を提供するを目的とする。
【解決手段】 本半導体パッケージは、配線基板と、前記配線基板上に実装された半導体素子と、前記半導体素子上に設けられた導電性の熱伝導部材と、前記熱伝導部材の前記半導体素子側の面に接し、前記熱伝導部材と電気的に導通する検査用電極と、前記熱伝導部材の前記半導体素子側の面と反対側の面に接する導電性の放熱板と、を有する。
【選択図】 図２

Description

本発明は、熱伝導部材を有する半導体パッケージ及びその評価方法、並びにその製造方法に関する。
ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等に使用される半導体素子は、半導体パッケージ内の基板上に電気的に接続され、固定される。半導体素子は、動作時に高温となるため、半導体素子の温度を強制的に下げなければ、半導体素子の性能を発揮できず、半導体素子が壊れる可能性がある。従って、半導体素子上に、放熱板（ヒートスプレッダ）や、放熱フィン（あるいはヒートパイプ）を装着することにより、半導体素子が発する熱を外部に有効に放出する経路を確保している。半導体素子と、放熱板等の間には、熱伝導部材（ＴＩＭ；Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）を挟み、それぞれの凹凸面に追従して接触熱抵抗を減らし、スムーズな熱伝導が行なわれるよう試みられている。
図１は、半導体パッケージに従来の熱伝導部材を装着した状態を例示する断面図である。半導体パッケージにおいて、基板１００に搭載された半導体素子２００から発する熱は、半導体素子２００上に配置した熱伝導部材３００を介して放熱板４００に伝熱される。また、放熱板４００に伝熱された熱は、放熱板４００上に配置した熱伝導部材３００を介して放熱フィン５００に伝熱される。
このように、熱伝導部材３００は、半導体素子２００と放熱板４００とを、また放熱板４００と放熱フィン５００とを、熱的に接続する手段として使用される。
特開昭５７−０３９３６４号公報
ところで、熱伝導部材の性能を左右する要素として、半導体素子や放熱板との接触熱抵抗があり、接触熱抵抗は極力少ないことが好ましい。従来は熱伝導部材の性能を評価する際に、熱伝導部材と熱伝導部材の両側に隣接する半導体素子や放熱板を含む熱抵抗の測定を行なっていた。具体的には、半導体素子に電気的な負荷をかけて発熱させて、半導体素子の内部温度及び放熱板の表面温度を測定する。そして、測定した半導体素子の内部温度と放熱板の表面温度との温度差から熱抵抗を算出していた。
しかしながら、接触熱抵抗の測定には複雑な評価システムが必要であり、又、評価時間が多大であるという問題点があった。
本発明は上記の点に鑑みてなされたものであり、熱伝導部材の性能を簡易に評価することが可能な半導体パッケージ及びその評価方法、並びにその製造方法を提供するを目的とする。
本半導体パッケージは、配線基板と、前記配線基板上に実装された半導体素子と、前記半導体素子上に設けられた導電性の熱伝導材料を含む熱伝導部材と、前記熱伝導部材の前記半導体素子側の面に接し、前記熱伝導部材と電気的に導通する検査用電極と、前記熱伝導部材の前記半導体素子側の面と反対側の面に接する導電性の放熱板と、を有することを要件とする。
本半導体パッケージの評価方法は、本発明に係る半導体パッケージにおいて、前記放熱板から前記熱伝導部材を介して前記検査用電極に至る部分の電気抵抗を測定し、前記電気抵抗の測定値に基づいて、前記熱伝導部材と前記放熱板及び前記半導体素子との接触熱抵抗の大小を評価することを要件とする。
本半導体パッケージの製造方法は、配線基板と、前記配線基板上に実装された半導体素子と、前記半導体素子上に設けられた導電性の熱伝導材料を含む熱伝導部材と、前記熱伝導部材の前記半導体素子側の面に接し、前記熱伝導部材と電気的に導通する検査用電極と、前記熱伝導部材の前記半導体素子側の面と反対側の面に接する導電性の放熱板と、を有する半導体パッケージの製造方法であって、本発明に係る熱伝導部材の性能評価方法により、前記熱伝導部材と前記放熱板及び前記半導体素子との接触熱抵抗の大小を評価する工程を有することを要件とする。
本発明によれば、熱伝導部材の性能を簡易に評価することが可能な半導体パッケージ及びその評価方法、並びにその製造方法を提供することができる。
半導体パッケージに従来の熱伝導部材を装着した状態を例示する断面図である。 第１の実施の形態に係る半導体パッケージを例示する断面図である。 第１の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図（その１）である。 第１の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図（その２）である。 図３のＡ部を拡大して例示する図（その１）である。 図３のＡ部を拡大して例示する図（その２）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その５）である。 第１の実施の形態の変形例に係る半導体パッケージを例示する平面図である。 第１の実施の形態の変形例に係る半導体パッケージを例示する断面図である。 第２の実施の形態に係る半導体パッケージを例示する平面図である。 第２の実施の形態に係る半導体パッケージを例示する断面図である。 第２の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図である。 第３の実施の形態に係る半導体パッケージを例示する平面図である。 第３の実施の形態に係る半導体パッケージを例示する断面図である。 第３の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図である。 第４の実施の形態に係る半導体パッケージを例示する平面図である。 第４の実施の形態に係る半導体パッケージを例示する断面図である。 第４の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図である。
次に、本発明を実施するための形態について図面を参照して説明する。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体パッケージの構造］
図２は、第１の実施の形態に係る半導体パッケージを例示する断面図である。図２を参照するに、第１の実施の形態に係る半導体パッケージ１０は、半導体素子２０が多層配線基板３０の略中央部にはんだバンプ４０を介して実装されアンダーフィル樹脂５０で封止され、更に、半導体素子２０が熱伝導部材６０を介して放熱板７０に接している構造を有する。
以下、半導体パッケージ１０を構成する半導体素子２０、多層配線基板３０、はんだバンプ４０、アンダーフィル樹脂５０、熱伝導部材６０、放熱板７０について詳説する。
半導体素子２０は、半導体基板２１と、電極パッド２２と、貫通電極２３とを有する。半導体基板２１は、例えばシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等からなる基板に半導体集積回路（図示せず）が形成されたものである。電極パッド２２は、半導体基板２１の一方の側に形成されており、半導体集積回路（図示せず）と電気的に接続されている。電極パッド２２の材料としては、例えばアルミニウム（Ａｌ）等を用いることができる。電極パッド２２の材料として、銅（Ｃｕ）とアルミニウム（Ａｌ）をこの順番で積層したもの、銅（Ｃｕ）とアルミニウム（Ａｌ）とシリコン（Ｓｉ）をこの順番で積層したもの等を用いても構わない。
以降、半導体素子２０において、電極パッド２２が形成されている側の面を、主面と称する場合がある。又、半導体素子２０において、主面と反対側に位置する、主面と略平行な面を、裏面と称する場合がある。又、半導体素子２０において、主面及び裏面と略垂直な面を、側面と称する場合がある。
貫通電極２３は、半導体基板２１の主面側から裏面側に貫通する電極である。貫通電極２３の一端は、電極パッド２２と電気的に接続されている。貫通電極２３の他端は、半導体基板２１の裏面から露出しており、熱伝導部材６０と接している。貫通電極２３は、例えば平面視において（半導体基板２１の主面側又は裏面側から見て）円形であり、その直径は、例えば１００μｍとすることができる。貫通電極２３の材料としては、例えば銅（Ｃｕ）等を用いることができる。
多層配線基板３０は、第１配線層３１、第１絶縁層３２、第２配線層３３、第２絶縁層３４、第３配線層３５が順次積層され、第１配線層３１及び第３配線層３５を覆うようにソルダーレジスト層３６が形成された構造を有する。
より詳しく説明すると、ソルダーレジスト層３６は、第１絶縁層３２及び第２絶縁層３４上に、第１配線層３１及び第３配線層３５を覆うように形成されている。ソルダーレジスト層３６は開口部３６ｘを有し、第１配線層３１及び第３配線層３５の一部はソルダーレジスト層３６の開口部３６ｘ内に露出している。ソルダーレジスト層３６の材料としては、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物等を用いることができる。ソルダーレジスト層３６の厚さは、例えば３０μｍ程度とすることができる。
必要に応じ、開口部３６ｘ内に露出する第１配線層３１及び第３配線層３５上に、金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
第１配線層３１の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層３１の厚さは、例えば１０μｍ程度とすることができる。第１配線層３１のうち、図２左端の部分を便宜上検査用パッド３９と称する。第１配線層３１の第１絶縁層３２から露出している部分は、マザーボード等と接続される電極パッドとして機能する。
なお、貫通電極２３から、電極パッド２２、半田バンプ４０、第３配線層３５及び第２配線層３３を介して検査用パッド３９に至る部分は、本発明に係る検査用電極の代表的な一例である。以降、貫通電極２３から、電極パッド２２、半田バンプ４０、第３配線層３５及び第２配線層３３を介して検査用パッド３９に至る部分を、検査用電極と称する場合がある。
第１絶縁層３２は、第１配線層３１を覆うように形成されている。第１絶縁層３２の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。第１絶縁層３２の厚さは、例えば３０μｍ程度とすることができる。
第２配線層３３は、第１絶縁層３２上に形成されている。第２配線層３３は、第１絶縁層３２を貫通し第１配線層３１の上面を露出する第１ビアホール３２ｘ内に充填されたビアフィル、及び第１絶縁層３２上に形成された配線パターンを含んで構成されている。第２配線層３３は、第１ビアホール３２ｘ内に露出した第１配線層３１と電気的に接続されている。第２配線層３３の材料としては、例えば銅（Ｃｕ）等を用いることができる。第２配線層３３を構成する配線パターンの厚さは、例えば１０μｍ程度とすることができる。
第２絶縁層３４は、第１絶縁層３２上に、第２配線層３３を覆うように形成されている。第２絶縁層３４の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。第２絶縁層３４の厚さは、例えば３０μｍ程度とすることができる。
第３配線層３５は、第２絶縁層３４上に形成されている。第３配線層３５は、第２絶縁層３４を貫通し第２配線層３３の上面を露出する第２ビアホール３４ｘ内に充填されたビアフィル、及び第２絶縁層３４上に形成された配線パターンを含んで構成されている。第３配線層３５は、第２ビアホール３４ｘ内に露出した第２配線層３３と電気的に接続されている。第３配線層３５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第３配線層３５を構成する配線パターンの厚さは、例えば１０μｍ程度とすることができる。
多層配線基板３０において、検査用パッド３９は、第２配線層３３、第３配線層３５、はんだバンプ４０、及び電極パッド２２を介して、貫通電極２３と電気的に接続されている。この構造が第１の実施の形態に係る半導体パッケージ１０の特徴である。この構造が果たす役割については、後述する［第１の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法］において詳説する。
はんだバンプ４０は、多層配線基板３０を構成するソルダーレジスト層３６の開口部３６ｘ内に露出する第３配線層３５（第３配線層３５上に金属層等が形成されている場合には、金属層等）と、半導体素子２０を構成する電極パッド２２とを電気的に接続している。はんだバンプ４０の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
アンダーフィル樹脂５０は、半導体素子２０と多層配線基板３０の対向する面の間に充填されている。アンダーフィル樹脂５０の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。
熱伝導部材６０は、半導体素子２０の裏面に設けられている。熱伝導部材６０は、半導体素子２０と放熱板７０とを、熱的に接続する手段としての機能を有する。熱伝導部材６０の材料としては、例えば熱伝導性の良い高電気伝導材であるインジウム等を用いることができる。又、熱伝導部材６０の他の例として、高電気伝導材を含有するシリコングリース、或いは金属フィラー、グラファイト等を含有した有機系の樹脂バインダー等を用いても構わない。又、高電気伝導材であるカーボンナノチューブを熱伝導方向に配列させて樹脂で成形しシート状にした熱伝導部材６０を用いても構わない。但し、熱伝導部材６０は、後述するように電流の流れる経路の一部となるので、熱伝導部材６０の材料は必ず高電気伝導材を含み、導体として機能するものでなければならない。熱伝導部材６０の厚さは、例えば１０〜２００μｍ程度とすることができる。
放熱板７０は、熱伝導部材６０上に設けられている。放熱板７０は、例えばヒートスプレッダ等を示している。放熱板７０は、例えば無酸素銅にニッケルめっきを施したものやアルミニウム等の熱伝導率の高い材料を用いることができる。但し、放熱板７０は、後述するように電流の流れる経路の一部となるので、放熱板７０の材料は必ず導体として機能するものでなければならない。放熱板７０は、半導体素子２０が発する熱の密度を分散させる役割を担う。又、放熱板７０は半導体素子２０上に設けられているため、半導体素子２０を機械的に保護する役割を担う。なお、放熱板７０の大きさは、平面視で１０ｍｍ角〜４０ｍｍ角程度である。放熱板７０の厚さは、例えば１〜３ｍｍ程度である。
以上が、第１の実施の形態に係る半導体パッケージ１０の構造であるが、半導体パッケージ１０において、放熱板７０上に更に熱伝導部材を介して放熱フィン等を設けても構わない。又、放熱板７０の外縁部と多層配線基板３０との間に樹脂層を設けても構わない。
［第１の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法］
次に、第１の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明する。図３は、第１の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図（その１）である。図３において、図２と同一部分については、同一符号を付し、その説明は省略する場合がある。
図３において、９０は直流電源を、９１及び９２は導線を示している。図３に示すように、直流電源９０のプラス側及び放熱板７０に導線９１を接続する。又、直流電源９０のマイナス側及び検査用パッド３９に導線９２を接続する。直流電源９０のプラス側と放熱板７０との接続、及び直流電源９０のマイナス側と検査用パッド３９との接続は、例えばピンを用いて行っても良いし、はんだ付け等により行っても良い。又、直流電源９０のプラス側（マイナス側）を検査用パッド３９及び放熱板７０の何れかと接続するかは任意に選択することができる。
図４は、第１の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図（その２）である。図４において、図２と同一部分については、同一符号を付し、その説明は省略する場合がある。
図４において、矢印９３は、電流の流れる経路を示している。前述のように、放熱板７０は導体であるから電流が流れる。又、熱伝導部材６０の材料であるインジウムや、熱伝導部材６０に含有される金属フィラー、グラファイト、カーボンナノチューブ等は高電気伝導材であるため、熱伝導部材６０は導体として機能し、熱伝導部材６０にも電流が流れる。
すなわち、図４においては、矢印９３の経路（直流電源９０のプラス側→導線９１→放熱板７０→熱伝導部材６０→貫通電極２３→電極パッド２２→はんだバンプ４０→第３配線層３５→第２配線層３３→検査用パッド３９→導線９２→直流電源９０のマイナス側）で電流が流れる。なお、矢印９３の経路は、半導体素子２０の有する半導体集積回路（図示せず）とは、絶縁されている。
矢印９３の経路で流れる電流をモニタするための電流計（図示せず）や、矢印９３の経路中の放熱板７０から検査用パッド３９までに印加されている電圧をモニタする電圧計（図示せず）等を設けることにより、矢印９３の経路中の放熱板７０から検査用パッド３９までの電気抵抗を測定することができる。
ところで、矢印９３の経路において、貫通電極２３、電極パッド２２、はんだバンプ４０、第３配線層３５、第２配線層３３、検査用パッド３９の部分の電気抵抗は略一定である。しかしながら、熱伝導部材６０の部分（熱伝導部材６０と放熱板７０及び半導体素子２０と接する部分）の電気抵抗は、熱伝導部材６０に含有される高電気伝導材と放熱板７０との接触状態、及び熱伝導部材６０に含有される高電気伝導材と貫通電極２３との接触状態により、大きく変動する。これについて、図５及び図６を用いて説明する。
図５は、図３のＡ部を拡大して例示する図（その１）である。図５において、図３と同一部分については、同一符号を付し、その説明は省略する場合がある。図５は、熱伝導部材６０が金属フィラー等を含有したシリコングリース、或いは金属フィラー、グラファイト等を含有した有機系の樹脂である場合を例示しており、６１は熱伝導部材６０に含有される金属フィラー、或いはグラファイト等の高電気伝導材を示している。
図５（ａ）は、高電気伝導材６１が、貫通電極２３の表面や放熱板７０の表面に十分に接していない場合を例示しており、この場合には、熱伝導部材６０の部分の電気抵抗が大きくなる。一方、図５（ｂ）は、高電気伝導材６１が、貫通電極２３の表面や放熱板７０の表面に十分に接している場合を例示しており、この場合には、熱伝導部材６０の部分の電気抵抗が小さくなる。
図６は、図３のＡ部を拡大して例示する図（その２）である。図６において、図３と同一部分については、同一符号を付し、その説明は省略する場合がある。図６は、熱伝導部材６０がカーボンナノチューブを含有した有機系の樹脂である場合を例示しており、６２は熱伝導部材６０に含有される高電気伝導材であるカーボンナノチューブを示している。
図６（ａ）は、カーボンナノチューブ６２が、貫通電極２３の表面や放熱板７０の表面に十分に接していない場合を例示しており、この場合には、熱伝導部材６０の部分の電気抵抗が大きくなる。一方、図６（ｂ）は、カーボンナノチューブ６２が、貫通電極２３の表面や放熱板７０の表面に十分に接している場合を例示しており、この場合には、熱伝導部材６０の部分の電気抵抗が小さくなる。
このように、熱伝導部材６０の部分の電気抵抗は、熱伝導部材６０に含有される高電気伝導材と放熱板７０との接触状態、及び熱伝導部材６０に含有される高電気伝導材と貫通電極２３との接触状態により、大きく変動する。又、図５（ａ）や図６（ａ）のように、高電気伝導材が、貫通電極２３の表面や放熱板７０の表面に十分に接していない場合には、半導体素子２０から熱伝導部材６０を介して放熱板７０に熱が伝達され難く、接触熱抵抗は大きくなる。一方、図５（ｂ）や図６（ｂ）のように、高電気伝導材が、貫通電極２３の表面や放熱板７０の表面に十分に接している場合には、半導体素子２０から熱伝導部材６０を介して放熱板７０に熱が伝達され易く、接触熱抵抗は小さくなる。
すなわち、熱伝導部材６０の部分の電気抵抗は、熱伝導部材６０の部分の接触熱抵抗と対応関係にある。従って、熱伝導部材６０の部分の電気抵抗と熱伝導部材６０の部分の接触熱抵抗との対応関係を予め求めておけば、個々に製造される半導体パッケージ１０において熱伝導部材６０の部分の電気抵抗を測定することにより、熱伝導部材６０の部分の接触熱抵抗を求めることができる。
実際には、図４の矢印９３の経路中の放熱板７０から検査用パッド３９までの電気抵抗と熱伝導部材６０の部分の接触熱抵抗との対応関係を予め求めておき、個々に製造される半導体パッケージ１０において矢印９３の経路中の放熱板７０から検査用パッド３９までの電気抵抗を測定することにより、熱伝導部材６０の部分の接触熱抵抗を求める方法が容易である。
なお、予め、図５（ｂ）や図６（ｂ）のように、高電気伝導材が、貫通電極２３の表面や放熱板７０の表面に十分に接していることがわかっている場合には、第１の実施の形態に係る半導体パッケージ１０における熱伝導部材６０の性能評価方法により、熱伝導部材６０と半導体素子２０又は放熱板７０との剥離（デラミネーション）を確認することができる。
［第１の実施の形態に係る半導体パッケージの製造方法］
次に、第１の実施の形態に係る半導体パッケージの製造方法について説明する。図７〜図１１は、第１の実施の形態に係る半導体パッケージの製造工程を例示する図である。図７〜図１１において、図２と同一部分については、同一符号を付し、その説明は省略する場合がある。
始めに、図７に示す工程では、周知のビルドアップ法等により作製された多層配線基板３０を準備する。多層配線基板３０の詳細については、前述の通りである。そして、多層配線基板３０のソルダーレジスト層３６の開口部３６ｘ内に露出する第３配線層３５上に（第３配線層３５上に金属層等が形成されている場合には、金属層等の上に）プレソルダ４１を形成する。プレソルダ４１の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。プレソルダ４１は、例えば第３配線層３５上に（第３配線層３５上に金属層等が形成されている場合には、金属層等の上に）表面処理剤としてのフラックスを塗布した後、プレソルダ４１を搭載し、２４０℃〜２６０℃程度の温度でリフローし、その後、表面を洗浄してフラックスを除去することにより形成できる。
次いで、図８に示す工程では、周知の方法で、半導体基板２１に半導体集積回路（図示せず）や電極パッド２２が形成された半導体素子２０Ａを準備する。そして、半導体素子２０Ａの半導体基板２１に、電極パッド２２の一方の面を露出するように、貫通孔２９を形成する。貫通孔２９は、例えば平面視において（半導体基板２１の主面側又は裏面側から見て）円形であり、その直径は、例えば１００μｍとすることができる。貫通孔２９は、例えば反応性イオンエッチング（DRIE：Deep Reactive Ion Etch）等の異方性エッチング法により形成することができる。なお、半導体素子２０Ａは、後述する貫通電極２３が形成されることにより、最終的には半導体素子２０となる。
次いで、図９に示す工程では、貫通電極２３を形成する。具体的には、始めに、貫通孔２９の内壁面を覆うように絶縁膜（図示せず）を形成する。例えば半導体基板２１がシリコンである場合、絶縁膜（図示せず）は半導体基板２１を熱酸化することにより形成できる。絶縁膜（図示せず）の厚さは、例えば０．５μｍ〜１．０μｍ程度とすることができる。次いで、貫通孔２９の絶縁膜（図示せず）上に金属を充填し、貫通電極２３を形成する。金属の充填は、例えば無電解めっき法や電解めっき法等により実現することができる。充填する金属の材料としては、例えば銅（Ｃｕ）等を用いることができる。この工程により、半導体素子２０Ａに貫通電極２３が形成された半導体素子２０が完成する。
次いで、図１０に示す工程では、電極パッド２２上にプレソルダ４２を形成する。そして、多層配線基板３０の第３配線層３５側と半導体素子２０の電極パッド２２側とを対向させて、プレソルダ４１と４２とが対応する位置に来るように配置する。プレソルダ４２の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。プレソルダ４２は、例えば電極パッド２２上に表面処理剤としてのフラックスを塗布した後、プレソルダ４２を搭載し、２４０℃〜２６０℃程度の温度でリフローし、その後、表面を洗浄してフラックスを除去することにより形成できる。
次いで、図１１に示す工程では、プレソルダ４１を例えば２３０℃に加熱し、はんだを融解させることにより、はんだバンプ４０を形成する。そして、半導体素子２０と多層配線基板３０の対向する面の間にアンダーフィル樹脂５０を充填する。アンダーフィル樹脂５０の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。
次いで、半導体素子２０の裏面に熱伝導部材６０を配置し、更に熱伝導部材６０上に放熱板７０を配置する。そして、放熱板７０を半導体素子２０側に押圧することにより、図２に示す半導体パッケージ１０が完成する。熱伝導部材６０の材料としては、例えば熱伝導性の良いインジウム等を用いることができる。又、熱伝導部材６０の他の例として、金属フィラー等を含有したシリコングリース、或いは金属フィラー、グラファイト等を含有した有機系の樹脂バインダー等を用いても構わない。又、カーボンナノチューブを熱伝導方向に配列させて樹脂で成形しシート状にした熱伝導部材６０を用いても構わない。熱伝導部材６０の厚さは、例えば１０〜２００μｍ程度とすることができる。放熱板７０としては、例えば無酸素銅にニッケルめっきを施したものやアルミニウム等の熱伝導率の高い導電性の材料を用いることができる。
次いで、半導体パッケージ１０における熱伝導部材の性能評価を行う。性能評価の方法は、前述の通りである。なお、性能評価は、通常行われているオープンショート検査等の半導体パッケージの動作検査等の工程の１つとして実施しても良いし、独立した工程としてもよい。これにより、個々の半導体パッケージ１０における熱伝導部材の性能を確認してから出荷することが可能となり、半導体パッケージ１０の出荷品質を向上することができる。なお、予め、図５（ｂ）や図６（ｂ）のように、高電気伝導材が、貫通電極２３の表面や放熱板７０の表面に十分に接していることがわかっている場合には、この工程により、熱伝導部材６０と半導体素子２０又は放熱板７０との剥離（デラミネーション）を確認することができる。
以上のように、第１の実施の形態に係る半導体パッケージでは、半導体素子を貫通し一端が熱伝導部材の半導体素子側の面に接する貫通電極と、この貫通電極と電気的に接続された配線基板の配線層とを有する検査用電極を設けた。これにより、放熱板から熱伝導部材を介して検査用電極に至る部分の電気抵抗を測定し、電気抵抗の測定値に基づいて、熱伝導部材と放熱板及び半導体素子との接触熱抵抗の大小を評価することが可能となった。
すなわち、従来のように熱伝導部材の性能を評価する際に、半導体素子に電気的な負荷をかけて発熱させて半導体素子の内部温度及び放熱板の表面温度を測定し、測定した半導体素子の内部温度と放熱板の表面温度との温度差から熱抵抗を算出する必要はない。その結果、熱抵抗の測定に複雑な評価システムが必要で評価時間が多大であるという従来の問題点を回避することが可能となり、熱伝導部材の性能（熱伝導部材の部分の接触熱抵抗）を簡易に評価することができる。又、評価時間を短縮することができる。
又、第１の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法を、半導体パッケージの製造工程に導入することにより、個々の半導体パッケージにおける熱伝導部材の性能を確認してから出荷することが可能となり、半導体パッケージの出荷品質を向上することができる。
〈第１の実施の形態の変形例〉
第１の実施の形態の変形例では、熱伝導部材を複数の領域に分割し、複数の領域のそれぞれに対応する検査用電極を設ける例を示す。
図１２は、第１の実施の形態の変形例に係る半導体パッケージを例示する平面図である。図１３は、第１の実施の形態の変形例に係る半導体パッケージを例示する断面図である。但し、図１２において、図１３に示す放熱板７０は省略されている。図１２及び図１３を参照するに、第１の実施の形態の変形例に係る半導体パッケージ１１は、熱伝導部材６０を破線で示す１６個の領域に分割し、分割した１６個の領域のそれぞれに対応する検査用電極（貫通電極２３及びそれに対応する検査用パッド３９）を設けた点が第１の実施の形態に係る半導体パッケージ１０と異なり、その他の点に関しては第１の実施の形態に係る半導体パッケージ１０と同様の構成である。半導体パッケージ１１について、半導体パッケージ１０と同一構成部分については、その説明を省略する。
半導体パッケージ１１の製造方法については、半導体パッケージ１０の製造方法と同様であるため、その説明は省略する。
半導体パッケージ１１における熱伝導部材の性能評価方法については、半導体パッケージ１０における熱伝導部材の性能評価方法と概略同様である。但し、導線９１及び９２を、それぞれ各領域の放熱板７０及び各領域の熱伝導部材に接する貫通電極２３に接続された検査用パッド３９に順番に接続して、領域毎に熱伝導部材の性能評価を行う点は異なる。
このように、第１の実施の形態の変形例では、第１の実施の形態と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、熱伝導部材を複数の領域に分割し、複数の領域のそれぞれに対応する検査用電極を設けることにより、各領域に対応する複数の経路の電気抵抗を測定することができる。その結果、熱伝導部材の部分の接触熱抵抗を領域毎に求めることができる。すなわち、熱伝導部材と半導体素子及び放熱板との熱的な接触状態を領域毎に把握することができる。
なお、第１の実施の形態の変形例では、熱伝導部材を１６個の領域に分割し、１６個の領域のそれぞれに対応する検査用電極を設けたが、熱伝導部材を１６個以外の領域に分け、領域毎に検査用電極を設けるようにしても構わない。
〈第２の実施の形態〉
第２の実施の形態では、貫通電極２３に代えて外部電極８０を設ける例を示す。図１４は、第２の実施の形態に係る半導体パッケージを例示する平面図である。図１５は、第２の実施の形態に係る半導体パッケージを例示する断面図である。但し、図１４において、図１５に示す放熱板７０は省略されている。
図１４及び図１５を参照するに、第２の実施の形態に係る半導体パッケージ１２では、半導体素子２０に代えて半導体素子２０Ａが設けられている。すなわち、半導体パッケージ１２は、貫通電極２３を有していない。
又、半導体パッケージ１２では、熱伝導部材６０を破線で示す４個の領域に分割し、分割した４個の領域のそれぞれに対応する半導体素子２０Ａの裏面に外部電極８０を設けている。外部電極８０は、半導体素子２０Ａの裏面から側面、更にアンダーフィル樹脂５０上、ソルダーレジスト層３６上を通り、外部電極８０の端部は、多層配線基板３０のソルダーレジスト層３６の開口部３６ｘ内に露出している第３配線層３５（第３配線層３５上に金属層等が形成されている場合には、金属層等）と電気的に接続されている金属層である。外部電極８０としては、例えば銅（Ｃｕ）等を用いることができる。外部電極８０は、例えば無電解めっき法や電解めっき法、或いは蒸着法等により形成することができる。なお、外部電極８０から、第３配線層３５及び第２配線層３３を介して検査用パッド３９に至る部分は、本発明に係る検査用電極の代表的な一例である。以降、外部電極８０から、第３配線層３５及び第２配線層３３を介して検査用パッド３９に至る部分を、検査用電極と称する場合がある。
熱伝導部材６０は、外部電極８０上に設けられている。半導体パッケージ１２について、半導体パッケージ１０と同一構成部分については、その説明を省略する。
半導体パッケージ１２の製造方法については、半導体パッケージ１０の製造方法と概略同様である。但し、半導体素子２０Ａの裏面等に例えば無電解めっき法や電解めっき法、或いは蒸着法等により外部電極８０を形成する工程が追加される。
半導体パッケージ１２における熱伝導部材の性能評価方法については、半導体パッケージ１０における熱伝導部材の性能評価方法と概略同様である。但し、図１６に示すように、導線９１及び９２を、それぞれ各領域の放熱板７０及び各領域の外部電極８０に接続された検査用パッド３９に順番に接続して、領域毎に熱伝導部材の性能評価を行う点は異なる。
このように、第２の実施の形態では、第１の実施の形態と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、半導体パッケージに、貫通電極に代えて外部電極を設ける。その結果、半導体素子に貫通電極を設ける工程を実施することなく、半導体パッケージにおける熱伝導部材の性能（熱伝導部材の部分の接触熱抵抗）を評価することができる。
又、熱伝導部材を複数の領域に分割し、複数の領域のそれぞれに対応する検査用電極を設ける。これにより、各領域に対応する複数の経路の電気抵抗を測定することができる。その結果、領域毎に、熱伝導部材と放熱板及び半導体素子との接触熱抵抗の大小を評価することができる。すなわち、熱伝導部材と半導体素子及び放熱板との熱的な接触状態を領域毎に把握することができる。
なお、第２の実施の形態では、熱伝導部材を４個の領域に分割し、４個の領域のそれぞれに対応する４個の検査用電極を設けたが、熱伝導部材を４個の領域に分けずに１個の検査用電極を設けるようにしても構わないし、熱伝導部材を４個以外の領域に分け、領域毎に検査用電極を設けるようにしても構わない。
〈第３の実施の形態〉
第３の実施の形態では、貫通電極２３に代えて外部電極８１を設ける例を示す。図１７は、第３の実施の形態に係る半導体パッケージを例示する平面図である。図１８は、第３の実施の形態に係る半導体パッケージを例示する断面図である。但し、図１７において、図１８に示す放熱板７０は省略されている。
図１７及び図１８を参照するに、第３の実施の形態に係る半導体パッケージ１３では、半導体素子２０に代えて半導体素子２０Ａが設けられている。すなわち、半導体パッケージ１３は、貫通電極２３を有していない。
又、半導体パッケージ１３では、熱伝導部材６０を破線で示す４個の領域に分割し、分割した４個の領域のそれぞれに対応する半導体素子２０Ａの裏面に外部電極８１を設けている。外部電極８１は、半導体素子２０Ａの裏面から側面、更にアンダーフィル樹脂５０上、ソルダーレジスト層３６上を通り、外部電極８１の端部は、多層配線基板３０のソルダーレジスト層３６の開口部３６ｘ内に露出している第３配線層３５（第３配線層３５上に金属層等が形成されている場合には、金属層等）と電気的に接続されている金属層である。又、外部電極８１の端部は、放熱板７０よりも外側に配置されている。
なお、外部電極８１の端部は、必ずしも多層配線基板３０のソルダーレジスト層３６の開口部３６ｘ内に露出している第３配線層３５（第３配線層３５上に金属層等が形成されている場合には、金属層等）と電気的に接続されている必要はなく、多層配線基板３０に固定されていれば十分である。
外部電極８１と接続されている第３配線層３５は、多層配線基板３０の第１配線層３１とは電気的に接続されていない。すなわち、半導体パッケージ１３では、検査用パッド３９は設けられていない。導線９２は、外部電極８１と直接接続される。外部電極８１としては、例えば銅（Ｃｕ）等を用いることができる。外部電極８１は、例えば無電解めっき法や電解めっき法、或いは蒸着法等により形成することができる。なお、外部電極８１は、本発明に係る検査用電極の代表的な一例である。以降、外部電極８１を、検査用電極と称する場合がある。
熱伝導部材６０は、外部電極８１上に設けられている。半導体パッケージ１３について、半導体パッケージ１０と同一構成部分については、その説明を省略する。
半導体パッケージ１３の製造方法については、半導体パッケージ１０の製造方法と概略同様である。但し、半導体素子２０Ａの裏面等に例えば無電解めっき法や電解めっき法、或いは蒸着法等により外部電極８１を形成する工程が追加される。
半導体パッケージ１３における熱伝導部材の性能評価方法については、半導体パッケージ１０における熱伝導部材の性能評価方法と概略同様である。但し、図１９に示すように、導線９１及び９２を、それぞれ各領域の放熱板７０及び各領域の外部電極８１に順番に接続して、領域毎に熱伝導部材の性能評価を行う点は異なる。
このように、第３の実施の形態では、第１の実施の形態と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、半導体パッケージに、貫通電極に代えて外部電極を設ける。その結果、半導体素子に貫通電極を設ける工程を実施することなく、半導体パッケージにおける熱伝導部材の性能（熱伝導部材の部分の接触熱抵抗）を評価することができる。
又、熱伝導部材を複数の領域に分割し、複数の領域のそれぞれに対応する検査用電極を設ける。これにより、各領域に対応する複数の経路の電気抵抗を測定することができる。その結果、領域毎に、熱伝導部材と放熱板及び半導体素子との接触熱抵抗の大小を評価することができる。すなわち、熱伝導部材と半導体素子及び放熱板との熱的な接触状態を領域毎に把握することができる。
又、外部電極の端部を放熱板よりも外側に配置する。これにより、外部電極に対応する検査用パッドを設けることなく、所定の経路の電気抵抗を測定することができる。
なお、第３の実施の形態では、熱伝導部材を４個の領域に分割し、４個の領域のそれぞれに対応する４個の検査用電極を設けたが、熱伝導部材を４個の領域に分けずに１個の検査用電極を設けるようにしても構わないし、熱伝導部材を４個以外の領域に分け、領域毎に検査用電極を設けるようにしても構わない。
〈第４の実施の形態〉
第４の実施の形態では、貫通電極２３に代えて外部電極８２を設ける例を示す。図２０は、第４の実施の形態に係る半導体パッケージを例示する平面図である。図２１は、第４の実施の形態に係る半導体パッケージを例示する断面図である。但し、図２０において、図２１に示す放熱板７０は省略されている。
図２０及び図２１を参照するに、第４の実施の形態に係る半導体パッケージ１４では、半導体素子２０に代えて半導体素子２０Ａが設けられている。すなわち、半導体パッケージ１４は、貫通電極２３を有していない。
又、半導体パッケージ１４では、熱伝導部材６０を破線で示す４個の領域に分割し、分割した４個の領域のそれぞれに対応する半導体素子２０Ａの裏面に外部電極８２を設けている。外部電極８２は、例えば銀ペースト等の導電性接着剤（図示せず）により、半導体素子２０Ａの裏面に固着されている。外部電極８２の端部は、はんだ８３により多層配線基板３０のソルダーレジスト層３６の開口部３６ｘ内に露出している第３配線層３５上に（第３配線層３５上に金属層等が形成されている場合には、金属層等の上に）固着されている。
なお、外部電極８２の端部は、必ずしもはんだ８３により多層配線基板３０のソルダーレジスト層３６の開口部３６ｘ内に露出している第３配線層３５上に（第３配線層３５上に金属層等が形成されている場合には、金属層等の上に）固着されている必要はなく、多層配線基板３０に固定されていれば十分である。
外部電極８２と接続されている第３配線層３５は、多層配線基板３０の第１配線層３１とは電気的に接続されていない。すなわち、半導体パッケージ１４では、検査用パッド３９は設けられていない。導線９２は、外部電極８２と直接接続される。
外部電極８２としては、例えば銅（Ｃｕ）等の熱伝導性及び導電性に優れた材料からなる金属板をプレス加工等したものを用いることができる。はんだ８３の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。なお、外部電極８２は、本発明に係る検査用電極の代表的な一例である。以降、外部電極８２を、検査用電極と称する場合がある。
熱伝導部材６０は、外部電極８２上に設けられている。半導体パッケージ１４について、半導体パッケージ１０と同一構成部分については、その説明を省略する。
半導体パッケージ１４の製造方法については、半導体パッケージ１０の製造方法と概略同様である。但し、外部電極８２を例えば銀ペースト等の導電性接着剤により半導体素子２０Ａの裏面に固着する工程、及び外部電極８２の端部をはんだ８３により多層配線基板３０のソルダーレジスト層３６の開口部３６ｘ内に露出している第３配線層３５上に（第３配線層３５上に金属層等が形成されている場合には、金属層等の上に）固着する工程が追加される。
半導体パッケージ１４における熱伝導部材の性能評価方法については、半導体パッケージ１０における熱伝導部材の性能評価方法と概略同様である。但し、図２２に示すように、導線９１及び９２を、それぞれ各領域の放熱板７０及び各領域の外部電極８２に順番に接続して、領域毎に熱伝導部材の性能評価を行う点は異なる。
このように、第４の実施の形態では、第１の実施の形態と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、半導体パッケージに、貫通電極に代えて金属板等からなる外部電極を設ける。その結果、半導体素子に貫通電極を設ける工程や、半導体素子等に無電解めっき等を行う工程を実施することなく、半導体パッケージにおける熱伝導部材の性能（熱伝導部材の部分の接触熱抵抗）を評価することができる。
又、熱伝導部材を複数の領域に分割し、複数の領域のそれぞれに対応する検査用電極を設ける。これにより、各領域に対応する複数の経路の電気抵抗を測定することができる。その結果、領域毎に、熱伝導部材と放熱板及び半導体素子との接触熱抵抗の大小を評価することができる。すなわち、熱伝導部材と半導体素子及び放熱板との熱的な接触状態を領域毎に把握することができる。
なお、第４の実施の形態では、熱伝導部材を４個の領域に分割し、４個の領域のそれぞれに対応する４個の検査用電極を設けたが、熱伝導部材を４個の領域に分けずに１個の検査用電極を設けるようにしても構わないし、熱伝導部材を４個以外の領域に分け、領域毎に検査用電極を設けるようにしても構わない。
以上、本発明の好ましい実施の形態について詳述したが、本発明は、上記した特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲において、種々の変形、変更が可能なものである。
例えば、第１〜第４の実施の形態では、半導体素子と多層配線基板とが、はんだバンプを介して接続された半導体パッケージを例示した。しかしながら、本発明は、半導体素子と多層配線基板とが例えば金バンプ等の他の方法で接続された半導体パッケージや、半導体素子と多層配線基板とが直接接続された半導体パッケージ等にも適用することができる。
又、本発明は、ビルドアップ法により製造されたコアレスの多層配線基板を有する半導体パッケージ以外にも適用可能である。例えば、ビルドアップ法により製造されたコア部を備える多層配線基板や、基板の片面のみに配線層が形成された片面（一層）配線基板、基板の両面に配線層が形成された両面（二層）配線基板、スルービアで各配線層を接続する貫通多層配線基板、ＩＶＨ（Interstitial Via Hole）で特定の配線層を接続するＩＶＨ多層配線基板等の様々な配線基板を有する半導体パッケージに適用することができる。
１０、１１、１２、１３、１４ 半導体パッケージ
２０、２０Ａ 半導体素子
２１ 半導体基板
２２ 電極パッド
２３ 貫通電極
２９ 貫通孔
３０ 多層配線基板
３１ 第１配線層
３２ 第１絶縁層
３２ｘ 第１ビアホール
３３ 第２配線層
３４ 第２絶縁層
３４ｘ 第２ビアホール
３５ 第３配線層
３６ ソルダーレジスト層
３６ｘ 開口部
３９ 検査用パッド
４０ はんだバンプ
４１、４２ プレソルダ
５０ アンダーフィル樹脂
６０ 熱伝導部材
６１、６２ 高電気伝導材
７０ 放熱板
８０、８１、８２ 外部電極
８３ はんだ
９０ 直流電源
９１、９２ 導線
９３ 矢印

Claims (10)

  1. 配線基板と、
    前記配線基板上に実装された半導体素子と、
    前記半導体素子上に設けられた導電性の熱伝導部材と、
    前記熱伝導部材の前記半導体素子側の面に接し、前記熱伝導部材と電気的に導通する検査用電極と、
    前記熱伝導部材の前記半導体素子側の面と反対側の面に接する導電性の放熱板と、を有する半導体パッケージ。
  2. 前記検査用電極は、前記半導体素子を貫通し、一端が前記熱伝導部材の前記半導体素子側の面に接する貫通電極と、
    前記貫通電極と電気的に接続された、前記配線基板の配線層と、を有する請求項１記載の半導体パッケージ。
  3. 前記検査用電極は、前記半導体素子の前記熱伝導部材側の面の少なくとも一部に形成され、前記熱伝導部材の前記半導体素子側の面に接する金属層を有する請求項１記載の半導体パッケージ。
  4. 前記検査用電極は、前記半導体素子の前記熱伝導部材側の面の少なくとも一部に設けられ、前記熱伝導部材の前記半導体素子側の面に接する金属板を有する請求項１記載の半導体パッケージ。
  5. 前記検査用電極は、前記配線基板の配線層を有し、前記配線基板の配線層を介して、前記配線基板の前記半導体素子が実装されていない側の面に引き出されている請求項１乃至４の何れか一項記載の半導体パッケージ。
  6. 前記熱伝導部材は複数の領域に分割され、
    前記複数の領域のそれぞれに対応する前記検査用電極が設けられた請求項１乃至５の何れか一項記載の半導体パッケージ。
  7. 請求項1乃至６の何れか一項記載の半導体パッケージにおいて、
    前記放熱板から前記熱伝導部材を介して前記検査用電極に至る部分の電気抵抗を測定し、
    前記電気抵抗の測定値に基づいて、前記熱伝導部材と前記放熱板及び前記半導体素子との接触熱抵抗の大小を評価する半導体パッケージの評価方法。
  8. 前記接触熱抵抗の大小は、予め求めた前記電気抵抗と前記接触熱抵抗との対応関係に基づいて評価する請求項７記載の半導体パッケージの評価方法。
  9. 前記熱伝導部材は複数の領域に分割され、
    前記複数の領域のそれぞれに対応する前記検査用電極が設けられ、
    前記領域毎に、前記放熱板から前記熱伝導部材を介して前記検査用電極に至る部分の電気抵抗を測定し、
    前記電気抵抗の測定値に基づいて、前記領域毎に、前記熱伝導部材と前記放熱板及び前記半導体素子との接触熱抵抗の大小を評価する請求項７又は８に記載の半導体パッケージの評価方法。
  10. 配線基板と、
    前記配線基板上に実装された半導体素子と、
    前記半導体素子上に設けられた導電性の熱伝導部材と、
    前記熱伝導部材の前記半導体素子側の面に接し、前記熱伝導部材と電気的に導通する検査用電極と、
    前記熱伝導部材の前記半導体素子側の面と反対側の面に接する導電性の放熱板と、を有する半導体パッケージの製造方法であって、
    請求項７乃至９の何れか一項記載の半導体パッケージの評価方法により、前記熱伝導部材と前記放熱板及び前記半導体素子との接触熱抵抗の大小を評価する工程を有する半導体パッケージの製造方法。
JP2009252170A 2009-11-02 2009-11-02 半導体パッケージ及びその評価方法、並びにその製造方法 Active JP5295932B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009252170A JP5295932B2 (ja) 2009-11-02 2009-11-02 半導体パッケージ及びその評価方法、並びにその製造方法
US12/913,844 US8350263B2 (en) 2009-11-02 2010-10-28 Semiconductor package, method of evaluating same, and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009252170A JP5295932B2 (ja) 2009-11-02 2009-11-02 半導体パッケージ及びその評価方法、並びにその製造方法

Publications (2)

Publication Number Publication Date
JP2011096978A true JP2011096978A (ja) 2011-05-12
JP5295932B2 JP5295932B2 (ja) 2013-09-18

Family

ID=43924429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009252170A Active JP5295932B2 (ja) 2009-11-02 2009-11-02 半導体パッケージ及びその評価方法、並びにその製造方法

Country Status (2)

Country Link
US (1) US8350263B2 (ja)
JP (1) JP5295932B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038209A (ja) * 2011-08-08 2013-02-21 Denso Corp 半導体装置の製造方法および半導体装置
US9873825B2 (en) 2014-01-23 2018-01-23 Shinko Electric Industries Co., Ltd. Carbon nanotube sheet, semiconductor device, method of manufacturing carbon nanotube sheet, and method of manufacturing semiconductor device
KR102264055B1 (ko) * 2021-03-24 2021-06-11 주식회사 아이브이솔루션 열전소자 성능 검사장치 및 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5498047B2 (ja) * 2009-04-01 2014-05-21 株式会社東芝 半導体集積回路
WO2013074409A1 (en) * 2011-11-15 2013-05-23 Henkel Corporation Electronic devices assembled with thermally insulating layers
EP2780775A4 (en) 2011-11-15 2015-08-26 Henkel IP & Holding GmbH ELECTRONIC DEVICES ASSEMBLED WITH THERMAL INSULATION LAYERS
US9170222B2 (en) 2012-05-11 2015-10-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Detecting thermal interface material (‘TIM’) between a heat sink and an integrated circuit
US9316603B2 (en) 2012-05-11 2016-04-19 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Detecting thermal interface material (‘TIM’) between a heat sink and an integrated circuit
JP2013243263A (ja) * 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> ３次元積層パッケージにおける電力供給と放熱（冷却）との両立
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US20140252531A1 (en) * 2013-03-07 2014-09-11 Qualcomm Incorporated Systems and methods for harvesting dissipated heat from integrated circuits (ics) in electronic devices into electrical energy for providing power for the electronic devices
TWI657132B (zh) * 2013-12-19 2019-04-21 德商漢高智慧財產控股公司 具有基質及經密封相變材料分散於其中之組合物及以其組裝之電子裝置
US9059127B1 (en) 2014-01-09 2015-06-16 International Business Machines Corporation Packages for three-dimensional die stacks
US9355997B2 (en) * 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US10168380B2 (en) * 2015-01-23 2019-01-01 Mitsubishi Electric Corporation Semiconductor device evaluation jig, semiconductor device evaluation apparatus, and semiconductor device evaluation method
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
JP6691762B2 (ja) * 2015-11-03 2020-05-13 日本特殊陶業株式会社 検査用配線基板
US10763188B2 (en) * 2015-12-23 2020-09-01 Intel Corporation Integrated heat spreader having electromagnetically-formed features
JP6652443B2 (ja) * 2016-05-06 2020-02-26 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
US10490493B2 (en) 2016-12-30 2019-11-26 Innolux Corporation Package structure and manufacturing method thereof
CN108269745B (zh) * 2016-12-30 2021-03-09 群创光电股份有限公司 封装结构及其制作方法
KR102214176B1 (ko) * 2017-03-21 2021-02-09 후지필름 가부시키가이샤 적층 디바이스, 적층체 및 적층 디바이스의 제조 방법
US11915991B2 (en) * 2021-03-26 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof
US11988621B2 (en) 2021-08-16 2024-05-21 International Business Machines Corporation Thermal interface material detection through an electrical conductivity test
US11733154B2 (en) * 2021-08-16 2023-08-22 International Business Machines Corporation Thermal interface material detection through compression

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927574A (ja) * 1995-07-11 1997-01-28 Sumitomo Metal Ind Ltd パッケージキャリア及びプリント基板へのパッケージの接続方法
JPH10116859A (ja) * 1996-10-09 1998-05-06 Fuji Xerox Co Ltd エリアアレイ半導体装置及びプリント基板
JPH10223833A (ja) * 1996-12-02 1998-08-21 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
JP2008205123A (ja) * 2007-02-19 2008-09-04 Fujikura Ltd 電子部品内蔵型配線基板及びその実装部品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739364A (en) 1980-08-20 1982-03-04 Mitsubishi Electric Corp Thermal resistance measuring method of semiconductor device
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927574A (ja) * 1995-07-11 1997-01-28 Sumitomo Metal Ind Ltd パッケージキャリア及びプリント基板へのパッケージの接続方法
JPH10116859A (ja) * 1996-10-09 1998-05-06 Fuji Xerox Co Ltd エリアアレイ半導体装置及びプリント基板
JPH10223833A (ja) * 1996-12-02 1998-08-21 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
JP2008205123A (ja) * 2007-02-19 2008-09-04 Fujikura Ltd 電子部品内蔵型配線基板及びその実装部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038209A (ja) * 2011-08-08 2013-02-21 Denso Corp 半導体装置の製造方法および半導体装置
US9873825B2 (en) 2014-01-23 2018-01-23 Shinko Electric Industries Co., Ltd. Carbon nanotube sheet, semiconductor device, method of manufacturing carbon nanotube sheet, and method of manufacturing semiconductor device
KR102264055B1 (ko) * 2021-03-24 2021-06-11 주식회사 아이브이솔루션 열전소자 성능 검사장치 및 방법

Also Published As

Publication number Publication date
JP5295932B2 (ja) 2013-09-18
US8350263B2 (en) 2013-01-08
US20110101349A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
JP5295932B2 (ja) 半導体パッケージ及びその評価方法、並びにその製造方法
TWI453877B (zh) 內埋晶片封裝的結構及製程
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
JP5367413B2 (ja) 半導体装置
JP5418510B2 (ja) 評価用半導体チップ、評価システム及びそのリペア方法
JP2005217225A (ja) 半導体装置及びその製造方法
JP2010283349A (ja) 熱的および電気的伝導のパッケージのふたを含む集積回路パッケージ
TWI485823B (zh) 半導體封裝結構及半導體封裝結構的製作方法
JP2018107370A (ja) 半導体装置
JP6444269B2 (ja) 電子部品装置及びその製造方法
US8053886B2 (en) Semiconductor package and manufacturing method thereof
JP2009231657A (ja) 半導体装置およびその製造方法
US9585246B2 (en) Electronic device
JP2010232616A (ja) 半導体装置及び配線基板
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP4802155B2 (ja) 配線基板
TWI520278B (zh) 嵌埋有晶片之封裝結構的製法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2001237362A (ja) 半導体装置
TW201110250A (en) Package substrate structure and method of forming same
TWI343113B (en) Method for manufacturing substrate embedded with chip
JP2009267267A (ja) 電子部品搭載装置
JP6477105B2 (ja) 半導体装置
TWI483360B (zh) 封裝基板及其製法
JP2019197817A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130612

R150 Certificate of patent or registration of utility model

Ref document number: 5295932

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150