JP2011086759A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011086759A JP2011086759A JP2009238238A JP2009238238A JP2011086759A JP 2011086759 A JP2011086759 A JP 2011086759A JP 2009238238 A JP2009238238 A JP 2009238238A JP 2009238238 A JP2009238238 A JP 2009238238A JP 2011086759 A JP2011086759 A JP 2011086759A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- capacitor
- forming
- semiconductor device
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000003990 capacitor Substances 0.000 claims abstract description 154
- 238000000034 method Methods 0.000 claims abstract description 66
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims description 65
- 229910052799 carbon Inorganic materials 0.000 claims description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 18
- 238000004380 ashing Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 150000001721 carbon Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 1
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】1回の導電膜の成膜工程で下部電極を形成することができ、下部電極の電気抵抗が小さく、信頼性が向上し、製造コストが低減した半導体装置を提供する。容量絶縁膜と下部及び上部電極間の接触面積が大きく、キャパシタ容量が大きな半導体装置を提供する。
【解決手段】第1のキャパシタ孔の形成後、第1のキャパシタ孔の上部に第1のマスク材料を埋め込む。第1のキャパシタ孔に位置合わせするようにして、第2のキャパシタ孔を形成する。第1のマスク材料除去後、1回の成膜工程で、第1及び第2のキャパシタ孔内に下部電極を形成する。下部電極上に順に、容量絶縁膜及び上部電極を形成。
【選択図】図9
【解決手段】第1のキャパシタ孔の形成後、第1のキャパシタ孔の上部に第1のマスク材料を埋め込む。第1のキャパシタ孔に位置合わせするようにして、第2のキャパシタ孔を形成する。第1のマスク材料除去後、1回の成膜工程で、第1及び第2のキャパシタ孔内に下部電極を形成する。下部電極上に順に、容量絶縁膜及び上部電極を形成。
【選択図】図9
Description
本発明は、半導体装置及びその製造方法に関する。
DRAM(Dynamic Random Access Memory)等のメモリセルは、選択用トランジスタとキャパシタとからなる。近年、微細加工技術の進展によるメモリセルの微細化に伴い、このキャパシタの電荷蓄積量の減少が問題となってきた。
そこで、この問題を解決するため、酸化シリコン膜に開孔したキャパシタ孔内に形成した高アスペクト比の立体型キャパシタを採用されている。しかし、近年、とりわけ微細化の進展に伴って、高アスペクト比のキャパシタ孔の開孔が困難となってきた。このため、特許文献1(特開2006―216649号公報)、及び特許文献2(特開2004―39683号公報)に開示されているように、キャパシタ孔を深さ方向に2回に分けて開孔する技術が開発されている。
特許文献1の技術では、下記工程によりキャパシタを形成している。
(1)第1の層間絶縁膜(酸化シリコン膜)に複数の第1のキャパシタ孔を開孔する。
(2)第1のキャパシタ孔内に第1の導電膜(窒化チタン)を埋め込み、第1のキャパシタ孔外の導電膜を除去する。
(3)第2の層間絶縁膜(酸化シリコン膜)を形成する。
(4)第2の層間絶縁膜に複数の第2のキャパシタ孔を開孔する。
(5)第2のキャパシタ孔内に第2の導電膜(窒化チタン)を埋め込み、第2のキャパシタ孔外の導電膜を除去して下部電極を形成する。
(6)下部電極上に順に、容量絶縁膜及び上部電極を形成する。
(1)第1の層間絶縁膜(酸化シリコン膜)に複数の第1のキャパシタ孔を開孔する。
(2)第1のキャパシタ孔内に第1の導電膜(窒化チタン)を埋め込み、第1のキャパシタ孔外の導電膜を除去する。
(3)第2の層間絶縁膜(酸化シリコン膜)を形成する。
(4)第2の層間絶縁膜に複数の第2のキャパシタ孔を開孔する。
(5)第2のキャパシタ孔内に第2の導電膜(窒化チタン)を埋め込み、第2のキャパシタ孔外の導電膜を除去して下部電極を形成する。
(6)下部電極上に順に、容量絶縁膜及び上部電極を形成する。
他方、特許文献2の技術では、下記工程によりキャパシタを形成している。(1)第1の層間絶縁膜(酸化シリコン膜)に複数の第1のキャパシタ孔を開孔する。
(2)第1のキャパシタ孔をSOG膜で埋め込み、第1のキャパシタ孔外のSOG膜を除去する。
(3)第2の層間絶縁膜(酸化シリコン膜)を形成する。
(4)第2の層間絶縁膜に複数の第2のキャパシタ孔を開孔した後、SOG膜を除去する。
(5)深さ方向に連結された第1のキャパシタ孔と第2のキャパシタ孔の内部に導電膜(窒化チタン)を埋め込んで下部電極を形成する。
(6)下部電極上に順に、容量絶縁膜及び上部電極を形成する。
(2)第1のキャパシタ孔をSOG膜で埋め込み、第1のキャパシタ孔外のSOG膜を除去する。
(3)第2の層間絶縁膜(酸化シリコン膜)を形成する。
(4)第2の層間絶縁膜に複数の第2のキャパシタ孔を開孔した後、SOG膜を除去する。
(5)深さ方向に連結された第1のキャパシタ孔と第2のキャパシタ孔の内部に導電膜(窒化チタン)を埋め込んで下部電極を形成する。
(6)下部電極上に順に、容量絶縁膜及び上部電極を形成する。
上記のように特許文献1及び2の技術では、2段のキャパシタ孔を深さ方向に連結することで高アスペクトのキャパシタを得ている。
しかしながら、発明者らの検討によると、特許文献1及び2の技術には以下の問題があることがわかった。
特許文献1の技術では、第1の導電膜と第2の導電膜の接続部の接触電気抵抗を安定して小さく保持できないという問題があった。特に、微細化が進展した現在では、第1のキャパシタ孔と第2のキャパシタ孔の開孔にかかわるフォトリソグラフィー工程におけるアライメントずれの影響も大きくなる。このため、第2のキャパシタ孔の底部の残渣の除去も困難となる。この結果、この問題はより顕著となる。
さらに、導電膜は、工程あたりのコストが大きいCVD法により形成される。このため、特許文献1の技術のように導電膜の形成工程数が増加することはコスト面で問題があった。
他方、特許文献2の技術では、導電膜の形成工程は1回であるが別の問題が存在した。すなわち、SOG膜を除去する工程では、ウエットエッチング法あるいはドライエッチング法が用いられる(特許文献2にはこの点について明記されていないが、当業者の技術常識からはウエットエッチング法あるいはドライエッチング法が用いられるものと認められる。)。しかし、層間絶縁膜に対してSOG膜のみを選択的にエッチングすることは困難であった。このため、特許文献2に記載のキャパシタは、加工が困難であった。
したがって、下部電極を形成する際に、導電膜を1回の成膜で形成でき、また、連結した第1のキャパシタ孔と第2のキャパシタ孔を容易に形成できる半導体装置及びその製造方法が必要であった。
一実施形態は、
第1の層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜内に、第1のキャパシタ孔を形成する工程と、
前記第1のキャパシタ孔の上部に、第1のマスク材料を埋め込む工程と、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成する工程と、
前記第2の層間絶縁膜内に、前記第1のキャパシタ孔に位置合わせして第2のキャパシタ孔を形成する工程であって、前記第1のマスク材料が露出するまで前記第2のキャパシタ孔を形成する工程と、
前記第1のマスク材料を除去する工程と、
前記第1及び第2のキャパシタ孔内に、下部電極を形成する工程と、
前記第1及び第2の層間絶縁膜を除去する工程と、
前記下部電極の露出した表面上に順に、容量絶縁膜及び上部電極を形成する工程と、
を有するキャパシタを備えた半導体装置の製造方法に関する。
第1の層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜内に、第1のキャパシタ孔を形成する工程と、
前記第1のキャパシタ孔の上部に、第1のマスク材料を埋め込む工程と、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成する工程と、
前記第2の層間絶縁膜内に、前記第1のキャパシタ孔に位置合わせして第2のキャパシタ孔を形成する工程であって、前記第1のマスク材料が露出するまで前記第2のキャパシタ孔を形成する工程と、
前記第1のマスク材料を除去する工程と、
前記第1及び第2のキャパシタ孔内に、下部電極を形成する工程と、
前記第1及び第2の層間絶縁膜を除去する工程と、
前記下部電極の露出した表面上に順に、容量絶縁膜及び上部電極を形成する工程と、
を有するキャパシタを備えた半導体装置の製造方法に関する。
他の実施形態は、
段差部を有する下部電極と、
前記下部電極上に順に設けられた容量絶縁膜及び上部電極と、
を有するキャパシタを備えた半導体装置に関する。
段差部を有する下部電極と、
前記下部電極上に順に設けられた容量絶縁膜及び上部電極と、
を有するキャパシタを備えた半導体装置に関する。
第1のキャパシタ孔の上部にのみマスク材料を埋め込んだ状態で、第2のキャパシタ孔を形成することにより、後の工程で容易にマスク材料を除去することができる。
下部電極を、1回の導電膜の成膜工程で形成することができる。この結果、下部電極の電気抵抗を安定して小さく保つことができ、半導体装置の信頼性が向上すると共に歩留りが向上する。また、半導体装置の製造にかかわるコストを低減することができる。
段差部を有するキャパシタとすることにより、容量絶縁膜と下部及び上部電極間の接触面積を増大させて、キャパシタ容量を増加させることができる。
本発明の半導体装置の製造方法では順に、上部に第1のマスク材料が埋め込まれた第1のキャパシタ孔を有する第1の層間絶縁膜、第2のキャパシタ孔を有する第2の層間絶縁膜を形成する。この後、第1のマスク材料を除去する。これにより、第1のキャパシタ孔及び第2のキャパシタ孔が連通して、一つのキャパシタ孔を構成する。この後、この連通した第1及び第2のキャパシタ孔内に、一回の工程で下部電極を成膜する。次に、下部電極の表面を覆うように順に、容量絶縁膜及び上部電極を形成する。
このように、本発明の半導体装置の製造方法では、2段階に分けて第1及び第2のキャパシタ孔を形成するため、アスペクト比の大きなキャパシタ孔を形成することができる。第1のキャパシタ孔の上部にのみ第1のマスク材料を埋め込むため、後の工程で容易に第1のマスク材料を除去することができる。
1回の成膜工程によりキャパシタ孔内に下部電極を成膜しているため、複数回に分けて下部電極を成膜した場合のように、下部電極の導電抵抗が大きくなるといったことがない。この結果、下部電極が安定した低い導電抵抗を示すキャパシタを備えた半導体装置を提供することができる。また、半導体装置の信頼性が向上すると共に歩留りが向上する。更に、半導体装置の製造コストを低減することができる。
本発明の半導体装置は、キャパシタが段差部を有する。この結果、容量絶縁膜と下部及び上部電極間の接触面積を増大させて、キャパシタ容量を増加させることができる。
以下では、実施例を用いて、本発明の具体的な態様を説明する。なお、下記実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの実施例に何ら限定されるものではない。また、下記では便宜上、複数の実施例に分割して説明する。しかし、特に明示した場合及び原理的に不可能な場合を除き、それらは互いに無関係なものではなく一方は他方の一部または全部の変形例の関係にある。
(第1の実施例)
図1乃至図10を参照して、第1の実施例の半導体装置及びその製造方法を説明する。図1乃至図10は、半導体装置のメモリセルの形成方法を工程順に示す縦断面図である。
図1乃至図10を参照して、第1の実施例の半導体装置及びその製造方法を説明する。図1乃至図10は、半導体装置のメモリセルの形成方法を工程順に示す縦断面図である。
シリコン基板1の主面を分離絶縁膜2によって区画した。ゲート酸化膜3、ゲート電極4、拡散層領域5,6、ポリシリコンプラグ11,11a、層間絶縁膜21(酸化シリコン膜)、絶縁膜31(窒化シリコン膜)、ビット線8を形成した。この後、ビット線8の上に層間絶縁膜22(酸化シリコン膜)を形成した。
次に、層間絶縁膜22内にコンタクト孔を開孔して、該コンタクト孔の底面部分にポリシリコンプラグ11の表面を露出させた。コンタクト孔にチタン膜、窒化チタン膜とタングステン膜を埋め込んだ。この後、コンタクト孔外のチタン膜と窒化チタン膜とタングステン膜をCMP法により除去して、金属プラグ12を形成した(図1)。なお、ビット線8は、図1では模式的にその一部を示している。同様に、以下の図面でも、ビット線は模式的にその一部を示す。
次に、層間絶縁膜32として窒化シリコン膜と、第1の層間絶縁膜23として厚さ1μmの酸化シリコン膜とを順次、形成した(図2)。
次に、フォトリソグラフィー技術とドライエッチング技術により、第1の層間絶縁膜23と窒化シリコン膜32に第1のキャパシタ孔91を開孔した。これにより、第1のキャパシタ孔91の孔底に金属プラグ12を露出させた(図3)。
次に、第1のキャパシタ孔91の一部(上部)を埋込むようにカーボン膜81(第1のマスク材料に相当する)を形成した。カーボン膜は、原料ガスとしてプロピレン(C3H6)、ヘリウム(He)、アルゴン(Ar)を用いて、平行平板型プラズマCVD装置を用いて成膜した。この後、CMP法により第1のキャパシタ孔91外のカーボン膜を除去した(図4)。
次に、第2の層間絶縁膜24として厚さ1μmの酸化シリコン膜を形成した。フォトリソグラフィー技術とドライエッチング技術により、第2の層間絶縁膜24内に、第1のキャパシタ孔91に位置合わせするようにして第2のキャパシタ孔92を開孔して、孔底にカーボン膜81を露出させた(図5)。なお、この際、第1のキャパシタ孔91と第2のキャパシタ孔92の境界部分には、段差40が形成された。
次に、酸素を用いたプラズマアッシング法により、カーボン膜81を除去した(図6)。このカーボン膜は第1のキャパシタ孔91の上部にのみ埋め込まれ、また、材料がカーボンであるため、アッシングにより容易に除去することができた。また、この際、第1及び第2のキャパシタ孔91,92や、金属プラグ12の上部が変質したり、それらの表面に残渣が生じたりすることはなかった。
次に、CVD法により、下部電極として第1の窒化チタン膜51を、第1のキャパシタ孔91及び第2のキャパシタ孔92を埋め込むように成膜した。つづいて、第2のキャパシタ孔92の外の第1の窒化チタン膜51を除去した(図7)。
次に、ウエットエッチング法により、第1の層間絶縁膜23と第2の層間絶縁膜24を除去して、2段の柱状の下部電極51を得た(図8)。この下部電極51は、第1のキャパシタ孔91と第2のキャパシタ孔92の境界に相当する部分に、段差部41を有する。
次に、ALD(Atomic Layer Deposition;原子層堆積)法により、容量絶縁膜として酸化アルミニウム膜と酸化ジルコニウム膜の積層膜52を成膜した。つづいて、CVD法により、上部電極として第2の窒化チタン膜とポリシリコン膜の積層膜53をそれぞれ成膜した。成膜した上部電極53と容量絶縁膜52を加工した。つづいて、層間絶縁膜(酸化シリコン膜)25を形成した後、必要な層間絶縁膜、接続プラグ、配線など(いずれも図示せず)を形成して半導体装置を得た(図9)。図10は、図9の半導体装置のA−A’方向の断面図である。なお、図9では2つのキャパシタしか示していないが、図10では模式的に多数のキャパシタを示している。また、図10中の点線部分は、キャパシタの下の活性領域9を表している。
この半導体装置は、DRAM(Dynamic Random Access Memory)を構成し、複数のメモリセルを有する。各メモリセルは、図9に示すように、MOSトランジスタと、各MOSトランジスタに、コンタクトプラグ11及び12を介して接続されたキャパシタとから概略構成されている。なお、図9では、2つのMOSトランジスタの間で、ソース領域又はドレイン領域6が共通化されており、2つのメモリセルが示されている。
本実施例では、第1のキャパシタ孔91の上部にのみ、第1のマスク材料としてカーボン膜81を埋め込んでいる。このため、アッシングにより容易にカーボン膜81を除去することができる。この結果、プロセスマージンを確保することができ、半導体装置の製造コストを低減することができる。
また、下部電極51を、1回の成膜工程で形成することができる。この結果、下部電極51の電気抵抗を安定して小さく保つことができ、半導体装置の信頼性が向上すると共に歩留りが向上する。また、半導体装置の製造にかかわるコストを低減することができる。
段差部41を有するキャパシタとすることにより、容量絶縁膜52と下部電極51及び上部電極53間の接触面積を増大させて、キャパシタ容量を増加させることができる。
(第2の実施例)
図11乃至図20を参照して、第2の実施例の半導体装置及びその製造方法を説明する。図11乃至図20は、半導体装置のメモリセルの形成方法を工程順に示す縦断面図である。本実施例と第1の実施例との違いは、下部電極の変形や倒壊を防ぐ目的で、複数のキャパシタの下部電極の間に、窒化シリコン膜からなる梁33を設けたことである。
図11乃至図20を参照して、第2の実施例の半導体装置及びその製造方法を説明する。図11乃至図20は、半導体装置のメモリセルの形成方法を工程順に示す縦断面図である。本実施例と第1の実施例との違いは、下部電極の変形や倒壊を防ぐ目的で、複数のキャパシタの下部電極の間に、窒化シリコン膜からなる梁33を設けたことである。
まず、第1の実施例と同様の方法により、シリコン基板1上にゲート酸化膜3、ゲート電極4、拡散層領域5,6、ポリシリコンプラグ11,11a、層間絶縁膜(酸化シリコン膜)21,22、32、絶縁膜(窒化シリコン膜)31、ポリシリコンプラグ11、金属プラグ12、第1の層間絶縁膜23、第1のキャパシタ孔91、カーボン膜81を形成した(図4)。
次に、第2の層間絶縁膜24として厚さ1μmの酸化シリコン膜と窒化シリコン膜33(第3の絶縁膜に相当する)を形成した。フォトリソグラフィー技術とドライエッチング技術により、第1のキャパシタ孔91に位置合わせするようにして、第2の層間絶縁膜24及び窒化シリコン膜33内に第2のキャパシタ孔92を開孔して、孔底にカーボン膜81を露出させた(図11)。
つづいて、酸素を用いたプラズマアッシング法により、カーボン膜81を除去した(図12)。図13は、図12の半導体装置の上面図である。なお、図13中の点線部分は、第1のキャパシタ孔91の底面及び活性領域9を表している。
次に、CVD法により、第1のキャパシタ孔91及び第2のキャパシタ孔92を埋め込むように、下部電極として第1の窒化チタン膜51を成膜した。つづいて、第2のキャパシタ孔92の外の第1の窒化チタン膜51を除去して2段の柱が連結された下部電極51を得た(図14)。図15は、図14の半導体装置の上面図である。図14に示すように、この下部電極51は、段差部41を有する。
次に、フォトリソグラフィー技術とドライエッチング技術により窒化シリコン膜33の一部を除去して窓86を形成した(図16)。図17は、図16の半導体装置の上面図である。フッ化水素酸(HF)を用いたウエットエッチング法により、第1の層間絶縁膜23と第2の層間絶縁膜24を除去して2段の柱状の下部電極51を得た(図18)。図19は、図18の半導体装置の上面図である。なお、図19中の点線部分は、下部電極51の底面及び活性領域9を表している。この際、エッチング液(HF)は窒化シリコン膜33に形成された窓86を通して窒化シリコン膜33の下部まで侵入するため、第1のキャパシタ層間膜23と第2の層間絶縁膜24は全て除去された。また、この際、図19に示すように、隣りあう下部電極51の間には窒化シリコン膜33が設けられているため、下部電極51が接触または倒壊しないように支える梁として機能した。
次に、第1の実施例と同様にして、容量絶縁膜52、上部電極53、層間絶縁膜、接続プラグ、配線など(いずれも図示せず)を形成して半導体装置を得た(図20)。
本実施例に示したように、本発明は、梁を有するキャパシタにも適用できる。本実施例では、図18及び19に示すように、複数のキャパシタの下部電極間に、窒化シリコン膜33からなる梁が設けられている。このため、層間絶縁膜23、24を除去して下部電極51を露出させたときに、キャパシタの倒壊を効果的に防止することができる。この結果、半導体装置の歩留りを向上させて、半導体装置の製造コストを低減することができる。
(第3の実施例)
図21乃至図31を参照して、第3の実施例の半導体装置及びその製造方法を説明する。図21乃至図31は、半導体装置のメモリセルの形成方法を工程順に示す縦断面図である。本実施例の、第2の実施例との違いは、キャパシタの電荷蓄積容量を増加させるために下部電極の両面を電極として機能させた、クラウン型のキャパシタを形成することである。
図21乃至図31を参照して、第3の実施例の半導体装置及びその製造方法を説明する。図21乃至図31は、半導体装置のメモリセルの形成方法を工程順に示す縦断面図である。本実施例の、第2の実施例との違いは、キャパシタの電荷蓄積容量を増加させるために下部電極の両面を電極として機能させた、クラウン型のキャパシタを形成することである。
まず、第1、及び第2の実施例と同様の方法により、シリコン基板1上にゲート酸化膜3、ゲート電極4、拡散層領域5,6、ポリシリコンプラグ11,11a、層間絶縁膜(酸化シリコン膜)21,22、32、絶縁膜(窒化シリコン膜)31、ポリシリコンプラグ11、金属プラグ12、第1の層間絶縁膜23、第1のキャパシタ孔91、第2のキャパシタ孔92を形成した(図12)。
次に、CVD法により、下部電極として厚さ10nmの第1の窒化チタン膜51を、第1のキャパシタ孔91及び第2のキャパシタ孔92の側面に沿うように成膜した(図21)。
次に、第2のキャパシタ孔92の一部(上部)の第1の窒化チタン膜51の内側を埋込むようにカーボン膜82(第2のマスク材料に相当する)を形成した。つづいて、CMP法により、第2のキャパシタ孔92外のカーボン膜82、及び第2のキャパシタ孔92外の第1の窒化チタン膜51を除去した(図22)。この際、第1のキャパシタ孔91及び第2のキャパシタ孔92の内壁に沿って凹状の下部電極51が形成された。図23は、図22の半導体装置の上面図である。なお、図23中の点線部分は、活性領域9を表している。
次に、フォトリソグラフィー技術とドライエッチング技術により、窒化シリコン膜33(第3の絶縁膜に相当する)の一部を除去して窓86を形成した(図24)。図25は、図24の半導体装置の上面図である。
次に、酸素を用いたプラズマアッシング法により、カーボン膜82を除去した(図26)。図27は、図26の半導体装置の上面図である。なお、図27中の点線は、第1のキャパシタ孔91の底面を表す。このカーボン膜82は第2のキャパシタ孔92の上部にのみ埋め込まれ、材料がカーボンであるため、アッシングにより容易に除去することができた。また、この際、下部電極51が変質したり、それらの表面に残渣が生じたりすることはなかった。
つづいて、エッチング液としてフッ化水素酸(HF)を用いたウエットエッチング法により、第1の層間絶縁膜23と第2の層間絶縁膜24を除去して2段の凹状の下部電極51を得た(図28)。図29は、図28の半導体装置の上面図である。図28に示すように、この下部電極51は段差部41を有する。
次に、第1の実施例と同様にして、容量絶縁膜52、上部電極53、層間絶縁膜、接続プラグ、配線など(いずれも図示せず)を形成して半導体装置を得た(図30)。図31は、図30の半導体装置のA−A’方向の断面図である。なお、図31中の点線部分は、活性領域9を表す。本実施例のように、本発明は、下部電極の両面を電極として機能させたクラウン型キャパシタにも適用できる。
本実施例では、凹状の下部電極51の内外表面上に容量絶縁膜及び上部電極を形成した、クラウン構造のキャパシタを形成することができる。この結果、容量絶縁膜52と下部電極51及び上部電極53間の接触面積を増大させて、キャパシタ容量を増加させることができる。また、一般的に、クラウン構造のキャパシタは下部電極51の形成時に、下部電極51が倒壊しやすくなる。しかし、本実施例では、図29及び30に示すように、隣り合う2つのキャパシタ間以外の部分に、窒化シリコン膜33からなる梁が設けられている。このため、下部電極51の倒壊を効果的に防止することができる。この結果、半導体装置の歩留りを向上させて、半導体装置の製造コストを低減することができる。
1 シリコン基板
2 分離絶縁膜
3 ゲート絶縁膜
4 ゲート電極
5,6 拡散層領域
8 ビット線
9 活性領域
11,11a ポリシリコンプラグ
12 金属プラグ
21,22,25 層間絶縁膜
23 第1の層間絶縁膜
24 第2の層間絶縁膜
31 絶縁膜
32 層間絶縁膜
33 梁
40 段差
41 段差部
51 下部電極
52 容量絶縁膜
53 上部電極
81,82 カーボン膜
86 カーボン膜
91 第1のキャパシタ孔
92 第2のキャパシタ孔
2 分離絶縁膜
3 ゲート絶縁膜
4 ゲート電極
5,6 拡散層領域
8 ビット線
9 活性領域
11,11a ポリシリコンプラグ
12 金属プラグ
21,22,25 層間絶縁膜
23 第1の層間絶縁膜
24 第2の層間絶縁膜
31 絶縁膜
32 層間絶縁膜
33 梁
40 段差
41 段差部
51 下部電極
52 容量絶縁膜
53 上部電極
81,82 カーボン膜
86 カーボン膜
91 第1のキャパシタ孔
92 第2のキャパシタ孔
Claims (13)
- 第1の層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜内に、第1のキャパシタ孔を形成する工程と、
前記第1のキャパシタ孔の上部に、第1のマスク材料を埋め込む工程と、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成する工程と、
前記第2の層間絶縁膜内に、前記第1のキャパシタ孔に位置合わせして第2のキャパシタ孔を形成する工程であって、前記第1のマスク材料が露出するまで前記第2のキャパシタ孔を形成する工程と、
前記第1のマスク材料を除去する工程と、
前記第1及び第2のキャパシタ孔内に、下部電極を形成する工程と、
前記第1及び第2の層間絶縁膜を除去する工程と、
前記下部電極の露出した表面上に順に、容量絶縁膜及び上部電極を形成する工程と、
を有するキャパシタを備えた半導体装置の製造方法。 - 前記第1のマスク材料は、カーボンであり、
前記第1のマスク材料を除去する工程において、アッシングにより第1のマスク材料を除去する請求項1に記載の半導体装置の製造方法。 - 前記第2のキャパシタ孔を形成する工程において、
前記第1のキャパシタ孔と第2のキャパシタ孔の境界で段差が生じるように前記第2のキャパシタ孔を形成する請求項1又は2に記載の半導体装置の製造方法。 - 前記下部電極を形成する工程において、
前記第1及び第2のキャパシタ孔内を埋め込むように柱状の下部電極を形成する請求項1〜3の何れか1項に記載の半導体装置の製造方法。 - 更に、
前記第2の層間絶縁膜を形成する工程と第2のキャパシタ孔を形成する工程の間に、前記第2の層間絶縁膜上に第3の絶縁膜を形成する工程と、
前記下部電極を形成する工程と前記第1及び第2の層間絶縁膜を除去する工程の間に、複数の前記下部電極の間に一部の第3の絶縁膜を残留させるように前記第3の絶縁膜を除去して、第3の絶縁膜から構成される梁を形成する工程と、
を有し、
前記第1のキャパシタ孔を形成する工程において、複数の前記第1のキャパシタ孔を形成し、
前記第2のキャパシタ孔を形成する工程において、前記第3の絶縁膜及び第2の層間絶縁膜内に、複数の前記第2のキャパシタ孔を形成し、
前記下部電極を形成する工程において、複数の前記下部電極を形成し、
前記第1及び第2の層間絶縁膜を除去する工程において、残留した第3の絶縁膜をマスクに用いたエッチングにより前記第1及び第2の層間絶縁膜を除去する、請求項4に記載の半導体装置の製造方法。 - 前記下部電極を形成する工程において、
前記第1及び第2のキャパシタ孔の内壁上に凹状の下部電極を形成する請求項1〜3の何れか1項に記載の半導体装置の製造方法。 - 更に、
前記第2の層間絶縁膜を形成する工程と第2のキャパシタ孔を形成する工程の間に、前記第2の層間絶縁膜上に第3の絶縁膜を形成する工程と、
前記下部電極を形成する工程と前記第1及び第2の層間絶縁膜を除去する工程の間に、下記(a)〜(c)の工程を有し、
(a)前記第2のキャパシタ孔の上部に第2のマスク材料を埋め込む工程、
(b)複数の前記下部電極の間に一部の第3の絶縁膜を残留させるように前記第3の絶縁膜を除去して、第3の絶縁膜から構成される梁を形成する工程、
(c)前記第2のマスク材料を除去する工程、
前記第1のキャパシタ孔を形成する工程において、複数の前記第1のキャパシタ孔を形成し、
前記第2のキャパシタ孔を形成する工程において、前記第3の絶縁膜及び第2の層間絶縁膜内に、複数の前記第2のキャパシタ孔を形成し、
前記下部電極を形成する工程において、複数の前記下部電極を形成し、
前記第1及び第2の層間絶縁膜を除去する工程において、残留した第3の絶縁膜をマスクに用いたエッチングにより前記第1及び第2の層間絶縁膜を除去する、請求項6に記載の半導体装置の製造方法。 - 前記第1の層間絶縁膜を形成する工程の前に更に、
ソース/ドレイン領域を有するトランジスタを形成する工程と、
前記ソース/ドレイン領域の一方に接続されるようにビット線を形成する工程と、
前記ソース/ドレイン領域の他方に接続されるようにコンタクトプラグを形成する工程と、
を有し、
前記第1のキャパシタ孔を形成する工程において、
前記コンタクトプラグに対応する位置に前記第1のキャパシタ孔を形成する請求項1〜7の何れか1項に記載の半導体装置の製造方法。 - 段差部を有する下部電極と、
前記下部電極上に順に設けられた容量絶縁膜及び上部電極と、
を有するキャパシタを備えた半導体装置。 - 前記下部電極は、柱状の下部電極であり、
前記容量絶縁膜及び上部電極は、前記柱状の下部電極の表面を覆うように設けられた請求項9に記載の半導体装置。 - 前記下部電極は、凹状の下部電極であり、
前記容量絶縁膜及び上部電極は、前記凹状の下部電極の表面を覆うように設けられた請求項9に記載の半導体装置。 - 複数の前記キャパシタを有し、
更に、
複数のキャパシタの間に設けられた梁を有する請求項9〜11の何れか1項に記載の半導体装置。 - 更に、
ソース/ドレイン領域を有するトランジスタと、
前記ソース/ドレイン領域の一方に接続されたビット線と、
を有し、
前記ソース/ドレイン領域の他方は、前記キャパシタの下部電極に接続され、
前記キャパシタ及びトランジスタは、DRAM(Dynamic Random Access Memory)のメモリセルを構成する請求項9〜12の何れか1項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009238238A JP2011086759A (ja) | 2009-10-15 | 2009-10-15 | 半導体装置及びその製造方法 |
US12/857,607 US20110092036A1 (en) | 2009-10-15 | 2010-08-17 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009238238A JP2011086759A (ja) | 2009-10-15 | 2009-10-15 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011086759A true JP2011086759A (ja) | 2011-04-28 |
Family
ID=43879619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009238238A Pending JP2011086759A (ja) | 2009-10-15 | 2009-10-15 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110092036A1 (ja) |
JP (1) | JP2011086759A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020017719A (ja) * | 2018-07-23 | 2020-01-30 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109817635B (zh) * | 2019-02-14 | 2021-04-13 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
-
2009
- 2009-10-15 JP JP2009238238A patent/JP2011086759A/ja active Pending
-
2010
- 2010-08-17 US US12/857,607 patent/US20110092036A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020017719A (ja) * | 2018-07-23 | 2020-01-30 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体装置 |
KR20200010913A (ko) * | 2018-07-23 | 2020-01-31 | 삼성전자주식회사 | 반도체 장치 |
JP7128154B2 (ja) | 2018-07-23 | 2022-08-30 | 三星電子株式会社 | 半導体装置 |
US11810947B2 (en) | 2018-07-23 | 2023-11-07 | Samsung Electronics Co., Ltd. | Semiconductor device |
KR102661837B1 (ko) * | 2018-07-23 | 2024-05-02 | 삼성전자주식회사 | 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20110092036A1 (en) | 2011-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4267010B2 (ja) | 半導体装置の製造方法 | |
US8871588B2 (en) | Reverse construction integrated circuit | |
US9576963B2 (en) | Manufacturing method of vertical channel transistor array | |
TWI458068B (zh) | 垂直通道電晶體陣列及其製造方法 | |
US7919803B2 (en) | Semiconductor memory device having a capacitor structure with a desired capacitance and manufacturing method therefor | |
JP2011108927A (ja) | 半導体装置の製造方法 | |
US20110165756A1 (en) | Method for manufacturing semiconductor device | |
JP2009164535A (ja) | 半導体装置、及びその製造方法 | |
JP2006216649A (ja) | 半導体装置及びその製造方法 | |
JP2006319121A (ja) | 半導体装置及びその製造方法 | |
JP2011155064A (ja) | 半導体装置およびその製造方法 | |
WO2014123170A1 (ja) | 半導体装置及びその製造方法 | |
JP2009140970A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005347334A (ja) | 半導体装置 | |
JP2000164822A (ja) | 半導体記憶装置およびその製造方法 | |
JP2010153509A (ja) | 半導体装置およびその製造方法 | |
JP2011129762A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011003598A (ja) | 半導体装置の製造方法 | |
JP2007305681A (ja) | 半導体装置の製造方法 | |
JP2010165742A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010153418A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008177225A (ja) | 半導体装置およびその製造方法 | |
KR100949880B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2011086759A (ja) | 半導体装置及びその製造方法 | |
WO2014069213A1 (ja) | 半導体装置およびその製造方法 |