JP2011082274A - 低誘電率絶縁膜 - Google Patents

低誘電率絶縁膜 Download PDF

Info

Publication number
JP2011082274A
JP2011082274A JP2009231912A JP2009231912A JP2011082274A JP 2011082274 A JP2011082274 A JP 2011082274A JP 2009231912 A JP2009231912 A JP 2009231912A JP 2009231912 A JP2009231912 A JP 2009231912A JP 2011082274 A JP2011082274 A JP 2011082274A
Authority
JP
Japan
Prior art keywords
dielectric constant
insulating film
low dielectric
sio
constant insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009231912A
Other languages
English (en)
Other versions
JP5164078B2 (ja
Inventor
Seiji Sagawa
誠二 寒川
Shigeo Yasuhara
重雄 安原
Shingo Kadomura
新吾 門村
Tsutomu Shimayama
努 島山
Takashi Yano
尚 矢野
Kunitoshi Tajima
邦敏 田島
Noriaki Matsunaga
範昭 松永
Masaki Yoshimaru
正樹 吉丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Semiconductor Technology Academic Research Center
Original Assignee
Tohoku University NUC
Semiconductor Technology Academic Research Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Semiconductor Technology Academic Research Center filed Critical Tohoku University NUC
Priority to JP2009231912A priority Critical patent/JP5164078B2/ja
Priority to TW99133871A priority patent/TW201131651A/zh
Priority to PCT/JP2010/067449 priority patent/WO2011043337A1/ja
Publication of JP2011082274A publication Critical patent/JP2011082274A/ja
Priority to US13/440,480 priority patent/US8828886B2/en
Application granted granted Critical
Publication of JP5164078B2 publication Critical patent/JP5164078B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】誘電率が低く、強度が高く、かつプラズマダメージ耐性が高い低誘電率絶縁膜を提供する。
【解決手段】SiO構造を含む基本分子1の複数個を直鎖状に結合した直鎖状分子2,3,4と、この直鎖状分子2,3,4の複数個を、間にSiO構造を含むバインダー分子5を介在させて結合してなり、Si原子、O原子、C原子、及びH原子を含む重合体からなる低誘電率絶縁膜であって、該膜のフーリエ変換赤外分光法により分析して得たスペクトルのピーク信号のうち、リニア型SiO構造を示す信号、ネットワーク型SiO構造を示す信号、及びケージ型SiO構造を示す信号の3種の信号面積の総和を100%としたとき、リニア型SiO構造を示す信号の面積比が49%以上であり、かつスペクトルのピーク信号のうち、Si(CH)を示す信号量と、Si(CHを示す信号量の総和を100%としたとき、Si(CHを示す信号量が66%以上である。
【選択図】図1

Description

本発明は、低誘電率絶縁膜に係り、特に、低誘電率を有するとともに高機械強度及び高ダメージ耐性を併せ備えた低誘電率絶縁膜に関する。
半導体装置の高集積密度化と高速動作化に伴い、配線間容量を低減することが求められている。この配線間容量を低減するため、層間絶縁膜の誘電率を低減する技術が必要とされ、low−k膜と呼ばれる比誘電率が3.0以下の絶縁膜についての研究が行われている。
従来、low−k膜は、プラズマCVD法により製造されてきた。プラズマCVD法によると、チャンバー内のステージ上に基板を載置し、例えばCH基を含む原料ガスをチャンバー内に導入し、この原料ガスをプラズマ化して、重合反応によって基板上にlow−k膜を堆積している(例えば非特許文献1,2,3参照)
しかし、従来のプラズマCVD法によるlow−k膜の製造方法の場合、プラズマが発する高エネルギーの電子や紫外光(UV光)あるいはフォトンにより、原料ガスを構成する前駆体分子が必要以上に分解されてしまう。例えば、前駆体分子中のSi−CH結合からCH基が、電子やUV光あるいはフォトンの過剰なエネルギーにより過剰に離脱したり、基板上に堆積したlow−k膜から有機基が離脱したりし、緻密化が進行する。このように、プラズマ化によりガスの解離が促進された場合、所望の分子構造を有するCVD膜を形成することが出来ない。このため、所望の誘電率(k<2.2以下)や高強度(ヤング率≧4GPa)を有する膜を形成することが困難であった。
また、従来、誘電率を下げるために、膜中に有機基を多く導入して立体障害体を増やし、膜密度を下げるか、空孔導入体(ポロジェン)を添加して、これを燃焼して除去することで空孔を導入し、膜の密度を下げる手法がとられてきた。しかし、原料分子のk値が3.0とすると、2.0以下のk値の絶縁膜を得るためには、50%程度の空孔率が必要になる。従って、このような空孔を導入する手法によれば、誘電率と機械的な強度はトレードオフになる。
例えば、分子サイズの空孔を膜の中に形成することにより低誘電率化を図ったMPS(Molecular Pore Stacking)膜が提案されているが、k=2.4程度のものしか報告されていない。MPS膜において誘電率を下げるためには、原理的に、SiO環の径を広げる必要があるが、そうした場合、強度が低下してしまう。
強度を維持したまま誘電率を下げる手法として、原料分子にSiO成分を導入する方法がある。しかしながら、SiO成分を増やすことで膜中のCH濃度を下げることになり、プラズマダメージ耐性を低くしてしまう。一般に、低誘電率で強度の強い膜は、プラズマダメージ耐性が低いとされている。
本発明は、以上のような事情に鑑みてなされ、誘電率が低く、強度が高く、かつプラズマダメージ耐性が高い低誘電率絶縁膜を提供することを目的とする。
上記課題を解決するため、本発明の一態様は、SiO構造を含む基本分子の複数個を直鎖状に結合した直鎖状分子と、この直鎖状分子の複数個を、間にSiO構造を含むバインダー分子を介在させて結合してなり、Si原子、O原子、C原子、及びH原子を含む重合体からなる低誘電率絶縁膜であって、該低誘電率絶縁膜をフーリエ変換赤外分光法により分析して得たスペクトルのピーク信号のうち、波数1020cm−1近傍に見られるリニア型SiO構造を示す信号、波数1080cm−1近傍に見られるネットワーク型SiO構造を示す信号、及び波数1120cm−1近傍に見られるケージ型SiO構造を示す信号の3種の信号面積の総和を100%としたとき、リニア型SiO構造を示す信号の面積比が49%以上であり、かつ前記スペクトルのピーク信号のうち、波数7cm−1近傍に見られるSi(CH)を示す信号の信号量と、波数800cm−1近傍に見られるSi(CHを示す信号の信号量の総和を100%としたとき、Si(CHを示す信号の信号量が66%以上であることを特徴とする低誘電率絶縁膜を提供する。
このような低誘電率絶縁膜において、前記ケージ型SiO構造を示す信号の面積比を、10〜25%とすることが出来る。
また、前記Si(CHを示す信号の信号量を80%以上とすることが出来る。
更に、前記直鎖状分子が2量体以上のメチルシロキサンとし、前記バインダー分子をSiO、SiO1.5(CH)、及びSiO(CHからなる群から選ばれた1種とすることが出来る。
更にまた、前記Si原子、O原子、C原子、及びH原子を含む重合体のSi原子、O原子、及びC原子の総量を100%とするとき、C原子の量を36〜50%とすることが出来る。
また、本発明の一態様に係る低誘電率絶縁膜は、2量体以上のメチルシロキサンを原料ガスとして用いて、中性ビームCVD法により成膜することが出来る。この場合、前記2量体以上のメチルシロキサンとして、ジメトキシテトラメチルジシロキサンを用いることが出来る。
本発明によると、低誘電率及び高強度を有するとともに、プラズマダメージ耐性が高い低誘電率絶縁膜が提供される。
本発明の一実施形態に係る低誘電率絶縁膜の分子構造を示す概念図。 本発明の一実施形態に係る低誘電率絶縁膜を構成する重合体の基本的な分子構造の第1の例を示す化学式。 本発明の一実施形態に係る低誘電率絶縁膜を構成する重合体の基本的な分子構造の第2の例を示す化学式。 本発明の一実施形態に係る低誘電率絶縁膜を構成する重合体の基本的な分子構造の第3の例を示す化学式。 本発明の一実施形態に係る低誘電率絶縁膜を構成する重合体の基本的な分子構造の第4の例を示す化学式。 本発明の一実施形態に係る低誘電率絶縁膜を成膜するための中性粒子照射型CVD装置を示す図。 DMOTMDSの分子構造、メチル基の離脱、及びジメチルシロキサン2量体の直鎖状の連結を示す化学式。 本発明の一実施形態に係る低誘電率絶縁膜の成膜のプロセスの概略を示す図。 基板温度−20℃の場合と−70℃の場合のNBE-CVDにより成膜された絶縁膜をフーリエ変換赤外分光法により分析して得たスペクトル図。 パルス-オフ時間を変化させて得た絶縁膜のSiO構造組成の変化を示す特性図。
以下、図面を参照して、本発明の実施形態について説明する。
本発明の一実施形態に係る低誘電率絶縁膜は、SiO構造を含む基本分子の複数個を直鎖状に結合した直鎖状分子と、この直鎖状分子の複数個を、間にSiO構造を含むバインダー分子を介在させて結合してなり、Si原子、O原子、C原子、及びH原子を含む重合体からなる。
この低誘電率絶縁膜の構造の概念図を図1に示す。
図1において、菱形の図形で表されている基本分子1は、複数個が直鎖状に結合されて、直鎖状分子2,3,4を形成している。直鎖状分子2は基本分子1を2個結合した2量体であり、直鎖状分子3は基本分子1を3個結合した3量体であり、直鎖状分子4は基本分子1を5個結合した5量体である。これら直鎖状分子2,3,4は、間に十字形の図形で表されているバインダー分子5を介在させて結合されている。なお、バインダー分子5による結合は、図示するように、直鎖状に限らず、3次元的にも結合されている。
本実施形態に係る低誘電率絶縁膜を構成する、Si原子、O原子、C原子、及びH原子を含む重合体の基本的な構造を図2〜5に示す。
図2に示す構造では、基本分子がジメチルシロキサン(SiO(CH)であり、この基本分子が2個結合した2量体(テトラメチルジシロキサン)が、バインダー分子であるジメチルシリコン(Si(CH)を介して結合してユニットAを構成し、このユニットAが直鎖状に連結した構造を形成している。このような重合体では、ユニットA中のSi原子は3個、O原子は3個、C原子は6個であり、Si原子、O原子、及びC原子の総量を100%とするとき、C原子の量は50%となる。
図3に示す例では、基本分子がジメチルシロキサン(SiO(CH)であり、この基本分子が2個結合した2量体(テトラメチルジシロキサン)が、バインダー分子であるモノメチルシロキサン(SiOCH)を介して結合してユニットBを構成し、このユニットBが直鎖状に連結した構造を形成している。このような重合体では、ユニットB中のSi原子は3個、O原子は3.5個、C原子は5個であり、Si原子、O原子、及びC原子の総量を100%とするとき、C原子の量は43%となる。この構造は直鎖状であるが、バインダー分子であるモノメチルシロキサン(SiOCH)のO原子を介して立体的に連結することが出来、それによって強度が増加する。
図4に示す例では、基本分子がジメチルシロキサン(SiO(CH)であり、この基本分子が2個結合した2量体(テトラメチルジシロキサン)が、バインダー分子であるSiOを介して結合してユニットCを構成し、このユニットCが直鎖状に連結した構造を形成している。このような重合体では、ユニットC中のSi原子は3個、O原子は4個、C原子は4個であり、Si原子、O原子、及びC原子の総量を100%とするとき、C原子の量は36%となる。この構造は直鎖状であるが、バインダー分子であるSiOの2つのO原子を介して立体的に連結することが出来、それによって強度が増加する。
図5に示す例は、図3に示すユニットBと図4に示すユニットCが組み合わされたユニット構造を有する。
図2〜5に示す基本構造では、ジメチルシロキサン(SiO(CH)からなる基本分子が2個結合した2量体(テトラメチルジシロキサン)は、2個のSi原子に対して4個のCH基を有する。このような直鎖状分子が更に連結することで、高いC濃度のメチルシロキサン重合体が得られる。直鎖状分子同士はバインダー分子により結合されるが、2量体の直鎖状分子に対し1個のバインダー分子が介在したとすると、上述した3種のバインダーを用いた場合に、C濃度は36〜50%となる。このように、CH基が多く導入されることで、低誘電率化と高ダメージ耐性が得られる。
また、このような直鎖状の構造を主体とするメチルシロキサン構造は、ポア導入による低誘電率絶縁膜とは異なり、直鎖状分子がSiO構造を有するバインダーで結合しながら密に充填した構造になるため、強度の高い絶縁膜が得られる。
以上説明した本発明の一実施形態に係る低誘電率絶縁膜は、中性ビームを用いたCVD(以下、NBE-CVDと呼ぶ)法により得ることが出来る。即ち、本発明者らは、NBE-CVD法による低誘電率絶縁膜の成膜について鋭意研究した結果、次のような知見を得た。即ち、シロキサン結合を有する化合物を原料ガスとして用いて、NBE-CVD法により成膜したところ、SiO構造とSi(CH構造が直鎖状に結合した直鎖成分を多く含む重合体膜が形成され、この重合体膜が2.2以下のk(誘電率)、4以上のE(ヤング率)を有することを見出した。
なお、シロキサン結合を有する化合物としては、例えば、ジメトキシテトラメチルシジシロキサン(DMOTMDS)、ジメチルジエトキシシラン(DMDEOS)、ジメチルジメトキシシラン(DMDMOS)を挙げることが出来る。また、これら以外にも、MTMOS(メチルトリメトキシシラン)、トリメチルシラン、シクロペンチルトリメトキシシラン、ビストリメトキシシリルエタン、ビスメチルジメトキシシリルエタン、ビスジメチルメトキシシリルエタン、ビストリエトキシシリルエタンなどを用いることも可能である。
NBE-CVD法によると、成膜されるべき基板を、例えばDMOTMDS雰囲気中に置くと、基板表面にDMOTMDSの分子が吸着し、この吸着面に中性ビームを照射すると、DMOTMDSのメトキシ基部分が選択的に切断され、上述したテトラメチルジシロキサンからなる基本分子が優先的に形成され、これがSiO構造を有するバインダーを介して直鎖状に連結した重合体膜が得られる。この場合、中性ビームの基板上でのエネルギが、メトキシ基の結合エネルギ程度になるよう、加速エネルギを調整する必要がある。
なお、中性ビームの照射をパルス状(照射時間50μsec/インターバル200μsec)に照射することで、基板温度の上昇を抑制し、かつ所定の吸着時間の確保により原料ガス分子の吸着確率が増加し、2SiO(CH直鎖構造をより効率的に膜中に取り込むことが出来、k=1.4、E=5GPaの低誘電率絶縁膜が形成される。この場合、基板温度を下げることにより、更に誘電率が低く、ヤング率が高い絶縁膜を得ることが出来る。このようにして、低誘電率と強度の両立を図ることが出来る。なお、このような絶縁膜の中C濃度は40%にも達し、プラズマダメージ耐性が高いことがわかる。
本発明者らは、これまで実現できなかった低誘電率、高強度、高プラズナダメージ耐性の両立を実現できたのは、得られた絶縁膜特有の分子構造に起因すると考え、フーリエ変換赤外分光法により絶縁膜の構造解析をしたところ、低誘電率、高強度、高プラズナダメージ耐性を満たす構造的な要件が明確になった。
低誘電率絶縁膜をフーリエ変換赤外分光法により分析したところ、得られたスペクトルのピーク信号のうち、波数1020cm−1近傍に見られるリニア型SiO構造と、波数1080cm−1近傍に見られるネットワーク型SiO構造と、波数1120cm−1近傍に見られるケージ型SiO構造の3つのSiO構造が認められる。このうち、リニア型SiO構造は、例えば図2に示す直鎖状に連結した構造である。また、ネットワーク型SiO構造は、例えば図3に示す直鎖状の構造のバインダーのO原子を介して立体的に連結した構造がそれである。また、ケージ型SiO構造は、例えば図4に示す直鎖状の構造のバインダーの2つのO原子を介して立体的に連結し、ケージを形成した構造がそれである。
本発明の一実施形態に係る低誘電率絶縁膜は、以上のリニア型SiO構造、ネットワーク型SiO構造、及びケージ型SiO構造を含むものであるが、リニア型SiO構造が主要な構造をなすことを特徴とする。即ち、低誘電率絶縁膜をフーリエ変換赤外分光法により分析して得たスペクトルのピーク信号のうち、波数1020cm−1近傍に見られるリニア型SiO構造を示す信号、波数1080cm−1近傍に見られるネットワーク型SiO構造を示す信号、及び波数1120cm−1近傍に見られるケージ型SiO構造を示す信号の3種の信号面積の総和を100%としたとき、リニア型SiO構造を示す信号の面積比が49%以上である必要がある。
このように、リニア型SiO構造を多く含む絶縁膜は、直鎖状分子がSiO構造をするバインダーで結合しながら密に充填した構造になるため、強度が高いものとなる。これに対し、リニア型SiO構造を示す信号の面積比が49%未満の場合には、ネットワーク型SiO構造及びケージ型SiO構造を多く含むため、密に充填した構造にはならず、強度が低いものとなる。
なお、リニア型SiO構造のみでは所望の強度を得ることが困難となり、10〜25%程度のケージ型SiO構造を含むことが望ましい。
また、本発明の一実施形態に係る低誘電率絶縁膜は、前記スペクトルのピーク信号のうち、波数7cm−1近傍に見られるSi(CH)を示す信号の信号量と、波数800cm−1近傍に見られるSi(CHを示す信号の信号量の総和を100%としたとき、Si(CHを示す信号の信号量が66%以上であることが必要である。
このように、Si(CHの割合が高いことにより、低誘電率及び高ダメージ耐性を有する絶縁膜が得られる。これに対し、Si(CHを示す信号の信号量が66%未満の場合には、誘電率を所望の値に下げるに必要なCH濃度を得ることが出来ず、またC濃度が低いためプラズマダメージ耐性が低くなる。
次に、本発明の一実施形態に係る低誘電率絶縁膜を成膜するためのNBE-CVD法について詳細に説明する。
図6は、本発明の一実施形態に係る低誘電率絶縁膜を成膜するための中性粒子照射型CVD(NBE-CVD)装置を示す。図6において、CVD反応室(以下、単に反応室と称す)10の例えば上部には、中性粒子ビーム生成部11が設けられている。
反応室10内には、処理対象である基板14が載置される支持台13が設けられている。支持台13は図示しない温度制御装置を備えており、基板14は所定の温度に制御されている。反応室10は、ガス導入口15と、排気機構16を有している。反応室10内は、排気機構16により所定の圧力に保持され、原料ガスは、ガス導入口15より支持台13上の基板14上に導かれる。
中性粒子ビーム生成部11は、例えば石英製のプラズマ室12から構成される。プラズマ室12の上部には、ガス導入口17が設けられ、このガス導入口17より希ガス、例えばアルゴン、ヘリウム、クリプトンなどの不活性ガスがプラズマ室12内に導入される。プラズマ室12の周囲にはコイル18が巻回されている。このコイル18の一端は接地され、他端は高周波源19に接続されている。プラズマ室12の内部且つ上部には、上部電極としてのアノード電極20が設けられ、このアノード電極20は、スイッチSW1を介して直流電源21の正極、及び高周波源19に接続されている。また、プラズマ室12の下部、且つ反応室10との境界部には、下部電極としてのカソード電極22が設けられている。このカソード電極22は、スイッチSW2を介して直流電源21の負極に接続されている。直流電源21は可変電源であり、この直流電源21により、アノード電極20とカソード電極22との間の電界が変化可能とされている。
カソード電極21は、正の荷電粒子を中性化して通過させ、且つプラズマから発生される電子やUV光あるいはフォトンを遮断する必要があるため、開口部22aのアスペクト比及び開口率が所定の値に規定されている。
さらに、反応室10内のガスがプラズマ室12内に流入することを防止するため、反応室10とプラズマ室12の圧力差を保持する必要がある。具体的には、反応室10の圧力は、例えば100mmTorr以上に設定され、プラズマ室12内の圧力は、例えば1Torr以上に設定される。したがって、反応室10からプラズマ室12へのガスの流入を抑制するため、プラズマ室12と反応室10の圧力差を10倍以上に設定する必要がある。このような圧力差を保持するためには、カソード電極22の開口部22aの開口率が30%近傍であることが好ましい。
図6に示すNBE-CVD装置による低誘電率絶縁膜の成膜は、次のようにして行われる。
先ず、プラズマ室12の圧力が例えば1Torr以上に設定され、プラズマ室12内に希ガス、例えばアルゴンガスが導入される。この状態において、スイッチSW1がオンとされ、高周波源19より高周波電力がコイル18に供給される。この高周波電力は、例えば周波数が13.56MHz、電圧が500V、電力が1kWである。プラズマ室12内の電子は、コイル18により発生された高周波電界により加速されてアルゴンガスに衝突し、ガスが分解されてプラズマが発生される。
この状態において、スイッチSW2がオンとされると、アノード電極20とカソード電極22との間に電界が発生され、プラズマ中の正の荷電粒子が電界により加速される。正の荷電粒子はカソード電極22において電子が供給されて中性化され、中性粒子ビーム(NB)が生成される。この中性粒子ビームは、複数の開口部22aを通過して反応室10内に導かれる。このとき、プラズマ源で発生した電子やUV光あるいはフォトンは、カソード電極22によって遮蔽され、反応室10には到達しない。
反応室10に導かれる中性粒子のエネルギーは、プラズマで発生したイオンの加速電圧によって制御され、この加速電圧は、直流電源21を制御することにより可変される。
反応室10内において、基板14は、温度制御された支持台13上に載置されている。ガス導入口15から反応室10内に原料ガスとして、例えばDMOTMDSを導入すると、基板14の表面に吸着される。このDMOTMDSにプラズマ室12から導入された中性粒子が衝突される。中性粒子の衝突により、その運動エネルギーが熱エネルギーに変換される。この熱エネルギーのアシストにより、基板に吸着されたガス分子の所定の結合の解離が促進され、活性化されたガスは、重合反応を生じて基板14上に順次堆積される。
図7(a)は、DMOTMDSの分子構造と結合エネルギーの関係を示している。DMOTMDSの場合、O−CHの結合エネルギーがほぼ3〜5eVであり、Si−CHの結合エネルギーがほぼ5〜10eVである。本実施形態においては、O−CHの結合を解離させる必要がある。このため、O−CHの結合エネルギー以上で、Si−CHの結合エネルギー以下のエネルギーを有する中性粒子ビームを基板14の表面に吸着されたDMOTMDS分子に照射することが望ましい。すなわち、直流電源21を制御して中性粒子ビームに5eV以下で3eV以上のエネルギーを与えてDMOTMDS分子に照射する。その結果、図7(a)に示す分子構造において、図7(b)に示すように、Oとメチル基(CH)の結合が解離され、ジメチルシロキサン(SiO(CH)からなる基本分子が2個結合した2量体(テトラメチルジシロキサン)が得られる。この2量体が、図7(c)に示すように、直鎖状に連結し、基板14上にSi原子、O原子、C原子を含む重合体からなる低誘電率絶縁膜が堆積される。
この場合、図7(c)において、2量体だけでは、結合は生じることはなく、上述したようなバインダーが必要となる。NBE-CVDでは、Oとメチル基(CH)の結合の解離以外にも、様々な部分における解離が生じ、それによって上述したSiO(CH、SiO1.5(CH)、又はSiO等の各種バインダーが形成される。即ち、これらバインダーを間に介して2量体(テトラメチルジシロキサン)が直鎖状に連結して、上述したように、図2〜5に示すような重合体からなる低誘電率絶縁膜が得られる。
以上の低誘電率絶縁膜の成膜のプロセスの概略を図8に示す。図8から、DMOTMDSが基板表面に吸着し、中性ビームの照射によりCH基が離脱し、リニア及びケージ型のSiO構造を含む重合体が堆積するプロセスがわかる。
本実施形態において、中性粒子ビームの照射方法は、連続的に照射することに限らず、パルス状に間欠的に照射することも可能である。間欠的に照射することで、成膜中の基板温度上昇を抑制し原料ガスの吸着効率を高め、効率的に重合反応を行うことが出来る。また、基板温度は低い方が原料ガスの基板への吸着効率を向上できるので、0℃以下で行うことが望ましい。
実施例1
原料ガスとしてDMDMOS及びDMOTMDSを用い、図6に示す中性粒子照射型CVD装置を用いて、シリコン基板上に2種の絶縁膜を堆積した。中性ビームは連続照射であり、中性ビームエネルギーは10eVに、チャンバー内の圧力は30mTorrに固定された。基板温度はー20℃であった。なお、比較例として、原料ガスとしてDMOTMDSを用いて従来のプラズマCVD(PECVD)により、シリコン基板上に絶縁膜を堆積した。
得られた3種の絶縁膜について、フーリエ変換赤外分光法により分析した。また、Hgプローブを用いてk値を測定し、ナノインデンターを用いてヤング率を測定した。その結果を下記表1に示す。
Figure 2011082274
上記表1に示すように、NBE-CVDにより成膜された絶縁膜は、49%以上のリニア型SiO構造を含んでおり、また66%以上のSi(CHを有している。その結果、k値(誘電率)は、原料ガスとしてDMDMOSを用いた場合に2.2、DMOTMDSを用いた場合に1.9であった。これらの値は、従来のPECVDにより成膜された絶縁膜のk値2.6よりも大幅に低いものであった。なお、E(ヤング率)は、原料ガスとしてDMDMOSを用いた場合に7と高かった。なお、DMOTMDSを用いた場合のヤング率は4であり、従来のPECVDにより成膜された絶縁膜の値よりも低かったが、実用上、使用に耐える値であった。
実施例2
原料ガスとしてDMOTMDSを用い、基板温度をー70℃に下げたことを除いて、実施例1と同様にして、シリコン基板上に絶縁膜を堆積し、フーリエ変換赤外分光法により分析した。また、Hgプローブを用いてk値を測定し、ナノインデンターを用いてヤング率を測定した。その結果を下記表2に示す。なお、実施例1で求めた、従来のPECVDにより成膜された絶縁膜、基板温度−20℃の場合のNBE-CVDにより成膜された絶縁膜についてのデータも合せて示す。
Figure 2011082274
上記表2に示すように、基板温度をー70℃に低下させ、NBE-CVDにより成膜された絶縁膜は、49%以上のリニア型SiO構造を含んでおり、また66%以上のSi(CHを有している。その結果、k値は1.7であり、またヤング率は7であった。これらの値は、基板温度―20℃の場合の値に比べ、k値は低く、ヤング率は高いものであった。
なお、基板温度−20℃の場合のNBE-CVDにより成膜された絶縁膜と、基板温度−70℃の場合のNBE-CVDにより成膜された絶縁膜を、フーリエ変換赤外分光法により分析して得たスペクトルを図9に示す。
図9において、(a)は基板温度−20℃の場合、(b)は基板温度−70℃の場合をそれぞれ示す。図9から、基板温度−70℃に下げることにより、メチル基の量が増大している(Si(CHのピークが高くなっている)ことがわかる。このことは、基板温度の減少により、基板表面への吸着確率を増加し得ることを意味している。
実施例3
中性ビームをパルス状に照射したことを除いて、実施例2と同様の手順でシリコン基板上に絶縁膜を堆積した。パルス-オン時間を50μsに固定し、パルス-オフ時間を変化させて得た絶縁膜をフーリエ変換赤外分光法により分析し、SiO構造組成の変化を調べた。その結果、図10に示す結果を得た。
図10から、パルス-オフ時間が増加するに従ってリニア構造の割合が増加することがわかる。特に、100〜200μsのパルスオフ時間では、52%以上のリニア型SiO構造が得られ、一方、ネットワーク型SiO構造は減少した。その結果、k値は1.3に減少し、ヤング率は5GPaを超える値が得られた。
以上、NBE-CVD法により成膜された低誘電率絶縁膜について説明したが、本発明はこれに限らず、他の方法により成膜された低誘電率絶縁膜にも適用することが可能である。
1…基本分子、2,3,4…直鎖状分子、5…バインダー分子、10…反応室、11…中性粒子ビーム生成部、12…プラズマ室、14…基板、19…高周波電源、20…アノード電極、21…直流電源、22…カソード電極、22a…開口部。

Claims (7)

  1. SiO構造を含む基本分子の複数個を直鎖状に結合した直鎖状分子と、この直鎖状分子の複数個を、間にSiO構造を含むバインダー分子を介在させて結合してなり、Si原子、O原子、C原子、及びH原子を含む重合体からなる低誘電率絶縁膜であって、
    該低誘電率絶縁膜をフーリエ変換赤外分光法により分析して得たスペクトルのピーク信号のうち、波数1020cm−1近傍に見られるリニア型SiO構造を示す信号、波数1080cm−1近傍に見られるネットワーク型SiO構造を示す信号、及び波数1120cm−1近傍に見られるケージ型SiO構造を示す信号の3種の信号面積の総和を100%としたとき、リニア型SiO構造を示す信号の面積比が49%以上であり、
    かつ前記スペクトルのピーク信号のうち、波数7cm−1近傍に見られるSi(CH)を示す信号の信号量と、波数800cm−1近傍に見られるSi(CHを示す信号の信号量の総和を100%としたとき、Si(CHを示す信号の信号量が66%以上であることを特徴とする低誘電率絶縁膜。
  2. 前記ケージ型SiO構造を示す信号の面積比が10〜25%であることを特徴とする請求項1に記載の低誘電率絶縁膜。
  3. 前記Si(CHを示す信号の信号量が80%以上であることを特徴とする請求項1又は2に記載の低誘電率絶縁膜。
  4. 前記直鎖状分子が2量体以上のメチルシロキサンであり、前記バインダー分子がSiO、SiO1.5(CH)、及びSiO(CHからなる群から選ばれた1種であることを特徴とする請求項1〜3のいずれかに記載の低誘電率絶縁膜。
  5. 前記Si原子、O原子、C原子、及びH原子を含む重合体のSi原子、O原子、及びC原子の総量を100%とするとき、C原子の量が36〜50%であることを特徴とする請求項1〜5のいずれかに記載の低誘電率絶縁膜。
  6. 2量体以上のメチルシロキサンを原料ガスとして用いて、中性ビームCVD法により成膜してなる請求項1〜5のいずれかに記載の低誘電率絶縁膜。
  7. 前記2量体以上のメチルシロキサンは、ジメトキシテトラメチルジシロキサンであることを特徴とする請求項6に記載の低誘電率絶縁膜。
JP2009231912A 2009-10-05 2009-10-05 低誘電率絶縁膜 Expired - Fee Related JP5164078B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009231912A JP5164078B2 (ja) 2009-10-05 2009-10-05 低誘電率絶縁膜
TW99133871A TW201131651A (en) 2009-10-05 2010-10-05 Low dielectric constant insulating film
PCT/JP2010/067449 WO2011043337A1 (ja) 2009-10-05 2010-10-05 低誘電率絶縁膜およびその形成方法
US13/440,480 US8828886B2 (en) 2009-10-05 2012-04-05 Low dielectric constant insulating film and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009231912A JP5164078B2 (ja) 2009-10-05 2009-10-05 低誘電率絶縁膜

Publications (2)

Publication Number Publication Date
JP2011082274A true JP2011082274A (ja) 2011-04-21
JP5164078B2 JP5164078B2 (ja) 2013-03-13

Family

ID=44076041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009231912A Expired - Fee Related JP5164078B2 (ja) 2009-10-05 2009-10-05 低誘電率絶縁膜

Country Status (1)

Country Link
JP (1) JP5164078B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019645A1 (fr) * 2001-08-30 2003-03-06 Tokyo Electron Limited Procede et appareil de formation d'un film
JP2008530821A (ja) * 2005-02-16 2008-08-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 高度な低誘電率の有機シリコン・プラズマ化学気相堆積膜
JP2009021442A (ja) * 2007-07-12 2009-01-29 Tokyo Electron Ltd 多孔質膜の成膜方法およびコンピュータ可読記録媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019645A1 (fr) * 2001-08-30 2003-03-06 Tokyo Electron Limited Procede et appareil de formation d'un film
JP2008530821A (ja) * 2005-02-16 2008-08-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 高度な低誘電率の有機シリコン・プラズマ化学気相堆積膜
JP2009021442A (ja) * 2007-07-12 2009-01-29 Tokyo Electron Ltd 多孔質膜の成膜方法およびコンピュータ可読記録媒体

Also Published As

Publication number Publication date
JP5164078B2 (ja) 2013-03-13

Similar Documents

Publication Publication Date Title
WO2011043337A1 (ja) 低誘電率絶縁膜およびその形成方法
CN101109074B (zh) 在硅和有机前驱物的pecvd工艺中减少气相反应以沉积无缺陷起始层方法
JP4743229B2 (ja) 中性粒子を用いた半導体装置の成膜方法
TWI282125B (en) Method for curing low dielectric constant film by electron beam
JP5312588B2 (ja) プラズマ促進化学蒸着で高い機械的諸特性を有する超低k膜を作製するための新規なケイ素前駆体
US8268411B2 (en) Materials containing voids with void size controlled on the nanometer scale
US20070299239A1 (en) Curing Dielectric Films Under A Reducing Atmosphere
KR20130124511A (ko) 얇은 초 저-k 유전체 막에 대한 접착 층 두께를 저감시키고 손상 내성을 개선하기 위한 프로세스
JP4344841B2 (ja) 低誘電率絶縁膜の形成方法
JP2014505356A (ja) 耐集積損傷性を改善するインシトゥ低誘電率キャッピング
KR20120043073A (ko) 비-탄소 유동성 cvd 프로세스들을 사용하는 실리콘 산화물의 형성
CN1645608A (zh) 低k和超低k SiCOH介质膜及其制作方法
TW200536018A (en) Post treatment of low k dielectric films
CN1782125A (zh) 形成介电膜的方法和介电膜
KR101376969B1 (ko) 저―κ의 유전 필름의 이중층 캡핑
TWI388687B (zh) 以電漿增強化學氣相沈積而成之具高機械性質的超低k薄膜的新穎矽前驅物
JP2009519612A (ja) 低誘電率膜のアッシング/ウエットエッチング損傷抵抗と組込み安定性を改善する方法
JPWO2010090038A1 (ja) 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜
CN103422069B (zh) 具有优良集成性能的低k前体
JP2009290025A (ja) 中性粒子照射型cvd装置
TW201025425A (en) Methods to promote adhesion between barrier layer and porous low-k film deposited from multiple liquid precursors
JP5164078B2 (ja) 低誘電率絶縁膜
JP2009289996A (ja) 半導体装置の製造方法および半導体装置
JP5164079B2 (ja) 低誘電率絶縁膜の形成方法
JP2022107413A (ja) 金属酸化物薄膜の製造方法および装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees