JP2009519612A - 低誘電率膜のアッシング／ウエットエッチング損傷抵抗と組込み安定性を改善する方法 - Google Patents

低誘電率膜のアッシング／ウエットエッチング損傷抵抗と組込み安定性を改善する方法 Download PDF

Info

Publication number
JP2009519612A
JP2009519612A JP2008545924A JP2008545924A JP2009519612A JP 2009519612 A JP2009519612 A JP 2009519612A JP 2008545924 A JP2008545924 A JP 2008545924A JP 2008545924 A JP2008545924 A JP 2008545924A JP 2009519612 A JP2009519612 A JP 2009519612A
Authority
JP
Japan
Prior art keywords
organosilicon compound
flow rate
chamber
dielectric constant
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008545924A
Other languages
English (en)
Other versions
JP2009519612A5 (ja
Inventor
サン エイチ． アーン，
アレクサンドロス ティー． デモス，
ヒケム ムサード，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009519612A publication Critical patent/JP2009519612A/ja
Publication of JP2009519612A5 publication Critical patent/JP2009519612A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J7/00—Chemical treatment or coating of shaped articles made of macromolecular substances
    • C08J7/04—Coating
    • C08J7/046—Forming abrasion-resistant coatings; Forming surface-hardening coatings
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J7/00—Chemical treatment or coating of shaped articles made of macromolecular substances
    • C08J7/04—Coating
    • C08J7/06—Coating with compositions not containing macromolecular substances
    • C08J7/065—Low-molecular-weight organic substances, e.g. absorption of additives in the surface of the article
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J7/00—Chemical treatment or coating of shaped articles made of macromolecular substances
    • C08J7/08—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J7/00—Chemical treatment or coating of shaped articles made of macromolecular substances
    • C08J7/12—Chemical modification
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Resins Obtained By Reactions Not Involving Carbon-To-Carbon Unsaturated Bonds (AREA)

Abstract

二つの有機シリコン化合物を含む混合物からチャンバ内で基板上に低誘電率膜を堆積させる方法が提供される。混合物には、更に、炭化水素化と酸化ガスが含まれてもよい。第一有機シリコン化合物は、Ｓｉ原子あたり平均一つ以上のＳｉ-Ｃ結合を有する。第二有機シリコン化合物のＳｉ原子あたりのＳｉ-Ｃ結合の平均数は、第一有機シリコン化合物におけるＳｉ原子あたりのＳｉ-Ｃ結合の平均数より大きい。低誘電率膜は、良好なプラズマ／ウェットエッチング損傷抵抗、良好な機械的性質、且つ望ましい誘電率を有する
【選択図】 図１

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般的には、集積回路の製造に関する。より具体的には、本発明の実施形態は、基板上に低誘電率膜を堆積するためのプロセスに関する。
関連技術の説明
[0002]集積回路の形は、このようなデバイスが数十年前に最初に導入されて以来、サイズが劇的に減少した。それ以来、集積回路は、一般的に、二年で半分のサイズのルール（しばしばムーアの法則と呼ばれる）に従い、それはチップ上のデバイスの数が二年毎に二倍になることを意味する。今日の製造設備は、規定通りに、０.１３μｍ、０.１μｍさえもの特徴部サイズを有するデバイスを製造し、未来の設備は、まもなく更に小さな特徴部サイズを有するデバイスを製造するであろう。
[0003]デバイスの形の継続した縮小によって、隣接した金属ライン間の容量結合が集積回路上のデバイスのサイズを更に縮小するように減少されなければならないことから、低誘電率（ｋ）値を有する膜の要求が生じてきた。特に、低誘電率、約４.０未満を有する絶縁体が望ましい。低誘電率を有する絶縁体の例としては、スピンオンガラス、フッ素ドープされたシリコンガラス（ＦＳＧ）、炭素ドープされた酸化物、多孔質炭素ドープされた酸化物、及びポリテトラフルオロエチレン（ＰＴＦＥ）が挙げられ、全て市販されている。
[0004]最近、ｋ値が約３.５未満の低誘電率有機シリコン膜が開発された。低誘電率有機シリコン膜を開発するために用いられた一方法は、有機シリコン化合物と熱に不安定な化学種又は揮発性基を含む化合物を含むガス混合物から膜を堆積させ、その後、堆積した膜を後処理して、堆積した膜から熱に不安定な化学種又は揮発性基、例えば、有機基を除去することであった。堆積した膜から熱に不安定な化学種又は揮発性基の除去は、膜内にナノメートルサイズのボイドを作り、空気の誘電率が約１であるので、膜の誘電率が低くなる。
[0005]望ましい低誘電率を持つ低誘電率有機シリコン膜が上記のように開発されたが、これらの低誘電率膜の一部が、望ましくない機械的性質、例えば、続いての半導体プロセスステップで損傷を受けやすい膜にする不充分な機械強度を示した。低誘電率膜を損傷し得る半導体処理ステップには、プラズマベースのプロセス、例えば、バリヤ層又はシード層が低誘電率膜上に堆積される前に、パターン形成低誘電率膜上にしばしば行われるプラズマ洗浄ステップが含まれる。誘電体膜フォトレジスト又は底面反射防止コーティング（ＢＡＲＣ）を除去するアッシングプロセスとウエットプロセスもまた膜を損傷し得る。
[0006]従って、プラズマプロセス又はウエットエッチングプロセスの下流に対して機械的性質と化学抵抗が改善された低誘電率膜を製造するプロセスが依然として求められている。
発明の概要
[0007]本発明は、一般的には、低誘電率膜を堆積させる方法を提供する。一実施形態において、方法は、第一有機シリコン化合物を第一流量でチャンバへ導入するステップであって、第一有機シリコン化合物がＳｉ原子あたり平均一つ以上のＳｉ-Ｃ結合を持つステップと、第二有機シリコン化合物を第二流量でチャンバへ導入するステップであって、第二有機シリコン化合物のＳｉ原子あたりのＳｉ-Ｃ結合の平均数が、第一有機シリコン化合物における原子あたりのＳｉ-Ｃ結合の平均数より大きく、且つ第一流量と第二流量の合計で割った第二流量が約５％〜約５０％であるステップと、第一有機シリコン化合物と第二有機シリコン化合物をＲＦ電力の存在下に反応させて、チャンバ内で基板上に低誘電率膜を堆積させるステップとを含む。酸化ガスは、また、第一有機シリコン化合物と第二有機シリコン化合物を反応させることができる。Ｓｉ-Ｃ結合がほとんどない第一有機シリコン化合物を用いて堆積される低ｋ誘電膜は、典型的には、Ｓｉ-Ｃ結合がより多い第二有機シリコン化合物を用いて堆積される低ｋ誘電膜より良好な機械的性質を有する。しかしながら、第二有機シリコン前駆物質の割合は、プラズマプロセスとウエットエッチングプロセスに対する化学抵抗を機械的性質に対する影響を最小にして改善するように制御され得る。
[0008]他の実施形態において、方法は、第一有機シリコン化合物を第一流量でチャンバへ導入するステップであって、第一有機シリコン化合物がＳｉ原子あたり平均一つ以上のＳｉ-Ｃ結合を有する前記ステップと、第二有機シリコン化合物を第二流量でチャンバへ導入するステップであって、第二有機シリコン化合物のＳｉ原子あたりのＳｉ-Ｃ結合の平均数が、第一有機シリコン化合物における原子あたりのＳｉ-Ｃ結合の平均数より大きく、且つ第一流量と第二流量の合計で割った第二流量が約５％〜約５０％である、前記ステップと、熱に不安定な化合物をチャンバへ導入し、第一有機シリコン化合物と第二有機シリコン化合物と熱に不安定な化合物をＲＦ電力の存在下に反応させて、チャンバ内で基板上に低誘電率膜を堆積させるステップとを含む。酸化ガスは、また、第一有機シリコン化合物と、第二有機シリコン化合物と、熱に不安定な化合物とを反応させることができる。
[0009]実施形態において、更に、方法は、メチルジエトキシシランを第一流量でチャンバへ導入するステップと、トリメチルシランを第二流量でチャンバへ導入するステップであって、第一流量と第二流量の合計で割った第二流量が約５％〜約５０％である前記ステップと、アルファ-テルピネンをチャンバへ導入するステップと、メチルジエトキシシランと、トリメチルシランと、アルファ-テルピネンをＲＦ電力の存在下に反応させて、チャンバ内で基板上に低誘電率膜を堆積させる、前記ステップとを含む。酸化ガスは、また、メチルジエトキシシランと、トリメチルシランと、アルファ-テルピネンとを反応させることができる。
[0010]本発明の上記特徴が詳細に理解され得るように、上で簡単にまとめた本発明のより具体的な説明は、実施形態によって参照されてもよく、その一部が添付の図面に示されている。しかしながら、添付の図面が本発明の典型的な実施形態のみを示し、それ故、本発明の範囲を限定するものとしてみなされるべきでなく、本発明が他の等しく有効な実施形態を許容することができることは留意すべきである。
詳細な説明
[0014]本発明は、第一有機シリコン化合物と第二有機シリコン化合物を低誘電率膜を堆積させるのに充分な条件でチャンバ内で反応させることによりシリコンと、酸素と、炭素をと含む低誘電率膜を堆積させる方法を提供する。低誘電率膜は、典型的には、約３.０以下、好ましくは約２.５以下の誘電率を有する。膜は、化学気相堆積（ＣＶＤ）を行うことができるチャンバ内でプラズマ増強型化学気相堆積（ＰＥＣＶＤ）を用いて堆積させることができる。プラズマは、一定の高周波（ＲＦ）電力、パルスＲＦ電力、高周波ＲＦ電力、二重周波数ＲＦ電力、それらの組合わせ、又は他のプラズマ生成技術を用いて生成させることができる。
[0015]第一有機シリコン化合物は、Ｓｉ原子あたり平均一つ以上のＳｉ-Ｃ結合を有する。一態様において、第一有機シリコン化合物は、少なくとも一つのＳｉ-Ｏ結合、例えば、二つのＳｉ-Ｏ結合と、Ｓｉ-Ｃ結合と、Ｓｉ-Ｈ結合とを含む。堆積された誘電膜内のＳｉ-Ｏ結合がＳｉ-Ｈ結合とのネットワークを増大し、堆積された誘電膜内のＳｉ-ＣＨ３結合が低誘電率の原因となり、プラズマとウエットエッチング損傷に対する膜の抵抗を増大することがわかったことから、少なくとも一つのＳｉ-Ｏ結合と、Ｓｉ-Ｃ結合と、Ｓｉ-Ｈ結合とを含む有機シリコン化合物が望ましい。第一有機シリコン化合物として用いることができる化合物の例は、以下のものである：メチルジエトキシシラン（ｍＤＥＯＳ、ＣＨ３-ＳｉＨ-(ＯＣＨ２ＣＨ３)２）、１,３-ジメチルジシロキサン（ＣＨ３-ＳｉＨ２-Ｏ-ＳｉＨ２-ＣＨ３）、１,１,３,３-テトラメチルジシロキサン（（（ＣＨ３)２-ＳｉＨ-Ｏ-ＳｉＨ-(ＣＨ３)２）、ビス（１-メチルジシロキサニル）メタン（（ＣＨ３-ＳｉＨ２-Ｏ-ＳｉＨ２-)２-ＣＨ２）、及び２,２-ビス(１-メチルジシロキサニル)プロパン（ＣＨ３-ＳｉＨ２-Ｏ-ＳｉＨ２-)２-Ｃ(ＣＨ３)２。
[0016]第二有機シリコン化合物のＳｉ原子あたりのＳｉ-Ｃ結合の平均数は、第一有機シリコン化合物におけるＳｉ原子あたりのＳｉ-Ｃ結合の平均数より大きい。例えば、Ｓｉ原子あたり一つのＳｉ-Ｃ結合を有するメチルジエトキシシランが第一有機シリコン化合物として用いられる場合には、第二有機シリコン化合物はＳｉ原子あたり二つ以上のＳｉ-Ｃ結合を有する。例えば、第二有機シリコン化合物は、トリメチルシランであってもよく、これはＳｉ原子あたり三つのＳｉ-Ｃ結合を有する。
[0017]第二有機シリコン化合物としても用いることができる化合物の例は以下のものである：ジメチルシラン（（ＣＨ３)２-ＳｉＨ２）、トリメチルシラン（ＴＭＳ、（ＣＨ３)３-ＳｉＨ）、テトラメチルシラン（（ＣＨ３)４-Ｓｉ）、フェニルシラン、例えば、（Ｃ６Ｈ５)ｙＳｉＨ４-ｙ（ここで、ｙは２-４である）、ビニルシラン、例えば、（ＣＨ２＝ＣＨ)ｚＳｉＨ４-ｚ（ここで、ｚは２-４である）、１,１,３,３-テトラメチルジシロキサン（（ＣＨ３)２-ＳｉＨ-Ｏ-ＳｉＨ-(ＣＨ３)２）、ヘキサメチルジシロキサン（（ＣＨ３)３-Ｓｉ-Ｏ-Ｓｉ-(ＣＨ３)３）、（-Ｏ-Ｓｉ-(ＣＨ３)２-)ｎ環状（ここで、ｎは３以上である）、例えば、ヘキサメチルトリシロキサン、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、及びデカメチルペンタシロキサン、ジメチルジエトキシシラン（（ＣＨ３)２-Ｓｉ-(ＯＣＨ３)２）、メチルフェニルジエトキシシラン（（ＣＨ３)(Ｃ６Ｈ５)-Ｓｉ-(ＯＣＨ３)２）、及びそれらの部分的にフッ素化された炭素誘導体、例えば、ＣＦ３-Ｓｉ-(ＣＨ３)３。
[0018]所望により、第一有機シリコン化合物と第二有機シリコン化合物は、また、酸化ガスと反応させてもよい。用いることができる酸化ガスとしては、酸素（Ｏ２）、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ２）、水（Ｈ２Ｏ）、２,３-ブタンジオン、又はそれらの組合わせが挙げられる。酸化ガスとしてオゾンが用いられる場合、オゾン発生器が質量で６％〜２０％、典型的には約１５％のオゾンをソースガス中の酸素に変換し、残りは、典型的には、酸素である。しかしながら、オゾン濃度は、所望されるオゾン量や用いられるオゾン発生装置の種類に基づいて増減してもよい。酸素又は酸素含有化合物の分離は、堆積チャンバに入る前にマイクロ波チャンバ内で生じてもよい。好ましくは、高周波（ＲＦ）電力が反応ゾーンに印加されて解離が増加する。
[0019]所望により、一つ以上のキャリアガスが、第一有機シリコン化合物と第二有機シリコン化合物に加えてチャンバへ導入される。用いることができるキャリアガスの例としては、ヘリウム、アルゴン、水素、エチレン、及びそれらの組合わせが挙げられる。
[0020]一実施形態において、一つ以上の熱に不安定な化合物、例えば、一つ以上の炭化水素化合物が、第一有機シリコン化合物と第二有機シリコン化合物に加えてチャンバへ導入され、所望により酸化ガスに加えて導入されてもよく、所望によりキャリヤガスに加えて導入されてもよい。本明細書に定義される“炭化水素化合物”は、炭化水素だけでなく、炭素と水素に加えて他の原子を含む炭化水素ベースの化合物が含まれる。一つ以上の炭化水素化合物は、第一有機シリコン化合物と第二有機シリコン化合物と反応させて、所望により酸化ガスと反応させてもよく、低誘電率膜を堆積させる。炭化水素化合物は、熱に不安定な化学種又は揮発性基が含まれるのがよい。熱に不安定な化学種又は揮発性基は、環状基であるのがよい。本明細書に用いられる用語“環状基”は、環構造を意味するものである。環構造は、わずか三つの原子を含有してもよい。原子には、例えば、炭素、窒素、酸素、フッ素、及びそれらの組合わせが含まれてもよい。環状基には、一つ以上の単結合、二重結合、三重結合、及びそれらの組合わせが含まれてもよい。例えば、環状基としては、一つ以上の芳香族、アリール、フェニル、シクロヘキサン、シクロヘキサジエン、シクロヘプタジエン、及びそれらの混合物が挙げられるのがよい。環状基は、二環状又は三環状であってもよい。一実施形態において、環状基は、直鎖又は分枝鎖官能基に結合される。直鎖又は分枝鎖官能基は、好ましくは、アルキル基又はビニルアルキル基を含有し、炭素原子１〜１２個を有する。直鎖又は分枝鎖官能基は、また、酸素原子、例えば、ケトン、エーテル、エステルに含まれてもよい。用いることができ、少なくとも一つの環状基を有するある例示的な化合物としては、アルファ-テルピネン（ＡＴＰ）、ノルボルナジエン、ビニルシクロヘキサン（ＶＣＨ）、及び酢酸フェニルが挙げられる。
[0021]第一有機シリコン化合物は、約５０ｍｇｍ〜約５０００ｍｇｍの流量でチャンバへ導入されるのがよい。第二有機シリコン化合物は、約５ｓｃｃｍ〜約１０００ｓｃｃｍの流量でチャンバへ導入されるのがよい。第一有機シリコン化合物と第二有機シリコン化合物の流量は、第一有機シリコン化合物の流量と第二有機シリコン化合物の流量の合計で割った第二有機シリコン化合物の流量が約５％〜約５０％であるように選ばれる。第一有機シリコン化合物と第二有機シリコン化合物の相対流量は、更に以下に述べる。
[0022]所望により、一つ以上の酸化ガスが、約５０〜５,０００ｓｃｃｍ、例えば、約１００〜１,０００ｓｃｃｍ、好ましくは２００ｓｃｃｍの流量を有してもよい。所望により、一つ以上の炭化水素化合物が、約１００〜約５,０００ｍｇｍ、例えば、約５００〜約５,０００ｍｇｍ、好ましくは３,０００ｍｇｍの流量でチャンバに導入されてもよい。任意により、一つ以上のキャリアガスが、約５００ｓｃｃｍ〜約５,０００ｓｃｃｍの流量を有してもよい。好ましくは、第一有機シリコン化合物はｍＤＥＯＳであり、第二有機シリコン化合物はＴＭＳであり、炭化水素化合物はアルファ-テルピネンであり、酸化ガスは酸素である。
[0023]上記及び本出願全体の流量は、二つの分離した処理領域を有する３００ｍｍチャンバ、例えば、カリフォルニア州サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＰｒｏｄｕｃｅｒ（登録商標）チャンバに関して示される。従って、各基板処理領域に対して受けた流量は、チャンバへの流量の半分である。
[0024]チャンバ内で基板上に低誘電率膜の堆積中、基板は、典型的には約２５℃〜約４００℃の温度で維持される。３００ｍｍ基板に対して約５０Ｗ〜約２０００ＷのＲＦ電力レベルである、約０.０７Ｗ／ｃｍ２〜約２.８Ｗ／ｃｍ２の範囲にある電力密度が典型的には用いられる。好ましくは、ＲＦ電力レベルは約１００Ｗ〜約１５００Ｗである。ＲＦ電力は、約０.０１ＭＨｚ〜３００ＭＨｚの周波数で供給されるのがよい。ＲＦ電力は、混合周波数、例えば、約１３.５６ＭＨｚの高周波数と約３５０ｋＨｚの低周波数で供給されるのがよい。ＲＦ電力は、基板の加熱を下げるとともに堆積した膜においてより大きい多孔性を促進するように循環又はパルスされるのがよい。ＲＦ電力は、連続であっても非連続であってもよい。
[0025]低誘電率膜が堆積された後、膜は堆積した膜から熱に不安定な化学種又は揮発性基、例えば、有機基を除去するために後処理されるのがよい。用いることができる後処理としては、電子ビーム処理、ＵＶ処理、熱処理（電子ビーム及び／又はＵＶ処理の存在しないとき）、及びそれらの組合わせが挙げられる。
[0026]用いることができる例示的電子ビーム条件は、約２００℃〜約６００℃、例えば、約３５０℃〜約４００℃のチャンバ温度が含まれる。電子ビームエネルギーは、約０.５ｋｅＶ〜約３０ｋｅＶであってもよい。照射線量は、約１μＣ／ｃｍ２〜４００μＣ／ｃｍ２であるのがよい。チャンバ圧は、約１ミリトール〜約１００ミリトールであるのがよい。チャンバ内のガス雰囲気は、以下のガス：窒素、酸素、水素、アルゴン、水素と窒素のブレンド、アンモニア、キセノン、又はこれらのガスのいかなる組合わせのいずれでもよい。電子ビーム電流は、約０.１５ｍＡ〜約５０ｍＡであってもよい。電子ビーム処理は、約１分〜約１５分間行われるのがよい。いかなる電子ビームデバイスが用いられてもよいが、用いることができる例示的電子ビームチャンバは、カリフォルニア州サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＥＢＫＴＭ電子ビームチャンバである。
[0027]用いることができる例示的ＵＶ後処理条件には、約１トール〜約１０トールのチャンバ圧と約３５０℃〜約５００℃の基板支持温度が含まれる。ＵＶ放射は、いかなるＵＶ源、例えば、水銀マイクロ波アークランプ、パルスキセノンフラッシュランプ、又は高効率ＵＶ光放射ダイオードアレイによって供給することができる。ＵＶ放射は、例えば、約１７０ｎｍ〜約４００ｎｍの波長を有するのがよい。用いることができるＵＶチャンバと処理条件の詳細は、更に、２００５年５月９日出願の共同譲渡された米国特許出願第１１／１２４,９０８号に記載され、この開示内容は本明細書に援用されている。ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社のＮａＮｏＣｕｒｅＴＭチャンバは、ＵＶ後処理に用いることができる市販のチャンバの一例である。
[0028]例示的熱後処理は、膜をチャンバ内で約２００℃〜約５００℃の基板温度で約２秒〜約３時間、好ましくは約０.５〜約２時間アニールすることを含む。非反応性ガス、例えば、ヘリウム、水素、窒素、又はそれらの混合物は、約１００〜１０,０００ｓｃｃｍの流量でチャンバへ導入することができる。チャンバ圧は、約１ミリトール〜約１０トールで維持される。好ましい基板間隔は、約３００ミル〜約８００ミルである。低誘電率膜が堆積された後、低誘電率膜を約２００℃〜約５００℃、好ましくは約４００℃〜約４２０℃の基板温度でアニールすると、膜内の有機基の少なくとも一部が揮発し、膜内にナノサイズのボイドが形成される。
[0029]以下の実施例は、本発明の実施形態を具体的に説明するものである。実施例における基板は、３００ｍｍ基板とした。低誘電率膜は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＰｒｏｄｕｃｅｒ（登録商標）チャンバ内で基板上に堆積させた。低誘電率膜はｅビームを用いて後処理したが、或いは低誘電率膜は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＥＢｋＴＭ電子ビームチャンバ内でミリトール範囲の非常に低圧で約４００℃で１時間又はＰｒｏｄｕｃｅｒ（登録商標）チャンバ内でトール範囲の低圧で４００℃で２時間硬化され得る。
[0030]実施例
[0031]低誘電率膜を、約７.５トールと約２６０℃の温度で基板上に堆積させせた。以下の処理ガスと流量を用いた：
ＡＴＰ、２９００ｍｇｍで；
ＴＭＳ、６２ｓｃｃｍで；
ｍＤＥＯＳ、１０４４ｍｇｍ（＝１８６ｓｃｃｍ）で；
酸素、２００ｓｃｃｍで。
[0032]従って、ＴＭＳ／ｍＤＥＯＳ＋ＴＭＳ比率が２５％の混合物（６２ｓｃｃｍのＴＭＳ／１８６ｓｃｃｍのｍＤＥＯＳ＋６２ｓｃｃｍのＴＭＳ）から膜を堆積させた。基板を、ガス分配シャワーヘッドから約３００ミルに位置決めした。１３.５６ＭＨｚの周波数で６００Ｗの電力レベルを、膜のプラズマ増強堆積のためにシャワーヘッドに印加した。膜は、後処理前に、０.１ＭＨｚでＳＳｍ５１００ＨｇＣＶ測定を用いて測定された場合に約２.８の誘電率（ｋ）を有した。その後、基板を、以下の条件：Ｖａｃｃｅｌｅｒａｔｉｏｎ＝５ｋｅＶ、１.５ｍＡの電子ビーム電流、１００μＣ／ｃｍ２の電子ビーム量によってｅビームを用いて後処理した。基板上の低誘電率膜は、後処理後、以下の性質：５０ＭＰａの応力、０.７８ＧＰａの硬度、５.４ＧＰａのモジュラスを有した。
[0033]本発明の実施形態に従って堆積された低誘電率膜の確認を、更に、図１-図３に示される結果について示す。図１は、第一有機シリコン化合物としてｍＤＥＯＳと、第二有機シリコン化合物としてＴＭＳと、アルファ-テルピネンと、酸素を含むガス混合物を用いて堆積された低誘電率膜において、ＣＨｘ／ＳｉＯ、Ｓｉ-ＣＨ３／ＳｉＯ、Ｓｉ-Ｈ／ＳｉＯを含む、異なる種類の結合の相対量を示すグラフである。異なる種類の結合の相対量は、後処理後の堆積された膜における結合のＦＴＩＲピーク面積によって推定した。ＴＭＳ流量／（ＴＭＳ流量＋ｍＤＥＯＳ流量）の異なる比率を用いて膜を堆積させた。図１は、ガス混合物おけるＴＭＳとｍＤＥＯＳの全量に相対してＴＭＳの量が増加するにつれて膜内のＳｉ-ＣＨ３結合とＳｉＯ結合との相対量が増加し、ガス混合物におけるＴＭＳとｍＤＥＯＳの全量に相対してＴＭＳの量が減少するにつれて膜内のＳｉ-Ｈ結合とＳｉＯ結合との相対量が減少することを示している。また、ガス混合物におけるＴＭＳとｍＤＥＯＳの全量に相対するＴＭＳの量が増加するにつれてＣＨｘ結合とＳｉＯ結合との相対量が増加する。一有機シリコン前駆物質から堆積された膜と比較して、本発明の実施形態に従って堆積された膜におけるＳｉ-ＣＨ３結合の増加量とＳｉ-Ｈ結合の減少量は望ましくない水吸収に対する膜の抵抗を改善すると思われる。
[0034]図２は、第一有機シリコン化合物としてｍＤＥＯＳと、第二有機シリコン化合物としてＴＭＳと、アルファ-テルピネンと、酸素を含むガス混合物から堆積された低誘電率膜の誘電率（ｋ）と収縮を示すグラフである。ＴＭＳ流量／（ＴＭＳ流量＋ｍＤＥＯＳ流量）の異なる比率を用いて膜を堆積させた。図２は、誘電率が２.５６以下の膜が本発明の実施形態に従って得ることができること、また、ガス混合物におけるＴＭＳとｍＤＥＯＳの全量に相対してＴＭＳの量が増加するにつれて膜の誘電率が増大することを示している。しかしながら、ガス混合物におけるＴＭＳとｍＤＥＯＳの全量に相対するＴＭＳの量が増加するにつれて膜の収縮は増大する。約５％〜約５０％のＴＭＳ流量（ＴＭＳ流量＋ｍＤＥＯＳ流量）を選択することによって、誘電率と機械的性質の許容され得る組合わせが、より良好な化学抵抗に加えて得ることができる。
[0035]図３は、第一有機シリコン化合物としてのｍＤＥＯＳと、第二有機シリコン化合物としてのＴＭＳと、アルファ-テルピネンと、酸素を含むガス混合物から堆積された低誘電率膜の応力とモジュラスを示すグラフである。ＴＭＳ流量／（ＴＭＳ流量＋ｍＤＥＯＳ流量）の異なる比率を用いて膜を堆積させた。図３は、ガス混合物におけるＴＭＳとｍＤＥＯＳの全量に相対するＴＭＳの量が増加するにつれて、膜の応力が低下し、これは望ましいことを示している。しかしながら、ガス混合物におけるＴＭＳとｍＤＥＯＳの全量に相対するＴＭＳの量が減少するにつれて膜のモジュラスも低下する。約５％〜約５０％のＴＭＳ流量／（ＴＭＳ流量＋ｍＤＥＯＳ流量）を選択することによって、膜応力とモジュラスの許容され得る組合わせを得ることができる。
[0036]一つの有機シリコン前駆物質で堆積された膜に相対する二つの有機シリコン前駆物質で堆積された膜、即ち、第一有機シリコン化合物流量と第二有機シリコン化合物流量の合計で割った第二有機シリコン化合物流量が０である膜（図１を参照）におけるＳｉ-ＣＨ３結合の増加量が、例えば、プラズマ洗浄ステップからの、プラズマ損傷に対する膜の抵抗、フォトレジスト又はＢＡＲＣを除去するアッシングプロセスからの損傷、また、ウエットエッチングからの損傷を増大させると思われる。約５％〜約５０％に等しい第二有機シリコン化合物流量／第一有機シリコン化合物流量と第二有機シリコン化合物流量の合計を用いて低誘電率膜を堆積させることによって、プラズマ／ウエットエッチング損傷抵抗、良好な機械的性質、及び望ましい誘電率の最適な組合わせを得ることができる。
[0037]上記は本発明の実施形態に関するが、本発明の更に多くの実施形態は本発明の基本的な範囲から逸脱することなく構成されてもよく、本発明の範囲は以下の特許請求の範囲によって決定される。
図１は、本発明の実施形態の二つの有機シリコン化合物前駆物質の異なる比率を有する前駆物質混合物から堆積された低誘電率膜の膜組成比率（ＣＨｘ／ＳｉＯ、ＳｉＣＨ３／ＳｉＯ、Ｓｉ-Ｈ／ＳｉＯ）を示すグラフである。 図２は、本発明の実施形態の二つの有機シリコン化合物前駆物質の異なる比率を有する前駆物質混合物から堆積された低誘電率膜の誘電率と収縮を示すグラフである。 図３は、本発明の実施形態の二つの有機シリコン化合物前駆物質の異なる比率を有する前駆物質混合物から堆積された低誘電率膜の応力とモジュラスを示すグラフである。

Claims (20)

  1. 低誘電率膜を堆積させる方法であって：
    第一有機シリコン化合物を第一流量でチャンバへ導入するステップであって、該第一有機シリコン化合物がＳｉ原子あたり平均一つ以上のＳｉ-Ｃ結合を有する、前記ステップと；
    第二有機シリコン化合物を第二流量で該チャンバへ導入するステップであって、該第二有機シリコン化合物のＳｉ原子あたりのＳｉ-Ｃ結合の平均数が、該第一有機シリコン化合物におけるＳｉ原子あたりのＳｉ-Ｃ結合の平均数より大きく、且つ該第一流量と該第二流量の合計で割った該第二流量が約５％〜約５０％である、前記ステップと；
    該第一有機シリコン化合物と該第二有機シリコン化合物をＲＦ電力の存在下に反応させて、該チャンバ内で基板上に低誘電率膜を堆積させるステップと；
    を含む、前記方法。
  2. 該第一有機シリコン化合物が、Ｓｉ-Ｈ結合を含む、請求項１に記載の方法。
  3. 該第一有機シリコン化合物が、少なくとも一つのＳｉ-Ｏ結合と、Ｓｉ-Ｃ結合と、Ｓｉ-Ｈ結合とを含む、請求項１に記載の方法。
  4. 該第一有機シリコン化合物が、二つのＳｉ-Ｏ結合を含む、請求項３に記載の方法。
  5. 該第二有機シリコン化合物が、酸素を含む、請求項１に記載の方法。
  6. 該第二有機シリコン化合物が、ジメチルシラン、トリメチルシラン、テトラメチルシラン、（Ｃ６Ｈ５)ｙＳｉＨ４-ｙ、ここで、ｙは２-４である、（ＣＨ２＝ＣＨ)ｚＳｉＨ４-ｚ、ここで、ｚは２-４である、１,１,３,３-テトラメチルジシロキサン、ヘキサメチルジシロキサン、ヘキサメチルトリシロキサン、オクタメチルシクロテトラシロキサン、デカメチルペンタシロキサン、ジメチルジエトキシシラン、メチルフェニルジエトキシシラン、ＣＦ３-Ｓｉ-(ＣＨ３)３、及びそれらの部分的にフッ素化された炭素誘導体からなる群より選ばれる、請求項１に記載の方法。
  7. 酸化ガスを該チャンバへ導入するステップを更に含む、請求項１に記載の方法。
  8. 該低誘電率膜をＵＶ、電子ビーム、熱後処理、又はそれらの組合わせで後処理するステップを更に含む、請求項１に記載の方法。
  9. 低誘電率膜を堆積させる方法であって：
    第一有機シリコン化合物を第一流量でチャンバへ導入するステップであって、該第一有機シリコン化合物がＳｉ原子あたり平均一つ以上のＳｉ-Ｃ結合を有する、前記ステップと；
    第二有機シリコン化合物を第二流量で該チャンバへ導入するステップであって、該第二有機シリコン化合物のＳｉ原子あたりのＳｉ-Ｃ結合の平均数が、該第一有機シリコン化合物におけるＳｉ原子あたりのＳｉ-Ｃ結合の該平均数より大きく、且つ該第一流量と該第二流量の合計で割った該第二流量が約５％〜約５０％である、前記ステップと；
    熱に不安定な化合物を該チャンバへ導入するステップと；
    該第一有機シリコン化合物と、該第二有機シリコン化合物と、該熱に不安定な化合物とをＲＦ電力の存在下に反応させて、該チャンバ内で基板上に低誘電率膜を堆積させる、前記ステップと；
    を含む、前記方法。
  10. 酸化ガスを該チャンバへ導入するステップを更に含む、請求項９に記載の方法。
  11. 該熱に不安定な化合物が炭化水素である、請求項９に記載の方法。
  12. 該炭化水素が、環状炭化水素である、請求項１１に記載の方法。
  13. 該環状炭化水素が、アルファ-テルピネン、ノルボルナジエン、ビニルシクロヘキサン、及び酢酸フェニルからなる群より選ばれる、請求項１２に記載の方法。
  14. 該低誘電率膜をＵＶ、電子ビーム、熱後処理、又はそれらの組合わせで後処理するステップを更に含む、請求項９に記載の方法。
  15. 該第一有機シリコン化合物が、少なくとも一つのＳｉ-Ｏ結合と、Ｓｉ-Ｃ結合と、Ｓｉ-Ｈ結合とを含む、請求項９に記載の方法。
  16. 該第一有機シリコン化合物が、二つのＳｉ-Ｏ結合を含む、請求項１５に記載の方法。
  17. 低誘電率膜を堆積させる方法であって：
    メチルジエトキシシランを第一流量でチャンバへ導入するステップと；
    トリメチルシランを第二流量で該チャンバへ導入するステップであって、該第一流量と該第二流量の合計で割った該第二流量が約５％〜約５０％である、前記ステップと；
    アルファ-テルピネンを該チャンバへ導入するステップと；
    該メチルジエトキシシランと、トリメチルシランと、アルファ-テルピネンとをＲＦ電力の存在下に反応させて、該チャンバ内で基板上に低誘電率膜を堆積させる、前記ステップと；
    を含む、前記方法。
  18. 酸化ガスを該チャンバへ導入するステップを更に含む、請求項１７に記載の方法。
  19. 該第一流量と該第二流量の合計で割った該第二流量が、約１０％〜約４５％である、請求項１８に記載の方法。
  20. 該低誘電率膜をＵＶ、電子ビーム、熱後処理、又はそれらの組合わせを後処理するステップを更に含む、請求項１７に記載の方法。
JP2008545924A 2005-12-13 2006-12-08 低誘電率膜のアッシング／ウエットエッチング損傷抵抗と組込み安定性を改善する方法 Pending JP2009519612A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/304,847 US20070134435A1 (en) 2005-12-13 2005-12-13 Method to improve the ashing/wet etch damage resistance and integration stability of low dielectric constant films
PCT/US2006/061789 WO2007117320A2 (en) 2005-12-13 2006-12-08 A method to improve the ashing/wet etch damage resistance and integration stability of low dielectric constant films

Publications (2)

Publication Number Publication Date
JP2009519612A true JP2009519612A (ja) 2009-05-14
JP2009519612A5 JP2009519612A5 (ja) 2010-01-14

Family

ID=38139722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008545924A Pending JP2009519612A (ja) 2005-12-13 2006-12-08 低誘電率膜のアッシング／ウエットエッチング損傷抵抗と組込み安定性を改善する方法

Country Status (5)

Country Link
US (1) US20070134435A1 (ja)
JP (1) JP2009519612A (ja)
KR (1) KR20080083662A (ja)
CN (1) CN101316945B (ja)
WO (1) WO2007117320A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060330B2 (en) * 2002-05-08 2006-06-13 Applied Materials, Inc. Method for forming ultra low k films using electron beam
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
KR20090104896A (ko) * 2007-01-26 2009-10-06 어플라이드 머티어리얼스, 인코포레이티드 공기―갭 ｉｌｄ를 위한 ｐｅｃｖｄ-증착된 희생 폴리머 필름의 ｕｖ 경화
CN101595559B (zh) * 2007-01-29 2012-01-04 应用材料股份有限公司 形成镶嵌结构的方法
US7879683B2 (en) * 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
US20100018548A1 (en) * 2008-07-23 2010-01-28 Applied Materials, Inc. Superimposition of rapid periodic and extensive post multiple substrate uv-ozone clean sequences for high throughput and stable substrate to substrate performance
WO2009158169A1 (en) * 2008-06-27 2009-12-30 Applied Materials, Inc. Superimposition of rapid periodic and extensive post multiple substrate uv-ozone clean sequences for high throughput and stable substrate to substrate performance
JP4708465B2 (ja) * 2008-10-21 2011-06-22 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造装置
US8349746B2 (en) * 2010-02-23 2013-01-08 Applied Materials, Inc. Microelectronic structure including a low k dielectric and a method of controlling carbon distribution in the structure
CN102543844B (zh) * 2010-12-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种制造半导体器件结构的方法和半导体器件结构
US20150284849A1 (en) * 2014-04-07 2015-10-08 Applied Materials, Inc. Low-k films with enhanced crosslinking by uv curing
JP6803842B2 (ja) 2015-04-13 2020-12-23 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング
CN106910710B (zh) * 2015-12-23 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种介电层及互连结构的制作方法、半导体器件
US20210249284A1 (en) * 2020-02-12 2021-08-12 Applied Materials, Inc. Fast response dual-zone pedestal assembly for selective preclean

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524983A (ja) * 2002-05-08 2005-08-18 アプライド　マテリアルズ　インコーポレイテッド 電子ビームによって低誘電率膜を硬化する方法

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845054A (en) * 1985-06-14 1989-07-04 Focus Semiconductor Systems, Inc. Low temperature chemical vapor deposition of silicon dioxide films
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US5003178A (en) * 1988-11-14 1991-03-26 Electron Vision Corporation Large-area uniform electron source
US5186718A (en) * 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
JP2531906B2 (ja) * 1991-09-13 1996-09-04 インターナショナル・ビジネス・マシーンズ・コーポレイション 発泡重合体
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
JPH07245332A (ja) * 1994-03-04 1995-09-19 Hitachi Ltd 半導体製造装置および半導体装置の製造方法ならびに半導体装置
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US5855681A (en) * 1996-11-18 1999-01-05 Applied Materials, Inc. Ultra high throughput wafer vacuum processing system
US6080526A (en) * 1997-03-24 2000-06-27 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
KR19990030660A (ko) * 1997-10-02 1999-05-06 윤종용 전자빔을 이용한 반도체장치의 층간 절연막 형성방법
US6051321A (en) * 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
JP3952560B2 (ja) * 1997-10-31 2007-08-01 日本ゼオン株式会社 複合フィルム
US6432846B1 (en) * 1999-02-02 2002-08-13 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US7064088B2 (en) * 1998-02-05 2006-06-20 Asm Japan K.K. Method for forming low-k hard film
US6383955B1 (en) * 1998-02-05 2002-05-07 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US6514880B2 (en) * 1998-02-05 2003-02-04 Asm Japan K.K. Siloxan polymer film on semiconductor substrate and method for forming same
TW437017B (en) * 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6524874B1 (en) * 1998-08-05 2003-02-25 Micron Technology, Inc. Methods of forming field emission tips using deposited particles as an etch mask
US6169039B1 (en) * 1998-11-06 2001-01-02 Advanced Micro Devices, Inc. Electron bean curing of low-k dielectrics in integrated circuits
US6303047B1 (en) * 1999-03-22 2001-10-16 Lsi Logic Corporation Low dielectric constant multiple carbon-containing silicon oxide dielectric material for use in integrated circuit structures, and method of making same
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6509259B1 (en) * 1999-06-09 2003-01-21 Alliedsignal Inc. Process of using siloxane dielectric films in the integration of organic dielectric films in electronic devices
US6204201B1 (en) * 1999-06-11 2001-03-20 Electron Vision Corporation Method of processing films prior to chemical vapor deposition using electron beam processing
US6709715B1 (en) * 1999-06-17 2004-03-23 Applied Materials Inc. Plasma enhanced chemical vapor deposition of copolymer of parylene N and comonomers with various double bonds
US6458720B1 (en) * 1999-07-23 2002-10-01 Matsushita Electric Industrial Co., Ltd. Method for forming interlayer dielectric film
US6271146B1 (en) * 1999-09-30 2001-08-07 Electron Vision Corporation Electron beam treatment of fluorinated silicate glass
US6407399B1 (en) * 1999-09-30 2002-06-18 Electron Vision Corporation Uniformity correction for large area electron source
US6420441B1 (en) * 1999-10-01 2002-07-16 Shipley Company, L.L.C. Porous materials
EP1094506A3 (en) * 1999-10-18 2004-03-03 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
US6316063B1 (en) * 1999-12-15 2001-11-13 Intel Corporation Method for preparing carbon doped oxide insulating layers
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6582777B1 (en) * 2000-02-17 2003-06-24 Applied Materials Inc. Electron beam modification of CVD deposited low dielectric constant materials
US6444136B1 (en) * 2000-04-25 2002-09-03 Newport Fab, Llc Fabrication of improved low-k dielectric structures
US6756323B2 (en) * 2001-01-25 2004-06-29 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US6441491B1 (en) * 2000-10-25 2002-08-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
US6340628B1 (en) * 2000-12-12 2002-01-22 Novellus Systems, Inc. Method to deposit SiOCH films with dielectric constant below 3.0
US6583048B2 (en) * 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
JP3505520B2 (ja) * 2001-05-11 2004-03-08 松下電器産業株式会社 層間絶縁膜
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US20030040195A1 (en) * 2001-08-27 2003-02-27 Ting-Chang Chang Method for fabricating low dielectric constant material film
US6605549B2 (en) * 2001-09-29 2003-08-12 Intel Corporation Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
US6677253B2 (en) * 2001-10-05 2004-01-13 Intel Corporation Carbon doped oxide deposition
JP3749162B2 (ja) * 2001-12-05 2006-02-22 キヤノン販売株式会社 半導体装置の製造方法
JP3701626B2 (ja) * 2001-12-06 2005-10-05 キヤノン販売株式会社 半導体装置の製造方法
US7423166B2 (en) * 2001-12-13 2008-09-09 Advanced Technology Materials, Inc. Stabilized cyclosiloxanes for use as CVD precursors for low-dielectric constant thin films
US7108771B2 (en) * 2001-12-13 2006-09-19 Advanced Technology Materials, Inc. Method for removal of impurities in cyclic siloxanes useful as precursors for low dielectric constant thin films
US7196422B2 (en) * 2001-12-14 2007-03-27 Intel Corporation Low-dielectric constant structure with a multilayer stack of thin films with pores
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US6818570B2 (en) * 2002-03-04 2004-11-16 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and high mechanical strength
US6846515B2 (en) * 2002-04-17 2005-01-25 Air Products And Chemicals, Inc. Methods for using porogens and/or porogenated precursors to provide porous organosilica glass films with low dielectric constants
US7056560B2 (en) * 2002-05-08 2006-06-06 Applies Materials Inc. Ultra low dielectric materials based on hybrid system of linear silicon precursor and organic porogen by plasma-enhanced chemical vapor deposition (PECVD)
US7060330B2 (en) * 2002-05-08 2006-06-13 Applied Materials, Inc. Method for forming ultra low k films using electron beam
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US20040109950A1 (en) * 2002-09-13 2004-06-10 Shipley Company, L.L.C. Dielectric materials
US6797643B2 (en) * 2002-10-23 2004-09-28 Applied Materials Inc. Plasma enhanced CVD low k carbon-doped silicon oxide film deposition using VHF-RF power
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US7208389B1 (en) * 2003-03-31 2007-04-24 Novellus Systems, Inc. Method of porogen removal from porous low-k films using UV radiation
US20040197474A1 (en) * 2003-04-01 2004-10-07 Vrtis Raymond Nicholas Method for enhancing deposition rate of chemical vapor deposition films
US20050161060A1 (en) * 2004-01-23 2005-07-28 Johnson Andrew D. Cleaning CVD chambers following deposition of porogen-containing materials
JP4938222B2 (ja) * 2004-02-03 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
US20050214457A1 (en) * 2004-03-29 2005-09-29 Applied Materials, Inc. Deposition of low dielectric constant films by N2O addition
US7611996B2 (en) * 2004-03-31 2009-11-03 Applied Materials, Inc. Multi-stage curing of low K nano-porous films
US7547643B2 (en) * 2004-03-31 2009-06-16 Applied Materials, Inc. Techniques promoting adhesion of porous low K film to underlying barrier layer
US20050227502A1 (en) * 2004-04-12 2005-10-13 Applied Materials, Inc. Method for forming an ultra low dielectric film by forming an organosilicon matrix and large porogens as a template for increased porosity
US7018941B2 (en) * 2004-04-21 2006-03-28 Applied Materials, Inc. Post treatment of low k dielectric films
US7112541B2 (en) * 2004-05-06 2006-09-26 Applied Materials, Inc. In-situ oxide capping after CVD low k deposition
US7581549B2 (en) * 2004-07-23 2009-09-01 Air Products And Chemicals, Inc. Method for removing carbon-containing residues from a substrate
US7501354B2 (en) * 2005-01-18 2009-03-10 Applied Materials, Inc. Formation of low K material utilizing process having readily cleaned by-products
US7166531B1 (en) * 2005-01-31 2007-01-23 Novellus Systems, Inc. VLSI fabrication processes for introducing pores into dielectric materials
US7273823B2 (en) * 2005-06-03 2007-09-25 Applied Materials, Inc. Situ oxide cap layer development
US20070173071A1 (en) * 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
US20080050932A1 (en) * 2006-08-23 2008-02-28 Applied Materials, Inc. Overall defect reduction for PECVD films
US7598183B2 (en) * 2006-09-20 2009-10-06 Applied Materials, Inc. Bi-layer capping of low-K dielectric films
US7410916B2 (en) * 2006-11-21 2008-08-12 Applied Materials, Inc. Method of improving initiation layer for low-k dielectric film by digital liquid flow meter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524983A (ja) * 2002-05-08 2005-08-18 アプライド　マテリアルズ　インコーポレイテッド 電子ビームによって低誘電率膜を硬化する方法

Also Published As

Publication number Publication date
CN101316945B (zh) 2013-03-20
KR20080083662A (ko) 2008-09-18
US20070134435A1 (en) 2007-06-14
WO2007117320A2 (en) 2007-10-18
WO2007117320A3 (en) 2007-12-13
CN101316945A (zh) 2008-12-03

Similar Documents

Publication Publication Date Title
JP2009519612A (ja) 低誘電率膜のアッシング／ウエットエッチング損傷抵抗と組込み安定性を改善する方法
JP5312588B2 (ja) プラズマ促進化学蒸着で高い機械的諸特性を有する超低ｋ膜を作製するための新規なケイ素前駆体
US7312524B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
KR100767246B1 (ko) 화학 증착 필름의 침착 속도를 강화시키는 방법
JP5268130B2 (ja) 酸素含有炭化ケイ素膜を形成するための方法
JP2014505356A (ja) 耐集積損傷性を改善するインシトゥ低誘電率キャッピング
US20110206857A1 (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
JP2014503991A (ja) 接着層の厚さを減少させ、薄い超低誘電率誘電体フィルムの耐損傷性を改良する方法
KR101154111B1 (ko) 플라즈마 증진 화학 기상 증착에 의한 높은 기계적 성질을 지니는 초저­ｋ 필름을 제조하기 위한 실리콘 전구체
JP2008010877A (ja) 還元性雰囲気下における絶縁膜の硬化
TW200428494A (en) Mechanical enhancement of dense and porous organosilicate materials by UV exposure
JP5544167B2 (ja) 低ｋ誘電膜の二層キャッピング
KR20090115915A (ko) 포로겐, 포로겐화 전구체, 및 이들을 사용하여 낮은 유전 상수를 갖는 다공성 유기실리카 유리 필름을 제공하는 방법
US20060006140A1 (en) Hermetic low dielectric constant layer for barrier applications
JPWO2010090038A1 (ja) 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜
US8951342B2 (en) Methods for using porogens for low k porous organosilica glass films
JP2011528508A (ja) 障壁層と多様な液体前駆体から堆積される多孔質低ｋ膜との間の付着を促進するための方法
KR20050004844A (ko) 전자 비임에 의한 저유전상수 필름의 경화 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121112

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130508

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130513