JP2011077737A - D級増幅回路 - Google Patents
D級増幅回路 Download PDFInfo
- Publication number
- JP2011077737A JP2011077737A JP2009225752A JP2009225752A JP2011077737A JP 2011077737 A JP2011077737 A JP 2011077737A JP 2009225752 A JP2009225752 A JP 2009225752A JP 2009225752 A JP2009225752 A JP 2009225752A JP 2011077737 A JP2011077737 A JP 2011077737A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- node
- state
- coil
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】本発明に係るD級増幅回路100は、入力信号AINに応じて第1状態と第2状態とが切り替えられる。第1状態では、コイルLと負荷30とが電気的に切り離された状態で、第1ノードND1から第2ノードND2へ向かう電流がコイルLに流れた後、コイルLと負荷30とが電気的に接続されて、第1ノードND1から第2ノードND2へ向かう電流が負荷30を流れるとともに容量素子Cに充電される。第2状態では、コイルLと負荷30とが電気的に切り離された状態で、第2ノードND2から第1ノードND1へ向かう電流がコイルLに流れた後、コイルLと負荷30とが電気的に接続されて、第2ノードND2から第1ノードND1へ向かう電流が負荷30を流れるとともに容量素子Cに充電される。
【選択図】 図1
Description
ここで、DC/DCコンバータを用いて基準電位を下回るマイナスの電位を生成して図8に示す給電線220に供給することで、出力電流を反転可能にするという態様も考えられる。この態様によれば、カップリングコンデンサC2は不要となるものの、DC/DCコンバータが必要になるため、その分、構成が複雑になるとともにコストも増大するという問題が起こる。
以上の事情を考慮して、本発明は、簡易な構成で、D級増幅回路の出力電流を反転可能にすることを目的とする。
第2状態において、制御部は、第2ノードから第1ノードへ向かう電流をコイルに流した後、第1トランジスタをオン状態、第3トランジスタをオフ状態にすることができる。また、制御部は、第2ノードから第1ノードへ向かう電流をコイルに流した後、第3トランジスタをオン状態、第1トランジスタをオフ状態に維持することもできる。第1状態における第1トランジスタおよび第3トランジスタのオンオフ動作と、第2状態における第1トランジスタおよび第3トランジスタのオンオフ動作との組み合わせは任意である。
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの2以上の変形例を組み合わせることもできる。
入力信号AINはアナログの音声信号であるが、これに限らず、入力信号AINの形式は任意である。例えば入力信号AINをデジタルの音声信号とすることも可能である。入力信号AINをデジタルの音声信号とする場合、変調部10はデジタル回路となり、この前段にノイズシェーピングフィルタを設けて、量子化雑音を低減することが好適である。
上述の実施形態では、第1状態において、第1ノードND1から第2ノードND2へ向かう電流がコイルLに流れた後、第1トランジスタTr1がオフ状態、第3トランジスタTr3がオン状態に遷移しているが、例えば、第1ノードND1から第2ノードND2へ向かう電流がコイルLに流れた後、第1トランジスタTr1がオン状態、第3トランジスタTr3がオフ状態を維持する態様とすることもできる。要するに、第2期間T2において第1ノードND1の電位が所定の値に固定されていればよい。第2状態についても同様である。上述の実施形態では、第2ノードND2から第1ノードND1へ向かう電流がコイルLに流れた後、第1トランジスタTr1がオフ状態、第3トランジスタTr3がオン状態を維持しているが、例えば、第2ノードND2から第1ノードND1へ向かう電流がコイルLに流れた後、第1トランジスタTr1がオン状態、第3トランジスタTr3がオフ状態に遷移する態様とすることもできる。
上述の実施形態においては、容量素子Cの第2電極D2は接地線43に接続されているが、これに限らず、第2電極D2に供給される固定電位は任意である。
上述の実施形態においては、駆動部20に含まれるトランジスタ(Tr1〜Tr5)は全てNチャネル型のトランジスタであるが、これに限らず、駆動部20に含まれる各トランジスタの導電型は任意である。例えば、駆動部20に含まれる各トランジスタ(Tr1〜Tr5)の全てをPチャネル型のトランジスタとすることもできるし、一部をPチャネル型、残りをNチャネル型のトランジスタとすることもできる。
Claims (3)
- 高位側電源線と、第1ノードとの間に配置される第1トランジスタと、
前記高位側電源線と、第2ノードとの間に配置される第2トランジスタと、
前記第1ノードと、低位側電源線との間に配置される第3トランジスタと、
前記第2ノードと、前記低位側電源線との間に配置される第4トランジスタと、
前記第1ノードと前記第2ノードとの間に設けられるコイルと、
前記第2ノードと負荷との間に設けられる第5トランジスタと、
一方の電極が前記第5トランジスタと前記負荷との接続点に接続され、他方の電極に固定電位が供給される容量素子と、
前記第1トランジスタ、前記第2トランジスタ、前記第3トランジスタ、前記第4トランジスタおよび前記第5トランジスタの各々のオンオフを制御する制御部と、を具備し、
前記制御部は、
入力信号に応じて第1状態と第2状態とを切り替え、
前記第1状態では、前記コイルと前記負荷とを電気的に切り離した状態で、前記第1ノードから前記第2ノードへ向かう電流を前記コイルに流した後、前記コイルと前記負荷とを電気的に接続して、前記第1ノードから前記第2ノードへ向かう電流を前記負荷に流すとともに前記容量素子を充電するように、前記第1乃至第5トランジスタのオンオフを制御し、
前記第2状態では、前記コイルと前記負荷とを電気的に切り離した状態で、前記第2ノードから前記第1ノードへ向かう電流を前記コイルに流した後、前記コイルと前記負荷とを電気的に接続して、前記第2ノードから前記第1ノードへ向かう電流を前記負荷に流すとともに前記容量素子を充電するように、前記第1乃至第5トランジスタのオンオフを制御する、
D級増幅回路。 - 前記制御部は、
前記第1状態において、
前記第1トランジスタおよび前記第4トランジスタをオン状態、且つ、前記第2トランジスタと前記第3トランジスタと前記第5トランジスタとをオフ状態として、前記第1ノードから前記第2ノードへ向かう電流を前記コイルに流した後、
前記第1トランジスタおよび前記第3トランジスタのうちの一方と前記第5トランジスタとをオン状態、且つ、前記第1トランジスタおよび前記第3トランジスタのうちの他方と前記第2トランジスタと前記第4トランジスタとをオフ状態として、前記第1ノードから前記第2ノードへ向かう電流を前記負荷に流すとともに前記容量素子を充電し、
前記第2状態において、
前記第2トランジスタおよび前記第3トランジスタをオン状態、且つ、前記第1トランジスタと前記第4トランジスタと前記第5トランジスタとをオフ状態として、前記第2ノードから前記第1ノードへ向かう電流を前記コイルに流した後、
前記第1トランジスタおよび前記第3トランジスタのうちの一方と前記第5トランジスタとをオン状態、且つ、前記第1トランジスタおよび前記第3トランジスタのうちの他方と前記第2トランジスタと前記第4トランジスタとをオフ状態として、前記第2ノードから前記第1ノードへ向かう電流を前記負荷に流すとともに前記容量素子を充電する、
請求項1のD級増幅回路。 - 前記制御部は、前記入力信号をパルス幅変調してパルス幅変調信号を生成し、当該パルス幅変調信号を、前記第1トランジスタ、前記第2トランジスタ、前記第3トランジスタ、前記第4トランジスタおよび前記第5トランジスタの各々のゲートへ出力する、
請求項1または請求項2のD級増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009225752A JP5347879B2 (ja) | 2009-09-30 | 2009-09-30 | D級増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009225752A JP5347879B2 (ja) | 2009-09-30 | 2009-09-30 | D級増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011077737A true JP2011077737A (ja) | 2011-04-14 |
JP5347879B2 JP5347879B2 (ja) | 2013-11-20 |
Family
ID=44021260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009225752A Expired - Fee Related JP5347879B2 (ja) | 2009-09-30 | 2009-09-30 | D級増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5347879B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722860A (ja) * | 1993-06-30 | 1995-01-24 | Fujitsu Ten Ltd | スピーカ駆動用スイッチングアンプ |
JP2006180599A (ja) * | 2004-12-21 | 2006-07-06 | Toshiba Corp | 電源装置 |
US20080055940A1 (en) * | 2006-08-25 | 2008-03-06 | Lawson Labs, Inc. | Bi-polar bi-directional energy balancing power-conversion engine |
JP2009194964A (ja) * | 2008-02-12 | 2009-08-27 | Denso Corp | 回転機の制御装置、及び回転機の制御システム |
-
2009
- 2009-09-30 JP JP2009225752A patent/JP5347879B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722860A (ja) * | 1993-06-30 | 1995-01-24 | Fujitsu Ten Ltd | スピーカ駆動用スイッチングアンプ |
JP2006180599A (ja) * | 2004-12-21 | 2006-07-06 | Toshiba Corp | 電源装置 |
US20080055940A1 (en) * | 2006-08-25 | 2008-03-06 | Lawson Labs, Inc. | Bi-polar bi-directional energy balancing power-conversion engine |
JP2009194964A (ja) * | 2008-02-12 | 2009-08-27 | Denso Corp | 回転機の制御装置、及び回転機の制御システム |
Also Published As
Publication number | Publication date |
---|---|
JP5347879B2 (ja) | 2013-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4710749B2 (ja) | Dc−dcコンバータの制御回路及び方法 | |
JP2010213114A (ja) | D級増幅回路 | |
KR101704609B1 (ko) | 플로팅 레일들을 갖는 스위칭 전력 스테이지들을 포함하는 차지-리사이클링 회로들 | |
JP5727797B2 (ja) | Dc−dcコンバータ | |
JP2007049690A (ja) | D級増幅器 | |
JP2010220196A (ja) | スイッチング出力回路およびスイッチング電源 | |
US9847706B2 (en) | Systems and methods for reducing voltage ringing in a power converter | |
JP2009060361A (ja) | D級増幅回路 | |
JP6087670B2 (ja) | パルス生成回路 | |
JP5347879B2 (ja) | D級増幅回路 | |
JP5176871B2 (ja) | ドライバ回路およびdc−dcコンバータ | |
TW201526529A (zh) | 單增益緩衝器 | |
JP5343797B2 (ja) | 増幅回路 | |
JP5338582B2 (ja) | D級増幅回路 | |
JP5599663B2 (ja) | ドライブ信号生成回路、制御装置、スイッチング電源装置、および、制御方法 | |
JP2011067025A (ja) | Dc−dcコンバータ | |
TWI384750B (zh) | 改良之自我振盪音頻放大器及抑制該自我振盪音頻放大器之方法 | |
JP2014165689A (ja) | D級アンプおよび電子機器 | |
JP6041760B2 (ja) | コンパレータ装置及びこれを用いたスイッチング電源装置 | |
JP4222389B2 (ja) | リンギング低減回路および該リンギング低減回路を備えた半導体集積回路 | |
JP2012209770A (ja) | 固定音発生装置及びスイッチング増幅器 | |
JP4835665B2 (ja) | リンギング低減回路および該リンギング低減回路を備えた半導体集積回路 | |
JP4692134B2 (ja) | 出力バッファ回路 | |
JP5474684B2 (ja) | ドライブ制御回路、制御装置、スイッチング電源装置、および、制御方法 | |
JP5396878B2 (ja) | クロック同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |