JP2011048057A - 液晶表示装置 - Google Patents

Abstract

【課題】画質劣化を抑制する極性反転ライン分散型のドット反転駆動方式を用い、低電力効果の高い液晶表示装置を提供する。
【解決手段】マトリックス状に配置された画素行及び画素列を形成する、複数の画素を有する画素アレイと、表示データに応じた階調電圧を前記画素へ供給するデータドライバ回路と、前記データドライバ回路の出力毎に配置され、前記各出力を出力電圧とは異なるプリチャージ用電圧に接続するスイッチ素子を有するショート回路と、前記画素を画素行毎のライン単位で選択する走査信号を供給する走査回路とを備え、少なくとも２つの画素行毎に前記階調電圧の極性を反転させるドット反転駆動方式の液晶表示装置。
【選択図】図３

Description

本発明は、液晶表示装置に係わり、特に、Ｎ（Ｎ≧２）ライン毎に極性を反転し、また該極性反転ラインが異なる列が存在する分散型Ｎドット反転駆動の液晶表示装置に関する。

アクティブ・マトリクス方式の表示装置の高画質化の手段として、隣接画素毎に極性を反転するドット反転駆動が採用されている。従来、ドット反転駆動は主にＴＶ向け大型パネルで採用されていたが、近年ではモバイル向け中小型パネルでも高画質化要求が高く、増加傾向にある。しかしながら、ドット反転駆動は充放電電力が高いことが問題となっている。特にモバイル向け中小型パネルでは、低電力化が最も重要である。

この低電力化を実現する技術として、特許文献１に記載の技術がある。この特許文献１に記載の技術では、図１２に示すように、１×Ｎ（Ｎ≧２）ドット反転駆動を行うことでパネル充放電電力が１／Ｎとなる。但し、例えば液晶パネル４０１に全白階調を表示した場合、極性反転するラインは極性反転しないラインに比べてパネルの容量成分（Ｃ）と抵抗成分（Ｒ）の負荷が重い為、書込み不足が発生しやすい。その為、前記書込み不足に起因した横スジや横フリッカが極性反転個所４０２に発生することが考えられる。該特許文献１においては、印加電圧極性反転後のラインのサブピクセル（副画素）４０１への電圧時間が、印加電圧極性反転後のライン以外のラインよりも長くする事を提案している。しかしながら、高解像度パネルでは１ライン期間が短いので電圧印加時間を十分確保できない事が懸念される。その為、書込み不足に起因した横スジ、横フリッカは改善されない懸念がある。

前述の特許文献１に対する問題を解決する技術として、特許文献２に記載の技術がある。該特許文献２に記載の技術は、図１３に示すように、極性反転するラインをカラム（サブピクセル（副画素）４０１をグループ化した画素集合）毎に異なるようにする方式である。この場合、書込み不足が発生し得る極性反転箇所４０２が各カラムで異なる、すなわち液晶パネル４０１内で空間的に分散するので、横スジ、横フリッカが抑制されることが予測される。

また、低電力化を実現する技術として、特許文献３に記載の技術がある。この特許文献３に記載の技術では、図１４に示すように、外部から入力される階調信号に応じた階調電圧を生成するデコード回路２０５の出力部分にプリチャージのためのショート回路２０６を備える構成となっている。該ショート回路２０６は各出力を同一極性のプリチャージ電圧に所定時間短絡（ショート）するためのスイッチを備える構成となっており、ドット反転駆動において、各出力をプリチャージ電圧にショートする事で、プリチャージ電圧までの電力を削減し、低電力化を図るものである。例えば、図１５に示すように、負極性は−５Ｖから０Ｖの範囲の電圧を出力し、正極性は０Ｖから５Ｖまでの電圧を出力する場合、全出力をグランドレベル（０Ｖ）にショートする。前ラインでは逆極性の電圧レベルを出力しているので、正極性書き込みでは最大で−５Ｖから０Ｖまで電圧レベルを上げる為の電力を削減可能となり、負極性書込みでは最大で５Ｖから０Ｖまで電圧レベルを下げる為の電力を削減可能となる。

特開２００３−２０７７６０号公報 特開２００５−２１５３１７号公報 特開２００８−１１６５５６号公報

特許文献１に記載の技術と特許文献３に記載の技術とを組み合わせることで、高い低電力効果が期待できるが、前述したような横スジ・横フリッカといった画質劣化が発生する可能性がある。一方、特許文献２に記載の技術と特許文献３に記載の技術とを組み合わせる事で、高い低電力効果と画質劣化の抑制を両立可能となる。

しかしながら、特許文献２に記載の技術では、極性交流点は列毎に異なる為、特許文献３のプリチャージ・ショート駆動と組み合わせる事は困難である。すなわち、図１３に示したような１×４ドット反転において、極性反転を行う出力と極性反転を行わない出力が混在していた場合に、特許文献３に記載の技術を適用した場合には、極性反転を行わない出力（前ラインが正極で、書込みラインが正極である場合。もしくは両方負極の場合）が、一旦逆極性の電圧レベルにする為の電力が必要となる。例えば、前ラインが正極で、書込みラインが正極である場合には、グランドショートで０Ｖになった後に、最大５Ｖまで電圧レベルを上げる為の電力が必要となる。また、前ラインが負極で、書込みラインが負極である場合には、グランドショートで０Ｖになった後に、最大−５Ｖまで電圧レベルを上げる為の電力が必要となる。このため、余計な電力が必要となり低電力効果が小さ久なってしまうことが懸念される。

本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、画質劣化を抑制する極性反転ライン分散型のドット反転駆動方式を用い、低電力効果の高い液晶表示装置を提供することにある。

（１）前記課題を解決すべく、マトリックス状に配置された画素行及び画素列を形成する、複数の画素を有する画素アレイと、表示データに応じた階調電圧を前記画素へ供給するデータドライバ回路と、前記データドライバ回路の出力毎に配置され、前記各出力を出力電圧とは異なるプリチャージ用電圧に接続するスイッチ素子を有するショート回路と、前記画素を画素行毎のライン単位で選択する走査信号を供給する走査回路とを備え、少なくとも２つの画素行毎に前記階調電圧の極性を反転させるドット反転駆動方式の液晶表示装置であって、前記ショート回路は、第１スイッチ群と第２スイッチ群との何れかに配置されるスイッチ素子を有し、隣接する奇数番目と偶数番目との画素列からなる一対の画素列単位毎に、前記第１スイッチ群又は前記第２スイッチ群の何れかのスイッチ素子に接続されると共に、隣接する画素列単位は異なるスイッチ群に属するスイッチ素子に接続される液晶表示装置である。

（２）前記課題を解決すべく、マトリックス状に配置された複数の画素を有する画素アレイと、表示データに応じた階調電圧を前記画素へ供給するデータドライバ回路と、前記データドライバ回路の各出力を出力電圧とは異なるプリチャージ用電圧にショートするショート回路と、前記階調電圧を供給すべき前記画素を行単位で選択するための走査信号を前記画素へ供給する走査回路とを備え、前記画素アレイの階調電圧極性を複数ライン毎に反転する１×Ｎ（Ｎ≧２）ドット反転駆動方式で駆動する液晶表示装置であって、前記極性反転ラインは、各カラムで異なる極性交流ライン分散型の１×Ｎ（Ｎ≧２）ドット反転駆動であり、極性交流ライン分散型１×Ｎ（Ｎ≧２）ドット反転駆動方式の極性パターンは、データドライバ出力数４Ｍ＋４の内、出力４Ｍ＋１と出力４Ｍ＋２のペアの極性反転ラインは同じであり、出力４Ｍ＋３と出力４Ｍ＋４のペアの極性反転ラインは同じであり、前記出力４Ｍ＋１と前記出力４Ｍ＋２とのペアの極性反転ラインと、前記出力４Ｍ＋３と前記出力４Ｍ＋４のペアの極性反転ラインとが、Ｎ／２ライン分ずれている液晶表示装置である。

本発明によれば、画質劣化を抑制する極性反転ライン分散型のドット反転駆動方式を用い、低電力効果を向上させることができる。

本発明のその他の効果については、明細書全体の記載から明らかにされる。

本発明の実施形態１の液晶表示装置の概略構成を説明するための図である。 本発明の実施形態１の液晶表示装置におけるデータドライバの内部構成を説明するための図である。 本発明の実施形態１の液晶表示装置におけるショート回路の内部構成を説明するための図である。 本発明の実施形態１の液晶表示装置における１×４ドット反転駆動時の極性分布を説明するための図である。 本発明の実施形態１の液晶表示装置における１×４ドット反転駆動時のショート回路の信号線のタイミングチャートである。 本発明の実施形態１の液晶表示装置におけるフレーム毎の電圧極性の分布を示す図である。 本発明の実施形態２の液晶表示装置におけるフレーム毎の電圧極性の分布を示す図である。 本発明の実施形態３の液晶表示装置におけるフレーム毎の電圧極性の分布を示す図である。 本発明の実施形態２の液晶表示装置におけるショート回路の内部構成を説明するための図である。 本発明の実施形態４の液晶表示装置における１×４ドット反転駆動時の極性分布を説明するための図である。 本発明の実施形態４の液晶表示装置における１×４ドット反転駆動時のショート回路の信号線のタイミングチャートである。 従来の液晶表示装置における１×４ドット反転駆動時の極性分布を説明するための図である。 従来の液晶表示装置における１×４ドット反転駆動時の極性分布を説明するための図である。 従来の液晶表示装置におけるデータドライバの内部構成を説明するための図である。 従来の液晶表示装置における１×４ドット反転駆動時のショート回路の信号線のタイミングチャートである。

以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。

〈実施形態１〉
〈全体構成〉
図１は本発明の実施形態１の液晶表示装置の概略構成を説明するための図であり、以下、図１に基づいて、実施形態１のアクティブ・マトリクス方式（Active Matrix Scheme）の液晶表示装置の全体構成を説明する。ただし、図１に示す液晶表示装置においては、データドライバ１０２を除く他の構成は、従来の液晶表示装置と同様の構成となる。従って、以下の説明では、本願発明に特徴的なデータドライバについて詳細に説明する。また、実施形態１の液晶表示装置においては、ノーマリ・ブラック方式で画像を表示する液晶表示装置に本願発明を適用した場合について説明するが、その画素構造を変更することにより、ノーマリ・ホワイト方式で画像を表示する液晶表示装置にも適用可能である。なお、本明細書中においては、液晶アレイに配置される画素の内で、同一タイミングにおいて極性反転を行う画素の内で隣接する隣接配置される画素群をカラムと記す。

図１に示すように本発明の実施形態１の液晶表示装置は、二次元的又は行列（Matrix）状に配置された複数の画素１０７の各々に、液晶容量１０９とこれに映像信号を供給するスイッチング素子１０８（例えば、薄膜トランジスタ）とが設けられる。このように複数の画素１０７が配置された素子は、画素アレイ（Pixels Array）１０１とも呼ばれ、液晶表示装置における画素アレイは液晶表示装置パネルとも呼ばれる。この画素アレイにおいて、複数の画素１０７は画像を表示するいわゆる画面をなす。

図１に示された画素アレイ１０１には、横方向に延びる複数のゲート線１０５（Gate Lines、走査信号線とも呼ばれる）と縦方向（このゲート線１０５と直交する方向）に延びる複数のデータ線１０４（Data Lines、映像信号線とも呼ばれる）とがそれぞれ並設される。図１に示される如く、Ｇ１，Ｇ２，Ｇ３，・・・Ｇｎなる番地で識別される夫々のゲート線１０５沿いには複数の画素１０７が横方向に並ぶいわゆる画素行（Pixel Row）が、Ｄ１Ｒ，Ｄ１Ｇ，Ｄ１Ｂ、・・・なる番地で識別される夫々のデータ線１０４沿いには複数の画素１０７が縦方向に並ぶいわゆる画素列（Pixel Column）が形成される。ゲート線１０５は、走査ドライバ１０３（Scanning Driver、走査駆動回路とも呼ばれる）からその各々に対応する画素行（図１の場合、各ゲート線の下側）をなす画素１０７にそれぞれ設けられたスイッチング素子１０８に電圧信号を印加し、夫々の画素１０７に設けられた画素容量１０９とデータ線１０４の一つとの電気的な接続を開閉する。特定の画素行に設けられたスイッチング素子ＳＷの群を、これに対応するゲート線１０５から電圧信号（選択電圧）を印加して制御する動作は、ラインの選択又は「走査（Scanning）」とも呼ばれ、走査ドライバ１０３からゲート線１０５に印加される上記電圧信号は走査信号又はゲート信号とも呼ばれる。

一方、データ線１０４の夫々には、データドライバ１０２（Data Driver、映像信号駆動回路とも呼ばれる）から階調電圧（Gray Scale Voltage、又は Tone Voltage）とも呼ばれる電圧信号が印加され、その各々に対応する画素列（図１の場合、各データ線の右側）をなす画素１０７の走査信号で選択された夫々の画素電極に階調電圧を印加する。データドライバ１０２は、画素アレイ１０１に対して片側に配置される。よって、データドライバ１０３は、１度に１行分の階調電圧しか出力できない。画素１０７の各々の液晶容量１０９は、一端がスイッチング素子１０８を介してデータ線１０４に接続され、他端が共通電極からの基準電圧（Reference Voltage）又はコモン電圧（Common Voltage）を供給するコモン線１０６に接続される。この構成により、データ線１０４とコモン線１０６に印加される電圧、すなわち液晶容量１０９に保持され画素電極とコモン電極との間に印可される電圧で、図示しない液晶層の光透過率を制御する構成となっている。ここで、コモン電圧を供給する回路はデータドライバ１０２であり、画素電極と対向配置される図示しないコモン電極にコモン線１０が接続される構成となっている。すなわち、実施形態１の画素では、液晶容量１０９は容量性の絶縁膜を介して対向配置される画素電極とコモン電極とで形成される容量であり、この画素電極とコモン電極との間の電界により、液晶の分子を制御しその透過率を制御する構成となっている。

〈データドライバ構成〉
図２は本発明の実施形態１の液晶表示装置におけるデータドライバの内部構成を説明するための図であり、以下、図２に基づいて、本発明に特徴的なデータドライバの構成を説明する。ただし、以下の説明では、実施形態１の液晶表示装置に表示データや画像表示用の制御信号を入力する外部システムとして、ＭＰＵ２００を用いた場合について説明するが、外部システムはＭＰＵ２００に限定されることはない。

図２に示すように、実施形態１のデータドライバ１０２は、システムインタフェース２０１、制御レジスタ２０２、表示データメモリ２０３、階調電圧生成回路２０４、デコード回路２０５、ショート回路２０６、及び電源回路２０７で構成される。

システムインタフェース２０１は、液晶パネル１０１に画像を表示させるための各種処理を行うＭＰＵ（マイクロ・プロセッサ・ユニット）２００が出力する表示データ及びインストラクションを受け、制御レジスタ２０２もしくは、表示データメモリ２０３へ出力する動作を行う。ここで、インストラクションとは、データドライバ回路１０２、ゲート回路１０３の内部動作を決定するための情報であり、フレーム周波数、駆動ライン数、駆動電圧等の各種パラメータを含む。

また、本発明の特徴であるショート回路２０６の制御に関する情報は、制御レジスタ２０３に格納される。表示データメモリ２０３に格納された１フレーム分のデータは、ライン単位でデコード回路２０５に送信される。デコード回路２０５は出力数分の構成されており、デジタルデータを液晶容量に印加する階調電圧に変換するＤ／Ａ変換が施される。ここで、階調電圧とは、階調電圧生成回路２０４で生成された電圧レベルである。表示データのデジタルデータが８ビットである場合には、階調電圧生成回路２０４において２５６レベルの階調電圧が生成される。

デコード回路２０５の出力は、ショート回路２０６の対応する入力Ｘ１、Ｘ２、Ｘ３・・・に入力される。ショート回路２０６からの出力Ｙ１、Ｙ２、Ｙ３、・・・は、液晶パネル１０１のＤ１Ｒ、Ｄ１Ｇ、Ｄ１Ｂ・・・のドレイン線に接続される。なお、ショート回路の内部構成に関しては後述する。

電源回路２０７は、外部（システム側）から入力された電圧ＶＣＣとグランドレベルを用いて、データドライバ内部で必要な電圧を生成する。ここで、中小型ＬＣＤの液晶表示パネルの場合において、必要な電圧としては、デジタル回路電圧、アナログ回路電圧がある。デジタル回路電圧はシステムインタフェース２０１、制御レジスタ２０２、表示データメモリ２０３に用いられる電源電圧であり、一般的には小さい電圧レベル（３Ｖ以下）である。アナログ回路電圧は階調電圧生成回路２０４、デコード回路２０５、ショート回路２０６に主に用いられる電源電圧であり、一般的には大きい電圧レベル（５Ｖ〜６Ｖ）である。

また、実施形態１においては、上述したように、データドライバ１０２とゲートドライバ１０３は別のＬＳＩとしているが、同じＬＳＩに一体に形成した場合には、ゲート用電圧も生成する。ゲート信号のＨＩＧＨレベルとＬＯＷレベルの電圧は、一般的に、アナログ電圧よりも大きい値であり、例としてはＨＩＧＨレベル＝１５Ｖ、ＬＯＷレベル＝−１０Ｖとして用いても良い。

また、実施形態１においては、表示データのビット数を８としたが、これに限定されることはない。さらには、実施形態１では説明を簡単にするためにカラーの概念を省いたが、カラー表示の実現は、例えば１画素の表示データをＲ（赤）、Ｇ（緑）、Ｂ（青）で構成し、表示部にいわゆる縦ストライプ構造を適用することで、容易に実現可能である。すなわち、画素アレイ１０１に形成される赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各画素１０７でカラー表示用の単位画素を形成する構成となっているので、データドライバ１０２の出力もＲＧＢの各画素１０７に対応した表示データを出力する構成となっている。

〈ショート回路構成〉
図３は本発明の実施形態１の液晶表示装置におけるショート回路の内部構成を説明するための図であり、以下、図３に基づいて、本発明に特徴的な実施形態１のショート回路の構成を説明する。ただし、以下の説明では、ＶＣＣショート信号１、３は正極側のＶＣＣレベル（＋ＶＣＣ）の信号を示し、ＶＣＣショート信号２４は負極側のＶＣＣレベル（−ＶＣＣ）の信号を示す。また、ＧＮＤショート信号１、２はＧＮＤレベルすなわち０（ゼロ）Ｖの信号を示すものである。

図３に示すように、実施形態１のショート回路２０６では、入力Ｘｍ（ただし、ｍ＝１、２、３・・・の自然数）と出力Ｙｍ（ただし、ｍ＝１、２、３・・・の自然数）の間には、入力ＳＷ２０８が構成されている。この入力ＳＷ２０８は、後述するように出力Ｙｍの短絡（ショート）動作時に、入力側Ｘｍと出力Ｙｍとの導通状態をＯＦＦする為に用いる構成となっている。この入力ＳＷ２０８と出力Ｙｍの間には、グランドに短絡（ショート）する為のグランドショートＳＷ２０９、２１２と、ＶＣＣ電圧に短絡（ショート）する為のＶＣＣショートＳＷ２１０と、−ＶＣＣ電圧に短絡（ショート）する為の−ＶＣＣショートＳＷ２１１とが形成される構成となっており、入力ＳＷ２０８と入力２０９〜２１１とからなるＳＷ群で各出力Ｙｍの出力電圧を制御する構成となっている。ただし、実施形態１におけるＳＷ郡には、例えば低電力の観点から周知のＭＯＳＦＥＴなどを用いるのが良いが、これに限定されることはない。

図３に示すように、ＳＷ郡は出力毎に構成され、入力ＳＷ２０８制御線は各出力に対して共通の出力制御信号で制御される構成となっている。一方、各ＳＷ２０９〜２１１の制御線は各出力で異なる構成となっている。すなわち、実施形態１では、Ｙ4M+1、Ｙ4M+2（ただし、Ｍ＝０、１、２・・・、すなわち、０以上の整数）のペア（Ｙ1とＹ2、Ｙ5とＹ6、Ｙ9とＹ10・・・）には、ＧＮＤ（グランド）ショート信号１、ＶＣＣショート信号１、ＶＣＣショート信号２を用いて制御し、Ｙ4M+3、Ｙ4M+4（ただし、Ｍ＝０、１、２、・・・、すなわち、０以上の整数）のペア（Ｙ3とＹ4、Ｙ7とＹ8、Ｙ11とＹ12・・・）には、ＧＮＤ（グランド）ショート信号２、ＶＣＣショート信号３、ＶＣＣショート信号４を用いて制御する構成としている。

次に、制御線とＳＷ郡の結線に関して説明する。ＧＮＤショート信号１はＹ4M+1、Ｙ4M+2共にグランドショートＳＷ２０９のゲートに接続される。ＶＣＣショート信号１はＹ4M+1においてはＶＣＣショートＳＷ２１０のゲートに、Ｙ4M+2においては−ＶＣＣショートＳＷ２１１のゲートに接続される。ＶＣＣショート信号２はＹ4M+1においては−ＶＣＣショートＳＷ２１１のゲートに、Ｙ4M+2においてはＶＣＣショートＳＷ２１０のゲートに接続される。

また、グランドショート信号２はＹ4M+3、Ｙ4M+4共にグランドショートＳＷ２０９のゲートに接続される。ＶＣＣショート信号３はＹ4M+3においてはＶＣＣショートＳＷ２１０のゲートに、Ｙ4M+4においては−ＶＣＣショートＳＷ２１１のゲートに接続される。ＶＣＣショート信号４はＹ4M+3においては−ＶＣＣショートＳＷ２１１のゲートに、Ｙ4M+4においてはＶＣＣショートＳＷ２１０のゲートに接続される。

このような構成とすることで、実施形態１においては、出力Ｙ4M+1およびＹ4M+2と、出力Ｙ4M+3およびＹ4M+4との極性反転ラインが異なる場合においても、極性反転するカラムのみでショート動作を実施可能としている。

〈ショート回路動作〉
次に、図４に本発明の実施形態１の液晶表示装置における１×４ドット反転駆動時の極性分布図を示し、図５に本発明の実施形態１の液晶表示装置における１×４ドット反転駆動時のショート回路の信号線のタイミングチャートを示し、以下、図４及び図５に基づいて、実施形態１のショート回路の動作を説明する。ただし、図４は液晶パネル１０１の一部領域を拡大した図であり、図中の「＋」、「−」が極性を示し、それぞれがＲＧＢの何れかの画素（副画素、サブピクセル）に対応する。また、図４に示すＧ１ライン、Ｇ２ライン、Ｇ３ライン、・・・のスキャンタイミングは、図５に示すＧ１期間、Ｇ２期間、Ｇ３期間、・・・、すなわち各１水平周期（１Ｈ周期）に対応する。

図４から明らかなように、１×４ドット反転駆動時の極性分布では、データドライバ出力数が４Ｍ＋４（ただし、Ｍは０以上の整数）とした場合、出力Ｙ4M+1、Ｙ4M+2のペアの極性反転ラインは同じであり、出力Ｙ4M+3、Ｙ4M+4のペアの極性反転ラインも同じである。また、出力Ｙ4M+1、Ｙ4M+2のペアの極性反転ラインと、出力Ｙ4M+3、Ｙ4M+4のペアの極性反転ラインとでは、Ｎ／２ずつずれる（ただし、Ｎは階調電圧の極性反転を行うライン数である。）。従って、図４に示すように、４ライン反転時は２ラインずつずれることとなる。

すなわち、図４に示すように、画素アレイ１０１に形成される各画素（副画素）４０２に対して、全フレームの全列で極性反転周期が４ライン周期であり、第１ラインＧ１に、出力Ｙ4M+1を正極電圧出力（出力Ｙ4M+2を負極電圧出力）とし、出力Ｙ4M+3を負極電圧出力（出力Ｙ4M+4を正極電圧出力）としている。また、出力Ｙ4M+1とＹ4M+2の出力ペアの各カラムの極性反転ライン４０１となる箇所は第１ライン目Ｇ１からに設定し、出力Ｙ4M+3と出力Ｙ4M+4の出力ペアの各カラムの極性反転ライン４０１となる箇所は第３ライン目Ｇ３からに設定している。

次に、図５に基づいて、図４に示す１×４ドット反転駆動を行う場合のショート回路動作について説明する。図５ではショート回路の信号線のタイミングチャートと各出力（Ｙ1、Ｙ2、Ｙ3、・・・）のドレイン線動作を示している。

図５から明らかなように、出力制御信号５０１は、２水平周期（２Ｈ周期）毎に、例えば周知のＮＭＯＳで構成される入力ＳＷ２０８をＯＦＦする為に、Ｌｏｗとなる。このＬｏｗとなるのは、Ｇ１期間、Ｇ３期間、Ｇ５期間、・・・の出力Ｙ4M+1およびＹ4M+2か、出力Ｙ4M+3およびＹ4M+4がグランドショートする期間Ｔ１とＶＣＣショートする期間Ｔ２である。

ＧＮＤショート信号１、ＶＣＣショート信号１、ＶＣＣショート信号２は、出力Ｙ4M+1およびＹ4M+2のショート回路用の制御信号線である。特に、ＧＮＤショート信号１は、４水平周期（４Ｈ周期）毎にグランドショートＳＷ２０９をＯＮする為に、Ｈｉｇｈとなる。このＨｉｇｈとなるのは、Ｇ１期間、Ｇ５期間、Ｇ９期間、・・・の出力Ｙ4M+1およびＹ4M+2がグランドショートする期間Ｔ１である。ＶＣＣショート信号１は、８水平周期（８Ｈ周期）毎にＶＣＣショートＳＷ２１０もしくは−ＶＣＣショートＳＷ２１１をＯＮする為に、Ｈｉｇｈとなる。このＨｉｇｈとなるのは、Ｇ１期間、Ｇ９期間、・・・の出力Ｙ4M+1およびＹ4M+2がＶＣＣショートもしくは−ＶＣＣショートする期間Ｔ２である。ＶＣＣショート信号２は、８水平周期（８Ｈ周期）毎にＶＣＣショートＳＷ２１０もしくは−ＶＣＣショートＳＷ２１１をＯＮする為に、Ｈｉｇｈとなる。このＨｉｇｈとなるのは、Ｇ１期間、Ｇ９期間、・・・の出力Ｙ4M+1およびＹ4M+2がＶＣＣショートもしくは−ＶＣＣショートする期間Ｔ２である。

ＧＮＤショート信号２、ＶＣＣショート信号３、ＶＣＣショート信号４は、出力Ｙ4M+3およびＹ4M+4のショート回路用の制御信号線である。ＧＮＤショート信号２は、４水平周期（４Ｈ周期）毎にグランドショートＳＷ２０９をＯＮする為に、Ｈｉｇｈとなる。このＨｉｇｈとなるのは、Ｇ３期間、Ｇ７期間、Ｇ１１期間、・・・の出力Ｙ4M+3およびＹ4M+4がグランドショートする期間Ｔ１である。ＶＣＣショート信号３は、８水平周期（８Ｈ周期）毎に、ＶＣＣショートＳＷ２１０もしくは−ＶＣＣショートＳＷ２１１をＯＮする為に、Ｈｉｇｈとなる。このＨｉｇｈとなるのは、Ｇ３期間、Ｇ１１期間、・・・の出力Ｙ4M+3およびＹ4M+4がＶＣＣショートもしくは−ＶＣＣショートする期間Ｔ２である。ＶＣＣショート信号４は、８水平周期（８Ｈ周期）毎に、ＶＣＣショートＳＷ２１０もしくは−ＶＣＣショートＳＷ２１１をＯＮする為に、Ｈｉｇｈとなる。このＨｉｇｈとなるのは、Ｇ７期間、Ｇ１５期間、・・・の出力Ｙ4M+3およびＹ4M+4がＶＣＣショートもしくは−ＶＣＣショートする期間Ｔ２である。

以上の信号線の制御により、出力Ｙ4M+1および出力Ｙ4M+2と、出力Ｙ4M+3および出力Ｙ4M+4とで、独立にショート動作を行うことが可能となる。

次に、図３〜６に基づいて、実施形態１のショート回路における液晶アレイの画素に対する駆動動作を説明する。

まず、時刻ｔ０においては、出力制御信号５０１がＨｉｇｈからＬｏｗになり、ショート回路２０６の入力Ｘ１、Ｘ２、・・・、Ｘｍと、ショート回路２０６の出力Ｙ１、Ｙ２、・・・、Ｙｍとを電気的に接続する入力ＳＷ２０８がＯＦＦされ、入力Ｘ１、Ｘ２、・・・、Ｘｍと出力Ｙ１、Ｙ２、・・・Ｙｍとのそれぞれの導通状態もＯＦＦされる。このとき、ＧＮＤショート信号１はＬｏｗからＨｉｇｈとなり、ＧＮＤショート信号１に接続されるグランドショートＳＷ２０９がＯＮとなる。これにより、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1はそれぞれＧＮＤ（０Ｖ）の信号線２１３と電気的に接続される。その結果、出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２は、ＤＮ（−５．０Ｖ）からＧＮＤ（０Ｖ）に上昇する。同様に、ショート回路２０６の出力Ｙ２、Ｙ６、・・・、Ｙ4M+2もそれぞれＧＮＤ（０Ｖ）の信号線２１３と電気的に接続される。その結果、出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３は、ＤＰ（５．０Ｖ）からＧＮＤ（０Ｖ）に下降する。

このとき、ＧＮＤショート信号２、ＶＣＣショート信号３、及びＶＣＣショート信号４はＬｏｗのままとなる。これにより、ＧＮＤショート信号２に接続されるグランドショートＳＷ２０９と、ＶＣＣショート信号３又はＶＣＣショート信号４に接続されるＶＣＣショートＳＷ２１０及び−ＶＣＣショートＳＷ２１１とはそれぞれＯＦＦのままとなる。その結果、出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４と、出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５とは、それぞれ変化が起こらずに、出力電圧５０４はＤＮ（−５．０Ｖ）が、出力電圧５０５はＤＰ（５．０Ｖ）がそれぞれ維持されることとなる。

時刻ｔ１においては、出力制御信号５０１はＬｏｗのままとなり、入力Ｘ１、Ｘ２、・・・、Ｘｍと出力Ｙ１、Ｙ２、・・・Ｙｍとのそれぞれの導通状態もＯＦＦのままで維持される。ＧＮＤショート信号１はＨｉｇｈからＬｏｗとなり、ＧＮＤショート信号１に接続されるグランドショートＳＷ２０９はＯＦＦとなる。一方、ＶＣＣショート信号１はＬｏｗからＨｉｇｈとなり、ＶＣＣショート信号１に接続されるＶＣＣショートＳＷ２１０すなわち出力Ｙ１、Ｙ５、・・・、Ｙ4M+1に接続されるＶＣＣショートＳＷ２１０と、ＶＣＣショート信号１に接続される−ＶＣＣショートＳＷ２１１すなわち出力Ｙ２、Ｙ６、・・・、Ｙ4M+2に接続される−ＶＣＣショートＳＷ２１１とがＯＮとなる。

これにより、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1はそれぞれＶＣＣの信号線２１２と電気的に接続される。その結果、出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２は、ＧＮＤ（０Ｖ）からＶＣＣにさらに上昇する。一方、ショート回路２０６の出力Ｙ２、Ｙ６、・・・、Ｙ4M+2はそれぞれ−ＶＣＣの信号線２１４と電気的に接続される。その結果、出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３は、ＧＮＤ（０Ｖ）から−ＶＣＣにさらに下降する。

この時刻ｔ１においても、ＧＮＤショート信号２、ＶＣＣショート信号３、及びＶＣＣショート信号４はＬｏｗのままとなる。これにより、時刻ｔ０と同様に、ショート回路２０６の出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４と、出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５とは、それぞれ変化が起こらずに、出力電圧５０４はＤＮ（−５．０Ｖ）が、出力電圧５０５はＤＰ（５．０Ｖ）がそれぞれ維持されることとなる。

次の時刻ｔ２においては、ＶＣＣショート信号１はＨｉｇｈからＬｏｗとなり、ＶＣＣショート信号１に接続されるＶＣＣショートＳＷ２１０及び−ＶＣＣショートＳＷ２１１はＯＦＦとなる。このとき、出力制御信号５０１はＬｏｗからＨｉｇｈになり、入力ＳＷ２０８がＯＮされ、ショート回路２０６の入力Ｘ１、Ｘ２、・・・、Ｘｍと、ショート回路２０６の出力Ｙ１、Ｙ２、・・・、Ｙｍとが電気的に接続される、すなわち入力Ｘ１、Ｘ２、・・・、Ｘｍと出力Ｙ１、Ｙ２、・・・Ｙｍとがそれぞれの導通状態となる。

ここで、時刻ｔ２はＧ１期間となるので、ショート回路２０６の入力Ｘ１、Ｘ２、・・・、Ｘｍの内、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1に対応する入力Ｘ１、Ｘ５、・・・、Ｘ4M+1からはデコード回路２０５から出力されるＤＰ（５．０Ｖ）が出力されている。これにより、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２は、ＶＣＣからＤＰ（５．０Ｖ）に上昇する。同様にして、ショート回路２０６の入力Ｘ１、Ｘ２、・・・、Ｘｍの内、ショート回路２０６の出力Ｙ２、Ｙ６、・・・、Ｙ4M+2に対応する入力Ｘ２、Ｘ６、・・・、Ｘ4M+2からはデコード回路２０５から出力されるＤＮ（−５．０Ｖ）が出力されている。これにより、ショート回路２０６の出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３は、−ＶＣＣからＤＮ（−５．０Ｖ）に下降する。

この時刻ｔ２においても、ＧＮＤショート信号２、ＶＣＣショート信号３、及びＶＣＣショート信号４はＬｏｗのままとなる。これにより、時刻ｔ０と同様に、ショート回路２０６の出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４と、出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５とは、それぞれ変化が起こらずに、出力電圧５０４はＤＮ（−５．０Ｖ）が、出力電圧５０５はＤＰ（５．０Ｖ）がそれぞれ維持されることとなる。

その結果、図４に示すように、Ｇ１ラインにおける各画素４０２の極性は、パネル水平方向の図中左側から「＋−−＋＋−−＋・・・」が実現される。

時刻ｔ３においては、極性反転が起きないので、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２と、出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５とには変化が起こらずに、デコード回路２０５の出力電圧であるＤＰ（５．０Ｖ）がそれぞれ維持される。同様にして、ショート回路２０６の出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３と、出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４とにも変化が起こらずに、デコード回路２０５の出力電圧であるＤＮ（−５．０Ｖ）がそれぞれ維持される。

その結果、図４に示すように、Ｇ２ラインにおける各画素４０２の極性は、Ｇ１ラインと同様のパネル水平方向の図中左側から「＋−−＋＋−−＋・・・」が維持される。

次の時刻ｔ４においては、出力制御信号５０１がＨｉｇｈからＬｏｗになり入力ＳＷ２０８がＯＦＦされ、入力Ｘ１、Ｘ２、・・・、Ｘｍと出力Ｙ１、Ｙ２、・・・Ｙｍとのそれぞれの導通状態もＯＦＦされる。このとき、ＧＮＤショート信号２はＬｏｗからＨｉｇｈとなり、ＧＮＤショート信号２に接続されるグランドショートＳＷ２０９がＯＮとなる。これにより、ショート回路２０６の出力Ｙ３、Ｙ７、・・・、Ｙ4M+3はそれぞれＧＮＤ（０Ｖ）の信号線２１３と電気的に接続される。その結果、出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４は、ＤＮ（−５．０Ｖ）からＧＮＤ（０Ｖ）に上昇する。同様に、ショート回路２０６の出力Ｙ４、Ｙ８、・・・、Ｙ4M+4もそれぞれＧＮＤ（０Ｖ）の信号線２１３と電気的に接続される。その結果、出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５は、ＤＰ（５．０Ｖ）からＧＮＤ（０Ｖ）に下降する。

このとき、ＧＮＤショート信号１、ＶＣＣショート信号１、及びＶＣＣショート信号２はＬｏｗのままとなる。これにより、ＧＮＤショート信号１に接続されるグランドショートＳＷ２０９と、ＶＣＣショート信号１又はＶＣＣショート信号２に接続されるＶＣＣショートＳＷ２１０及び−ＶＣＣショートＳＷ２１１とはそれぞれＯＦＦのままとなる。その結果、出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２と、出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３とは、それぞれ変化が起こらずに、出力電圧５０２はＤＰ（５．０Ｖ）が、出力電圧５０３はＤＮ（−５．０Ｖ）がそれぞれ維持されることとなる。

時刻ｔ５においては、出力制御信号５０１はＬｏｗのままとなり、入力Ｘ１、Ｘ２、・・・、Ｘｍと出力Ｙ１、Ｙ２、・・・Ｙｍとのそれぞれの導通状態もＯＦＦのままで維持される。ＧＮＤショート信号２はＨｉｇｈからＬｏｗとなり、ＧＮＤショート信号２に接続されるグランドショートＳＷ２０９はＯＦＦとなる。一方、ＶＣＣショート信号３はＬｏｗからＨｉｇｈとなり、ＶＣＣショート信号３に接続されるＶＣＣショートＳＷ２１０すなわち出力Ｙ３、Ｙ７、・・・、Ｙ4M+3に接続されるＶＣＣショートＳＷ２１０と、ＶＣＣショート信号３に接続される−ＶＣＣショートＳＷ２１１すなわち出力Ｙ４、Ｙ８、・・・、Ｙ4M+4に接続される−ＶＣＣショートＳＷ２１１とがＯＮとなる。

これにより、ショート回路２０６の出力Ｙ３、Ｙ７、・・・、Ｙ4M+3はそれぞれＶＣＣの信号線２１２と電気的に接続される。その結果、出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４は、ＧＮＤ（０Ｖ）からＶＣＣにさらに上昇する。一方、ショート回路２０６の出力Ｙ４、Ｙ８、・・・、Ｙ4M+4はそれぞれ−ＶＣＣの信号線２１４と電気的に接続される。その結果、出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５は、ＧＮＤ（０Ｖ）から−ＶＣＣにさらに下降する。

この時刻ｔ５においても、ＧＮＤショート信号１、ＶＣＣショート信号１、及びＶＣＣショート信号２はＬｏｗのままとなる。これにより、時刻ｔ４と同様に、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２と、出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３とは、それぞれ変化が起こらずに、出力電圧５０２はＤＰ（５．０Ｖ）が、出力電圧５０６はＤＮ（−５．０Ｖ）がそれぞれ維持されることとなる。

時刻ｔ６においては、ＶＣＣショート信号３はＨｉｇｈからＬｏｗとなり、ＶＣＣショート信号３に接続されるＶＣＣショートＳＷ２１０及び−ＶＣＣショートＳＷ２１１はＯＦＦとなる。このとき、出力制御信号５０１はＬｏｗからＨｉｇｈになり、入力ＳＷ２０８がＯＮされ、ショート回路２０６の入力Ｘ１、Ｘ２、・・・、Ｘｍと、ショート回路２０６の出力Ｙ１、Ｙ２、・・・、Ｙｍとが電気的に接続される、すなわち入力Ｘ１、Ｘ２、・・・、Ｘｍと出力Ｙ１、Ｙ２、・・・Ｙｍとがそれぞれの導通状態となる。

ここで、時刻ｔ６はＧ３期間となるので、ショート回路２０６の入力Ｘ１、Ｘ２、・・・、Ｘｍの内、ショート回路２０６の出力Ｙ３、Ｙ７、・・・、Ｙ4M+3に対応する入力Ｘ３、Ｘ７、・・・、Ｘ4M+3からはデコード回路２０５から出力されるＤＰ（５．０Ｖ）が入力されている。これにより、ショート回路２０６の出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４は、ＶＣＣからＤＰ（５．０Ｖ）に上昇する。同様にして、ショート回路２０６の入力Ｘ１、Ｘ２、・・・、Ｘｍの内、ショート回路２０６の出力Ｙ４、Ｙ８、・・・、Ｙ4M+4に対応する入力Ｘ４、Ｘ８、・・・、Ｘ4M+4からはデコード回路２０５から出力されるＤＮ（−５．０Ｖ）が入力されている。これにより、ショート回路２０６の出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５は、−ＶＣＣからＤＮ（−５．０Ｖ）に下降する。

この時刻ｔ６においても、ＧＮＤショート信号１、ＶＣＣショート信号１、及びＶＣＣショート信号２はＬｏｗのままとなる。これにより、時刻ｔ４と同様に、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２と、出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３とは、それぞれ変化が起こらずに、出力電圧５０２はＤＰ（５．０Ｖ）が、出力電圧５０３はＤＮ（−５．０Ｖ）がそれぞれ維持されることとなる。

その結果、図４に示すように、Ｇ３ラインにおける各画素４０２の極性は、パネル水平方向の図中左側から「＋−＋−＋−＋−・・・」に極性が変化する。

時刻ｔ７においては、極性反転が起きないので、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２と、出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４とには変化が起こらずに、デコード回路２０５の出力電圧であるＤＰ（５．０Ｖ）がそれぞれ維持される。同様にして、ショート回路２０６の出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３と、出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５とにも変化が起こらずに、デコード回路２０５の出力電圧であるＤＮ（−５．０Ｖ）がそれぞれ維持される。

その結果、図４に示すように、Ｇ４ラインにおける各画素４０２の極性は、パネル水平方向の図中左側から「＋−＋−＋−＋−・・・」となる、Ｇ３ラインと同様の極性が維持される。

時刻ｔ８においては、出力制御信号５０１がＨｉｇｈからＬｏｗになり入力ＳＷ２０８がＯＦＦされ、入力Ｘ１、Ｘ２、・・・、Ｘｍと出力Ｙ１、Ｙ２、・・・Ｙｍとのそれぞれの導通状態もＯＦＦされる。このとき、ＧＮＤショート信号１がＬｏｗからＨｉｇｈとなり、ＧＮＤショート信号１に接続されるグランドショートＳＷ２０９がＯＮとなる。これにより、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1はそれぞれＧＮＤ（０Ｖ）の信号線２１３と電気的に接続される。その結果、出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２は、ＤＰ（５．０Ｖ）からＧＮＤ（０Ｖ）に下降する。同様に、ショート回路２０６の出力Ｙ２、Ｙ６、・・・、Ｙ4M+2もそれぞれＧＮＤ（０Ｖ）の信号線２１３と電気的に接続される。その結果、出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３は、ＤＮ（−５．０Ｖ）からＧＮＤ（０Ｖ）に上昇する。

このとき、ＧＮＤショート信号２、ＶＣＣショート信号３、及びＶＣＣショート信号４はＬｏｗのままとなる。これにより、ＧＮＤショート信号２に接続されるグランドショートＳＷ２０９と、ＶＣＣショート信号３又はＶＣＣショート信号４に接続されるＶＣＣショートＳＷ２１０及び−ＶＣＣショートＳＷ２１１とはそれぞれＯＦＦのままとなる。その結果、出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４と、出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５とは、それぞれ変化が起こらずに、出力電圧５０４はＤＰ（５．０Ｖ）が、出力電圧５０５はＤＮ（−５．０Ｖ）がそれぞれ維持されることとなる。

時刻ｔ９においては、出力制御信号５０１はＬｏｗのままとなり、入力Ｘ１、Ｘ２、・・・、Ｘｍと出力Ｙ１、Ｙ２、・・・Ｙｍとのそれぞれの導通状態もＯＦＦのままで維持される。ＧＮＤショート信号１はＨｉｇｈからＬｏｗとなり、ＧＮＤショート信号１に接続されるグランドショートＳＷ２０９はＯＦＦとなる。一方、ＶＣＣショート信号２はＬｏｗからＨｉｇｈとなり、ＶＣＣショート信号２に接続される−ＶＣＣショートＳＷ２１１すなわち出力Ｙ１、Ｙ５、・・・、Ｙ4M+1に接続される−ＶＣＣショートＳＷ２１１と、ＶＣＣショート信号１に接続されるＶＣＣショートＳＷ２１０すなわち出力Ｙ２、Ｙ６、・・・、Ｙ4M+2に接続されるＶＣＣショートＳＷ２１０とがＯＮとなる。

これにより、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1はそれぞれ−ＶＣＣの信号線２１４と電気的に接続される。その結果、出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２は、ＧＮＤ（０Ｖ）から−ＶＣＣにさらに下降する。一方、ショート回路２０６の出力Ｙ２、Ｙ６、・・・、Ｙ4M+2はそれぞれＶＣＣの信号線２１２と電気的に接続される。その結果、出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３は、ＧＮＤ（０Ｖ）からＶＣＣにさらに上昇する。

この時刻ｔ９においても、ＧＮＤショート信号２、ＶＣＣショート信号３、及びＶＣＣショート信号４はＬｏｗのままとなる。これにより、時刻ｔ０と同様に、ショート回路２０６の出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４と、出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５とは、それぞれ変化が起こらずに、出力電圧５０４はＤＰ（５．０Ｖ）が、出力電圧５０５はＤＮ（−５．０Ｖ）がそれぞれ維持されることとなる。

時刻ｔ１０においては、ＶＣＣショート信号２はＨｉｇｈからＬｏｗとなり、ＶＣＣショート信号２に接続されるＶＣＣショートＳＷ２１０及び−ＶＣＣショートＳＷ２１１はＯＦＦとなる。このとき、出力制御信号５０１はＬｏｗからＨｉｇｈになり、入力ＳＷ２０８がＯＮされ、入力Ｘ１、Ｘ２、・・・、Ｘｍと出力Ｙ１、Ｙ２、・・・Ｙｍとがそれぞれの導通状態となる。

ここで、時刻ｔ１０はＧ５期間となるので、ショート回路２０６の入力Ｘ１、Ｘ２、・・・、Ｘｍの内、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1に対応する入力Ｘ１、Ｘ５、・・・、Ｘ4M+1からは、デコード回路２０５から出力されるＤＮ（−５．０Ｖ）が入力されている。これにより、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２は、−ＶＣＣからＤＮ（−５．０Ｖ）に下降する。同様にして、入力Ｘ１、Ｘ２、・・・、Ｘｍの内、ショート回路２０６の出力Ｙ２、Ｙ６、・・・、Ｙ4M+2に対応する入力Ｘ２、Ｘ６、・・・、Ｘ4M+2からは、デコード回路２０５から出力されるＤＰ（５．０Ｖ）が入力されている。これにより、ショート回路２０６の出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３は、ＶＣＣからＤＰ（５．０Ｖ）に上昇する。

この時刻ｔ１０においても、ＧＮＤショート信号２、ＶＣＣショート信号３、及びＶＣＣショート信号４はＬｏｗのままとなる。これにより、時刻ｔ８と同様に、ショート回路２０６の出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４と、出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５とは、それぞれ変化が起こらずに、出力電圧５０４はＤＰ（５．０Ｖ）が、出力電圧５０５はＤＮ（−５．０Ｖ）がそれぞれ維持されることとなる。

その結果、図４に示すように、Ｇ５ラインにおける各画素４０２の極性は、パネル水平方向の図中左側から「−＋＋−−＋＋−・・・」に変化する。

時刻ｔ１１においては、極性反転が起きないので、ショート回路２０６のショート回路２０６の出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３と、出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４とには変化が起こらずに、デコード回路２０５の出力電圧であるＤＰ（５．０Ｖ）がそれぞれ維持される。同様にして、出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２と、出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５とにも変化が起こらずに、デコード回路２０５の出力電圧であるＤＮ（−５．０Ｖ）がそれぞれ維持される。

その結果、図４に示すように、Ｇ６ラインにおける各画素４０２の極性は、パネル水平方向の図中左側から「−＋＋−−＋＋−・・・」となる、Ｇ５ラインと同様の極性が維持される。

次の時刻ｔ１２においては、出力制御信号５０１がＨｉｇｈからＬｏｗになり入力ＳＷ２０８がＯＦＦされ、入力Ｘ１、Ｘ２、・・・、Ｘｍと出力Ｙ１、Ｙ２、・・・Ｙｍとのそれぞれの導通状態もＯＦＦされる。このとき、ＧＮＤショート信号２がＬｏｗからＨｉｇｈとなり、ＧＮＤショート信号２に接続されるグランドショートＳＷ２０９がＯＮとなる。これにより、ショート回路２０６の出力Ｙ３、Ｙ７、・・・、Ｙ4M+3はそれぞれＧＮＤ（０Ｖ）の信号線２１３と電気的に接続される。その結果、出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４は、ＤＰ（５．０Ｖ）からＧＮＤ（０Ｖ）に下降する。同様に、ショート回路２０６の出力Ｙ４、Ｙ８、・・・、Ｙ4M+4もそれぞれＧＮＤ（０Ｖ）の信号線２１３と電気的に接続される。その結果、出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５は、ＤＮ（−５．０Ｖ）からＧＮＤ（０Ｖ）に上昇する。

このとき、ＧＮＤショート信号１、ＶＣＣショート信号１、及びＶＣＣショート信号２はＬｏｗのままとなる。これにより、ＧＮＤショート信号１に接続されるグランドショートＳＷ２０９と、ＶＣＣショート信号１又はＶＣＣショート信号２に接続されるＶＣＣショートＳＷ２１０及び−ＶＣＣショートＳＷ２１１とはそれぞれＯＦＦのままとなる。その結果、出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２と、出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３とは、それぞれ変化が起こらずに、出力電圧５０２はＤＮ（−５．０Ｖ）が、出力電圧５０３はＤＰ（５．０Ｖ）がそれぞれ維持されることとなる。

時刻ｔ１３においては、出力制御信号５０１はＬｏｗのままとなり、入力Ｘ１、Ｘ２、・・・、Ｘｍと出力Ｙ１、Ｙ２、・・・Ｙｍとのそれぞれの導通状態もＯＦＦのままで維持される。ＧＮＤショート信号２はＨｉｇｈからＬｏｗとなり、ＧＮＤショート信号２に接続されるグランドショートＳＷ２０９はＯＦＦとなる。一方、ＶＣＣショート信号４がＬｏｗからＨｉｇｈとなり、ＶＣＣショート信号４に接続される−ＶＣＣショートＳＷ２１１すなわち出力Ｙ３、Ｙ７、・・・、Ｙ4M+3に接続される−ＶＣＣショートＳＷ２１１と、ＶＣＣショート信号３に接続されるＶＣＣショートＳＷ２１０すなわち出力Ｙ４、Ｙ８、・・・、Ｙ4M+4に接続されるＶＣＣショートＳＷ２１０とがＯＮとなる。

これにより、ショート回路２０６の出力Ｙ３、Ｙ７、・・・、Ｙ4M+3はそれぞれ−ＶＣＣの信号線２１４と電気的に接続される。その結果、出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４は、ＧＮＤ（０Ｖ）から−ＶＣＣにさらに下降する。一方、ショート回路２０６の出力Ｙ４、Ｙ８、・・・、Ｙ4M+4はそれぞれＶＣＣの信号線２１２と電気的に接続される。その結果、出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５は、ＧＮＤ（０Ｖ）からＶＣＣにさらに上昇する。

この時刻ｔ１３においても、ＧＮＤショート信号１、ＶＣＣショート信号１、及びＶＣＣショート信号２はＬｏｗのままとなる。これにより、時刻ｔ１２と同様に、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２と、出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３とは、それぞれ変化が起こらずに、出力電圧５０２はＤＮ（−５．０Ｖ）が、出力電圧５０６はＤＰ（５．０Ｖ）がそれぞれ維持されることとなる。

時刻ｔ１４においては、ＶＣＣショート信号４はＨｉｇｈからＬｏｗとなり、ＶＣＣショート信号４に接続されるＶＣＣショートＳＷ２１０及び−ＶＣＣショートＳＷ２１１はＯＦＦとなる。このとき、出力制御信号５０１はＬｏｗからＨｉｇｈになり、入力ＳＷ２０８がＯＮされ、入力Ｘ１、Ｘ２、・・・、Ｘｍと出力Ｙ１、Ｙ２、・・・Ｙｍとがそれぞれの導通状態となる。

ここで、時刻ｔ１４はＧ７期間となるので、ショート回路２０６の入力Ｘ１、Ｘ２、・・・、Ｘｍの内、ショート回路２０６の出力Ｙ３、Ｙ７、・・・、Ｙ4M+3に対応する入力Ｘ３、Ｘ７、・・・、Ｘ4M+3からは、デコード回路２０５から出力されるＤＮ（−５．０Ｖ）が入力されている。これにより、ショート回路２０６の出力Ｙ３、Ｙ７、・・・、Ｙ4M+3の出力電圧５０４は、−ＶＣＣからＤＮ（−５．０Ｖ）に下降する。同様にして、入力Ｘ１、Ｘ２、・・・、Ｘｍの内、ショート回路２０６の出力Ｙ４、Ｙ８、・・・、Ｙ4M+4に対応する入力Ｘ４、Ｘ８、・・・、Ｘ4M+4からは、デコード回路２０５から出力されるＤＰ（５．０Ｖ）が入力されている。これにより、ショート回路２０６の出力Ｙ４、Ｙ８、・・・、Ｙ4M+4の出力電圧５０５は、ＶＣＣからＤＰ（５．０Ｖ）に上昇する。

この時刻ｔ１４においても、ＧＮＤショート信号１、ＶＣＣショート信号１、及びＶＣＣショート信号２はＬｏｗのままとなる。これにより、時刻ｔ１２と同様に、ショート回路２０６の出力Ｙ１、Ｙ５、・・・、Ｙ4M+1の出力電圧５０２と、出力Ｙ２、Ｙ６、・・・、Ｙ4M+2の出力電圧５０３とは、それぞれ変化が起こらずに、出力電圧５０２はＤＮ（−５．０Ｖ）が、出力電圧５０３はＤＰ（５．０Ｖ）がそれぞれ維持されることとなる。

その結果、図４に示すように、Ｇ７ラインにおける各画素４０２の極性は、パネル水平方向の図中左側から「−＋−＋−＋−＋・・・」に極性が変化する。

時刻ｔ１４以降においては、前述する時刻ｔ０〜ｔ１４の動作を、１フレームごとに１ライン分ずつずらすことにより、後に詳述する
このように、実施形態１のショート回路２０６では、出力Ｙ4M+1および出力Ｙ4M+2と、出力Ｙ4M+3および出力Ｙ4M+4とで、独立にショート動作を行うことにより、出力Ｙ4M+1および出力Ｙ4M+2と、出力Ｙ4M+3および出力Ｙ4M+4との何れか一方の極性を変化させるために出力電圧を変化させた場合であっても、他方の出力電圧を変化させる必要がないので、液晶表示装置の低消費電力化が可能となる。すなわち、低電力効果の高いプリチャージ・ショート駆動を実現することが可能となる。

〈電圧極性の詳細〉
次に、図６に本発明の実施形態１の液晶表示装置におけるフレーム毎の電圧極性の分布を示す図を示し、以下、図６に基づいて、極性反転ライン分散型１×４ドット反転駆動におけるフレーム毎の電圧極性の分布について説明する。

図６に示すように、Ｙ4M+1とＹ4M+2の出力ペアと、Ｙ4M+3とＹ4M+4の出力ペアの極性反転ライン４０１は、２ライン分ずれている。また８ｎ＋１フレーム（ただし、ｎは０以上の整数）から８ｎ＋８フレームにおいて、各出力ペアＹ4M+1とＹ4M+2、Ｙ4M+3とＹ4M+4の極性反転ライン４０１は、カラム方向に１ラインずつずれている。さらに、１つの画素に着目した場合、極性は連続した４フレーム間が正極である後に連続した４フレーム間が負極となるパターンとなっており、これは全画素で共通である。

例えば、図６の１ライン目で１カラム目のサブピクセル（Ｙ1出力で１ライン目の箇所）は、８ｎ＋２から８ｎ＋５の４フレーム間は連続して負極性であり、その後の８ｎ＋６フレームから８ｎ＋８、８ｎ＋１の４フレーム間は連続して正極性である。これは、後述するように、別の画質劣化成分（フリッカ）を抑制する為にフレーム方向の極性反転周期と極性の変化パターンは全画素で同じとする必要があり、それを実現する為に必要な為である。

具体的に記すと、８ｎ＋１フレームでは、第１ラインに、Ｙ4M+1を正極電圧出力（Ｙ4M+2を負極電圧出力）とし、Ｙ4M+3を負極電圧出力（Ｙ4M+4を正極電圧出力）としている。さらに、Ｙ4M+1とＹ4M+2の出力ペアの各カラムの極性反転ライン４０１となる箇所は第１ライン目からに設定し、Ｙ4M+3とＹ4M+4の出力ペアの各カラムの極性反転ライン４０１となる箇所は第３ライン目からに設定している。尚、全フレームの全列で極性反転周期は４ライン周期である。

８ｎ＋２フレームでは、第１ラインに、Ｙ4M+1を負極電圧出力（Ｙ4M+2を正極電圧出力）とし、Ｙ4M+3を負極電圧出力（Ｙ4M+4を正極電圧出力）としている。さらに、Ｙ4M+1とＹ4M+2の出力ペアの各カラムの極性反転ライン４０１となる箇所は第２ライン目からに設定し、Ｙ4M+3とＹ4M+4の出力ペアの各カラムの極性反転ライン４０１となる箇所は第４ライン目からに設定している。

８ｎ＋３フレームでは、第１ラインに、Ｙ4M+1を負極電圧出力（Ｙ4M+2を正極電圧出力）とし、Ｙ4M+3を負極電圧出力（Ｙ4M+4を正極電圧出力）としている。さらに、Ｙ4M+1とＹ4M+2の出力ペアの各カラムの極性反転ライン４０１となる箇所は第３ライン目からに設定し、Ｙ4M+3とＹ4M+4の出力ペアの各カラムの極性反転ライン４０１となる箇所は第１ライン目からに設定している。

８ｎ＋４フレームでは、第１ラインに、Ｙ4M+1を負極電圧出力（Ｙ4M+2を正極電圧出力）とし、Ｙ4M+3を正極電圧出力（Ｙ4M+4を負極電圧出力）としている。さらに、Ｙ4M+1とＹ4M+2の出力ペアの各カラムの極性反転ライン４０１となる箇所は第４ライン目からに設定し、Ｙ4M+3とＹ4M+4の出力ペアの各カラムの極性反転ライン４０１となる箇所は第２ライン目からに設定している。

８ｎ＋５フレームでは、第１ラインに、Ｙ4M+1を負極電圧出力（Ｙ4M+2を正極電圧出力）とし、Ｙ4M+3を正極電圧出力（Ｙ4M+4を負極電圧出力）としている。さらに、Ｙ4M+1とＹ4M+2の出力ペアの各カラムの極性反転ライン４０１となる箇所は第１ライン目からに設定し、Ｙ4M+3とＹ4M+4の出力ペアの各カラムの極性反転ライン４０１となる箇所は第３ライン目からに設定している。

８ｎ＋６フレームでは、第１ラインに、Ｙ4M+1を正極電圧出力（Ｙ4M+2を負極電圧出力）とし、Ｙ4M+3を正極電圧出力（Ｙ4M+4を負極電圧出力）としている。さらに、Ｙ4M+1とＹ4M+2の出力ペアの各カラムの極性反転ライン４０１となる箇所は第２ライン目からに設定し、Ｙ4M+3とＹ4M+4の出力ペアの各カラムの極性反転ライン４０１となる箇所は第４ライン目からに設定している。

８ｎ＋７フレームでは、第１ラインに、Ｙ4M+1を正極電圧出力（Ｙ4M+2を負極電圧出力）とし、Ｙ4M+3を正極電圧出力（Ｙ4M+4を負極電圧出力）としている。さらに、Ｙ4M+1とＹ4M+2の出力ペアの各カラムの極性反転ライン４０１となる箇所は第３ライン目からに設定し、Ｙ4M+3とＹ4M+4の出力ペアの各カラムの極性反転ライン４０１となる箇所は第１ライン目からに設定している。

８ｎ＋８フレームでは、第１ラインに、Ｙ4M+1を正極電圧出力（Ｙ4M+2を負極電圧出力）とし、Ｙ4M+3を負極電圧出力（Ｙ4M+4を正極電圧出力）としている。さらに、Ｙ4M+1とＹ4M+2の出力ペアの各カラムの極性反転ライン４０１となる箇所は第４ライン目からに設定し、Ｙ4M+3とＹ4M+4の出力ペアの各カラムの極性反転ライン４０１となる箇所は第２ライン目からに設定している。

このように、実施形態１の極性反転ライン分散型１×４ドット反転時には、前述した８ｎ＋１から８ｎ＋８を順次繰り返す制御を行う。

〈効果の説明〉
このように構成した液晶表示装置では、極性交流ライン分散型１×Ｎ（Ｎ≧２）ドット反転駆動において、極性が反転する時のみ、短絡（ショート）駆動することが可能となるので、液晶表示装置の低消費電力化が可能となる。すなわち、低電力効果の高いプリチャージ・ショート駆動を実現することが可能となる。

さらには、極性交流ラインの分散パターンを用いる構成となっているので、液晶表示装置の極性反転ライン４０１が空間的・時間的に変化する周波数成分が高周波数となり、極性反転ライン４０１の出現に伴う表示品質の低下を防止できる。これは、Ｎライン毎に極性反転する１×Ｎ（ただし、Ｎ＝２、４、８）ドット反転の場合においては、極性反転ライン４０１の分散パターンに関しては、出力Ｙ4M+1およびＹ4M+2と出力Ｙ4M+3およびＹ4M+4の極性反転ライン４０１をＮ／２ラインずつずらす構成としているからである。このような分散パターンとする事で、極性反転ライン箇所の画質への影響が小さくなる。

以下、詳細に説明する。極性反転ラインを液晶パネルに空間的に分散した極性反転ライン分散型１×Ｎドット反転において、その分散パターンにより画質劣化の程度が異なること、また分散パターンは図６に示すように、出力Ｙ4M+1およびＹ4M+2と、出力Ｙ4M+3およびＹ4M+4との極性反転ラインがＮ／２ラインずつずれたパターンにおいて画質劣化が小さい事が、発明者が実施した客観評価結果から分かったからである。

ここで、客観評価に関して説明する。客観評価は、液晶パネル内での極性ライン反転箇所の空間的、時間的に周波数成分を解析し、所定の数式を用いて数値化したものである。この数式は、以下の式１となる。

ただし、式１において、Ｅは客観評価値、αは各周波数成分の重み係数、Ｆ（ｕ，ｖ，ｗ）は周波数成分（３次元フーリエ変換結果）、Ｅ_０はオフセット値である。

ここで、周波数成分Ｆ（ｕ，ｖ，ｗ）は、下記の式２となる。

ただし、式２において、ｎ（ｘ，ｙ，ｔ）は水平１６画素、垂直１６画素、１６フレームにおける極性ライン箇所である。水平ｘ画素目（ｘ＝０〜１５）、垂直ｙ画素目（ｙ＝０〜１５）、ｔフレーム目（ｔ＝０〜１５）が極性反転ラインである場合には１となり、極性反転ラインでない場合には０（ゼロ）となる。

ここで、ｕ（ｕ＝０〜１５）とはｘ成分の周波数成分を表し、ｖ（ｖ＝０〜１５）とはｙ成分の周波数成分を表しｗ（ｗ＝０〜１５）とはｔ成分の周波数成分を表す。また、ｕ、ｖ、ｗが０の場合はＤＣ成分である事を意味し、数字が大きいほど高周波成分である事を意味している。

上記より、周波数成分Ｆ（ｕ，ｖ，ｗ）は４０９６個の周波数成分をもつことになる。この４０９６個の周波数成分Ｆ（ｕ，ｖ，ｗ）と４０９６個の重み係数αと１つのオフセットから、客観評価値Ｅを算出した。ここで、式１における係数αとオフセット値Ｅ_０に関しては、複数の評価パターンにおいて客観評価値と実機の評価結果と誤差が最小となるように最小二乗法で係数を決定した。

以上の式より、周波数成分、それぞれの周波数成分の重み係数及びオフセット値より、客観評価値を算出した。この客観評価値は、実機での主観評価結果との高い相関が確認できている。

ここで、式１で評価した分散パターンは、例えば１×４ドット反転の場合においては、水平画素の水平画素８画素、垂直画素８画素、８フレームにおいて取り得る分散パターンを検証した。ここで、フレーム方向のパターンに関しては、図６（ただし、後述する実施形態２、３のパターンも含む）のパターンと同様として１パターンとした。これは、別の画質劣化成分（フリッカ）を抑制する為にフレーム方向の極性反転周期は全画素で同じとする必要があり、それを実現する為である。

また、条件として、垂直８画素において極性反転ラインは２ラインであり、それぞれは４ラインおきとなる。例えば、１番目の垂直画素が極性反転ラインである場合は、５番目の垂直画素が極性反転ラインとする必要がある。また、正極から負極に変換する時の極性反転ラインと負極から正極に変換する時の極性反転ラインでは同じ輝度変動が発生すると仮定した。よって、１×４ドット反転時の分散パターンは垂直方向では８画素／２＝４通りのパターンが考えられる。また、水平方向に関しては隣接する２画素に関し極性反転ラインは同じであり、極性が逆となる関係である。

例えば、水平画素の１＆２番目では極性反転が同じで水平画素１番目が正極である場合には、水平画素２番目が負極となる。よって、水平方向では８画素／２＝４通りのパターンが考えられる。よって、合計で４通り×４通り＝１６通りの分散パターンで評価を行った。その結果、図６（ただし、後述する実施形態２、３のパターンも含む）に示すような分散パターンが最も良い結果となった。これは、極性反転ラインの空間周波数が最も高い為である。

ここで、式１で評価した分散パターンは、例えば１×４ドット反転の場合においては、水平画素の水平画素８画素、垂直画素８画素、８フレームにおいて取り得る分散パターンを検証した。ここで、フレーム方向のパターンに関しては、図６（ただし、後述する実施形態２、３のパターンも含む）でパターンと同様として１パターンとした。これは、別の画質劣化成分（フリッカ）を抑制する為にフレーム方向の極性反転周期は全画素で同じとする必要があり、それを実現する為である。

また、条件として、垂直８画素において極性反転ラインは２ラインであり、それぞれは４ラインおきとなる。例えば、１番目の垂直画素が極性反転ラインである場合は、５番目の垂直画素が極性反転ラインとする必要がある。また、正極から負極に変換する時の極性反転ラインと負極から正極に変換する時の極性反転ラインでは同じ輝度変動が発生すると仮定した。よって、１×４ドット反転時の分散パターンは垂直方向では８画素／２＝４通りのパターンが考えられる。また水平方向に関しては隣接する２画素に関しては極性反転ラインは同じであり、極性が逆となる関係である。

例えば、水平画素の１＆２番目では極性反転が同じで水平画素１番目が正極である場合には、水平画素２番目が負極となる。よって、水平方向では８画素／２＝４通りのパターンが考えられる。よって、合計で４通り×４通り＝１６通りの分散パターンで評価を行った。その結果、図６（ただし、後述する実施形態２、３のパターンも含む）に示すような分散パターンが最も良い結果となった。これは、極性反転ラインの空間周波数が最も高い為である。

従って、１×Ｎ（Ｎ≧２）ドット反転駆動時において、極性反転ラインをパネルの空間的に分散させた極性反転ライン分散型１×Ｎドット反転駆動であり、特にデータドライバ出力数４Ｍ＋４の内、出力４Ｍ＋１と出力４Ｍ＋２のペアの極性反転ラインは同じであり、また出力４Ｍ＋３と出力４Ｍ＋４のペアの極性反転ラインは同じとし、出力４Ｍ＋１と出力４Ｍ＋２のペアの極性反転ラインと、出力４Ｍ＋３と出力４Ｍ＋４のペアの極性反転ラインではＮ／２ラインずつずれる構成とし、さらにはプリチャージ・ショート駆動を適用させた構成となるから、表示品質が高いすなわち高画質化と共に、低電力効果の大きい液晶表示装置とすることができる。

これらの効果は、前述するショート回路において、出力４Ｍ＋１及び出力４Ｍ＋２を制御する信号と、出力４Ｍ＋３及び出力４Ｍ＋４の出力を制御する信号とを分ける構成としているからである。

これらの特徴を持つことで、極性が反転するラインでのみ、ショート駆動を実現することが可能となり、前述の効果が得られることとなる。

〈実施形態２〉
次に、図７に本発明の実施形態２の液晶表示装置におけるフレーム毎の電圧極性の分布を示す図を示し、以下、図７に基づいて、極性反転ライン分散型１×２ドット反転駆動におけるフレーム毎の電圧極性の分布について説明する。

ショート回路における１×２ドット反転駆動の信号線の制御に関しても、実施形態１と同様の制御方法で実現する事が可能である。すなわち、出力制御信号は、１水平周期毎に入力ＳＷ２０８をＯＦＦする、すなわち図４のＧ１、Ｇ２、Ｇ３、・・・のＴ１期間とＴ２期間とでＯＦＦにする。

また、ＧＮＤショート信号１は、２水平周期毎（Ｇ１、Ｇ３、Ｇ５、・・・のＴ１期間）にＨｉｇｈとして、ＶＣＣショート信号１は４水平周期毎（Ｇ１、Ｇ５、Ｇ９、・・・のＴ２期間）にＨｉｇｈとして、ＶＣＣショート信号２は４水平周期毎（Ｇ３、Ｇ７、Ｇ１１、・・・のＴ２期間）にＨｉｇｈとする。

さらには、グランドショート信号２は２水平周期毎（Ｇ２、Ｇ４、Ｇ６、・・・のＴ１期間）にＨｉｇｈとして、ＶＣＣショート信号３は４水平周期毎（Ｇ２、Ｇ６、Ｇ１０、・・・のＴ２期間）にＨｉｇｈとして、ＶＣＣショート信号４は４水平周期毎（Ｇ４、Ｇ８、Ｇ１２、・・・のＴ２期間）にＨｉｇｈとする。

以上に説明する各信号の出力タイミングを変更することにより、実施形態１に説明したショート回路を用いて、実施形態２の極性反転ライン分散型１×２ドット反転駆動を実現することが可能となる。

図７に示すように、実施形態２の極性反転ライン分散型１×２ドット反転駆動では、Ｙ4M+1とＹ4M+2の出力ペアと、Ｙ4M+3とＹ4M+4の出力ペアの極性反転ラインは、１ライン分ずれている。また、４ｍ＋１フレームから４ｍ＋４フレームにおいて、各出力ペアＹ4M+1とＹ4M+2、Ｙ4M+3とＹ4M+4（ｍ＝０、１、２・・・）の極性反転ラインは、カラム方向に１ラインずつずれている。例えば、図５の１ライン目で１カラム目のサブピクセル（Ｙ1出力で１ライン目の箇所）は、４ｍ＋２から４ｍ＋３の２フレーム間は連続して負極性であり、その後の４ｍ＋４フレームから４ｍ＋１の２フレーム間は連続して正極性である。これは、実施形態１において説明したように、別の画質劣化成分（フリッカ）を抑制する。

さらに、１つの画素に着目した場合、極性は連続した２フレーム間が正極である後に連続した２フレーム間が負極となるパターンとなっており、これは全画素で共通である。

このように、実施形態２の液晶表示装置においても、極性反転ラインをパネルの空間的に分散させた極性反転ライン分散型１×Ｎドット反転駆動において、特にデータドライバ出力数４Ｍ＋４の内、出力４Ｍ＋１と出力４Ｍ＋２のペアの極性反転ラインは同じであり、また出力４Ｍ＋３と出力４Ｍ＋４のペアの極性反転ラインは同じとし、出力４Ｍ＋１と出力４Ｍ＋２のペアの極性反転ラインと、出力４Ｍ＋３と出力４Ｍ＋４のペアの極性反転ラインではＮ／２ラインずつずれる構成としているので、実施形態１と同様の効果を得ることができる。

〈実施形態３〉
次に、図８に本発明の実施形態３の液晶表示装置におけるフレーム毎の電圧極性の分布を示す図を示し、以下、図８に基づいて、極性反転ライン分散型１×８ドット反転駆動におけるフレーム毎の電圧極性の分布について説明する。

ショート回路における１×８ドット反転駆動の信号線の制御に関しても、実施形態１と同様の制御方法で実現する事が可能である。すなわち、出力制御信号は、４水平周期毎に入力ＳＷ２０８をＯＦＦする、すなわちＧ１、Ｇ５、Ｇ９、・・・のＴ１期間とＴ２期間とでＯＦＦにする。

また、ＧＮＤショート信号１は、８水平周期毎（Ｇ１、Ｇ９、Ｇ１７、・・・のＴ１期間）にＨｉｇｈとして、ＶＣＣショート信号１は１６水平周期毎（Ｇ１、Ｇ１７、Ｇ３３、・・・のＴ２期間）にＨｉｇｈとして、ＶＣＣショート信号２は１６水平周期毎（Ｇ９、Ｇ２５、Ｇ４１、・・・のＴ２期間）にＨｉｇｈとする。

さらには、グランドショート信号２は８水平周期毎（Ｇ５、Ｇ１３、Ｇ２１、・・・のＴ１期間）にＨｉｇｈとして、ＶＣＣショート信号３は１６水平周期毎（Ｇ５、Ｇ２１、Ｇ３７、・・・のＴ２期間）にＨｉｇｈとして、ＶＣＣショート信号４は１６水平周期毎（Ｇ１３、Ｇ２９、Ｇ４５、・・・のＴ２期間）にＨｉｇｈとする。

以上に説明する各信号の出力タイミングを変更することにより、実施形態１に説明したショート回路を用いて、実施形態３の極性反転ライン分散型１×８ドット反転駆動を実現することが可能となる。

図８に示すように、実施形態３の極性反転ライン分散型１×８ドット反転駆動では、Ｙ4M+1とＹ4M+2の出力ペアと、Ｙ4M+3とＹ4M+4の出力ペアの極性反転ラインは、４ライン分ずれている。また１６ｎ＋１フレームから１６ｎ＋１６フレームにおいて、各出力ペアＹ4M+1とＹ4M+2、Ｙ4M+3とＹ4M+4の極性反転ラインは、カラム方向に１ラインずつずれている。

さらには、１つの画素に着目した場合、極性は連続した８フレーム間が正極である後に連続した８フレーム間が負極となるパターンとなっており、これは全画素で共通である。例えば、図８の１ライン目で１カラム目のサブピクセル（Ｙ1出力で１ライン目の箇所）は、１６ｎ＋２から１６ｎ＋９の８フレーム間は連続して負極性であり、その後の１６ｎ＋１０フレームから１６ｎ＋１の８フレーム間は連続して正極性である。これは、実施形態１において説明したように、別の画質劣化成分（フリッカ）を抑制する。

このように、実施形態３の液晶表示装置においても、極性反転ラインをパネルの空間的に分散させた極性反転ライン分散型１×Ｎドット反転駆動において、特にデータドライバ出力数４Ｍ＋４の内、出力４Ｍ＋１と出力４Ｍ＋２のペアの極性反転ラインは同じであり、また出力４Ｍ＋３と出力４Ｍ＋４のペアの極性反転ラインは同じとし、出力４Ｍ＋１と出力４Ｍ＋２のペアの極性反転ラインと、出力４Ｍ＋３と出力４Ｍ＋４のペアの極性反転ラインではＮ／２ラインずつずれる構成としているので、実施形態１と同様の効果を得ることができる。

〈実施形態４〉
図９は本発明の実施形態４の液晶表示装置におけるショート回路の内部構成を説明するための図であり、以下、図９に基づいて、本発明に特徴的な実施形態４のショート回路の構成を説明する。ただし、実施形態４の液晶表示装置では、ショート回路の入力Ｘ１、Ｘ２、・・・、Ｘｍ（ただし、Ｘは自然数）と、出力Ｙ１、Ｙ２、・・・、Ｙｍとを接続する入力ＳＷ７０１が、出力制御信号１で制御される入力ＳＷ７０１と、出力制御信号２で制御される入力ＳＷ７０１とからなる構成が異なるのみで、他の構成は実施形態１と同様の構成である。従って、以下の説明では、入力ＳＷ７０１と該入力ＳＷ７０１を制御する出力制御信号１、２について、詳細に説明する。

図９に示すように、実施形態２のショート回路では、入力Ｘｍと出力Ｙｍとの間には、入力ＳＷ７０１が構成される。この入力ＳＷ７０１は、後述するように、出力Ｙｍの短絡（ショート）動作時に、入力側Ｘｍと出力Ｙｍとの導通状態をＯＦＦする為に用いる。

この入力ＳＷ７０１と出力Ｙｍの間には、グランドに短絡（ショート）する為のグランドショートＳＷ２０９、ＶＣＣ電圧に短絡（ショート）する為のＶＣＣショートＳＷ２１０、−ＶＣＣ電圧に短絡（ショート）する為の−ＶＣＣショートＳＷ２１１が、各出力Ｙｍに接続される構成となっている。このＳＷ郡には、例えば低電力の観点からＭＯＳＦＥＴなどを用いるのが良い。このＳＷ郡は、出力毎に構成されるが、ＳＷの制御線は各出力で異なる。

さらには、実施形態４では、入力ＳＷ７０１の制御においても、極性反転ラインが同じ出力毎（Ｙ4M+1とＹ4M+2、Ｙ4M+3とＹ4M+4の出力ペア）で分ける構成となっている。具体的には、実施形態４では、Ｙ4M+1、Ｙ4M+2のペア（Ｙ1とＹ2、Ｙ5とＹ6、Ｙ9とＹ10・・・）は、ＧＮＤショート信号１、ＶＣＣショート信号１、ＶＣＣショート信号２、及び出力制御信号１を用いて制御される。一方、Ｙ4M+3、Ｙ4M+4のペア（Ｙ3とＹ4、Ｙ7とＹ8、Ｙ11とＹ12・・・）は、ＧＮＤショート信号２、ＶＣＣショート信号３、ＶＣＣショート信号４、及び出力制御信号２を用いて制御される構成とした。

ここで、制御線とＳＷ郡の結線に関して説明する。出力制御信号１はＹ4M+1、Ｙ4M+2共に入力ＳＷ７０１のゲートに接続される。ＧＮＤショート信号１はＹ4M+1、Ｙ4M+2共にグランドショートＳＷ２０９のゲートに接続される。ＶＣＣショート信号１はＹ4M+1においてはＶＣＣショートＳＷ２１０のゲートに、Ｙ4M+2においては−ＶＣＣショートＳＷ２１１のゲートに接続される。ＶＣＣショート信号２はＹ4M+1においては−ＶＣＣショートＳＷ２１１のゲートに、Ｙ4M+2においてはＶＣＣショートＳＷ２１０のゲートに接続される。

出力制御信号２はＹ4M+3、Ｙ4M+4共に入力ＳＷ７０１のゲートに接続される。ＧＮＤショート信号２はＹ4M+3、Ｙ4M+4共にグランドショートＳＷ２０９のゲートに接続される。ＶＣＣショート信号３はＹ4M+3においてはＶＣＣショートＳＷ２１０のゲートに、Ｙ4M+4においては−ＶＣＣショートＳＷ２１１のゲートに接続される。ＶＣＣショート信号４はＹ4M+3においては−ＶＣＣショートＳＷ２１１のゲートに、Ｙ4M+4においてはＶＣＣショートＳＷ２１０のゲートに接続される。このような構成とすることで、出力Ｙ4M+1およびＹ4M+2と、出力Ｙ4M+3およびＹ4M+4の極性反転ラインが異なる場合においても、極性反転するカラムのみでショート動作を実施可能である。

次に、図１０に本発明の実施形態４の液晶表示装置における１×４ドット反転駆動時の極性分布を説明するための図を、図１１に本発明の実施形態４の液晶表示装置における１×４ドット反転駆動時のショート回路の信号線のタイミングチャートを示し、以下、図９〜１１に基づいて、実施形態４のショート回路の動作を説明する。ただし、図１０は液晶パネルの一部領域を拡大した図であり、図中の「＋」、「−」が極性を示し、それぞれがＲＧＢの何れかの画素（副画素、サブピクセル）に対応する。また、図１０に示すＧ１ライン、Ｇ２ライン、Ｇ３ライン、・・・のスキャンタイミングは、図１１に示すＧ１期間、Ｇ２期間、Ｇ３期間、・・・、すなわち各１水平周期（１Ｈ周期）に対応する。

実施形態４のショート回路においても、出力制御信号１は４水平周期（４Ｈ周期）毎に前記入力ＳＷ７０１をＯＦＦする為に、Ｌｏｗとなる。このＬｏｗとなるのは、Ｇ１期間、Ｇ５期間、Ｇ９期間、・・・において出力Ｙ4M+1および出力Ｙ4M+2がグランドショートする期間Ｔ１とＶＣＣショートする期間Ｔ２とである。また、出力制御信号２は４水平周期（４Ｈ周期）毎に、入力ＳＷ７０１をＯＦＦする為にＬｏｗとなる。このＬｏｗとなるのは、Ｇ３期間、Ｇ７期間、Ｇ１１期間、・・・において、出力Ｙ4M+3および出力Ｙ4M+4がグランドショートする期間Ｔ１とＶＣＣショートする期間Ｔ２とである。

尚、グランドショート信号１と２、ＶＣＣショート信号１〜４に関しては、実施形態１におけるＶＣＣショート信号１〜４の制御方法と同様である。

すなわち、実施形態４のショート回路においては、時刻ｔ０〜ｔ２及び時刻ｔ８〜ｔ１０の期間においては、極性反転が行われない入力ショート回路の入力Ｘ4M+3および入力Ｘ4M+4と、出力Ｙ4M+3および出力Ｙ4M+4とを電気的に接続する入力ＳＷ７０１はＯＮ状態のままとなる。従って、出力Ｙ4M+3および出力Ｙ4M+4とからはそれぞれデコード回路から入力される階調電圧が出力されることとなり、液晶アレイ内のデータ線の電圧レベルを階調電圧に保持することが可能となる。

同様にして、時刻ｔ４〜ｔ６及び時刻ｔ１２〜ｔ１４の期間においては、極性反転が行われない入力ショート回路の入力Ｘ4M+1および入力Ｘ4M+2と、出力Ｙ4M+1および出力Ｙ4M+2とを電気的に接続する入力ＳＷ７０１はＯＮ状態のままとなる。従って、出力Ｙ4M+1および出力Ｙ4M+2とからはそれぞれデコード回路から入力される階調電圧が出力されることとなり、液晶アレイ内のデータ線の電圧レベルを階調電圧に保持することが可能となる。

以上の特徴を持つことで、ショート期間においてショート動作を行うカラムの出力変動の影響（カップリングの影響）を受けて、ショート動作を行わないカラムの出力ドレイン線が変動する事を抑制する事が可能である。その結果、ショート動作を行わないカラムの出力ドレイン線の変動分の電力供給を抑える事が可能となり、さらなる画質劣化の抑制及び低電力化が可能となる。

さらには、実施形態１と同様に、各カラムでは極性が反転する時のみ、ショート動作を実現することが可能となるので、実施形態１の液晶表示装置と同様の効果も得られる。

なお、実施形態４の液晶表示装置は、ショート回路の入力Ｘ１、Ｘ２、・・・、Ｘｍ（ただし、ｍは自然数）と、出力Ｙ１、Ｙ２、・・・、Ｙｍとを接続する入力ＳＷ７０１が、出力制御信号１で制御される入力ＳＷ７０１と、出力制御信号２で制御される入力ＳＷ７０１とからなる構成が異なるのみとなる。従って、前述する実施形態２の極性反転ライン分散型１×２ドット反転駆動、及び実施形態３の極性反転ライン分散型１×８ドット反転駆動にも適用可能であり、この場合においても、前述する効果を得ることができる。

以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。

１０１…画素アレイ、１０２…データドライバ、１０３…ゲートドライバ
１０４…ドレイン線、１０５…ゲート線、１０６…コモン線、１０７…画素
１０８…ＴＦＴ、１０９…液晶容量、２００…ＭＰＵ（マイクロ・プロセッサ・ユニット）
２０１…システムインターフェースブロック、２０２…制御レジスタブロック
２０３…表示メモリブロック、２０４…階調電圧生成回路ブロック
２０５…デコード回路ブロック、２０６…ショート回路ブロック、２０７…電源回路
２０８…入力ＳＷ、２０９…ＧＮＤショートＳＷ、２１０…ＶＣＣショートＳＷ
２１１…−ＶＣＣショートＳＷ、７０１…入力ＳＷ

Claims (12)

1. マトリックス状に配置された画素行及び画素列を形成する、複数の画素を有する画素アレイと、表示データに応じた階調電圧を前記画素へ供給するデータドライバ回路と、前記データドライバ回路の出力毎に配置され、前記各出力を出力電圧とは異なるプリチャージ用電圧に接続するスイッチ素子を有するショート回路と、前記画素を画素行毎のライン単位で選択する走査信号を供給する走査回路とを備え、少なくとも２つの画素行毎に前記階調電圧の極性を反転させるドット反転駆動方式の液晶表示装置であって、
   前記ショート回路は、第１スイッチ群と第２スイッチ群との何れかに配置されるスイッチ素子を有し、
   隣接する奇数番目と偶数番目との画素列からなる一対の画素列単位毎に、前記第１スイッチ群又は前記第２スイッチ群の何れかのスイッチ素子に接続されると共に、
   隣接する画素列単位は異なるスイッチ群に属するスイッチ素子に接続されることを特徴とする液晶表示装置。
2. 請求項１に記載の液晶表示装置において、
   前記隣接する画素列単位では、前記画素行毎の前記階調電圧の極性が反転される極性反転ラインの位置が異なることを特徴とする液晶表示装置。
3. 請求項１に記載の液晶表示装置において、
   前記第１スイッチ群のスイッチ素子と、前記第２スイッチ群のスイッチ素子とは異なる期間でＯＮされることを特徴とする液晶表示装置。
4. 請求項１乃至３の内の何れかに記載の液晶表示装置において、
   前記データドライバの出力をＹ1〜Ｙk（ｋ≧４）とした場合、前記極性反転ラインが同じで極性が逆となる出力ペアＹj（ｊ＝１、３、・・・ｋ−１）とＹj+1（ｊ＝１、３、・・・ｋ−１）とが存在すると共に、
   前記極性反転ラインが同じで極性が逆となる出力ペアＹj'（ｊ’＝１、３、・・・ｋ−１）とＹj'+1（ｊ’＝１、３、・・・ｋ−１）が存在し、
   前記出力ペアＹ4j及びＹ4j+1は、前記出力ペアＹ４j'及びＹ4j'+1と極性反転ラインが異なることを特徴とする液晶表示装置。
5. 請求項１乃至４の内の何れかに記載の液晶表示装置において、
   前記画素アレイは、前記極性交流ライン分散型の１×Ｎ（Ｎ≧２）ドット反転駆動方式で駆動され、各画素における極性反転周期は２Ｎフレーム周期であることを特徴とする液晶表示装置。
6. 請求項１乃至５の内の何れかに記載の液晶表示装置において、
   前記極性反転ラインは、フレーム毎に前記画素列方向にシフトすることを特徴とする液晶表示装置。
7. マトリックス状に配置された複数の画素を有する画素アレイと、表示データに応じた階調電圧を前記画素へ供給するデータドライバ回路と、前記データドライバ回路の各出力を出力電圧とは異なるプリチャージ用電圧にショートするショート回路と、前記階調電圧を供給すべき前記画素を行単位で選択するための走査信号を前記画素へ供給する走査回路とを備え、前記画素アレイの階調電圧極性を複数ライン毎に反転する１×Ｎ（Ｎ≧２）ドット反転駆動方式で駆動する液晶表示装置であって、
   前記極性反転ラインは、各カラムで異なる極性交流ライン分散型の１×Ｎ（Ｎ≧２）ドット反転駆動であり、
   極性交流ライン分散型１×Ｎ（Ｎ≧２）ドット反転駆動方式の極性パターンは、データドライバ出力数４Ｍ＋４の内、出力４Ｍ＋１と出力４Ｍ＋２のペアの極性反転ラインは同じであり、
   出力４Ｍ＋３と出力４Ｍ＋４のペアの極性反転ラインは同じであり、
   前記出力４Ｍ＋１と前記出力４Ｍ＋２とのペアの極性反転ラインと、前記出力４Ｍ＋３と前記出力４Ｍ＋４のペアの極性反転ラインとが、Ｎ／２ライン分ずれていることを特徴とする液晶表示装置。
8. 請求項７に記載の液晶表示装置において、
   前記極性交流ラインのずれがＮ／２（Ｎ≧２）ライン分ずれている場合において、Ｎ＝２、４、８、１６であることを特徴とする液晶表示装置。
9. 請求項７又は８に記載の液晶表示装置において、
   前記データドライバの出力をＹ1〜Ｙk（ｋ≧４）とした場合、前記極性反転ラインが同じで極性が逆となる出力ペアＹj（ｊ＝１、３、・・・ｋ−１）とＹj+1（ｊ＝１、３、・・・ｋ−１）が存在すると共に、
   前記極性反転ラインが同じで極性が逆となる出力ペアＹj'（ｊ’＝１、３、・・・ｋ−１）とＹj'+1（ｊ’＝１、３、・・・ｋ−１）とが存在し、
   前記出力ペアＹ4j及びＹ4j+1は、前記出力ペアＹ4j'及びＹ４j'+1と極性反転ラインが異なることを特徴とする液晶表示装置。
10. 請求項７乃至９の内の何れかに記載の液晶表示装置において、
    前記データドライバの出力をＹ1〜Ｙ4k（ｋ≧１）とした場合、
    前記極性反転ラインは、出力Ｙ4M+1（ただし、ｍ＝０、１、・・・ｋ−１）と出力Ｙ4M+2（ｍ＝０、１、・・・ｋ−１）とで同じであり且つ極性が逆でとなり、
    出力Ｙ4M+3（ｍ＝０、１、・・・ｋ−１）と出力Ｙ4M+4（ｍ＝０、１、・・・ｋ−１）とで同じであり且つ極性が逆であり、
    前記出力Ｙ4M+1及び前記出力Ｙ4M+2と、前記出力Ｙ4M+3及び前記出力Ｙ4M+4とで極性反転ラインが異なることを特徴とする液晶表示装置。
11. 請求項７乃至１０の内の何れかに記載の液晶表示装置において、
    前記画素アレイの駆動方式は、極性交流ライン分散型の１×Ｎ（Ｎ≧２）ドット反転駆動方式であり、
    前記画素における極性反転周期は、２Ｎフレーム周期であることを特徴とする液晶表示装置。
12. 請求項７乃至１１の内の何れかに記載の液晶表示装置において、
    前記画素アレイの各カラムの極性反転ラインは、フレーム毎に列方向にシフトすることを特徴とする液晶表示装置。

Images